JP6715708B2 - 表示装置 - Google Patents

Description

本発明は表示装置、例えば、可撓性のＥＬ表示装置に関する。

表示装置の代表例として、液晶素子や発光素子を各画素に有する液晶表示装置や有機ＥＬ（Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ）表示装置などが挙げられる。これらの表示装置は、基板上に形成された複数の画素内の各々に液晶素子あるいは有機発光素子（以下、発光素子）などの表示素子を有している。液晶素子や発光素子は一対の電極間に液晶あるいは有機化合物を含む層をそれぞれ有しており、一対の電極間に電圧を印加する、あるいは電流を供給することで駆動される。

表示装置の各画素にはトランジスタなどの半導体素子が備えられており、トランジスタによって液晶素子や発光素子の駆動が制御される。このようないわゆるアクティブマトリクスタイプの表示装置を用いることで、高精細な表示が可能となる。例えば特許文献１では、異なる発光色を示す発光素子とトランジスタを有する画素が複数備えられたアクティブマトリクスタイプの有機ＥＬ表示装置が開示されている。

特開２０１２−２１６３３８号公報

本発明は、高い信頼性を有する表示装置、例えば可撓性の有機ＥＬ表示装置を提供することを目的の一つとする。あるいは、表示装置の表示領域を変形した際に表示装置が破損して表示不良が発生することが抑制された、信頼性の高い可撓性有機ＥＬ表示装置を提供することを目的の一つとする。あるいは、表示品質の低下が抑制された、有機ＥＬ表示装置、可撓性有機ＥＬ表示装置を提供することを目的の一つとする。

本発明の一実施形態の表示装置は、第１の副画素と、第１の副画素に隣接する第２の副画素と、第1の副画素と第２の副画素との境界に位置する隔壁を有し、第１の副画素と第２の副画素は、半導体膜と、ゲート電極と、半導体膜と電気的に接続されたソース電極およびドレイン電極を備える薄膜トランジスタと、半導体膜とゲート電極との間のゲート絶縁膜と、半導体膜、ゲート電極、およびゲート絶縁膜の上に位置し、かつソース電極およびドレイン電極の下に位置する層間絶縁膜と、ソース電極とドレイン電極の上に位置する平坦化膜と、平坦化膜の上に位置し、第１の電極と第２の電極との間にＥＬ層を備える発光素子を有し、第１の電極の端部は、隔壁に覆われ、第２の電極の一部は、隔壁の上に位置し、第１の副画素と第２の副画素との間に、平坦化膜と隔壁とが平面的に見て互いに重なっている重畳領域が位置し、重畳領域には、平坦化膜と隔壁とを貫通する溝が位置し、ＥＬ層が溝を介して、層間絶縁膜と接することを特徴とする。

本発明の一実施形態の表示装置は、第１の画素と、第１の画素に隣接する第２の画素と、第1の画素と第２の画素との境界に位置する隔壁を有し、第１の画素と第２の画素はともに第１の副画素を有し、第１の画素と第２の画素の第１の副画素はともに、半導体膜と、ゲート電極と、半導体膜と電気的に接続されたソース電極およびドレイン電極を備える薄膜トランジスタと、半導体膜とゲート電極との間のゲート絶縁膜と、半導体膜、ゲート電極、およびゲート絶縁膜の上に位置し、かつソース電極およびドレイン電極の下に位置する層間絶縁膜と、ソース電極とドレイン電極の上に位置する平坦化膜と、平坦化膜の上に位置し、第１の電極と第２の電極との間にＥＬ層を備える発光素子を有し、第１の電極の端部は、隔壁に覆われ、第２の電極の一部は、隔壁の上に位置し、第１の画素と第２の画素との間に、平坦化膜と隔壁とが平面的に見て互いに重なっている重畳領域が位置し、重畳領域には、隔壁を貫通するとともに平坦化膜の少なくとも一部に達する溝が位置し、ＥＬ層は溝の底面と接することを特徴とする。

一実施形態に係る表示装置の上面模式図。 一実施形態に係る表示装置の上面模式図。 一実施形態に係る表示装置の上面模式図。 一実施形態に係る表示装置の断面模式図。 一実施形態に係る表示装置の断面模式図。 一実施形態に係る表示装置の断面模式図。 一実施形態に係る表示装置の断面模式図。 一実施形態に係る表示装置の上面模式図。 一実施形態に係る表示装置の断面模式図。 一実施形態に係る表示装置の断面模式図。 一実施形態に係る表示装置の断面模式図。 一実施形態に係る表示装置の断面模式図。 一実施形態に係る表示装置の上面模式図。 一実施形態に係る表示装置の断面模式図。 一実施形態に係る表示装置の上面模式図。 一実施形態に係る表示装置の上面模式図。 一実施形態に係る表示装置の上面模式図。 一実施形態に係る表示装置の上面模式図。 一実施形態に係る表示装置の上面模式図。 一実施形態に係る表示装置の断面模式図。 一実施形態に係る表示装置の断面模式図。 一実施形態に係る表示装置の上面模式図。 一実施形態に係る表示装置の作製方法を示す模式図。 一実施形態に係る表示装置の作製方法を示す模式図。 一実施形態に係る表示装置の作製方法を示す模式図。

以下、本発明の各実施形態について、図面等を参照しつつ説明する。但し、本発明は、その要旨を逸脱しない範囲において様々な態様で実施することができ、以下に例示する実施形態の記載内容に限定して解釈されるものではない。

図面は、説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。本明細書と各図において、既出の図に関して説明したものと同様の機能を備えた要素には、同一の符号を付して、重複する説明を省略することがある。

本発明において、ある一つの膜を加工して複数の膜を形成した場合、これら複数の膜は異なる機能、役割を有することがある。しかしながら、これら複数の膜は同一の工程で同一層として形成された膜に由来し、同一の層構造、同一の材料を有する。したがって、これら複数の膜は同一層に存在しているものと定義する。

（第１実施形態）
本実施形態では、本発明の一実施形態に係る表示装置を図１乃至図１０を用いて説明する。

本実施形態に係る表示装置１００の上面図を図１に示す。表示装置１００は、複数の画素１０８を備えた表示領域１０４、およびゲート側駆動回路（以下、駆動回路）１１０を基材１０２の一方の面（上面）に有している。一つの画素１０８に含まれる複数の副画素１０６は、互いに発光色の異なる発光素子を設けることができ、これにより、フルカラー表示を行うことができる。例えば赤色、緑色、あるいは青色で発光する発光素子を三つの副画素１０６にそれぞれ設けることができる。あるいは、全ての副画素１０６で白色発光素子を用い、カラーフィルタを用いて副画素１０６ごとに赤色、緑色、あるいは青色を取り出してフルカラー表示を行ってもよい。最終的に取り出される色は赤色、緑色、青色の組み合わせには限られない。例えば一つの画素１０８に四つの副画素１０６が含まれるように構成し、四つの副画素１０６から赤色、緑色、青色、白色の４種類の色を取り出すこともできる。副画素１０６の配列にも制限はなく、ストライプ配列、デルタ配列、モザイク配列などを採用することができる。

表示領域１０４から配線１１２が基材１０２の側面（図１中、表示装置１００の短辺）に向かって伸びており、配線１１２は基材１０２の端部で露出され、露出部は端子１１４を形成する。端子１１４はフレキシブルプリント回路（ＦＰＣ）などのコネクタ（図示せず）と接続される。配線１１２を介して表示領域１０４はＩＣチップ１１６とも電気的に接続される。これにより、外部回路（図示せず）から供給された映像信号が駆動回路１１０、ＩＣチップ１１６を介して副画素１０６に与えられて副画素１０６の発光が制御され、映像が表示領域１０４上に再現される。なお図示していないが、表示装置１００はＩＣチップ１１６の替わりにソース側駆動回路を表示領域１０４の周辺に有していてもよい。本実施形態では駆動回路１１０は表示領域１０４を挟むように二つ設けられているが、駆動回路１１０は一つでもよい。また、駆動回路１１０を基材１０２上に設けず、異なる基板上に設けられた駆動回路をコネクタ上に形成してもよい。

基材１０２は、その上に設けられる表示領域１０４や駆動回路１１０などを支持する機能を有する。可撓性を有する基材１０２を用いることで、表示装置１００全体に可撓性を付与することができ、折り曲げる、あるいは湾曲させることによって表示装置１００を変形することができる。この場合、基材１０２はベースフィルムと呼ばれることもある。基材１０２には、ポリイミド、ポリエステル、ポリアミド、アクリル樹脂などの高分子材料を含むことができる。好ましくはポリイミドやポリアミドなど、基材１０２の上に設けられる層（後述）を形成する際のプロセスに対する化学的耐性と物理的強度を有する高分子材料を用いる。

図２（Ａ）に表示領域の模式図を示す。副画素１０６のピッチＬ１は２０μｍ以上８０μｍ以下、あるいは３０μｍ以上５０μｍ以下が好ましい。隣接する副画素１０６間の距離Ｌ２は、５μｍ以上３０μｍ以下、あるいは５μｍ以上２０μｍ以下が好ましく、典型的には約１０μｍである。

本実施形態で示す表示装置１００は、隣接する画素１０８の間に、溝１８０を有する。図２（Ａ）に示した構造では、溝１８０は縦方向と横方向、すなわち表示装置１００の長辺方向と短辺方向に伸びている。また、縦方向と横方向に伸びた溝１８０は交差する。本実施形態では、互いに交差する溝１８０で定義される最小面積中に一つの画素１０８が含まれている。ただし、本発明の実施形態はこの構造に限られず、互いに交差する溝１８０で定義される最小面積中に複数の画素１０８が含まれてもよい。この構造に関しては実施形態４で説明する。

隣接する副画素１０６間の距離は、溝１８０が存在する領域と溝１８０が存在しない領域で異なっていてもよい。例えば図２（Ｂ）に示すように、一つの画素１０８内における隣接副画素１０６間の距離Ｌ２は、溝１８０を介して隣接する副画素１０６間の距離Ｌ３よりも小さくてもよい。

図３に画素１０８の拡大模式図を示す。図３に示すように、本実施形態で例示する表示装置１００は一つの画素１０８内に副画素１０６が三つ設けられている。画素１０８は、信号線１２０、電流供給線１２２、ゲート線１２４を有している。図示していないが、画素１０８は信号線１２０、電流供給線１２２、ゲート線１２４以外の配線を有していてもよい。

各副画素１０６には半導体膜１２６、１３６を含む二つのトランジスタが設けられている。ゲート線１２４の凸部（図中、下方向に突き出た部分）は半導体膜１２６を含むトランジスタのゲート１２８として機能し、信号線１２０の凸部（図中、左方向に突き出た部分）は同トランジスタのソース１３０として機能する。信号線１２０から供給される信号は半導体膜１２６を介してドレイン１３２に伝えられる。ドレイン１３２はコンタクト（図中点線の丸印）を介して第１の容量電極１３４と接続されており、第１の容量電極１３４の一部（図中、下方向に突き出た部分）は半導体膜１３６を含むトランジスタのゲート１３８として機能する。このトランジスタのソース１４０は電流供給線１２２の凸部（図中、右方向に突き出た部分）であり、ドレイン１４２は、第１の容量電極１３４と対向する第２の容量電極１６０としても機能する。ドレイン１４２はコンタクトを通して発光素子の一方の電極である第１の電極１４４と電気的に接続される。なお理解の促進のため、一部の副画素１０６では第１の電極１４４は図示していない。本実施形態では、二つのトランジスタと一つの要領を有する副画素１０６を例として挙げたが、副画素１０６はさらにトランジスタや容量を設けてもよい。

図３で示すように画素１０８では、三つの信号線１２０のうちの一つは、三つの副画素１０６のうち対応する一つの副画素１０６が備える画素回路と電気的に接続されている。一方、ゲート線１２４は三つの副画素１０６が備える画素回路の各々と電気的に接続されている。

本実施形態の表示装置１００は、互いに隣接する画素１０８の間に溝１８０を有している。例えば図３に示すように、画素１０８内の一つの副画素１０６の信号線１２０と、隣接する画素１０８内の一つの副画素の電流供給線１２２の間に溝１８０を有する。また、隣接する二つのゲート線１２４の間に溝１８０を有する。溝１８０は信号線１２０と平行な方向、すなわちゲート線１２４に垂直な方向に延びており、ゲート線１２４と交差する。同様に溝１８０は信号線１２０に垂直な方向、すなわちゲート線１２４に平行な方向にも伸びており、信号線１２０や電流供給線１２２と交差する。

図４に図３の鎖線Ａ−Ｂに沿った断面の模式図を示す。発光装置１００は、基材１０２の上にアンダーコート１５０を有している。アンダーコート１５０は基材１０２から不純物が半導体膜１２６、１３６などへ拡散することを防ぐ機能を有する膜である。

表示装置１００はさらに、アンダーコート１５０の上に、ゲート絶縁膜１５２を有している。後述するように、ゲート絶縁膜１５２は副画素１０６内のトランジスタへも伸びており、ゲート１２８と重なる。ゲート絶縁膜１５２の上には第１の容量電極１３４が設けられている。後述するが、第１の容量電極１３４はゲート線１２４と同一の層に設けられており、同一の構成を有する。

第１の容量電極１３４の上には第１の層間絶縁膜１５６、第２の層間絶縁膜１５８が備えられている。後述するようにこれらの層は、副画素１０６内のトランジスタのゲート１２８や１３８上に設けられており、トランジスタを保護する機能を有する。例えば第１の層間絶縁膜１５６として窒化ケイ素を含有する層、第２の層間絶縁膜１５８として酸化ケイ素を含有する層を使用することができる。この場合、ゲート絶縁膜１５２は酸化ケイ素を含有する層が好ましい。これは、これらの膜が高いバリア性を有しており、また、隣接する層の間で高い密着性が得られ、かつ、加工時に異物が発生しにくいからである。なお、第１の層間絶縁膜１５６、第２の層間絶縁膜１５８は容量の誘電体膜として機能する。

第２の層間絶縁膜１５８の上には信号線１２０、電流供給線１２２、および第２の容量電極１６０が設けられる。これらの層は同一の層に存在することができる。

表示装置１００はさらに平坦化膜１６２を有している。平坦化膜１６２は、これより下に形成される各層によって生じる凹凸を吸収し、平坦な表面を与える機能を有する。平坦化膜１６２上には発光素子の第１の電極１４４が設けられる。

第１の電極１４４の上には、第１の電極１４４の端部を覆うように隔壁１６４が備えられている。隔壁１６４は、第１の電極１４４に起因する凹凸によって、その上に形成されるＥＬ層１６６やパッシベーション膜１７０(封止膜ともいう)が破壊されることを防止する機能を有する。なお本明細書、請求項において、ＥＬ層とはＥＬ素子を構成する層であり、一対の電極に挟持された層全体を示す。一対の電極からキャリアが注入されることによりＥＬ層内で再結合が起こり、これにより生じる励起状態からの発光を可視光領域に与える。

図４に示すように、平坦化膜１６２と隔壁１６４には、第２の層間絶縁膜１５８に達する開口部が設けられており、これが溝１８０に対応する。溝の幅Ｗは隔壁１６４の上面の開口部の幅に相当し、０．５μｍ以上５μｍ以下、１μｍ以上３μｍ以下、あるいは２μｍ以上３μｍ以下が好ましい。図４に示す表示装置１００では、隔壁１６４が与える溝１８０の側面と、平坦化膜１６２が与える溝１８０の側面は、同一平面上に存在する。なお、図４では溝１８０の側面は基材１０２の上面、および法線のいずれに対しても傾いているが、基材１０２の法線と平行であってもよい。具体的には図５（Ａ）に示すように、溝１８０の隔壁は基材１０２の法線と平行でもよい。この場合溝１８０の底面積は、隔壁１６４の開口面積と略同じとなる。一方図５（Ｂ）に示すように、溝１８０の側壁はステップを有していてもよい。この場合溝１８０内において、平坦化膜１６２の上面の開口面積は、隔壁１６４の底面積よりも小さい。あるいは図５（Ｃ）に示すように、平坦化膜１６２の開口部の側面を隔壁１６４が覆うような構造を溝１８０が有していてもよい。この場合、隔壁１６４の一部は第２の層間絶縁膜１５８と接する。

図４を参照すると表示装置１００はさらに、第１の電極１４４および隔壁１６４の上に、ＥＬ層１６６と第２の電極１６８を有している。第１の電極１４４、ＥＬ層１６６、および第２の電極１６８によって発光素子が形成される。ＥＬ層１６６は溝１８０において第２の層間絶縁膜１５８と接している。

図４ではＥＬ層１６６は単層構造を有するように描かれているが、ＥＬ層１６６は異なる材料を含む複数の層が積層された構造を有していてもよい。例えば電荷注入層、電荷輸送層、発光層、電荷ブロッキング層などを適宜積層することができる。

図６に図４の一部を拡大した図を示す。隣接する副画素１０６間で異なる発光色を得る場合には、図６に示すように、発光層１６６＿２、１６６＿３以外の層１６６＿１と１６６＿４は共通の層として隣接する副画素１０６と溝１８０に共有されるように形成すればよい。層１６６＿１と１６６＿４として、ホール注入層、ホール輸送層、電子注入層、電子輸送層などが挙げられる。隣接する副画素１０６には異なる発光層１６６＿２、１６６＿３がそれぞれ設けられ、発光層１６６＿２、１６６＿３は、層１６６＿１と１６６＿４の間に挟まれる。このようにＥＬ層１６６を形成した場合、溝１８０において第２の層間絶縁膜１５８と接触する層は、層１６６＿１となる。したがって、溝１８０におけるＥＬ層１６６の構造と、各副画素１０６内におけるＥＬ層１６６の構造が異なることになる。第２の電極１６８は、第１の電極１４４と同様の構成をとることができる。

図４を参照すると、第２の電極１６８の上には、発光素子を保護する機能を有するパッシベーション膜１７０が設けられる。

図示しないが、任意の構成として、さらにカラーフィルタや遮光膜、基材１０２に対向する基板（対向基板）などを第２の電極１６８あるいはパッシベーション膜１７０の上に設けてもよい。対向基板を設ける場合、基材１０２と対向基板の間に充填剤として有機樹脂を充填してもよく、あるいは不活性ガスを充填してもよい。充填剤を設ける場合、溝１８０の内部にも充填剤が含まれることになる。なお、図４における点線１８２は中心線であり、表示装置１００の厚さの１／２の位置を示している。ここでは、基材１０２の底面とパッシベーション膜１７０の上面の中間の位置を示している。本発明の実施形態では図４に示したように、中心線１８２が溝１８０の底面（つまり、第２の層間絶縁膜１６２の上面）に一致する、あるいは近づくように、基材１０２や隔壁１６４、平坦化膜１６２などの各層の厚さを調整することが好ましい。

溝１８０に沿った断面模式図、すなわち、図３に示した鎖線Ｃ−Ｄに沿った断面図を図７に示す。図７に示すように溝１８０が存在する領域には、基材１０２上に、アンダーコート１５０、ゲート絶縁膜１５２、ゲート線１２４、第１の層間絶縁膜１５６、第２の層間絶縁膜１５８、ＥＬ層１６６、第２の電極１６８、パッシベーション膜１７０をこの順で設けられている。したがって溝１８０内では、平坦化膜１６２や隔壁１６４が設けられておらず、第２の層間絶縁膜１５８とＥＬ層１６６が接している。

図８にゲート線１２４を挟むように設けられた隣接する二つの副画素１０６を示す。この図における破線Ｅ−Ｆに沿った断面図を図９に示す。なお、図８においても片方の副画素１０６の第１の電極１４４は図示していない。

図９に示すように副画素１０６はトランジスタを含んでおり、トランジスタは半導体膜１２６、ゲート絶縁膜１５２、ゲート１２８を有している。副画素１０６は、トランジスタ上にさらに第１の層間絶縁膜１５６、第２の層間絶縁膜１５８を有し、これらの上にソース１３０、ドレイン１３２が設けられている。第１の層間絶縁膜１５６、第２の層間絶縁膜１５８、ゲート絶縁膜１５２に設けられたコンタクトを通してソース１３０、ドレイン１３２が半導体膜１２６と電気的に接続される。なお、図９ではトップゲート型のトランジスタが図示されているが、トランジスタはボトムゲート型でもよい。また、Ｎチャネル型トランジスタ、Ｐチャネル型トランジスタのいずれでもよい。

信号線１２０に沿った断面図、すなわち図８の鎖線Ｇ−Ｈに沿った断面図を図１０に示す。図１０に示すように表示装置１００は、基材１０２の上にアンダーコート１５０、ゲート絶縁膜１５２、ゲート線１２４、第１の層間絶縁膜１５６、第２の層間絶縁膜１５８をこの順で有している。信号線１２０は第２の層間絶縁膜１５８の上に備えられる。

図８に示した溝１８０はゲート線１２４に平行な方向に伸びており、信号線１２０や電流供給線１２２と交差する。溝１８０が重なる領域、すなわち溝１８０と信号線１２０が交差する領域では、信号線１２０を物理的に分断し、分断された信号線１２０は接続電極１４８を介して互いに電気的に接続することができる。電流供給線１２２も同様であり、溝１８０と重なる領域において分断し、分断された電流供給線１２２は接続電極１４８を介して互いに電気的に接続することができる。図１０（Ａ）に図８の鎖線Ｇ−Ｈに沿った断面模式図を示す。図１０（Ａ）に示すように、接続電極１４８は、例えば第１の層間絶縁膜１５６と第２の層間絶縁膜１５８の間に設けることができ、第２の層間絶縁膜１５８中に設けられたコンタクトを通じて、分断された信号線１２０と接続電極１４８を電気的に接続することができる。この場合、接続電極１４８の上面は第２の層間絶縁膜１５８によって覆われる。

一方図１０（Ｂ）に示すように、接続電極１４８はゲート線１２４と同一の層に存在してもよい。すなわちゲート線１２４と接続電極１４８の両方が、ゲート絶縁膜１５２と第１の層間絶縁膜１５６と挟まれるように形成されていてもよい。この時、分断された信号線１２０は第１の層間絶縁膜１５６と第２の層間絶縁膜１５８に設けられる開口部を介して接続電極１４８と接続される。なお信号線１２０や電流供給線１２２は必ずしも分断する必要はなく、溝１８０を挟む二つの副画素１０６にわたって連続していてもよい。

溝１８０は隔壁１６４と平坦化膜１６２に対して同時に、あるいは別々にエッチング処理を施して形成する。信号線１２０を分断しない場合には、エッチング処理において信号線１２０がエッチャントに晒され、信号線１２０の表面が酸化される可能性がある。しかしながら接続電極１４８を形成し、その上面を第１の層間絶縁膜１５６、あるいは／および第２の層間絶縁膜１５８によって覆うことにより、エッチング処理において信号線１２０がエッチャントに晒されることを防ぐことができる。また、信号線１２０とＥＬ層１６６が直接接することを防ぐことができる。

上述したように、可撓性の基材１０２を用いることで表示装置１００に可撓性を付与することができる。この場合表示装置１００を折り曲げる、あるいは湾曲させるなどして変形すると、副画素１０６に設けられる発光素子やトランジスタ、容量などの素子にストレスがかかる。副画素１０６に大きなストレスがかかると、密着性の低い界面、例えばＥＬ層１６６と第１の電極１４４の界面、あるいはＥＬ層１６６と第２の電極１６８の界面、第２の電極１６８とパッシベーション膜１７０の界面などで剥離が生じ、発光素子の破壊の原因となる。また、トランジスタや容量を構成する層の界面でも剥離が生じたり、あるいはこれらの層にクラックが発生したりする。

しかしながら上述した溝１８０を形成することで、表示装置１００を変形しても溝１８０が変形を主に担うことができ、副画素１０６自体の変形量を低減することができる。具体的には図１１に示すように、表示領域１０４が設けられる基材１０２の上面が下面よりも外側に位置するように表示装置１００を湾曲させる場合、溝１８０が存在する領域は相対的に厚さが小さいため、溝１８０の開口部が広がる。すなわち、溝１８０の形状が表示装置１００の変形に伴って変化するものの、発光素子やトランジスタなどが含まれる画素１０８の変形は抑制される。したがって、発光素子やトランジスタへのストレスが軽減され、その結果、表示装置１００の信頼性を向上させることができる。

また図４、６に示すように、隣接する画素１０８あるいは副画素１０６がＥＬ層１６６あるいはその一部を共有する場合、ＥＬ層１６６の内部を横方向（基材１０２の表面に平行な方向）に電流が流れ、一つの副画素１０６に注入された電流が隣接する副画素１０６に流れることがある。この現象をクロストークと呼び、ＥＬ層１６６が比較的導電性の高い層を含み、副画素１０６間の距離が小さい場合には無視できない問題である。しかしながら溝１８０を形成することで、溝１８０を介して隣接する副画素１０６の間ではＥＬ層１６６の距離が大きくなる。したがってＥＬ層１６６の横方向の抵抗が大きくなり、クロストークを効果的に抑制することができる。その結果、表示領域１０４で再現される映像の品質の低下を防止することができる。
（第２実施形態）

本実施形態では、本発明の一実施形態の表示装置に関し、図１２を用いて説明する。第１実施形態と同様の構成については記述を省略することがある。

本実施形態の表示装置２００の断面模式図を図１２に示す。なお、この断面模式図は図３の鎖線Ａ−Ｂに沿った断面に相当する。図１２に示すように、本実施形態の表示装置２００では、溝１８０の下に平坦化膜１６２の一部が存在している。したがって、ＥＬ層１６６は溝１８０の底面、すなわち平坦化膜１６２と接し、溝１８０内における平坦化膜１６２の厚さは、副画素１０６内におけるそれよりも小さい。このような構成は、溝１８０を形成するエッチングプロセスの条件を適切に制御することによって形成することができる。あるいは、平坦化膜１６２をエッチングレートの異なる二つの層を積層することで形成することができる。

このような構成では、信号線１２０や電流供給線１２２は溝１８０を形成する際に露出されることがなく、実施形態１で述べた接続電極１４８を形成しなくてもその表面の酸化を防ぐことができる。また、基材１０２の厚さが小さく、中心線１８２がより発光素子に近い方に位置する場合、溝１８０の底面を中心線１８２に近づける手法として有効である。

（第３実施形態）
本実施形態では、本発明の一実施形態の表示装置に関し、図１３、１４を用いて説明する。第１、第２実施形態と同様の構成については記述を省略することがある。

図１３に、本実施形態の表示装置３００の上面図を示す。第１実施形態と同様に本実施形態においても、画素１０８が三つの副画素１０６を有する形態を例として記述する。表示装置３００では、ゲート線１２４が溝１８０と交差する領域において分断され、分断された二つのゲート線１２４が接続電極１４６を介して互いに電気的に接続される。

より具体的には、図１３の鎖線Ｉ−Ｊに沿った断面模式図（図１４）に示すように、アンダーコート１５０、ゲート絶縁膜１５２の上に設けられるゲート線１２４は、溝１８０と交差する領域において分断される。分断されたゲート線１２４の上には第１の層間絶縁膜１５６が設けられており、この第１の層間絶縁膜１５６はゲート線１２４を露出する開口部を有する。第１の層間絶縁膜１５６の上には接続電極１４６が設けられており、上記開口部を介して分断された二つのゲート線１２４が互いに電気的に接続される。接続電極１４６の上には第２の層間絶縁膜１５８、その上には信号線１２０や電流供給線１２２が設けられる。このような構成では、接続電極１４６の厚さを制御することで、中心線１８２を溝１８０の底面に一致する、あるいは近づけることができ、表示装置の変形に対してより高い耐性を付与することができる。

（第４実施形態）
本実施形態では、本発明の一実施形態の表示装置に関し、図１５乃至図１８を用いて説明する。第１乃至第３実施形態と同様の構成については記述を省略することがある。

第１実施形態の表示装置１００では、互いに交差する溝１８０で定義される最小面積中に、複数の副画素１０６を有する一つの画素１０８が含まれている（図２参照）。これに対して本実施形態の表示装置では、図１５に示すように、互いに交差する溝１８０で定義される最小面積中に一つの副画素１０６を有している。このような構成を採用することで、表示装置を変形した際、変形を担う部分の寄与が増大するため、より変形しやすく、かつ変形に対してより高い耐性を有する表示装置を与えることができる。また、全ての副画素１０６は、隣接する副画素１０６の間に溝１８０を有することになり、クロストークをより効果的に抑制することができる。

あるいは図１６に示すように、本実施形態の表示装置は、互いに交差する溝１８０で定義される最小面積中に複数の画素１０８を有していてもよい。また、この最小面積中に含まれる画素１０８の数は異なっていてもよい。すなわち、溝１８０が複数個の画素１０８を、あるいは複数個の副画素１０６を囲う構造、あるいは島状に分断する構造にしてもよい。あるいは図１７に示すように、互いに交差せず、一つの方向のみに伸びるように溝１８０を設けてもよい。図１７では、溝１８０はゲート線１２４に平行な方向にのみ設置されており、信号線１２０と平行な溝は設けられていない。あるいは図１８に示すように、表示装置は一つの表示領域１０４に含まれる溝１８０の数が数本（例えば１以上１０以下）となるような構造を有していてもよい。

これらのような構成を採用することで、表示装置全体の柔軟性を調整することができ、また変形する方向や場所によって柔軟性を適宜調整することができる。

（第５実施形態）
本実施形態では、本発明の一実施形態の表示装置に関し、図１９乃至図２１を用いて説明する。第１乃至第４実施形態と同様の構成については記述を省略することがある。

本実施形態の表示装置４００の上面図を図１９に示す。第１実施形態の表示装置１００では、溝１８０はゲート線１２４に対して平行な方向と垂直な方向の両方向に伸び、かつ、ゲート線１２４、信号線１２０と交差する。これに対して本実施形態の表示装置４００では、図１９に示すように、溝１８０はゲート線１２４に対して平行な方向と垂直な方向の両方向に伸びるものの、ゲート線１２４や信号線１２０とは交差しない。つまり溝１８０は、ゲート線１２４と重や信号線１２０と重なる領域において分断される。より具体的には、表示装置４００は、ゲート線１２４に対して平行な方向に伸び、かつ信号線１２０と交差しない溝１８４と、ゲート線１２４に対して垂直な方向に伸び、かつゲート線１２４と交差しない溝１８６を有する。なお、図１９では理解の促進のため、一部の副画素１０６では第１の電極１４４は図示していない。

図１９の鎖線Ｋ−Ｌ、Ｍ−Ｎに沿った断面模式図（図２０、２１）を用いてこの構成を詳細に説明する。図２０に示すように、溝１８６が設けられる領域では、表示装置４００は基材１０２と、その上に設けられるアンダーコート１５０、ゲート絶縁膜１５２、ゲート線１２４、第１の層間絶縁膜１５６、第２の層間絶縁膜１５８、平坦化膜１６２、隔壁１６４をこの順で有する。二つのゲート線１２４の間において、平坦化膜１６２、隔壁１６４は開口部を有し、この開口部が溝１８６に相当する。溝１８６内では、ＥＬ層１６６が第２の層間絶縁膜１５８に接しており、ＥＬ層１６６の上に発光素子の第２の電極１６８とパッシベーション膜１７０が設けられている。

図２１を参照すると、溝１８４が設けられる領域では、表示装置４００は基材１０２と、その上に設けられるアンダーコート１５０、ゲート絶縁膜１５２、第１の層間絶縁膜１５６、第２の層間絶縁膜１５８、信号線１２０、電流供給線１２２、平坦化膜１６２、隔壁１６４をこの順で有する。信号線１２０と電流供給線１２２の間において、平坦化膜１６２、隔壁１６４は開口部を有し、この開口部が溝１８４に相当する。溝１８４では、ＥＬ層１６６が第２の層間絶縁膜１５８に接しており、ＥＬ層１６６の上に発光素子の第２の電極１６８とパッシベーション膜１７０が設けられている。

発光素子の第２の電極１６８は表示領域１０４の全面に設けられ、各副画素１０６に共有される。したがって、第２の電極１６８の抵抗が比較的高い場合、例えば第２の電極１６８に透光性の導電性酸化物が含まれる場合、表示領域１０４の面積が大きいと第２の電極１６８の抵抗による電圧降下が顕著となり、発光輝度にむらが生じる。また第１実施形態の表示装置１００では、第２の電極１６８が与える導電ルートは溝１８０を経由するため、溝１８０を設置しない場合と比較して長くなり、電圧降下がより顕著になる。しかしながら表示装置４００の構成を用いることで、隣接する副画素１０６間で溝１８４、１８６を経由しない導電ルート（例えば図１９における領域１９０など）を確保することができる。すなわち、溝１８４、１８６が設けられていない領域ではより短い導電ルートが存在する。このため、第２の電極１６８の抵抗に起因する電圧降下を緩和することができ、輝度のむらを低減することができる。

（第６実施形態）
本実施形態では、第１実施形態で説明した表示装置１００の作製方法を図２２乃至図２５を用いて説明する。図２２は図３に示した画素１０８の一つの副画素１０６を示した上面図である。図２３乃至図２５に、図２２の鎖線Ｏ−Ｐ、Ｑ−Ｒに沿った断面図を示す。

図２３（Ａ）に示すように、基材１０２の上にアンダーコート１５０を形成し、その上に半導体膜１２６を形成する。基材１０２は、例えばガラスや石英、金属など、比較的物理的強度の高い材料を用いることができる。表示装置１００に可撓性を付与する場合には、ポリイミドやポリアミド、アクリル樹脂、ポリカーボナート、ポリエステルなどの高分子材料を用い、可撓性を有する程度の膜厚を選択すればよい。

アンダーコート１５０は、窒化ケイ素や酸化ケイ素、窒化酸化ケイ素、酸化窒化ケイ素などの無機化合物を用い、化学気相成長法（ＣＶＤ）やスパッタリング法などを適用して形成することができる。

半導体膜１２６は、半導体特性を示す材料、例えばシリコンやゲルマニウム、あるいはインジウム系酸化物半導体などを用い、ＣＶＤ法やスパッタリング法などを利用して形成すればよい。半導体膜１２６の結晶性に関しても特に限定はなく、単結晶、多結晶、微結晶、アモルファスなどのモルフォロジーを有することができる。

次に半導体膜１２６上にゲート絶縁膜１５２を形成し、その上にゲート１２８を形成する（図２３（Ｂ））。ゲート絶縁膜１５２もアンダーコート１５０と同様の材料、形成方法を用いて形成することができ、酸化ケイ素を含むことが好ましい。アンダーコート１５０、ゲート絶縁膜１５２はいずれも単層構造を有していても良く、複数の層を含有する積層構造を有していてもよい。ゲート１２８はチタンやアルミニウム、銅、モリブデン、タングステン、タンタルなどの金属やその合金などを単層、あるいは積層構造で形成することができる。例えばアルミニウムや銅をチタンやモリブデンで挟持した積層構造を採用することができる。形成方法としては、スパッタリング法、ＣＶＤ法、あるいは印刷法などが挙げられる。なお図２２に示すように、ゲート１２８の形成と同時に、ゲート線１２４のみならず、第１の容量電極１３４も形成される。

ゲート１２８を形成した後、第１の層間絶縁膜１５６を形成する。第１の層間絶縁膜１５６はアンダーコート１５０と同様の材料、形成方法を用いて形成することができ、窒化ケイ素を含有することが好ましい。

次に接続電極１４８を第１の層間絶縁膜１５６上に形成する。接続電極１４８はゲート１２８で使用可能な材料を用い、ＣＶＤ法やスパッタリング法を適用して形成することができる。接続電極１４８は、単層構造、積層構造、いずれを有していてもよい。

接続電極１４８上に第２の層間絶縁膜１５８を形成し、エッチングにより接続電極１４８と重なる領域に開口部を形成する（図２３（Ｃ））。第２の層間絶縁膜１５８もアンダーコート１５０と同様の材料、形成方法を用いて形成することができ、酸化ケイ素を含有することが好ましい。

次にソース１３０、ドレイン１３２、信号線１２０を形成する（図２４（Ａ））。これらの配線はゲート１２８で使用可能な材料を用い、ＣＶＤ法やスパッタリング法によって形成することができる。図２２に示すように、ソース１３０、ドレイン１３２、信号線１２０と同時に第２の容量電極１６０や電流供給線１２２も形成される。

次にソース１３０、ドレイン１３２、信号線１２０を覆うように平坦化膜１６２を形成する(図２４（Ａ）)。平坦化膜１６２はアクリル樹脂、ポリエステル、ポリアミド、ポリイミド、ポリシロキサンなどの高分子材料を含むことが好ましい。平坦化膜１６２はスピンコート法やインクジェット法、印刷法などの湿式成膜法を用いて形成することができる。平坦化膜１６２の形成により、トランジスタや接続電極１４８に起因する凹凸が吸収され、平坦な表面を与えることができる。

図示しないが、平坦化膜１６２上には発光素子の第１の電極１４４が形成される。発光素子からの発光を基材１０２から取り出す場合には、可視光を透過できるように、例えば透光性を有する酸化物を用いて第１の電極１４４を形成すればよい。透光性を有する酸化物としては、インジウム―スズ酸化物（ＩＴＯ）、インジウム―亜鉛酸化物（ＩＺＯ）などが挙げられる。形成方法としてはスパッタリング法が挙げられる。一方、発光素子からの発光を基材１０２とは反対の方向に取り出す場合には、可視光を反射できるように、反射率の高い金属を第１の電極１４４に用いることができる。具体的には、銀やアルミニウムなどが挙げられる。あるいは反射率の高い金属の上に透光性を有する酸化物を積層してもよい。なお第１の電極１４４を形成する前に、トランジスタのドレイン１３２に達する開口部を平坦化膜１６２に形成する。

次に隔壁１６４を形成する（図２４（Ｂ））。隔壁１６４は、平坦化膜１６２で使用可能な材料を用い、上述した湿式成膜法を適用して作製することができる。好ましくは、平坦化膜１６２と隔壁１６４は同じ材料を含有するように形成する。

次に隔壁１６４、平坦化膜１６２に対してエッチングを行い、第２の層間絶縁膜１５８を露出するように開口部を形成する（図２５（Ａ））。この開口部が溝１８０に相当する。一度のプロセスで隔壁１６４と平坦化膜１６２に対して同時にエッチングを行って溝１８０を形成してもよく、あるいは隔壁１６４に対してエッチングを行って開口部を形成した後に、平坦化膜１６２に対して異なる条件でエッチングを行い、溝１８０を形成してもよい。一度のプロセスで隔壁１６４と平坦化膜１６２に同時に溝１８０を形成した場合、図２５（Ａ）に示すように、平坦化膜１６２が与える溝１８０の側面と、隔壁１６４が与える１８０の側壁は同一平面上に存在することになる。一方、隔壁１６４、平坦化膜１６２に対して異なるステップでエッチングを行って溝１８０を形成する場合、図５（Ｂ）に示すように、溝１８０内にステップが形成されることがある。

あるいは隔壁１６４を形成する前に平坦化膜１６２に対してエッチングを行い、ドレイン１３２に達する開口部と同時に溝１８０が形成される領域に開口部を形成してもよい。この場合、平坦化膜１６２に設けられた開口部は一度隔壁１６４によって覆われるが、溝１８０が形成される領域において隔壁１６４に対して開口部を形成することで、溝１８０を形成することができる。この場合図５（Ｃ）に示すように、ＥＬ層１６６の一部は第２の層間絶縁膜１５８と接する。

次にＥＬ層１６６、第２の電極１６８を形成する（図２５（Ｂ））。ＥＬ層１６６は溝１８０において第２の層間絶縁膜１５８と接するように形成される。第１実施形態で述べたように、ＥＬ層１６６は全ての副画素１０６で同じ構造を有していてもよく、あるいは隣接する副画素１０６で一部の構造（発光層など）が異なっていてもよい。第２の電極１６８の形成は、第１の電極１４４と同様の材料、方法を用いて行うことができる。発光素子からの発光を基材１０２から得る場合には、反射率の高い金属やその合金などを用いればよい。一方、発光素子からの発光を基材１０２とは反対の方向に取り出す場合には、ＩＴＯやＩＺＯなどの透光性を有する酸化物を用いればよい。

次に発光素子を保護するパッシベーション膜１７０を形成する（図２５（Ｂ））。パッシベーション膜１７０は、例えば窒化ケイ素や酸化ケイ素などの無機化合物、アクリル樹脂やポリイミド、ポリエステル、ポリカーボナートなどの高分子材料を含むことができる。具体的には、アクリル樹脂を窒化ケイ素の膜で挟持した構造を採用することができる。アクリル樹脂は、蒸着法やインクジェット法、ラミネート法、印刷法などによって形成すればよい。

以上のプロセスを経ることで、本発明の一実施形態である発光装置を作製することができる。

本発明の実施形態として上述した各実施形態は、相互に矛盾しない限りにおいて、適宜組み合わせて実施することができる。また、各実施形態の表示装置を基にして、当業者が適宜構成要素の追加、削除もしくは設計変更を行ったもの、または、工程の追加、省略もしくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。

本明細書においては、開示例として主にＥＬ表示装置の場合を例示したが、他の適用例として、その他の自発光型表示装置、液晶表示装置、あるいは電気泳動素子などを有する電子ペーパ型表示装置など、あらゆるフラットパネル型の表示装置が挙げられる。また、中小型から大型まで、特に限定することなく適用が可能である。

上述した各実施形態の態様によりもたらされる作用効果とは異なる他の作用効果であっても、本明細書の記載から明らかなもの、または、当業者において容易に予測し得るものについては、当然に本発明によりもたらされるものと解される。

１００：発光装置、１０２：基材、１０４：表示領域、１０６：副画素、１０８：画素１１０、駆動回路：１１２：配線、１１４：端子、１１６：ＩＣチップ、１２０：信号線、１２２：電流供給線、１２４：ゲート線、１２６：半導体膜、１２８：配線はゲート、１２８：ゲート、１３０：ソース、１３２：ドレイン、１３４：第１の容量電極、１３６：半導体膜、１３８：ゲート、１４０：ソース、１４２：ドレイン、１４４：第１の電極、１４６：接続電極、１４８：接続電極、１５０：アンダーコート、１５２：ゲート絶縁膜、１５６：第１の層間絶縁膜、１５８：第２の層間絶縁膜、１６０：第２の容量電極、１６２：平坦化膜、１６４：隔壁、１６６：ＥＬ層、１６６＿１：層、１６６＿２：発光層、１６６＿３：発光層、１６６＿４：層、１６８：第２の電極、１７０：パッシベーション膜、１８０：溝、１８２：中心線、１８４：溝、１８６：溝、２００：表示装置、３００：表示装置、４００：表示装置

Claims (17)

1. 第１の副画素と、
   前記第１の副画素に隣接する第２の副画素と、
   前記第1の副画素と前記第２の副画素との境界に位置する隔壁を有し、
   前記第１の副画素と前記第２の副画素は、
   半導体膜と、ゲート電極と、前記半導体膜と電気的に接続されたソース電極およびドレイン電極を備える薄膜トランジスタと、
   前記半導体膜と前記ゲート電極との間のゲート絶縁膜と、
   前記半導体膜、前記ゲート電極、および前記ゲート絶縁膜の上に位置し、かつ前記ソース電極およびドレイン電極の下に位置する層間絶縁膜と、
   前記ソース電極と前記ドレイン電極の上に位置する平坦化膜と、
   前記平坦化膜の上に位置し、第１の電極と第２の電極との間にＥＬ層を備える発光素子を有し、
   前記第１の電極の端部は、前記隔壁に覆われ、
   前記第２の電極の一部は、前記隔壁の上に位置し、
   前記第１の副画素と前記第２の副画素との間に、前記平坦化膜と前記隔壁とが平面的に見て互いに重なっている重畳領域が位置し、
   前記重畳領域には、前記平坦化膜と前記隔壁を貫通する溝が位置し、
   前記ＥＬ層が前記溝を介して、前記層間絶縁膜と接する表示装置。
2. ゲート線をさらに有し、
   前記ゲート線は前記第１の副画素の画素回路および前記第２の副画素の画素回路と電気的に接続され、
   前記溝は前記ゲート線に平行な方向に伸びる、請求項１に記載の表示装置。
3. ゲート線をさらに有し、
   前記ゲート線は前記第１の副画素の画素回路および前記第２の副画素の画素回路と電気的に接続され、
   前記溝は前記ゲート線に垂直な方向に伸びる、請求項１に記載の表示装置。
4. 前記第１の副画素の前記画素回路および前記第２の副画素の前記画素回路へ電流を供給する電流供給線と、
   前記第１の副画素の前記画素回路および前記第２の副画素の前記画素回路へ映像信号を供給する信号線をさらに有し、
   前記溝は、前記電流供給線と前記信号線との間に位置する、請求項３に記載の表示装置。
5. 可撓性基材をさらに有し、
   前記第１の副画素と前記第２の副画素が前記可撓性基材の上に位置する、請求項１から請求項４の何れか１項に記載の表示装置。
6. 前記第１の副画素と前記第２の副画素を含む複数の副画素をさらに有し、
   前記溝は、前記複数の副画素の各々を囲む、請求項１から請求項５の何れか１項に記載の表示装置。
7. 前記第１の副画素と前記第２の副画素と含む、複数の副画素をさらに有し、
   前記溝は、前記複数の副画素の内の複数個を囲む、請求項１から請求項５の何れか１項に記載の表示装置。
8. 第１の画素と、
   前記第１の画素に隣接する第２の画素と、
   前記第1の画素と前記第２の画素との境界に位置する隔壁を有し、
   前記第１の画素と前記第２の画素はともに第１の副画素を有し、
   前記第１の画素と前記第２の画素の前記第１の副画素はともに、
   半導体膜と、ゲート電極と、前記半導体膜と電気的に接続されたソース電極およびドレイン電極を備える薄膜トランジスタと、
   前記半導体膜と前記ゲート電極との間のゲート絶縁膜と、
   前記半導体膜、前記ゲート電極、および前記ゲート絶縁膜の上に位置し、かつ前記ソース電極およびドレイン電極の下に位置する層間絶縁膜と、
   前記ソース電極と前記ドレイン電極の上に位置する平坦化膜と、
   前記平坦化膜の上に位置し、第１の電極と第２の電極との間にＥＬ層を備える発光素子を有し、
   前記第１の電極の端部は、前記隔壁に覆われ、
   前記第２の電極の一部は、前記隔壁の上に位置し、
   前記第１の画素と前記第２の画素との間に、前記平坦化膜と前記隔壁とが平面的に見て互いに重なっている重畳領域が位置し、
   前記重畳領域には、前記隔壁を貫通するとともに前記平坦化膜の少なくとも一部に達する溝が位置し、
   前記ＥＬ層は前記溝の底面と接する表示装置。
9. 前記溝内における前記平坦化膜の厚さは、前記第１の画素と前記第２の画素の前記第１の副画素における前記平坦化膜の厚さよりも小さい、請求項８に記載の表示装置。
10. ゲート線をさらに有し、
    前記ゲート線は前記第１の画素に備えられた画素回路および前記第２の画素に備えられた画素回路素と電気的に接続され、
    前記溝が前記ゲート線に垂直な方向に伸び、前記ゲート線と重なる、請求項８または請求項９に記載の表示装置。
11. 信号線をさらに有し、
    前記信号線は前記第１の画素に備えられた画素回路、および前記第２の画素に備えられた画素回路素と電気的に接続され、
    前記溝が前記信号線に交差する方向に伸び、前記信号線と重なる、請求項８から請求項１０の何れか１項に記載の表示装置。
12. 信号線と、
    前記層間絶縁膜に接し、前記層間絶縁膜の上に位置する第２の層間絶縁膜を有し、
    前記信号線は前記第１の画素に備えられた画素回路、および前記第２の画素に備えられた画素回路素と電気的に接続され、
    前記溝と重なる領域において前記信号線は分断され、
    分断された前記信号線は接続電極を介して互いに電気的に接続され、
    前記接続電極は前記層間絶縁膜と前記第２の層間絶縁膜との間に位置する、請求項８から請求項１０の何れか１項に記載の表示装置。
13. ゲート線と、
    前記層間絶縁膜に接し、前記層間絶縁膜の上に位置する第２の層間絶縁膜を有し、
    前記ゲート線は前記第１の画素に備えられた画素回路、および前記第２の画素に備えられた画素回路素と電気的に接続され、
    前記溝と重なる領域において前記ゲート線は分断され、
    分断された前記ゲート線は接続電極を介して互いに電気的に接続され、
    前記接続電極は前記層間絶縁膜と前記第２の層間絶縁膜との間に位置する、請求項８または請求項９に記載の表示装置。
14. 前記第１の画素に備えられた画素回路および前記第２の画素に備えられた画素回路素と電気的に接続されたゲート線と、
    前記第１の画素に備えられた画素回路と前記第２の画素に備えられた画素回路素の一方に電気的に接続された信号線をさらに有し、
    前記溝は前記信号線に平行な方向に伸び、前記ゲート線と重なる領域において分断される、請求項８または請求項９に記載の表示装置。
15. 前記第１の画素に備えられた画素回路、および前記第２の画素に備えられた画素回路素と電気的に接続されたゲート線と、
    前記第１の画素に備えられた画素回路と前記第２の画素に備えられた画素回路素の一方に電気的に接続された信号線をさらに有し、
    前記溝は前記ゲート線に平行な方向に伸び、前記信号線と重なる領域において分断される、請求項８または請求項９に記載の表示装置。
16. 前記溝は前記平坦化膜を貫通し、
    前記溝の前記底面は、前記溝によって前記平坦化膜から露出された前記層間絶縁膜の上面であり、
    前記ＥＬ層は、前記層間絶縁膜の露出された前記上面と接する、請求項８から請求項１５の何れか１項に記載の表示装置。
17. 前記第１の画素と前記第２の画素を含む複数の画素をさらに有し、
    前記溝は、前記複数の画素の内の複数個を島状に分断する、請求項８から請求項１６の何れか１項に記載の表示装置。

Images