CN111566719A - 显示设备 - Google Patents

显示设备 Download PDF

Info

Publication number
CN111566719A
CN111566719A CN201880086053.6A CN201880086053A CN111566719A CN 111566719 A CN111566719 A CN 111566719A CN 201880086053 A CN201880086053 A CN 201880086053A CN 111566719 A CN111566719 A CN 111566719A
Authority
CN
China
Prior art keywords
film
electrode
display device
layer
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201880086053.6A
Other languages
English (en)
Inventor
冈部达
郡司辽佑
谷山博己
斋田信介
市川伸治
仲田芳浩
神村浩治
井上彬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN111566719A publication Critical patent/CN111566719A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Geometry (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

一种显示设备(2)，其包含：基板；半导体膜(15)；无机绝缘膜(16)，形成在比所述半导体膜更上层；发光元件(ED)，形成在比所述无机绝缘膜更上层，且包含第一电极(22)以及第二电极(25)；在所述无机绝缘膜上形成有接触孔(CHa)，所述接触孔与所述第一电极的一部分重叠，在所述接触孔中，所述第一电极的一部分(22h)与所述半导体膜接触(15)。

Description

显示设备
技术领域
本发明涉及一种显示设备。
背景技术
专利文献1公开有如下构成：在OLED(有机发光二极管)的阳极(像素电极)的下侧设有平坦化膜，将该阳极和TFT的漏极电极经由形成在平坦化膜上的接触孔连接。
现有技术文献
专利文献
专利文献1：日本公开专利公报“特开2010-161058号公报(2010年7月22日公开)”
发明内容
发明所要解决的技术问题
在专利文献1的构成中，即使设有平坦化膜，也无法对由漏极电极引起的凸起进行平坦化，有时会给显示带来不良影响。另外，还存在平坦化膜的形成需要成本的问题。
解决问题的方案
本发明的一形态所涉及的显示设备，其包含：基板；半导体膜；无机绝缘膜，形成在比所述半导体膜更上层；发光元件，形成在比所述无机绝缘膜更上层，且包含第一电极以及第二电极；在所述无机绝缘膜上形成有接触孔，所述接触孔与所述第一电极的一部分重叠，在所述接触孔中，所述第一电极的一部分与所述半导体膜接触。
发明效果
根据本发明的一形态，使得所述第一电极的一部分与所述半导体膜接触，因此无需漏极电极，从而消除由漏极电极引起的凸起给显示带来的不良影响。此外，由于也无需平坦化膜，从而有减少成本的效果。
附图说明
图1是表示显示设备的制造方法的一个例子的流程图。
图2是表示实施方式一的显示设备的构成例的剖视图。
图3是将图2的一部分放大表示的剖视图。
图4是表示实施方式一的TFT层以及发光元件层的形成方法的流程图。
图5是表示显示设备的参考例的剖视图。
图6是表示显示设备的构成例的平面图。
图7是图6的各部的剖视图。
图8是表示在折弯部中的端子配线的形成工序的剖视图。
图9是表示实施方式二的显示设备的构成例的剖视图。
图10是表示实施方式二的TFT层以及发光元件层的形成方法的流程图。
图11是表示实施方式三的显示设备的构成例的剖视图。
图12是表示实施方式三的TFT层以及发光元件层的形成方法的流程图。
具体实施方式
以下，“同层”是指在同一个过程中形成，“下层”是指在比比较对象的层更早的过程中形成，“上层”是指在比比较对象的层更晚的过程中形成。
〔实施方式一〕
图1是表示显示设备的制造方法的流程图。图2是实施方式一的显示设备的显示部的剖视图。
在制造显示设备的情况下，如图1以及图2所示，首先，在基板10上形成势垒层3(步骤S1)。接下来，形成TFT层4(步骤S2)。接下来，形成顶部发射型的发光元件层(例如为OLED元件层)5(步骤S3)。接下来，形成密封层6(步骤S4)。接下来，分割包含基板10、势垒层3、TFT层4、发光元件层5以及密封层6的层叠体，以获得多个显示设备2(步骤S5)。接下来，将包含光学补偿功能、触摸传感器功能以及保护功能等的功能膜(未图示)贴附在显示设备2上(步骤S6)。接下来，在显示设备2的外部连接用的端子中，安装IC芯片等的电子电路基板(未图示)(步骤S7)。此外，后述的显示设备制造装置进行所述各步骤。
例如，基板10可以采用玻璃基板。势垒层(势垒膜)3是防止水、氧等的异物到达TFT层4、发光元件层5的层，例如，能够由通过CVD法形成的、氧化硅膜、氮化硅膜、或氧氮化硅膜、或这些的层叠膜构成。
TFT层4包含半导体膜15、比半导体膜15更上层的无机绝缘膜16(栅极绝缘膜)、比无机绝缘膜16更上层的、栅极电极GE、栅极配线GH(与栅极电极为同一层的配线)、阳极22、源极电极SE以及源极配线SH(与源极电极为同一层的配线)，薄膜晶体管以包含半导体膜15、无机绝缘膜16以及栅极电极GE的方式构成。
半导体膜15包含氧化物半导体，例如In-Ga-Zn-O系的半导体。In-Ga-Zn-O系半导体是In(铟)、Ga(镓)、Zn(锌)的三元系氧化物，In、Ga以及Zn的比例(组成比)不受特别的限制，例如，包含In：Ga：Zn＝2：2：1、In：Ga：Zn＝1：1：1、In：Ga：Zn＝1：1：2等。In-Ga-Zn-O系的半导体可以是非晶质，也可以是结晶质。
无机绝缘膜16例如可以由通过CVD法来形成的氧化硅(SiOx)膜或氮化硅(SiNx)膜或这些的层叠膜构成。
发光元件层5包含覆盖阳极22的边缘的电极覆盖膜(堤)23、比电极覆盖膜23更上层的EL(电致发光)层24、比EL层24更上层的阴极25，在每个子像素中设有包含岛状的阳极22(第一电极)、EL层24以及阴极25(第二电极)的发光元件ED、和驱动该发光元件ED的子像素电路。电极覆盖膜23能够例如由聚酰亚胺、丙烯酸等的可涂布的有机材料构成。
EL层24例如通过从下层侧起依次层叠空穴注入层、空穴输送层、发光层、电子传输层以及电子注入层而构成。发光层通过蒸镀法或喷墨法针对每个子像素形成为岛状，但针对空穴注入层、空穴输送层、电子传输层以及电子注入层的一个以上的层，有时设为整面状的共通层，有时也不形成。
图3是将图2的一部分放大表示的剖视图。如图2和图3所示，阳极22通过从基板10侧起依次层叠ITO膜(Indium Tin Oxide，铟锡氧化物)AX(下层ITO膜)、包含Ag的合金膜AY以及ITO膜AZ(上层ITO膜)而成，并且具有光反射性。合金膜AY被两层的ITO膜AX、AZ夹在中间。
栅极电极GE、栅极配线GH、阳极22、源极电极SE以及源极配线SH以同一过程(在同层而且用同一材料)形成。阴极25能够由MgAg合金(超薄膜)、ITO等的透光性的导电材料构成。
在发光元件层5为OLED层的情况下，通过阳极22以及阴极25之间的驱动电流，空穴和电子在EL层24内再次结合，通过由此所产生的激子降至基态，从而光被放出。由于阳极22是光反射性的，阴极25是透光性的，从而从EL层24放出的显示光朝向上方，成为顶部发射。
发光元件层5不限于构成OLED元件的情况，也可以构成无机发光二极管或量子点发光二极管。
密封层6是透光性的，包含覆盖阴极25的无机密封膜26、比无机密封膜26更上层的有机密封膜27以及覆盖有机密封膜27的无机密封膜28。覆盖发光元件层5的密封层6防止水、氧等的异物向发光元件层5渗透。
无机密封膜26、28分别能够以例如由CVD法形成的氧化硅膜、氮化硅膜、或氧氮化硅膜、或这些的层叠膜构成。有机密封膜27是厚度比无机密封膜26和28厚的透光性有机膜，可以由丙烯酸等的可涂布的有机材料构成。
图4是表示实施方式一的TFT层以及发光元件层的形成方法的流程图。如图2以及图4所示，在图1的步骤S1之后，形成半导体膜15以及电容配线CW(步骤S2a)。此处，例如，通过还原被图案化的氧化物半导体膜的规定区域，来形成导电体即电容配线CW。扫描信号线GL形成在与电容配线CW为同一层。
接下来，形成栅极绝缘膜即无机绝缘膜16(步骤S2b)。接下来，在同一工序中形成栅极电极GE、栅极配线GH、阳极22、源极电极SE以及源极配线SH(步骤S2c)。供给有灰度信号的数据信号线(未图示)形成在与源极配线SH为同一层。栅极配线GH经由形成在无机绝缘膜16上的接触孔CHc与电容配线CW连接。
接下来，形成电极覆盖膜23(步骤S3a)。此处，使用光刻法对已涂布的有机绝缘膜进行图案化，以形成覆盖阳极22的边缘的电极覆盖膜23。此外，通过电极覆盖膜23的开口来规定子像素的发光区域。
接下来，通过使用FMM(Fine Metal Mask，精细金属掩模)的蒸镀法形成EL层24(步骤S3b)。接下来，将阴极25形成为整面状(步骤S3c)。
关于TFT层4的晶体管，栅极电极GE以隔着无机绝缘膜16与半导体膜15重叠的方式配置，在无机绝缘膜16形成有与半导体膜15重叠的接触孔CHa、CHs，接触孔CHa与阳极22的一部分22h重叠，形成在接触孔CHs内的源极电极CE的一部分与半导体膜15接触的同时，形成在接触孔CHa内的阳极22的一部分22h与半导体膜15接触，半导体膜15作为晶体管的沟道发挥功能，阳极22作为漏极电极发挥功能。
另外，电极覆盖膜23覆盖源极电极SE以及栅极电极GE。例如，如图2的(b)所示，子像素电路所需的电容形成在经由接触孔CHc与栅极配线GH连接的电容配线CW与源极配线SH的重叠部分。此外，也可以构成为在连接于源极配线SH的电容配线CW与栅极配线GH的重叠部分处形成电容。
在实施方式一的构成中，与如图5那样的构成例相比，无需配置在阳极22的下层的源极电极se、漏极电极de以及源极配线sh，并且可以避免通过为通常厚膜的源极电极se、漏极电极de以及源极配线sh产生的凹凸给发光元件层带来不良影响。此外，通常无需使用高价的材料的平坦化膜21，而且，再加上减少了制造工序，因此减少成本的效果很大。
另外，如图3所示，包含在阳极22中的ITO膜Ax与包含氧化物半导体(例如为In-Ga-Zn-O系的半导体)的半导体膜15接触，因此可以实现接触电阻小，而且开关特性优异的晶体管。
图6是表示显示设备的构成例的平面图，图7是图6的一部分的剖视图。在图6以及图7中，基板10使用柔性基板(例如为包含聚酰亚胺等的树脂膜的基板)，在包围显示部DA的非显示部NA设有信号输入用的端子部TS以及折弯部KA。折弯部KA位于显示部DA与信号输入用的端子部TS之间，从显示部DA拉出的端子配线TW通过折弯部KA，与包含在端子部中的端子TM连接。
端子配线TW以及端子TM(以同一材料)形成在与显示部DA的阳极22(参照图2)为同一层。在折弯部KA中，势垒膜3以及无机绝缘膜16被贯通，因此端子配线TW形成在包含在柔性基板10中的树脂膜(例如为聚酰亚胺膜)上，而且被与电极覆盖膜23为同一层的有机绝缘膜23z覆盖。
如图7的(b)所示，端子配线TW以及端子TM由ITO膜Ax(与图3的ITO膜AX为同一层的第一膜)、形成在ITO膜Ax上的、包含Ag的合金膜Ay(与图3的合金膜AY为同一层的第二膜)、以覆盖合金膜Ay的上表面以及端面的方式形成的ITO膜Az(与图3的ITO膜AZ为同一层的第三膜)构成。根据该结构，合金膜Ay被ITO膜Az覆盖而不露出，因此可以抑制合金膜Ay的劣化。
图8是表示在折弯部中的端子配线的形成工序的剖视图。首先，如图8的(a)所示，依次成膜ITO膜Ax以及合金膜Ay。接下来，如图8的(b)所示，将ITO膜Ax以及合金膜Ay一并图案化。此时，合金膜Ay比ITO膜Ax更容易被蚀刻，因此，上侧的合金膜Ay形成为比下侧的ITO膜Ax宽度窄。接下来，如图8的(c)所示，以覆盖ITO膜Ax以及合金膜Ay的方式，成膜ITO膜Az。接下来，如图8的(d)所示，对ITO膜Az进行图案化。此时，将ITO膜Az蚀刻成比ITO膜Ax宽度宽，以使ITO膜Az覆盖合金膜Ay的上表面以及端面和ITO膜Ax的端面。
〔实施方式二〕
图9是表示实施方式二的显示设备的构成例的剖视图，图10是表示实施方式二的TFT层以及发光元件层的形成方法的流程图。在实施方式二中，将无机绝缘膜18设置在比栅极电极GE更上层而且比阳极22更下层。
如图9以及图10所示，在图1的步骤S1之后，形成半导体膜15以及电容配线CW(步骤S2a)。接下来，形成栅极绝缘膜即无机绝缘膜16(步骤S2b)。接下来，形成栅极电极GE、栅极配线GH以及扫描信号线GL(步骤S2c)。接下来，形成钝化膜即无机绝缘膜18，以便覆盖栅极电极GE、栅极配线GH以及扫描信号线GL(步骤S2d)。接下来，在同一工序中形成阳极22、源极电极SE以及源极配线SH(步骤S2e)。数据信号线(未图示)形成在与源极配线SH为同一层。接下来，形成电极覆盖膜23(步骤S3a)。接下来，形成EL层24(步骤S3b)。接下来，形成阴极25(步骤S3c)。
关于TFT层4的晶体管，栅极电极GE以隔着无机绝缘膜16与半导体膜15重叠的方式配置，与半导体膜15重叠的接触孔CHa、CHs形成在无机绝缘膜16，接触孔CHa与阳极22的一部分22h重叠，形成在接触孔CHs内的源极电极SE的一部分与半导体膜15接触，并且形成在接触孔CHa内的阳极22的一部分22h与半导体膜15接触，半导体膜15作为晶体管的沟道发挥功能，阳极22作为漏极电极发挥功能。
另外，电极覆盖膜23覆盖源极电极SE以及源极配线SH。例如，如图9的(b)所示，子像素电路所需的电容形成在经由形成在无机绝缘膜16、18的接触孔CHc与源极配线SH连接的电容配线CW和栅极配线GH的重叠部分。此外，也可以是在连接于栅极配线GH的电容配线CW与源极配线SH的重叠部分处形成电容的构成。
〔实施方式三〕
图11是表示实施方式三的显示设备的构成例的剖视图，图12是表示实施方式三的TFT层以及发光元件层的形成方法的流程图。在实施方式三中，设为将栅极电极GE配置在比半导体膜15更下层的底栅结构。
如图11和12所示，在图1的步骤S1之后，形成栅极电极GE、栅极配线GH以及扫描信号线GL(步骤S2A)。接下来，形成栅极绝缘膜即无机绝缘膜14，以便覆盖栅极电极GE、栅极配线GH以及扫描信号线GL(步骤S2B)。接下来，形成半导体膜15以及电容配线CW(步骤S2C)。接下来，形成无机绝缘膜16(步骤S2D)。接下来，在同一工序中形成阳极22、源极电极SE以及源极配线SH(步骤S2E)。数据信号线(未图示)形成在与源极配线SH为同一层。接下来，形成电极覆盖膜23(步骤S3a)。接下来，形成EL层24(步骤S3b)。接下来，形成阴极25(步骤S3c)。
关于TFT层4的晶体管，栅极电极GE以隔着无机绝缘膜14与半导体膜15重叠的方式配置，与半导体膜15重叠的接触孔CHa、CHs形成在无机绝缘膜16，接触孔CHa与阳极22的一部分22h重叠，形成在接触孔CHs内的源极电极SE的一部分与半导体膜15接触，并形成在接触孔CHa内的阳极22的一部分22h与半导体膜15接触，半导体膜15作为晶体管的沟道发挥功能，阳极22作为漏极电极发挥功能。
另外，电极覆盖膜23覆盖源极电极SE以及源极配线SH。例如图11的(b)所示，子像素电路所需的电容形成在经由在无机绝缘膜16上形成的接触孔CHc与源极配线SH连接的电容配线CW与栅极配线GH的重叠部分。此外，也可以是在连接于栅极配线GH的电容配线CW与源极配线SH的重叠部分处形成电容的构成。
〔总结〕
本实施方式所涉及的显示设备所包含的电气光学元件(通过电流控制亮度、透过率的电气光学元件)不受特别的限制。作为本实施方式所涉及的显示设备，例如可以列举，作为电气光学元件包含OLED(Organic Light Emitting Diode：有机发光二极管)的有机EL(Electro Luminescence：电致发光)显示器、作为电气光学元件包含无机发光二极管的无极EL显示器、作为电气光学元件包含QLED(Quantum dot Liht Emitting Diode：量子点发光二极管)的QLED显示器等。
本发明不限于上述的实施方式，将分别公开在不同的实施方式中的技术手段适当组合而获得的实施方式也包含在本发明的技术范围中。而且，通过将各实施方式中分别公开的技术手段组合能够形成新的技术特征。
〔形态1〕
一种显示设备，其中包括：
基板；
半导体膜；
无机绝缘膜，形成在比所述半导体膜更上层；以及
发光元件，形成在比所述无机绝缘膜更上层，且包含第一电极以及第二电极，
所述显示设备的特征在于，
在所述无机绝缘膜上形成有接触孔，
所述接触孔与所述第一电极的一部分重叠，在所述接触孔中，所述第一电极的一部分与所述半导体膜接触。
〔形态2〕
根据例如形态1所述的显示设备，其特征在于，
所述第一电极具有光反射性。
〔形态3〕
根据例如形态1或2所述的显示设备，其特征在于，
所述半导体膜包含氧化物半导体。
〔形态4〕
根据例如形态3所述的显示设备，其特征在于，
所述第一电极从基板侧起依次层叠下层ITO膜、包含Ag的合金膜、以及上层ITO膜而成。
〔形态5〕
根据例如形态1至4中任一项所述的显示设备，其特征在于，包括：
电极覆盖膜，覆盖所述第一电极的边缘，且与所述接触孔重叠。
〔形态6〕
根据例如形态1至5中任一项所述的显示设备，其特征在于，包括：
栅极电极，隔着无机绝缘膜与所述半导体膜重叠；以及
源极电极，与所述半导体膜接触，
所述栅极电极以及所述源极电极形成在与所述第一电极为同一层。
〔形态7〕
根据例如形态6所述的显示设备，其特征在于，包括：
电极覆盖膜，覆盖所述第一电极的边缘、所述栅极电极以及所述源极电极。
〔形态8〕
根据例如形态1至5中任一项所述的显示设备，其特征在于，包括：
栅极电极，隔着无机绝缘膜与所述半导体膜重叠；以及
源极电极，与所述半导体膜接触，
所述栅极电极形成在比所述第一电极更下层，所述源极电极形成在与所述第一电极为同一层。
〔形态9〕
根据例如形态6或8所述的显示设备，其特征在于，
所述半导体膜包含氧化物半导体，
在与所述半导体膜为同一层，设有包含所述氧化物半导体的还原物的电容配线，
所述电容配线和与所述栅极电极为同一层的配线、或与所述源极电极为同一层的配线形成电容
〔形态10〕
根据例如形态4所述的显示设备，其特征在于，包括：
端子部，形成在包围显示部的非显示部，并且输入有外部信号；
折弯部，形成在所述显示部与所述端子部之间；以及
端子配线，从所述显示部拉出，并且通过所述折弯部与所述端子部连接，
在所述折弯部中，所述无机绝缘膜被贯通，所述端子配线形成在与所述第一电极为同一层。
〔形态11〕
根据例如形态10所述的显示设备，其特征在于，
包含在所述端子部中的端子形成在与所述第一电极为同一层。
〔形态12〕
根据例如形态10或11所述的显示设备，其特征在于，包括：
有机绝缘膜，与覆盖所述第一电极的边缘的电极覆盖膜为同一层，
势垒膜，比所述半导体膜更下层；以及
树脂膜，比所述势垒膜更下层，
在所述折弯部中，所述势垒膜被贯通，所述端子配线的下表面与所述树脂膜相接，并其上表面与所述有机绝缘膜相接。
〔形态13〕
根据例如形态11所述的显示设备，其特征在于，
所述端子配线以及所述端子包含：
第一膜，与所述下层ITO膜为同一层；
第二膜，与所述合金膜为同一层；以及
第三膜，与所述上层ITO膜为同一层，
所述第二膜的宽度小于所述第一膜，所述第三膜以覆盖所述第一膜以及所述第二膜各自的端面的方式形成。
〔形态14〕
根据例如形态1至13中任一项所述的显示设备，其特征在于，
所述发光元件为OLED，所述第一电极为OLED的阳极或阴极。
附图标记说明
2 显示设备
3 势垒膜
4 TFT层
5 发光元件层
6 密封层
10 基板
14、16、18 无机绝缘膜
15 半导体膜
22 阳极(第一电极)
23 电极覆盖膜
24 EL层
25 阴极(第二电极)
SE 源极电极
GE 栅极电极
SH 源极配线
GH 栅极配线
GL 扫描信号线
CW 电容配线
ED 发光元件

Claims (14)

1.一种显示设备，其包括：
基板；
半导体膜；
无机绝缘膜，形成在比所述半导体膜更上层；以及
发光元件，形成在比所述无机绝缘膜更上层，且包含第一电极以及第二电极，
所述显示设备的特征在于，
在所述无机绝缘膜上形成有接触孔，
所述接触孔与所述第一电极的一部分重叠，在所述接触孔中，所述第一电极的一部分与所述半导体膜接触。
2.根据权利要求1所述的显示设备，其特征在于，
所述第一电极具有光反射性。
3.根据权利要求1或2所述的显示设备，其特征在于，
所述半导体膜包含氧化物半导体。
4.根据权利要求1至3中任一项所述的显示设备，其特征在于，
所述第一电极从基板侧起依次层叠下层ITO膜、包含Ag的合金膜以及上层ITO膜而成。
5.根据权利要求1至4中任一项所述的显示设备，其特征在于，包括：
电极覆盖膜，覆盖所述第一电极的边缘，且与所述接触孔重叠。
6.根据权利要求1至5中任一项所述的显示设备，其特征在于，包括：
栅极电极，隔着所述无机绝缘膜与所述半导体膜重叠；以及
源极电极，与所述半导体膜接触，且与该半导体膜电连接，
所述栅极电极以及所述源极电极形成在与所述第一电极为同一层。
7.根据权利要求6所述的显示设备，其特征在于，包括：
电极覆盖膜，覆盖所述第一电极的边缘、所述栅极电极以及所述源极电极。
8.根据权利要求1至5中任一项所述的显示设备，其特征在于，包括：
栅极电极，隔着所述无机绝缘膜与所述半导体膜重叠；以及
源极电极，与所述半导体膜接触，且与该半导体膜电连接，
所述栅极电极形成在比所述第一电极更下层，所述源极电极形成在与所述第一电极为同一层。
9.根据权利要求6或8所述的显示设备，其特征在于，
所述半导体膜包含氧化物半导体，
在与所述半导体膜为同一层，设有包含所述氧化物半导体的还原物的电容配线，
所述电容配线和与所述栅极电极为同一层的配线、或与所述源极电极为同一层的配线形成电容。
10.根据权利要求4所述的显示设备，其特征在于，包括：
端子部，形成在包围显示部的非显示部，并且输入有外部信号；
折弯部，形成在所述显示部与所述端子部之间；以及
端子配线，从所述显示部拉出，并且通过所述折弯部与所述端子部连接，
在所述折弯部中，所述无机绝缘膜被贯通，所述端子配线形成在与所述第一电极为同一层。
11.根据权利要求10所述的显示设备，其特征在于，
包含在所述端子部中的端子形成在与所述第一电极为同一层。
12.根据权利要求10或11所述的显示设备，其特征在于，包括：
有机绝缘膜，与覆盖所述第一电极的边缘的电极覆盖膜为同一层；
势垒膜，比所述半导体膜更下层；以及
树脂膜，比所述势垒膜更下层，
在所述折弯部中，所述势垒膜被贯通，所述端子配线的下表面与所述树脂膜相接，并其上表面与所述有机绝缘膜相接。
13.根据权利要求11所述的显示设备，其特征在于，
所述端子配线以及所述端子包含：
第一膜，与所述下层ITO膜为同一层；
第二膜，与所述合金膜为同一层；以及
第三膜，与所述上层ITO膜为同一层，
所述第二膜的宽度小于所述第一膜，所述第三膜以覆盖所述第一膜以及所述第二膜各自的端面的方式形成。
14.根据权利要求1至13中任一项所述的显示设备，其特征在于，
所述发光元件为OLED，所述第一电极为OLED的阳极或阴极。
CN201880086053.6A 2018-01-11 2018-01-11 显示设备 Pending CN111566719A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2018/000469 WO2019138495A1 (ja) 2018-01-11 2018-01-11 表示デバイス

Publications (1)

Publication Number Publication Date
CN111566719A true CN111566719A (zh) 2020-08-21

Family

ID=67218937

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880086053.6A Pending CN111566719A (zh) 2018-01-11 2018-01-11 显示设备

Country Status (3)

Country Link
US (1) US20200373367A1 (zh)
CN (1) CN111566719A (zh)
WO (1) WO2019138495A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020161774A1 (ja) * 2019-02-04 2020-08-13 シャープ株式会社 表示装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1333526A (zh) * 2000-05-19 2002-01-30 精工爱普生株式会社 电光装置、其制造方法和电子设备
JP3470282B2 (ja) * 1995-02-27 2003-11-25 富士通株式会社 面発光半導体レーザとその製造方法
CN1461180A (zh) * 2002-05-24 2003-12-10 三洋电机株式会社 电致发光显示装置
CN101517629A (zh) * 2006-09-26 2009-08-26 夏普株式会社 有源矩阵基板
CN104081880A (zh) * 2012-02-07 2014-10-01 三井金属矿业株式会社 电极箔以及电子器件
JP2015220387A (ja) * 2014-05-20 2015-12-07 三菱電機株式会社 表示用パネル基板、表示パネル、表示装置、および表示用パネル基板の製造方法
CN106449695A (zh) * 2015-08-06 2017-02-22 三星显示有限公司 柔性显示装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4540303B2 (ja) * 2002-05-24 2010-09-08 三洋電機株式会社 エレクトロルミネッセンス表示装置
KR100905473B1 (ko) * 2002-12-03 2009-07-02 삼성전자주식회사 유기 이엘 표시판 및 그 제조 방법
KR101822563B1 (ko) * 2010-12-08 2018-03-09 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR101811027B1 (ko) * 2011-07-07 2017-12-21 삼성디스플레이 주식회사 유기 발광 디스플레이 장치

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3470282B2 (ja) * 1995-02-27 2003-11-25 富士通株式会社 面発光半導体レーザとその製造方法
CN1333526A (zh) * 2000-05-19 2002-01-30 精工爱普生株式会社 电光装置、其制造方法和电子设备
CN1461180A (zh) * 2002-05-24 2003-12-10 三洋电机株式会社 电致发光显示装置
CN101517629A (zh) * 2006-09-26 2009-08-26 夏普株式会社 有源矩阵基板
CN104081880A (zh) * 2012-02-07 2014-10-01 三井金属矿业株式会社 电极箔以及电子器件
JP2015220387A (ja) * 2014-05-20 2015-12-07 三菱電機株式会社 表示用パネル基板、表示パネル、表示装置、および表示用パネル基板の製造方法
CN106449695A (zh) * 2015-08-06 2017-02-22 三星显示有限公司 柔性显示装置

Also Published As

Publication number Publication date
WO2019138495A1 (ja) 2019-07-18
US20200373367A1 (en) 2020-11-26

Similar Documents

Publication Publication Date Title
US10236309B2 (en) Display device and manufacturing method thereof
US10937838B2 (en) Organic light emitting display device
US20150144905A1 (en) Array substrate for display device
JP6715708B2 (ja) 表示装置
US10586948B2 (en) Organic electro-luminescent display device including moisture detection member
US11626449B2 (en) Display device and method for producing display device
US9692017B2 (en) Organic light emitting diode and display device having enhanced viewing angles
CN111971732A (zh) 显示装置
US11349098B2 (en) Display device with an improved sealing layer
WO2019026411A1 (ja) 表示装置および表示装置の製造方法
CN107845660B (zh) 发光二极管显示器件
US10573205B2 (en) Flexible display device and method for manufacturing flexible display device
US9972667B2 (en) Display device
CN112715056A (zh) 显示装置以及显示装置的制造方法
CN112425264B (zh) 显示装置
CN111819908B (zh) 有机el显示装置
CN111566719A (zh) 显示设备
US11765951B2 (en) TFT array substrate including a heat dissipation layer in a curved region
US20200091258A1 (en) Display device, display device production method, display device production apparatus, and controller
US10923536B2 (en) Organic el display device and method of manufacturing organic el display device
US10903443B2 (en) Organic EL display device
CN112242426A (zh) 显示装置
US10224509B2 (en) Display device
US20210343812A1 (en) Display device
US20240349543A1 (en) Display device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20200821

RJ01 Rejection of invention patent application after publication