CN107527924B - 一种阵列基板及其制作方法、液晶显示面板 - Google Patents

一种阵列基板及其制作方法、液晶显示面板 Download PDF

Info

Publication number
CN107527924B
CN107527924B CN201710716560.0A CN201710716560A CN107527924B CN 107527924 B CN107527924 B CN 107527924B CN 201710716560 A CN201710716560 A CN 201710716560A CN 107527924 B CN107527924 B CN 107527924B
Authority
CN
China
Prior art keywords
layer
electrode layer
common electrode
metal oxide
angstroms
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710716560.0A
Other languages
English (en)
Other versions
CN107527924A (zh
Inventor
李金明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL Huaxing Photoelectric Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Priority to CN201710716560.0A priority Critical patent/CN107527924B/zh
Publication of CN107527924A publication Critical patent/CN107527924A/zh
Application granted granted Critical
Publication of CN107527924B publication Critical patent/CN107527924B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种阵列基板及其制作方法、液晶显示面板，该阵列基板包括：衬底基板；栅极层；栅极绝缘层；公共电极层，公共电极层包括第一公共电极层、第二公共电极层以及第三公共电极层，第一公共电极层和第二公共电极层分别位于栅极层的两端；源极层和漏极层；金属氧化物半导体材料层，覆盖在源极层、栅极绝缘层以及漏极层上，其中，第一公共电极层和第二公共电极层的透明电极材料与金属氧化物半导体材料层的金属氧化物半导体材料在相互接触区域形成轻掺杂漏结构LDD；钝化层；平坦层；像素电极层。通过上述方式，能够实现非离子注入的方式形成轻掺杂漏结构LDD，消除界面缺陷。

Description

一种阵列基板及其制作方法、液晶显示面板
技术领域
本发明涉及显示技术领域，特别是涉及一种阵列基板及其制作方法、液晶显示面板。
背景技术
在平面转换(In-Plane Switching，IPS)模式液晶显示器中，当液晶分子设置在像素电极和公共电极外，就不能被驱动而保持初始状态，即，保持初始排列方向。由于液晶分子在初始状态下时不能适当地控制透光率，会降低孔径比和亮度。
目前，为了解决IPS模式液晶显示器的上述缺点，已经提出了一种由边缘电场驱动的边缘场切换(Fringe Field Switching，FFS)型液晶显示器。FFS型液晶显示器包括公共电极和像素电极，公共电极和像素电极之间设置有绝缘层，且像素电极和公共电极之间的间隙比上基板与下基板之间的间隙窄，如此，在公共电极与像素电极之间以及超出这些电极的空间内会形成具有抛物线形状的边缘电场，设置在上基板与下基板之间的大部分液晶分子就可以通过边缘电场驱动。
本申请的发明人在长期的研发过程中，发现目前FFS型液晶显示器中的公共电极通常设置于源极层和漏极层的上方，通常都是采用离子注入的方式形成轻掺杂漏结构，界面存在缺陷。
发明内容
本发明主要解决的技术问题是提供一种阵列基板及其制作方法、液晶显示面板，能够实现非离子注入的方式形成轻掺杂漏结构LDD，消除界面缺陷。
为解决上述技术问题，本发明采用的一个技术方案是：提供一种阵列基板，包括：
衬底基板；
栅极层，形成在所述衬底基板上；
栅极绝缘层，覆盖在所述衬底基板和所述栅极层上；
公共电极层，间隔形成在所述栅极绝缘层上，其中，所述公共电极层包括第一公共电极层、第二公共电极层以及第三公共电极层，所述第一公共电极层和所述第二公共电极层分别位于所述栅极层的两端；
源极层和漏极层，分别形成在所述第一公共电极层和所述第二公共电极层上；
金属氧化物半导体材料层，覆盖在所述源极层、所述栅极绝缘层以及所述漏极层上，其中，所述第一公共电极层和所述第二公共电极层的透明电极材料与所述金属氧化物半导体材料层的金属氧化物半导体材料在相互接触区域形成轻掺杂漏结构LDD；
钝化层，覆盖在所述金属氧化物半导体材料层、所述栅极绝缘层以及所述第三公共电极层上；
平坦层，形成在所述钝化层上，其包括贯穿所述平坦层的接触孔，所述接触孔的一端延伸并贯通所述钝化层、所述金属氧化物半导体材料层，与所述漏极层连接，所述接触孔中填充的材料为透明电极材料；
像素电极层，间隔形成在所述平坦层上，所述接触孔的另一端与所述像素电极层连接。
为解决上述技术问题，本发明采用的另一个技术方案是：提供一种液晶显示面板，包括：
第一基板；
第二基板，与所述第一基板相对设置，其包括：
衬底基板；
栅极层，形成在所述衬底基板上；
栅极绝缘层，覆盖在所述衬底基板和所述栅极层上；
公共电极层，间隔形成在所述栅极绝缘层上，其中，所述公共电极层包括第一公共电极层、第二公共电极层以及第三公共电极层，所述第一公共电极层和所述第二公共电极层分别位于所述栅极层的两端；
源极层和漏极层，分别形成在所述第一公共电极层和所述第二公共电极层上；
金属氧化物半导体材料层，覆盖在所述源极层、所述栅极绝缘层以及所述漏极层上，其中，所述第一公共电极层和所述第二公共电极层的透明电极材料与所述金属氧化物半导体材料层的金属氧化物材料在相互接触区域形成轻掺杂漏结构LDD；
钝化层，覆盖在所述金属氧化物半导体材料层、所述栅极绝缘层以及所述第三公共电极层上；
平坦层，形成在所述钝化层上；
像素电极层，间隔形成在所述平坦层上，其包括贯穿所述像素电极层的接触孔，所述接触孔的一端延伸并贯通所述平坦层、所述钝化层、所述金属氧化物半导体材料层，与所述漏极层连接，所述接触孔中填充的材料为透明电极材料。
为解决上述技术问题，本发明采用的又一个技术方案是：提供一种阵列基板的制造方法，包括：
在衬底基板上形成栅极层；
在所述衬底基板和所述栅极层上依次分别沉积栅极绝缘层、一层公共电极的透明电极材料以及一层源极和漏极材料，并采用一次性光罩，进而形成公共电极层的第一公共电极层、第二公共电极层、源极层和漏极层，其中，所述第一公共电极层和所述第二公共电极层分别位于所述栅极层的两端，所述源极层和所述漏极层分别位于所述第一公共电极层和所述第二公共电极层上，所述源极层与所述第一公共电极层呈台阶状，和/或，所述漏极层与所述第二公共电极层呈台阶状；
在所述成公共电极层、所述源极层和所述漏极层上沉积一层金属氧化物半导体材料，并进而形成金属氧化物半导体材料层和所述公共电极层的第三公共电极层；
在所述金属氧化物半导体材料层、所述栅极绝缘层以及所述第三公共电极层上沉积钝化层，进而在预设温度下退火，以使得所述第一公共电极层和所述第二公共电极层的透明电极材料与所述金属氧化物半导体材料层的金属氧化物半导体材料在相互接触区域形成轻掺杂漏结构LDD；
在所述钝化层上形成平坦层，并在所述平坦层上形成贯穿所述平坦层的接触孔，所述接触孔的一端延伸并贯通所述钝化层、所述金属氧化物半导体材料层，与所述漏极层连接；
在所述平坦层上沉积一层像素电极的透明电极材料，且使所述透明电极材料充满所述接触孔，并进而形成像素电极层。
本发明的有益效果是：区别于现有技术的情况，本发明提供的阵列基板包括：衬底基板；栅极层，形成在衬底基板上；栅极绝缘层，覆盖在衬底基板和栅极层上；公共电极层，间隔形成在栅极绝缘层上，其中，公共电极层包括第一公共电极层、第二公共电极层以及第三公共电极层，第一公共电极层和第二公共电极层分别位于栅极层的两端；源极层和漏极层，分别形成在第一公共电极层和第二公共电极层上；金属氧化物半导体材料层，覆盖在源极层、栅极绝缘层以及漏极层上，其中，第一公共电极层和第二公共电极层的透明电极材料与金属氧化物半导体材料层的金属氧化物半导体材料在相互接触区域形成轻掺杂漏结构LDD；钝化层，覆盖在金属氧化物半导体材料层、栅极绝缘层以及第三公共电极层上；平坦层，形成在钝化层上，其包括贯穿平坦层的接触孔，接触孔的一端延伸并贯通钝化层、金属氧化物半导体材料层，与漏极层连接，接触孔中填充的材料为透明电极材料；像素电极层，间隔形成在平坦层上，接触孔的另一端与像素电极层连接。通过将公共电极层设置于栅极绝缘层上，使得公共电极层的透明电极材料与金属氧化物半导体材料在相互接触区域形成轻掺杂漏结构LDD，无需通过离子注入的方式形成，使得界面不存在缺陷，且稳定性较高。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。其中：
图1是本发明阵列基板一实施方式的剖面结构示意图；
图2是本发明阵列基板的制作方法一实施方式的流程示意图；
图3(a)-图3(e)是本发明阵列基板的制作方法一实施方式中步骤流程结构示意图；
图4是本发明液晶显示面板一实施方式的剖面结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性的劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参阅图1，本发明提供一实施方式的阵列基板100，用于液晶显示面板。该阵列基板100包括：衬底基板10、栅极层20、栅极绝缘层30、公共电极层40、源极层50和漏极层60、金属氧化物半导体材料层70、钝化层80、平坦层90以及像素电极层110。
衬底基板10可以为钼与铝的复合层。
栅极层20形成在衬底基板10上。
其中，栅极层20的材料为铜，其厚度范围为2000～5500埃，例如3000埃、3500埃、4000埃、5000埃等。
可以理解，当衬底基板10为钼与铝的复合层时，衬底基板10的钼与栅极层20接触。
栅极绝缘层30覆盖在衬底基板10和栅极层20上。
栅极绝缘层30为SiOx或者SiNx和SiOx的复合层，其厚度范围为1500～4000埃，例如2000埃、2500埃、3000埃、3500埃等。
可以理解，当栅极绝缘层30为SiNx和SiOx的复合层时，SiNx与栅极层20接触。
公共电极层40间隔形成在栅极绝缘层30上，其中，公共电极层40包括第一公共电极层41、第二公共电极层42以及第三公共电极层43，第一公共电极层41和第二公共电极层42分别位于栅极层20的两端。
公共电极层40为透明电极材料制成，例如，透明电极材料可以为氧化铟锡ITO，或者其他的透明电极材料。
公共电极层40的厚度范围为300～2000埃，例如700埃、1100埃、1500埃等。
源极层50和漏极层60分别形成在第一公共电极层41和第二公共电极层42上。
在一实施方式中，源极层50和漏极层60可以均为钼/铝/钼复合层，其厚度范围为2000～7000埃，例如3000埃、4000埃、5000埃、6000埃等。可以理解，钼/铝/钼复合层中的钼能起到保护铝的作用。
可以理解，源极层50和漏极层60分别形成在第一公共电极层41和第二公共电极层42上，在制作过程中，获得图案化的公共电极层40、源极层50和漏极层60仅需一次性光罩，简化制作工艺，可以大大减少制作成本。
金属氧化物半导体材料层70覆盖在源极层50、栅极绝缘层30以及漏极层60上，其中，第一公共电极层41和第二公共电极层42的透明电极材料与金属氧化物半导体材料层70的金属氧化物半导体材料在相互接触区域形成轻掺杂漏结构LDD。
本实施方式中，源极层50与第一公共电极层41呈台阶状和漏极层60与第二公共电极层42呈台阶状，使得第一公共电极层41暴露于源极层50和第二公共电极层42暴露于漏极层60，从而第一公共电极层41和第二公共电极层42的透明电极材料与金属氧化物半导体材料层70的金属氧化物半导体材料相互接触。
本实施方式中，透明电极材料与金属氧化物半导体材料的接触区域经过高温退火的方式同质，即接触区域的原子经过高温进行重新排布并进行结合，从而形成轻掺杂漏结构LDD，如此，无需通过离子注入的方式形成轻掺杂漏结构LDD，界面不存在缺陷，稳定性较高。
其中，在一实施方式中，退火温度为200-450摄氏度，例如250摄氏度、300摄氏度、350摄氏度、400摄氏度等，退火时间为0.5-4小时，例如1小时、2小时、3小时等。
在一实施方式中，金属氧化物半导体材料为铟镓锌氧化物IGZO。
钝化层80覆盖在金属氧化物半导体材料层70、栅极绝缘层30以及第三公共电极层43上。
在一实施方式中，钝化层80可以为SiOx或者SiNx和SiOx的复合层，其厚度范围为1500～4000埃，例如2000埃、2500埃、3000埃、3500埃等。
平坦层90形成在钝化层80上，其包括贯穿平坦层90的接触孔91，接触孔91的一端延伸并贯通钝化层80、金属氧化物半导体材料层70，与漏极层60连接，接触孔91中填充的材料为透明电极材料。
在一实施方式中，平坦层90为有机材料制成，用于使得膜层的表面平坦化。
像素电极层110间隔形成在平坦层90上，接触孔91的另一端与像素电极层110连接。
像素电极层110的厚度范围为300～1000埃，例如450埃、600埃、800埃等。
区别于现有技术，本实施方式提供的阵列基板100包括：衬底基板10；栅极层20，形成在衬底基板10上；栅极绝缘层30，覆盖在衬底基板10和栅极层20上；公共电极层40，间隔形成在栅极绝缘层30上，其中，公共电极层40包括第一公共电极层41、第二公共电极层42以及第三公共电极层43，第一公共电极层41和第二公共电极层42分别位于栅极层20的两端；源极层50和漏极层60，分别形成在第一公共电极层41和第二公共电极层42上；金属氧化物半导体材料层70，覆盖在源极层50、栅极绝缘层30以及漏极层60上，其中，第一公共电极层41和第二公共电极层42的透明电极材料与金属氧化物半导体材料层70的金属氧化物半导体材料在相互接触区域形成轻掺杂漏结构LDD；钝化层80，覆盖在金属氧化物半导体材料层70、栅极绝缘层30以及第三公共电极层43上；平坦层90，形成在钝化层80上，其包括贯穿平坦层90的接触孔91，接触孔91的一端延伸并贯通钝化层80、金属氧化物半导体材料层70，与漏极层60连接，接触孔91中填充的材料为透明电极材料；像素电极层110，间隔形成在平坦层90上，接触孔91的另一端与像素电极层110连接。通过将公共电极层40设置于栅极绝缘层30上，使得公共电极层40的透明电极材料与金属氧化物半导体材料在相互区域形成轻掺杂漏结构LDD，无需通过离子注入的方式形成，使得界面不存在缺陷，且稳定性较高。
请参阅图2，本发明还提供一实施方式的阵列基板100的制造方法，包括如下步骤：
步骤S101，请结合参阅图3(a)，在衬底基板10上形成栅极层20。
具体的，在一实施方式中，先采用物理气相沉积方式在衬底基板10上沉积栅极层20的材料，后经过黄光工艺和刻蚀工艺得到图案化的栅极层20。
其中，在一实施方式中，栅极层20的材料为铜，其厚度范围为2000～5500埃，例如3000埃、3500埃、4000埃、5000埃等。
步骤S102，请结合参阅图3(b)，在衬底基板10和栅极层20上依次分别沉积栅极绝缘层30、一层公共电极的透明电极材料以及一层源极和漏极材料，并采用一次性光罩，进而形成公共电极层40的第一公共电极层41、第二公共电极层42、源极层50和漏极层60，其中，第一公共电极层41和第二公共电极层42分别位于栅极层20的两端，源极层50和漏极层60分别位于第一公共电极层41和第二公共电极层42上，源极层50与第一公共电极层41呈台阶状，和/或，漏极层60与第二公共电极层42呈台阶状。
其中，栅极绝缘层30是通过等离子增强化学气相沉积方式形成，栅极绝缘层30为SiOx或者SiNx和SiOx的复合层，其厚度范围为1500～4000埃，例如2000埃、2500埃、3000埃、3500埃等。
其中，公共电极层40是通过物理气相沉积方式形成，公共电极层40为透明电极材料制成，透明电极材料为氧化铟锡ITO，公共电极层40的厚度范围为300～2000埃，例如700埃、1100埃、1500埃等。
其中，源极层50和漏极层60是通过物理气相沉积方式形成，源极层50和漏极层60均为钼/铝/钼复合层，其厚度范围为2000～7000埃，例如3000埃、4000埃、5000埃、6000埃等。
可以理解，通过将公共电极层40先形成于栅极绝缘层30上，再将源极层50和漏极层60形成在公共电极层40上，使得公共电极层40、源极层50和漏极层60仅需一次性光罩，并结合黄光工艺与刻蚀工艺，就可一次性获得图案化的公共电极层40、源极层50和漏极层60，如此简化了工艺，降低了制作成本。
可以理解，钼/铝/钼复合层中的钼能起到保护铝的作用。
步骤S103，请结合参阅图3(c)，在公共电极层40、源极层50和漏极层60上沉积一层金属氧化物半导体材料，并进而形成金属氧化物半导体材料层70和公共电极层40的第三公共电极层43。
具体的，在公共电极层40、源极层50和漏极层60上沉积一层金属氧化物半导体材料，后在预设温度下退火，以对金属氧化物半导体材料进行表面修复，接着进行黄光工艺和刻蚀工艺，得到图案化的金属氧化物半导体材料层70。
其中，金属氧化物半导体材料为铟镓锌氧化物IGZO。
其中，第三公共电极层43通过金属刻蚀液，将其表面的钼去除，从而得到透明的第三公共电极层43。
其中，退火温度为200～400摄氏度，例如250摄氏度、300摄氏度、350摄氏度等，退火时间为0.5-4小时，例如1.5小时、2.5小时、3.5小时等。
步骤S104，请结合参阅图3(d)，在金属氧化物半导体材料层70、栅极绝缘层30以及第三公共电极层43上沉积钝化层80，进而在预设温度下退火，以使得第一公共电极层41和第二公共电极层42的透明电极材料与金属氧化物半导体材料层70的金属氧化物半导体材料在相互接触区域形成轻掺杂漏结构LDD。
可以理解，在预设温度下退火，不仅可以使得透明电极材料与金属氧化物半导体材料在相互接触区域同质，形成轻掺杂漏结构LDD，还可以对钝化层80进行修复，即将钝化层80中的不饱和键或断键进行修复，达到稳定的状态。
其中，退火温度为200-450摄氏度，例如250摄氏度、300摄氏度、350摄氏度、400摄氏度等，退火时间为0.5-4小时，例如1小时、2小时、3小时等。
其中，钝化层80是通过等离子增强化学气相沉积方式形成，钝化层80为SiOx或者SiNx和SiOx的复合层，其厚度范围为1500～4000埃，例如2000埃、2500埃、3000埃、3500埃等。
可以理解，当钝化层80为SiNx和SiOx的复合层时，SiNx与金属氧化物半导体材料层70接触。
步骤S105，请再次参阅图3(d)，在钝化层80上形成平坦层90，并在平坦层90上形成贯穿平坦层90的接触孔91，接触孔91的一端延伸并贯通钝化层80、金属氧化物半导体材料层70，与漏极层60连接。
具体的，在钝化层80上涂布一层有机材料，形成平坦层90，再依次采用黄光工艺和刻蚀工艺形成接触孔91。
步骤S106，请结合参阅图3(e)，在平坦层90上沉积一层像素电极的透明电极材料，且使透明电极材料充满接触孔91，并进而形成像素电极层110。
其中，采用物理气相沉积方式在平坦层90上沉积一层像素电极的透明电极材料，再依次采用黄光工艺和刻蚀工艺，得到像素电极层110，像素电极层110的厚度范围为300～1000埃，例如450埃、600埃、800埃等。
区别于现有技术，本实施方式提供的阵列基板100的制造方法，包括：在衬底基板10上形成栅极层20；在衬底基板10和栅极层20上依次分别沉积栅极绝缘层30、一层公共电极的透明电极材料以及一层源极和漏极材料，并采用一次性光罩，进而形成公共电极层40的第一公共电极层41、第二公共电极层42、源极层50和漏极层60，其中，第一公共电极层41和第二公共电极层42分别位于栅极层20的两端，源极层50和漏极层60分别位于第一公共电极层41和第二公共电极层42上，源极层50与第一公共电极层41呈台阶状，和/或，漏极层60与第二公共电极层42呈台阶状；在成公共电极层40、源极层50和漏极层60上沉积一层金属氧化物半导体材料，并进而形成金属氧化物半导体材料层70和公共电极层40的第三公共电极层43；在金属氧化物半导体材料层70、栅极绝缘层30以及第三公共电极层43上沉积钝化层80，进而在预设温度下退火，以使得第一公共电极层41和第二公共电极层42的透明电极材料与金属氧化物半导体材料层70的金属氧化物半导体材料在相互接触区域形成轻掺杂漏结构LDD；在钝化层80上形成平坦层90，并在平坦层90上形成贯穿平坦层90的接触孔91，接触孔91的一端延伸并贯通钝化层80、金属氧化物半导体材料层70，与漏极层60连接；在平坦层90上沉积一层像素电极的透明电极材料，且使透明电极材料充满接触孔91，并进而形成像素电极层110。另外，通过将公共电极层40设置于栅极绝缘层30上，可以使得公共电极层40的透明电极材料与金属氧化物半导体材料在相互区域形成轻掺杂漏结构LDD，无需通过离子注入的方式形成，使得界面不存在缺陷，且稳定性较高。
参见图4，本发明还提供一实施方式的液晶显示面板200，包括第一基板210和第二基板220，第一基板210与第二基板220相对设置。
其中，第二基板220为阵列基板，该第二基板220包括：衬底基板221、栅极层222、栅极绝缘层223、公共电极层224、源极层225和漏极层226、金属氧化物半导体材料层227、钝化层228、平坦层229以及像素电极层230。
衬底基板221为钼与铝的复合层。
栅极层222形成在衬底基板221上。
其中，栅极层222的材料为铜，其厚度范围为0～5500埃，例如3000埃、3500埃、4000埃、5000埃等。
可以理解，衬底基板221的钼与栅极层222接触。
栅极绝缘层223覆盖在衬底基板221和栅极层222上。
栅极绝缘层223为SiOx或者SiNx和SiOx的复合层，其厚度范围为1500～4000埃，例如0埃、2500埃、3000埃、3500埃等。
可以理解，当栅极绝缘层223为SiNx和SiOx的复合层时，SiNx与栅极层222接触。
公共电极层224间隔形成在栅极绝缘层223上，其中，公共电极层224包括第一公共电极层2241、第二公共电极层2242以及第三公共电极层2243，第一公共电极层2241和第二公共电极层2242分别位于栅极层222的两端。
公共电极层224为透明电极材料制成，透明电极材料为氧化铟锡ITO。
公共电极层224的厚度范围为300～2000埃，例如700埃、1100埃、1500埃等。
源极层225和漏极层226分别形成在第一公共电极层2241和第二公共电极层2242上。
源极层225和漏极层226均为钼/铝/钼复合层，其厚度范围为2000～7000埃，例如3000埃、4000埃、5000埃、6000埃等。
可以理解，源极层225和漏极层226分别形成在第一公共电极层2241和第二公共电极层2242上，在制作过程中，获取公共电极层224、源极层225和漏极层226仅需一次性光罩，简化制作工艺，减少制作成本。
可以理解，钼/铝/钼复合层中的钼能起到保护铝的作用。
金属氧化物半导体材料层227覆盖在源极层225、栅极绝缘层223以及漏极层226上，其中，第一公共电极层2241和第二公共电极层2242的透明电极材料与金属氧化物半导体材料层227的金属氧化物半导体材料在相互接触区域形成轻掺杂漏结构LDD。
本实施方式中，源极层225与第一公共电极层2241呈台阶状和漏极层226与第二公共电极层2242呈台阶状，使得第一公共电极层2241暴露于源极层225和第二公共电极层2242暴露于漏极层226，从而第一公共电极层2241和第二公共电极层2242的透明电极材料与金属氧化物半导体材料层227的金属氧化物半导体材料相互接触。
本实施方式中，透明电极材料与金属氧化物半导体材料的接触区域经过高温退火的方式同质，即接触区域的原子经过高温进行重新排布并进行结合，从而形成轻掺杂漏结构LDD，如此，无需通过离子注入的方式形成轻掺杂漏结构LDD，界面不存在缺陷，稳定性较高。其中，退火温度200-450摄氏度，例如250摄氏度、300摄氏度、350摄氏度、400摄氏度等，退火时间为0.5-4小时，例如1小时、2小时、3小时等。
金属氧化物半导体材料为铟镓锌氧化物IGZO。
钝化层228覆盖在金属氧化物半导体材料层227、栅极绝缘层223以及第三公共电极层2243上。
钝化层228为SiOx或者SiNx和SiOx的复合层，其厚度范围为1500～4000埃，例如2000埃、2500埃、3000埃、3500埃等。
平坦层229形成在钝化层228上，其包括贯穿平坦层229的接触孔2291，接触孔2291的一端延伸并贯通钝化层228、金属氧化物半导体材料层227，与漏极层226连接，接触孔2291中填充的材料为透明电极材料。
平坦层229为有机材料制成，用于使得膜层的表面平坦化。
像素电极层230间隔形成在平坦层229上，接触孔2291的另一端与像素电极层230连接。
像素电极层230的厚度范围为300～1000埃，例如450埃、600埃、800埃等。
区别于现有技术，本实施方式提供液晶显示面板200包括：第一基板210；第二基板220，与第一基板210相对设置，其包括：衬底基板221；栅极层222，形成在衬底基板221上；栅极绝缘层223，覆盖在衬底基板221和栅极层222上；公共电极层224，间隔形成在栅极绝缘层223上，其中，公共电极层224包括第一公共电极层2241、第二公共电极层2242以及第三公共电极层2243，第一公共电极层2241和第二公共电极层2242分别位于栅极层222的两端；源极层225和漏极层226，分别形成在第一公共电极层2241和第二公共电极层2242上；金属氧化物半导体材料层227，覆盖在源极层225、栅极绝缘层223以及漏极层226上，其中，第一公共电极层2241和第二公共电极层2242的透明电极材料与金属氧化物半导体材料层227的金属氧化物材料在相互接触区域形成轻掺杂漏结构LDD；钝化层228，覆盖在金属氧化物半导体材料层227、栅极绝缘层223以及第三公共电极层2243上；平坦层229，形成在钝化层228上；像素电极层230，间隔形成在平坦层229上，其包括贯穿像素电极层230的接触孔，接触孔的一端延伸并贯通平坦层229、钝化层228、金属氧化物半导体材料层227，与漏极层226连接，接触孔中填充的材料为透明电极材料。第二基板220中通过将公共电极层224设置于栅极绝缘层223上，使得公共电极层224的透明电极材料与金属氧化物半导体材料在相互区域形成轻掺杂漏结构LDD，无需通过离子注入的方式形成，使得界面不存在缺陷，且稳定性较高。
以上所述仅为本发明的实施方式，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (10)

1.一种阵列基板，其特征在于，包括：
衬底基板；
栅极层，形成在所述衬底基板上；
栅极绝缘层，覆盖在所述衬底基板和所述栅极层上；
公共电极层，间隔形成在所述栅极绝缘层上，其中，所述公共电极层包括第一公共电极层、第二公共电极层以及第三公共电极层，所述第一公共电极层和所述第二公共电极层分别位于所述栅极层的两端；
源极层和漏极层，分别形成在所述第一公共电极层和所述第二公共电极层上；
金属氧化物半导体材料层，覆盖在所述源极层、所述栅极绝缘层以及所述漏极层上，其中，所述第一公共电极层和所述第二公共电极层的透明电极材料与所述金属氧化物半导体材料层的金属氧化物半导体材料在相互接触区域形成轻掺杂漏结构LDD；
钝化层，覆盖在所述金属氧化物半导体材料层、所述栅极绝缘层以及所述第三公共电极层上；
平坦层，形成在所述钝化层上，其包括贯穿所述平坦层的接触孔，所述接触孔的一端延伸并贯通所述钝化层、所述金属氧化物半导体材料层，与所述漏极层连接，所述接触孔中填充的材料为透明电极材料；
像素电极层，间隔形成在所述平坦层上，所述接触孔的另一端与所述像素电极层连接。
2.根据权利要求1所述的阵列基板，其特征在于，所述金属氧化物半导体材料为铟镓锌氧化物IGZO。
3.根据权利要求1所述的阵列基板，其特征在于，所述透明电极材料为氧化铟锡ITO。
4.根据权利要求1所述的阵列基板，其特征在于，所述衬底基板为钼和铝的复合层；所述栅极层为铜，其厚度范围为2000～5500埃；所述栅极绝缘层为SiOx或者SiNx和SiOx的复合层，其厚度范围为1500～4000埃；所述公共电极层的厚度范围为300～2000埃；所述源极层和漏极层均为钼/铝/钼复合层，其厚度范围为2000～7000埃；所述金属氧化物半导体材料层的厚度范围为300～1000埃；所述钝化层为SiOx或者SiNx和SiOx的复合层，其厚度范围为1500～4000埃；所述像素电极层的厚度范围为300～1000埃。
5.一种液晶显示面板，其特征在于，包括：
第一基板；
第二基板，与所述第一基板相对设置，其包括：
衬底基板；
栅极层，形成在所述衬底基板上；
栅极绝缘层，覆盖在所述衬底基板和所述栅极层上；
公共电极层，间隔形成在所述栅极绝缘层上，其中，所述公共电极层包括第一公共电极层、第二公共电极层以及第三公共电极层，所述第一公共电极层和所述第二公共电极层分别位于所述栅极层的两端；
源极层和漏极层，分别形成在所述第一公共电极层和所述第二公共电极层上；
金属氧化物半导体材料层，覆盖在所述源极层、所述栅极绝缘层以及所述漏极层上，其中，所述第一公共电极层和所述第二公共电极层的透明电极材料与所述金属氧化物半导体材料层的金属氧化物材料在相互接触区域形成轻掺杂漏结构LDD；
钝化层，覆盖在所述金属氧化物半导体材料层、所述栅极绝缘层以及所述第三公共电极层上；
平坦层，形成在所述钝化层上；
像素电极层，间隔形成在所述平坦层上，其包括贯穿所述像素电极层的接触孔，所述接触孔的一端延伸并贯通所述平坦层、所述钝化层、所述金属氧化物半导体材料层，与所述漏极层连接，所述接触孔中填充的材料为透明电极材料。
6.根据权利要求5所述的液晶显示面板，其特征在于，所述金属氧化物材料为铟镓锌氧化物IGZO。
7.根据权利要求5所述的液晶显示面板，其特征在于，所述透明电极材料为氧化铟锡ITO。
8.根据权利要求5所述的液晶显示面板，其特征在于，所述衬底基板为钼和铝的复合层；所述栅极层为铜，其厚度范围为2000～5500埃；所述栅极绝缘层为SiOx或者SiNx和SiOx的复合层，其厚度范围为1500～4000埃；所述公共电极层的厚度范围为300～2000埃；所述源极层和漏极层均为钼/铝/钼复合层，其厚度范围为2000～7000埃；所述金属氧化物半导体材料层的厚度范围为300～1000埃；所述钝化层为SiOx或者SiNx和SiOx的复合层，其厚度范围为1500～4000埃；所述像素电极层的厚度范围为300～1000埃。
9.一种阵列基板的制造方法，其特征在于，包括：
在衬底基板上形成栅极层；
在所述衬底基板和所述栅极层上依次分别沉积栅极绝缘层、一层公共电极的透明电极材料以及一层源极和漏极材料，并采用一次性光罩，进而形成公共电极层的第一公共电极层、第二公共电极层、源极层和漏极层，其中，所述第一公共电极层和所述第二公共电极层分别位于所述栅极层的两端，所述源极层和所述漏极层分别位于所述第一公共电极层和所述第二公共电极层上，所述源极层与所述第一公共电极层呈台阶状，和/或，所述漏极层与所述第二公共电极层呈台阶状；
在所述成公共电极层、所述源极层和所述漏极层上沉积一层金属氧化物半导体材料，并进而形成金属氧化物半导体材料层和所述公共电极层的第三公共电极层；
在所述金属氧化物半导体材料层、所述栅极绝缘层以及所述第三公共电极层上沉积钝化层，进而在预设温度下退火，以使得所述第一公共电极层和所述第二公共电极层的透明电极材料与所述金属氧化物半导体材料层的金属氧化物半导体材料在相互接触区域形成轻掺杂漏结构LDD；
在所述钝化层上形成平坦层，并在所述平坦层上形成贯穿所述平坦层的接触孔，所述接触孔的一端延伸并贯通所述钝化层、所述金属氧化物半导体材料层，与所述漏极层连接；
在所述平坦层上沉积一层像素电极的透明电极材料，且使所述透明电极材料充满所述接触孔，并进而形成像素电极层。
10.根据权利要求9所述的方法，其特征在于，所述金属氧化物半导体材料为铟镓锌氧化物IGZO；所述透明电极材料为氧化铟锡ITO；所述衬底基板为钼和铝的复合层；所述栅极层为铜，其厚度范围为2000～5500埃；所述栅极绝缘层为SiOx或者SiNx和SiOx的复合层，其厚度范围为1500～4000埃；所述公共电极层的厚度范围为300～2000埃；所述源极层和漏极层均为钼/铝/钼复合层，其厚度范围为2000～7000埃；所述金属氧化物半导体材料层的厚度范围为300～1000埃；所述钝化层为SiOx或者SiNx和SiOx的复合层，其厚度范围为1500～4000埃；所述像素电极层的厚度范围为300～1000埃。
CN201710716560.0A 2017-08-18 2017-08-18 一种阵列基板及其制作方法、液晶显示面板 Active CN107527924B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710716560.0A CN107527924B (zh) 2017-08-18 2017-08-18 一种阵列基板及其制作方法、液晶显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710716560.0A CN107527924B (zh) 2017-08-18 2017-08-18 一种阵列基板及其制作方法、液晶显示面板

Publications (2)

Publication Number Publication Date
CN107527924A CN107527924A (zh) 2017-12-29
CN107527924B true CN107527924B (zh) 2020-03-10

Family

ID=60681703

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710716560.0A Active CN107527924B (zh) 2017-08-18 2017-08-18 一种阵列基板及其制作方法、液晶显示面板

Country Status (1)

Country Link
CN (1) CN107527924B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114660856B (zh) * 2022-03-16 2024-02-20 Tcl华星光电技术有限公司 阵列基板及显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09269497A (ja) * 1996-01-31 1997-10-14 Hosiden Corp 液晶表示素子
US6222600B1 (en) * 1996-08-05 2001-04-24 Nec Corporation Reflective liquid crystal display apparatus with low manufacturing cost
CN101963726A (zh) * 2009-07-24 2011-02-02 北京京东方光电科技有限公司 Ffs型tft-lcd阵列基板及其制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102155051B1 (ko) * 2014-04-29 2020-09-11 엘지디스플레이 주식회사 액정 디스플레이 장치와 이의 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09269497A (ja) * 1996-01-31 1997-10-14 Hosiden Corp 液晶表示素子
US6222600B1 (en) * 1996-08-05 2001-04-24 Nec Corporation Reflective liquid crystal display apparatus with low manufacturing cost
CN101963726A (zh) * 2009-07-24 2011-02-02 北京京东方光电科技有限公司 Ffs型tft-lcd阵列基板及其制造方法

Also Published As

Publication number Publication date
CN107527924A (zh) 2017-12-29

Similar Documents

Publication Publication Date Title
US8497966B2 (en) FFS type TFT-LCD array substrate and manufacturing method thereof
KR101522481B1 (ko) 어레이 기판을 제조하는 방법, 어레이 기판 및 표시 장치
EP2879187B1 (en) Thin film transistor, array substrate and manufacturing method thereof, and display device
TWI489635B (zh) 含有金氧半導體的薄膜電晶體基板及其製造方法
KR101999907B1 (ko) 어레이 기판, 디스플레이 패널, 및 어레이 기판의 제조 방법
CN102854682A (zh) 用于边缘场切换模式液晶显示器的阵列基板及其制造方法
CN103646966A (zh) 一种薄膜晶体管、阵列基板及其制备方法、显示装置
CN107968097B (zh) 一种显示设备、显示基板及其制作方法
CN105448823A (zh) 氧化物薄膜晶体管阵列基板及制作方法与液晶显示面板
US11411117B2 (en) TFT device, manufacturing method thereof, and TFT array substrate
CN107799466B (zh) Tft基板及其制作方法
CN108646487B (zh) Ffs型阵列基板的制作方法及ffs型阵列基板
CN105529366A (zh) 金属氧化物薄膜晶体管及其制造方法
KR20120060671A (ko) 액정 표시 장치 및 그 형성 방법
US9923067B2 (en) Thin-film transistor and method for fabricating the same, array substrate and method for fabricating the same, and display device
TWI502263B (zh) 畫素結構、顯示面板及其製作方法
US9240424B2 (en) Thin film transistor array substrate and producing method thereof
CN114883343A (zh) 薄膜晶体管、显示基板和薄膜晶体管的制备方法
KR102365963B1 (ko) 박막 트랜지스터, 이의 제조 방법 및 이를 갖는 액정 표시 장치
US20190172848A1 (en) Thin-film transistor substrate
CN107908054B (zh) 显示装置、半透半反的阵列基板及其制造方法
CN107527924B (zh) 一种阵列基板及其制作方法、液晶显示面板
US20210225898A1 (en) Manufacturing method of tft array substrate and tft array substrate
CN112002764A (zh) Tft器件及其制备方法、tft阵列基板
CN105140291A (zh) 薄膜晶体管及其制作方法、阵列基板以及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: No.9-2 Tangming Avenue, Guangming New District, Shenzhen City, Guangdong Province

Patentee after: TCL Huaxing Photoelectric Technology Co.,Ltd.

Address before: No.9-2 Tangming Avenue, Guangming New District, Shenzhen City, Guangdong Province

Patentee before: Shenzhen China Star Optoelectronics Technology Co.,Ltd.