KR102155051B1 - 액정 디스플레이 장치와 이의 제조 방법 - Google Patents

액정 디스플레이 장치와 이의 제조 방법 Download PDF

Info

Publication number
KR102155051B1
KR102155051B1 KR1020140051967A KR20140051967A KR102155051B1 KR 102155051 B1 KR102155051 B1 KR 102155051B1 KR 1020140051967 A KR1020140051967 A KR 1020140051967A KR 20140051967 A KR20140051967 A KR 20140051967A KR 102155051 B1 KR102155051 B1 KR 102155051B1
Authority
KR
South Korea
Prior art keywords
gate
liquid crystal
crystal display
display device
active
Prior art date
Application number
KR1020140051967A
Other languages
English (en)
Other versions
KR20150125160A (ko
Inventor
오금미
정인상
김성훈
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020140051967A priority Critical patent/KR102155051B1/ko
Priority to TW104112717A priority patent/TWI678797B/zh
Priority to US14/699,694 priority patent/US10539844B2/en
Priority to EP15165592.5A priority patent/EP2940521B1/en
Priority to CN201510212186.1A priority patent/CN105045005B/zh
Publication of KR20150125160A publication Critical patent/KR20150125160A/ko
Priority to US16/712,007 priority patent/US11435636B2/en
Application granted granted Critical
Publication of KR102155051B1 publication Critical patent/KR102155051B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L29/78627—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile with a significant overlap between the lightly doped drain and the gate electrode, e.g. GOLDD
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133512—Light shielding layers, e.g. black matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Abstract

본 발명은 픽셀 영역의 투과율을 높인 액정 디스플레이 장치와 TFT의 채널 설계의 효율 및 제조 효율을 높일 수 있는 액정 디스플레이 장치의 제조 방법에 관한 것이다.
본 발명의 실시 예에 따른 액정 디스플레이 장치는 복수의 게이트 라인과 복수의 데이터 라인의 교차에 의해 정의된 복수의 픽셀 영역; 상기 복수의 픽셀 영역에 형성된 게이트와, 상기 게이트를 덮도록 형성된 게이트 절연막과, 상기 게이트 절연막을 사이에 두고 상기 게이트의 위에만 형성된 액티브와, 상기 액티브의 일측에 형성된 소스 및 타측에 형성된 드레인을 포함하는 박막 트랜지스터(TFT); 상기 박막 트랜지스터의 드레인과 접속되어 상기 픽셀 영역에 데이터 전압을 공급하는 픽셀 전극; 및 상기 픽셀 영역에 공통 전압을 공급하는 공통 전극;을 포함한다.

Description

액정 디스플레이 장치와 이의 제조 방법{LIQUID CRYSTAL DISPLAY DEVICE AND METHOD OF MANUFACTURING THE SAME}
본 발명은 평판 표시장치에 관한 것으로, 픽셀 영역의 투과율을 높인 액정 디스플레이 장치와, TFT의 채널 설계의 효율 및 제조 효율을 높일 수 있는 액정 디스플레이 장치의 제조 방법에 관한 것이다.
이동통신 단말기, 노트북 컴퓨터와 같은 각종 휴대용 전자기기가 발전함에 따라 이에 적용할 수 있는 평판 표시장치(Flat Panel Display Device)에 대한 요구가 증대되고 있다.
평판 표시장치로는 액정 디스플레이 장치(Liquid Crystal Display Device), 플라즈마 디스플레이 패널(Plasma Display Panel), 전계 방출 표시장치(Field Emission Display Device), 발광 다이오드 표시장치(Light Emitting Diode Display Device) 등이 연구되고 있다.
이러한 평판 표시장치 중에서 액정 디스플레이 장치는 양산 기술의 발전, 구동수단의 용이성, 저전력 소비, 고화질 구현 및 대화면 구현의 장점으로 적용 분야가 확대되고 있다.
도 1은 종래 기술에 따른 액정 디스플레이 장치에서 픽셀들이 배치된 구조를 나타내는 도면이고, 도 2는 종래 기술에 따른 액정 디스플레이 장치의 픽셀 구조를 나타내는 평면도이다.
도 1 및 도 2를 참조하면, 종래 기술에 따른 액정 디스플레이 장치는 R, G, B 서브 픽셀들이 모여 하나의 픽셀을 구성하고, R, G, B 서브픽셀들이 일 방향으로 배열된 스트라이프 방식으로 배치되어 있다.
도 2에서는 종래 기술에 따른 액정 디스플레이 장치의 전체 픽셀들 중에서 하나의 픽셀을 도시하고 있으며, FFS(Fringe Field Switch) 모드의 하부 기판 구조를 나타내고 있다.
종래 기술에 따른 액정 디스플레이의 픽셀들은 탑 게이트 방식으로 TFT가 형성되어 있다. 복수의 픽셀 각각은 서로 교차하는 데이터 라인과 게이트 라인에 의해 정의된다. 상기 데이터 라인과 상기 게이트 라인이 교차되는 영역에 박막 트랜지스터(TFT: Thin Film Transistor)가 형성된다. 또한, 복수의 화소 각각은 공통 전극 및 픽셀 전극을 포함한다. 도 2에서는 공통 전극은 도시하지 않았다.
TFT가 탑 게이트 방식으로 형성됨으로 인해, 백라이트에의 빛이 액티브에 입사되는 것을 방지하기 위해 TFT의 하부에는 라이트 쉴드 레이어(Light shield layer) 형성되어 있다.
아몰퍼스 실리콘(a-Si: amorphous Silicon) TFT는 느린 동작 속도, 미세 선폭 설계 제한 등의 단점이 있다. 이러한 단점을 보완하기 위해, 상기 하부 기판의 TFT의 액티브를 형성하기 위한 소재로 저온 다결정 실리콘(LTPS: Low Temperature Poly Silicon)을 적용한다.
도 3은 종래 기술에 따른 액정 디스플레이 장치의 제조 방법을 간략히 나타내는 도면이다.
먼저, 도 3(a)을 참조하면, 기판 상에(10) 라이트 쉴드 레이어(15)를 형성하고, 그 위에 보호막(20)을 형성한다. 이후, 보호막 상에 반도체 레이어를 형성하고, 그 위에 게이트 절연막(40)을 형성한다. 이후, 게이트 절연막(40) 상부 중에서 반도체 레이어와 중첩되도록 게이트(50)를 형성한다. 이후, 게이트(50) 상에 포토레지스터(PR)을 형성하고, 반도체 레이어에 고농도 분순물(N+)의 도핑을 수행한다.
포토레지스트(PR)를 이용한 고농도 불순물을 도핑하여 반도체 레이어에 액티브(31), 소스(32) 및 드레인(33)이 형성된다. 반도체 레이어 중에서 불순물이 주입된 부분은 소스(32) 및 드레인(33)이 되고, 포토레지스트(PR)에 의해 불순물일 주입되지 않은 부분은 액티브(31)가 된다.
이어서, 도 3(b)를 참조하면, 포토 레지스트(PR) 및 게이트(50)를 마스크로 이용하여 저농도 불순물을 도핑하여, 액티브(31)와 소스(32) 사이 및 액티브(31)와 드레인(33) 사이에 LDD(34, Lightly Doped Drain)를 형성한다.
이어서, 도 3(c)를 참조하면, 포토레지스트(PR)를 제거하여 TFT의 제조를 완료한다.
이러한, 종래 기술의 액정 디스플레이 장치의 제조 방법은 게이트(50)를 형성한 이후에 불순물을 도핑을 통해 TFT의 채널을 형성하게 된다. 따라서, 종래 기술에서 듀얼 채널을 형성할 때, 액티브(채널)를 게이트(50)로 블록킹하고, 고농도 불순물(N+)의 도핑 영역을 확보하기 위해서 도 2에 도시된 "A" 부분과 같이, 게이트 외부로 액티브 패턴이 형성되도록 액티브를 "U" 형태로 형성해야 한다. 이로 인해서, 게이트 외부에 액티브가 형성된 폭만큼 TFT의 면적이 증가하게 된다.
상부 기판에는 하부 기판의 TFT 및 게이트 라인의 가려주기 위한 블랙 매트릭스(BM)가 형성되는데, TFT의 면적이 증가하면 블랙 매트릭스(BM)의 면적도 증가하게 되어 반대로 픽셀 영역의 개구율이 감소하는 문제점이 있다. 일 예로서, 게이트 라인 및 TFT를 가리기 위한 블랙 매트릭스(BM)의 폭이 "X"(예를 들면, 19um)가 되어, 액티브 패턴으로 인해 증가된 블랙 매트릭스(BM)의 폭만큼 픽셀 영역의 개구율이 감소하게 된다.
또한, 도 3에 도시된 바와 같이, 탑 게이트 방식의 TFT는 백라이트의 빛이 액티브에 입사되는 것을 방지하기 위해 라이트 쉴드 레이어(15)를 형성해야 한다. 이와 같이, 라이트 쉴드 레이어(15)의 제조에 마스크 및 제조 공정이 소요되어 제조 비용이 증가하고, 제조 효율일 떨어지는 문제점이 있다.
본 발명은 상술한 문제점을 해결하기 위한 것으로서, 픽셀 영역의 투과율을 높일 수 있는 액정 디스플레이 장치를 제공하는 것을 기술적 과제로 한다.
본 발명은 상술한 문제점을 해결하기 위한 것으로서, TFT의 채널 설계의 효율을 높이고, 고 신뢰성의 TFT를 제조하여 TFT의 사이즈를 줄이고, 네로우 베젤(narrow bezel)의 구현에 유리한 액정 디스플레이 장치 및 이의 제조 방법을 제공하는 것을 기술적 과제로 한다.
본 발명은 상술한 문제점을 해결하기 위한 것으로서, 하부 기판의 형성 시 마스크 공정을 줄여 제조비용을 절감시킬 수 있는 액정 디스플레이 장치 및 이의 제조 방법을 제공하는 것을 기술적 과제로 한다.
본 발명은 상술한 문제점을 해결하기 위한 것으로서, 라이트 쉴드 레이어(Light shield layer)를 제거하여 제조 공정 수를 줄인 액정 디스플레이 장치와 이의 제조 방법을 제공하는 것을 기술적 과제로 한다.
본 발명은 상술한 문제점을 해결하기 위한 것으로서, 하부 기판의 제조공정을 단순화시켜 제조효율을 향상시킬 수 있는 액정 디스플레이 장치 및 이의 제조 방법을 제공하는 것을 기술적 과제로 한다.
본 발명은 상술한 문제점을 해결하기 위한 것으로서, 액티브의 재료로 저온 다결정 실리콘(LTPS: Low Temperature Poly Silicon)을 적용하여 구동 성능을 향상시킬 수 있는 액정 디스플레이 장치 및 이의 제조 방법을 제공하는 것을 기술적 과제로 한다.
위에서 언급된 본 발명의 기술적 과제 외에도, 본 발명의 다른 특징 및 이점들이 이하에서 기술되거나, 그러한 기술 및 설명으로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 발명의 실시 예에 따른 액정 디스플레이 장치는 복수의 게이트 라인과 복수의 데이터 라인의 교차에 의해 정의된 복수의 픽셀 영역; 상기 복수의 픽셀 영역에 형성된 게이트와, 상기 게이트를 덮도록 형성된 게이트 절연막과, 상기 게이트 절연막을 사이에 두고 상기 게이트의 위에만 형성된 액티브와, 상기 액티브의 일측에 형성된 소스 및 타측에 형성된 드레인을 포함하는 박막 트랜지스터(TFT); 상기 박막 트랜지스터의 드레인과 접속되어 상기 픽셀 영역에 데이터 전압을 공급하는 픽셀 전극; 및 상기 픽셀 영역에 공통 전압을 공급하는 공통 전극;을 포함한다.
본 발명의 실시 예에 따른 액정 디스플레이 장치는 상기 TFT 및 게이트 라인을 덮도록 상부 기판에 형성된 블랙 매트릭스의 폭이 12.5um~15.0um로 형성되어 있다.
본 발명의 실시 예에 따른 액정 디스플레이 장치의 제조 방법은 기판 상의 복수의 픽셀 영역에 게이트를 형성하는 단계; 상기 게이트를 덮도록 게이트 절연층을 형성하는 단계; 게이트 절연층을 상부에 반도체 레이어를 형성하고, 반도체 레이어 위에 포토 레지스트를 형성하는 단계; 포토 레지스트를 마스크로 이용하여 상기 반도체 레이어에 고농도 불순물을 도핑하여, 상기 반도체 레이어에 액티브), 소스 및 드레인을 형성하는 단계; 및 상기 포토 레지스트를 마스크로 이용하여 저농도 불순물을 도핑하여, 상기 액티브와 상기 소스 사이 및 상기 액티브와 상기 드레인 사이에 LDD(Lightly Doped Drain)를 형성하는 단계;를 포함한다.
본 발명의 액정 디스플레이 장치는 본 발명의 실시 예에 따른 액정 디스플레이 장치는 픽셀 영역의 투과율을 높여 표시 품질을 향상시킬 수 있다.
본 발명의 실시 예에 따른 액정 디스플레이 장치 및 이의 제조 방법은 TFT의 채널 설계의 효율을 높이고, 고 신뢰성의 TFT를 제조하여 TFT의 사이즈를 줄이고, 네로우 베젤(narrow bezel)의 구현에 유리한 효과를 제공한다.
본 발명의 액정 디스플레이 장치의 제조 방법은 하부 기판의 형성 시 마스크 공정을 줄여 제조비용을 절감시킬 수 있다.
본 발명의 액정 디스플레이 장치 및 이의 제조 방법은 라이트 쉴드 레이어(Light shield layer)를 제거하여 제조 공정 수를 줄일 수 있다.
본 발명의 액정 디스플레이 장치의 제조 방법은 하부 기판의 제조공정을 단순화시켜 제조효율을 향상시킬 수 있다.
본 발명의 액정 디스플레이 장치 및 이의 제조 방법은 TFT의 액티브의 재료로 저온 다결정 실리콘(LTPS: Low Temperature Poly Silicon)을 적용하여, TFT의 구동 성능을 향상시킬 수 있다.
이 밖에도, 본 발명의 실시 예들을 통해 본 발명의 또 다른 특징 및 이점들이 새롭게 파악 될 수도 있을 것이다.
도 1은 종래 기술에 따른 액정 디스플레이 장치에서 픽셀들이 배치된 구조를 나타내는 도면이다.
도 2는 종래 기술에 따른 액정 디스플레이 장치의 픽셀 구조를 나타내는 평면도이다.
도 3은 종래 기술에 따른 액정 디스플레이 장치의 제조 방법을 간략히 나타내는 도면이다.
도 4는 본 발명의 실시 예에 따른 액정 디스플레이 장치의 픽셀들이 스트라이프 방식으로 배치된 것을 나타내는 도면이다.
도 5는 본 발명의 실시 예에 따른 액정 디스플레이 장치의 픽셀 구조 및 픽셀 영역의 개구율이 증가한 것을 나타내는 평면도이다.
도 6은 도 5에 도시된 A1-A2 선에 따른 단면도이다.
도 7은 본 발명의 다른 실시 예에 따른 액정 디스플레이 장치의 픽셀들이 팬타일 방식으로 배치된 것을 나타내는 도면이다.
도 8은 본 발명의 다른 실시 예에 따른 액정 디스플레이 장치에서 픽셀들이 팬타일 방식으로 배치한 경우에 픽셀 영역의 개구율이 증가한 것을 나타내는 도면이다.
도 9는 본 발명의 제1 실시 예들에 따른 액정 디스플레이 장치의 제조 방법을 나타내는 도면이다.
도 10은 본 발명의 제2 실시 예들에 따른 액정 디스플레이 장치의 제조 방법을 나타내는 도면이다.
본 발명의 실시 예들을 설명함에 있어서 어떤 구조물(전극, 라인, 배선 레이어, 컨택)이 다른 구조물 "상부에 또는 상에" 및 "하부에 또는 아래에" 형성된다고 기재된 경우, 이러한 기재는 이 구조물들이 서로 접촉되어 있는 경우는 물론이고 이들 구조물들 사이에 제3의 구조물이 개재되어 있는 경우까지 포함하는 것으로 해석되어야 한다.
도면을 참조한 설명에 앞서, 액정 디스플레이 장치는 액정층의 배열을 조절하는 방식에 따라 TN(Twisted Nematic) 모드, VA(Vertical Alignment) 모드, IPS(In Plane Switching) 모드, FFS(Fringe Field Switching) 모드 등 다양하게 개발되어 있다.
그 중에서, 상기 IPS 모드와 상기 FFS 모드는 하부 기판 상에 픽셀전극과 공통전극을 배치하여 상기 픽셀전극과 공통전극 사이의 전계에 의해 액정층의 배열을 조절하는 방식이다.
특히, 상기 IPS 모드는 상기 픽셀전극과 공통전극을 평행하게 교대로 배열함으로써 양 전극 사이에서 수평 전계를 일으켜 액정층의 배열을 조절하는 방식이다. 이와 같은 IPS 모드는 상기 픽셀전극과 상기 공통전극 상측 부분에서 액정층의 배열이 조절되지 않아 그 영역에서 광의 투과도가 저하되는 단점이 있다.
이와 같은 IPS 모드의 단점을 해결하기 위해 고안된 것이 상기 FFS 모드이다. 상기 FFS 모드는 상기 픽셀전극과 상기 공통전극을 절연막을 사이에 두고 이격되도록 형성시킨다. 이때, 하나의 전극은 판(plate) 형상 또는 패턴으로 구성하고 다른 전극은 핑거(finger) 형상으로 구성하여 양 전극 사이에서 발생되는 프린지 필드(Fringe Field)를 통해 액정층의 배열을 조절하는 방식이다.
본 발명의 실시 예들에 따른 액정 디스플레이 장치는 IPS 또는 FFS 모드의 구조를 가진다. 본 발명의 실시 예들에 따른 액정 디스플레이 장치는 액정 패널과, 상기 액정 패널에 광을 공급하는 백라이트 유닛(Back Light Unit) 및 구동 회로부를 포함하여 구성된다.
상기 구동 회로부는 타이밍 컨트롤러(T-con), 데이터 드라이버(D-IC), 게이트 드라이버(G-IC), 터치 센싱 드라이버, 백라이트 구동부, 전원 공급부를 포함한다.
여기서, 상기 구동 회로부의 전체 또는 일부는 COG(Chip On Glass) 또는 COF(Chip On Flexible Printed Circuit, Chip On Film) 방식으로 형성될 수 있다.
상기 액정 패널은 액정층을 사이에 두고 합착된 상부 기판과 하부 기판을 포함하며, 복수의 픽셀(Clc, 액정셀)가 매트릭스 형태로 배열된다. 상기 액정 패널은 데이터 전압에 따라 각 픽셀의 액정층을 투과하는 광의 투과율을 조절하여 영상 신호에 따른 화상을 표시한다.
상기 상부 기판은 복수의 픽셀 각각에 대응되도록 픽셀 영역을 정의하는 블랙 매트릭스(BM); 상기 블랙 매트릭스에 의해 정의된 각 픽셀 영역에 형성된 적색(Red), 녹색(Green), 청색(Blue) 컬러필터; 및 상기 적색, 녹색, 청색 컬러필터와 상기 블랙 매트릭스를 덮도록 형성되어 상부 기판을 평탄화 시키는 오버코트층을 포함한다.
하부 기판은 액정층을 구동시키기 위한 복수의 픽셀을 가지는 픽셀 어레이를 포함한다. 상기 복수의 픽셀은 TFT, 픽셀전극, 공통전극을 포함하다. 상기 상부 기판과 하부 기판은 실재(sealant)를 통해 합착되며, 액정 패널의 표시 영역(액티브 영역)은 상기 실재에 의해 외부와 차폐된다.
이하, 첨부된 도면들을 참조하여 본 발명의 실시 예들에 따른 액정 디스플레이 장치 및 이의 제조 방법에 대하여 설명하기로 한다.
도 4는 본 발명의 실시 예에 따른 액정 디스플레이 장치의 픽셀들이 스트라이프 방식으로 배치된 것을 나타내는 도면이고, 도 5는 본 발명의 실시 예에 따른 액정 디스플레이 장치의 픽셀 구조 및 픽셀 영역의 개구율이 증가한 것을 나타내는 평면도이고, 도 6은 도 5에 도시된 A1-A2 선에 따른 단면도이다.
도 4를 참조하면, 본 발명의 실시 예에 따른 액정 디스플레이 장치는 R, G, B 서브 픽셀들이 모여 하나의 픽셀을 구성하고, R, G, B 서브픽셀들이 일 방향으로 배열된 스트라이프 방식으로 배치되어 있다.
도 5를 참조하면, 본 발명의 실시 예에 따른 액정 디스플레이 장치의 전체 픽셀들 중에서 하나의 픽셀을 도시하고 있으며, IPS 또는 FFS 모드의 하부 기판 구조를 나타내고 있다.
복수의 픽셀 각각은 서로 교차하는 데이터 라인과 게이트 라인에 의해 정의된다. 상기 데이터 라인과 상기 게이트 라인이 교차되는 영역에 박막 트랜지스터(TFT: Thin Film Transistor)가 형성된다. 또한, 복수의 화소 각각은 공통 전극 및 픽셀 전극을 포함한다. 도 5에서는 공통 전극은 도시하지 않았다. 픽셀 전극은 데이터 라인으로 인가된 데이터 전압을 픽셀 영역에 공급한다. 그리고, 공통 전극은 상기 픽셀 영역에 공통 전압(Vcom)을 공급한다.
여기서, FFS 모드인 경우, 픽셀 전극이 공통 전극보다 위에 형성된 픽셀 전극 온 탑 구조로 형성될 수도 있고, 공통 전극이 픽셀 전극보다 위에 형성된 공통 전극 온 탑 구조로도 형성될 수도 있다.
도 6(a)를 참조하면, 박막 트랜지스터(TFT)는 게이트(120), 액티브(141), 절연막(130), LDD(144) 및 소스(143)/드레인(142)을 포함하여 구성된다. 이러한, TFT는 게이트(120)가 액티브(141) 아래에 위치하는 바텀 게이트(bottom gate) 구조로 형성된다.
아몰퍼스 실리콘(a-Si: amorphous Silicon) TFT는 느린 동작 속도, 미세 선폭 설계 제한 등의 단점이 있다. 이러한 단점을 보완하기 위해, 상기 하부 기판의 TFT의 액티브를 형성하기 위한 소재로 저온 다결정 실리콘(LTPS: Low Temperature Poly Silicon)을 적용한다.
기판(110) 상에 게이트 라인 및 TFT의 게이트(120)가 형성되고, 게이트 라인과 게이트(120)를 덮도록 게이트 절연막(130, GI: Gate Insulator)가 형성된다.
게이트 절연막(130) 상에 게이트(120)와 중첩되도록 액티브(141)가 형성되고, 액티브(141)의 일측에는 소스(143)가 형성되고, 타 측에는 드레인(142)이 형성된다. 액티브(141)는 TFT의 채널로 형성되고, 액티브(141)와 소스(143) 및 액티브(141)와 드레인(142) 사이에는 LDD(144, (Lightly Doped Drain))가 형성된다.
여기서, LDD(144)의 길이는 게이트(120)의 끝단과 일치하게 형성될 수 있다. 즉, LDD(144)는 액티브(141)의 끝단에서 시작하여 게이트(120)의 끝단과 중첩되는 지점에서 끝나도록 그 길이가 형성될 수 있다.
그러나, 이에 한정되지 않고 도 6(b)에 도시된 바와 같이, LDD(144)의 길이를 게이트(120)가 형성되어 있지 않은 부분까지 연장되도록 형성될 수 있다. 즉, LDD(144)는 액티브(141)의 끝단에서 시작하여 게이트(120)의 끝단과 중첩되는 지점을 넘어 게이트(120)의 끝단보다 더 길게 형성될 수 있다. 이와 같이, 본 발명의 액정 디스플레이 장치는 TFT의 특성에 따라서 LDD(144)의 길이를 선택적으로 조절하여 형성할 수 있다.
소스(143)는 데이터 라인과 직접 컨택(direct contact)되어 있다. 그리고, 드레인(142)은 컨택홀을 통해 픽셀 영역의 픽셀 전극과 컨택된다.
도면에 도시하지 않았지만, TFT 위에는 층간 절연막(ILD: Inter Layer Dielectric) 및 평탄화층 형성된다. 평탄화층은 포토아크릴(PAC)로 2.0um~3.0um의 두께로 형성되어 하부기판을 평탄화 시킨다.
픽셀 전극 온 탑 구조인 경우에는 평탄화층 위에 공통 전극이 형성되고, 공통 전극 위에 보호막이 형성된다. 그리고, 보호막 위에 픽셀 전극이 형성되게 된다.
한편, 공통 전극 온 탑 구조인 경우에는 평탄화층 위에 픽셀 전극이 형성되고, 픽셀 전극 위에 보호막이 형성된다. 그리고, 보호막 위에 공통 전극이 형성되게 된다.
여기서, 인듐 틴 옥사이드(ITO: Indium Tin Oxide)와 같은 투명 전도성 물질로 공통 전극 및 픽셀 전극이 형성된다.
상술한 구성을 포함하는 본 발명의 실시 예에 따른 액정 디스플레이 장치는 바텀 게이트 방식으로 TFT가 형성되어 있고, 액티브가 LTPS로 형성되어 TFT의 구동 성능을 형상시킬 수 있다.
본 발명의 실시 예에 따른 액정 디스플레이 장치의 픽셀 구조의 특징을 살펴보면, 게이트(120) 상부에만 액티브(141)가 형성되어 있다.
이와 같이, 게이트(120) 상부에만 액티브(141)가 형성되면 채널 및 소스(143)/드레인(142)의 형성 시, 불순물의 도핑 공정의 자유도가 증가하여 고 신뢰성의 TFT를 제조할 수 있고, TFT의 크기를 줄일 수 있다.
종래 기술에서는 도 2에 도시된 "A" 부분과 같이, 게이트 외부로 액티브 패턴이 형성되어야 했고, 이로 인해 TFT의 면적이 증가하는 문제점이 있었다. 반면, 본 발명의 실시 예에 따른 액정 디스플레이 장치는 게이트(120) 상부에만 액티브(141)가 형성되어 있어 제조 공정 시 불순물 도핑의 자유도를 높이고, TFT의 크기를 줄일 수 있다.
또한, 본 발명의 실시 예에 따른 액정 디스플레이 장치는 TFT에 싱글 채널 또는 멀티 채널을 형성할 수 있다. TFT에 싱글 채널을 형성할 때에는 게이트(120) 상에 하나의 패턴으로 액티브를 형성하고, 멀티 채널을 형성할 때에는 멀티 패턴을 가지는 마스크를 이용하여 게이트(120) 상에 멀티 패턴으로 액티브를 형성한다. 이와 같이, 게이트(120) 상에서 싱글 채널 또는 멀티 채널(multi channel) 을 구성할 수 있어, 요구되는 TFT의 특성에 따라서 다양한 형태로 채널을 형성할 수 있다.
특히, 상부 기판에는 하부 기판의 TFT 및 게이트 라인의 가려주기 위한 블랙 매트릭스(BM)가 형성되는데, TFT의 면적이 증가하면 블랙 매트릭스(BM)의 면적도 증가하게 되어 반대로 픽셀 영역의 개구율이 감소하는 문제점이 있다.
본 발명의 실시 예에 따른 액정 디스플레이 장치는 게이트(120) 상부에만 TFT의 액티브(141)를 형성하여, TFT의 크기를 줄일 수 있다. 이를 통해, 줄어든 TFT의 크기만큼 게이트 라인 및 TFT를 가리기 위한 블랙 매트릭스(BM)의 폭을 감소시켜, 픽셀 영역의 개구율을 증가시킬 수 있다.
일 예로서, 게이트 라인 및 TFT를 가리기 위한 블랙 매트릭스(BM)의 폭을 기존의 "X"에서 "Y"(예를 들면, 15um)로 감소시킬 수 있어, 동일한 픽셀 레이아웃에서 줄어든 블랙 매트릭스(BM) 폭만큼 픽셀 영역의 폭을 증가시킬 수 있다. 이를 통해, 픽셀 영역의 개구율을 증가시켜 액정 디스플레이 장치의 표시품질을 높일 수 있다.
구체적인 예로서, 5.46인치 QHD 해상도를 가지는 액정 디스플레이 장치에서 2.7%이던 픽셀 영역의 투과율을 3.0%로 향상시킬 수 있다.
또한, 픽셀 영역의 TFT들뿐만 아니라, 비 표시 영역에 형성되는 TFT들도 동일한 형태로 제조할 수 있어, 비 표시 영역을 덮는 베젤을 사이즈를 줄여 네로우 베젤(narrow bezel)의 구현에 유리한 효과를 제공한다.
도 7은 본 발명의 다른 실시 예에 따른 액정 디스플레이 장치의 픽셀들이 팬타일 방식으로 배치된 것을 나타내는 도면이고, 도 8은 본 발명의 다른 실시 예에 따른 액정 디스플레이 장치에서 픽셀들이 팬타일 방식으로 배치한 경우에 픽셀 영역의 개구율이 증가한 것을 나타내는 도면이다.
도 7을 참조하면, 본 발명의 다른 실시 예에 따른 액정 디스플레이 장치는 R, G, B, W 서브 픽셀들이 모여 하나의 픽셀을 구성하고, R, G, B, W 서브픽셀들이 팬타일 방식으로 배치되어 있다.
제1 픽셀은 1열에 레드 서브픽셀과 그린 서브픽셀이 배치되고, 2열에 블루 서브픽셀과 화이트 서브픽셀이 배치될 수 있다. 상기 제1 픽셀과 이웃하는 제2 픽셀은 1열에 블루 서브픽셀과 화이트 서브픽셀이 배치되고, 2열에 레드 서브픽셀과 그린 서브픽셀이 배치될 수 있다. 그러나, 이에 한정되지 않고, 하나의 픽셀 내에서 R, G, B, W 서브픽셀들의 배치구조는 필요에 따라서 변경될 수 있다.
도 8를 참조하면, 본 발명의 실시 예에 따른 액정 디스플레이 장치의 전체 픽셀들 중에서 하나의 픽셀을 도시하고 있으며, IPS 또는 FFS 모드의 하부 기판 구조를 나타내고 있다.
복수의 픽셀 각각은 서로 교차하는 데이터 라인과 게이트 라인에 의해 정의된다. 상기 데이터 라인과 상기 게이트 라인이 교차되는 영역에 박막 트랜지스터(TFT: Thin Film Transistor)가 형성된다. 또한, 복수의 화소 각각은 공통 전극 및 픽셀 전극을 포함한다. 도 8에서는 픽셀 전극 및 공통 전극은 도시하지 않았다.
TFT는 도 6에 도시된 제1 실시 예와 동일한 구조로 형성될 수 있다. TFT는 게이트(120), 액티브(141), 절연막(130), LDD(144) 및 소스(143)/드레인(142)을 포함하여 구성된다. 이러한, TFT는 게이트(120)가 액티브(141) 아래에 위치하는 바텀 게이트(bottom gate) 구조로 형성된다. 상기 하부 기판의 TFT의 액티브를 형성하기 위한 소재로 저온 다결정 실리콘(LTPS: Low Temperature Poly Silicon)을 적용한다.
기판(110) 상에 게이트 라인 및 TFT의 게이트(120)가 형성되고, 게이트 라인과 게이트(120)를 덮도록 게이트 절연막(130, GI: Gate Insulator)가 형성된다.
게이트 절연막(130) 상에 게이트(120)와 중첩되도록 액티브(141)가 형성되고, 액티브(141)의 일측에는 소스(143)가 형성되고, 타 측에는 드레인(142)이 형성된다. 액티브(141)는 TFT의 채널로 형성되고, 액티브(141)와 소스(143) 및 액티브(141)와 드레인(142) 사이에는 LDD(144, (Lightly Doped Drain))가 형성된다.
여기서, 소스(143)는 데이터 라인과 직접 컨택(direct contact)되어 있다. 그리고, 드레인(142)은 컨택홀을 통해 픽셀 영역의 픽셀 전극과 컨택된다.
도면에 도시하지 않았지만, TFT 위에는 층간 절연막(ILD: Inter Layer Dielectric) 및 평탄화층 형성된다. 평탄화층은 포토아크릴(PAC)로 2.0um~3.0um의 두께로 형성되어 하부기판을 평탄화 시킨다.
픽셀 전극 온 탑 구조인 경우에는 평탄화층 위에 공통 전극이 형성되고, 공통 전극 위에 보호막이 형성된다. 그리고, 보호막 위에 픽셀 전극이 형성되게 된다.
한편, 공통 전극 온 탑 구조인 경우에는 평탄화층 위에 픽셀 전극이 형성되고, 픽셀 전극 위에 보호막이 형성된다. 그리고, 보호막 위에 공통 전극이 형성되게 된다.
여기서, 인듐 틴 옥사이드(ITO: Indium Tin Oxide)와 같은 투명 전도성 물질로 공통 전극 및 픽셀 전극이 형성된다.
상술한 구성을 포함하는 본 발명의 실시 예에 따른 액정 디스플레이 장치는 바텀 게이트 방식으로 TFT가 형성되어 있고, 액티브가 LTPS로 형성되어 TFT의 구동 성능을 형상시킬 수 있다.
본 발명의 실시 예에 따른 액정 디스플레이 장치의 픽셀 구조의 특징을 살펴보면, 게이트(120) 상부에만 액티브(141)가 형성되어 있다.
이와 같이, 게이트(120) 상부에만 액티브(141)가 형성되면 채널 및 소스(143)/드레인(142)의 형성 시, 불순물의 도핑 공정의 자유도가 증가하여 고 신뢰성의 TFT를 제조할 수 있고, TFT의 크기를 줄일 수 있다.
종래 기술에서는 도 2에 도시된“Ａ”부분과 같이, 게이트 외부로 액티브 패턴이 형성되어야 했고, 이로 인해 TFT의 면적이 증가하는 문제점이 있었다. 반면, 본 발명의 실시 예에 따른 액정 디스플레이 장치는 게이트(120) 상부에만 액티브(141)가 형성되어 있어 제조 공정 시 불순물 도핑의 자유도를 높이고, TFT의 크기를 줄일 수 있다.
또한, 본 발명의 실시 예에 따른 액정 디스플레이 장치는 TFT에 싱글 채널 또는 멀티 채널을 형성할 수 있다. TFT에 싱글 채널을 형성할 때에는 게이트(120) 상에 하나의 패턴으로 액티브를 형성하고, 멀티 채널을 형성할 때에는 멀티 패턴을 가지는 마스크를 이용하여 게이트(120) 상에 멀티 패턴으로 액티브를 형성한다. 이와 같이, 게이트(120) 상에서 싱글 채널 또는 멀티 채널(multi channel) 을 구성할 수 있어, 요구되는 TFT의 특성에 따라서 다양한 형태로 채널을 형성할 수 있다.
특히, 본 발명의 실시 예에 따른 액정 디스플레이 장치는 게이트(120) 상부에만 TFT의 액티브(141)를 형성하여, TFT의 크기를 줄일 수 있다. 이를 통해, 줄어든 TFT의 크기만큼 게이트 라인 및 TFT를 가리기 위한 블랙 매트릭스(BM)의 폭을 감소시켜, 픽셀 영역의 개구율을 증가시킬 수 있다.
일 예로서, 게이트 라인 및 TFT를 가리기 위한 블랙 매트릭스(BM)의 폭을 기존의 "X"에서 "Z"(예를 들면, 12.5um)로 감소시킬 수 있어, 동일한 픽셀 레이아웃에서 줄어든 블랙 매트릭스(BM) 폭만큼 픽셀 영역의 폭을 증가시킬 수 있다. 이를 통해, 픽셀 영역의 개구율을 증가시켜 액정 디스플레이 장치의 표시품질을 높일 수 있다.
구체적인 예로서, 6.0인치 QHD 해상도를 가지는 액정 디스플레이 장치에서 기존대비 픽셀 영역의 투과율을 21.9% 향상시킬 수 있다.
또한, 픽셀 영역의 TFT들뿐만 아니라, 비 표시 영역에 형성되는 TFT들도 동일한 형태로 제조할 수 있어, 비 표시 영역을 덮는 베젤을 사이즈를 줄여 네로우 베젤(narrow bezel)의 구현에 유리한 효과를 제공한다.
도 9는 본 발명의 제1 실시 예들에 따른 액정 디스플레이 장치의 제조 방법을 나타내는 도면이다. 이하, 도 9(a) 내지 도(c)를 참조하여 본 발명의 실시 예들에 따른 액정 디스플레이 장치의 제조방법에 대하여 설명하기로 한다.
도 9(a)를 참조하면, 기판(110) 위에 게이트 라인 및 TFT의 게이트(120)를 형성한다. 이후, 게이트 라인 및 게이트(120)를 덮도록 게이트 절연층(130)을 형성한다. 이후, 게이트 절연층(130) 상부에 반도체 레이어를 형성하고, 반도체 레이어 위에 포토 레지스트(PR)를 형성한다. 이후, 포토 레지스트(PR)를 마스크로 이용하여 반도체 레이어에 고농도 불순물(N+)을 도핑한다.
이어서, 도 9(b)를 참조하면, 포토레지스트(PR)를 이용한 고농도 불순물을 도핑하여 반도체 레이어에 액티브(141), 소스(143) 및 드레인(142)이 형성된다. 반도체 레이어 중에서 불순물이 주입된 부분은 소스(143) 및 드레인(142)이 되고, 포토레지스트(PR)에 의해 불순물일 주입되지 않은 부분은 액티브(141)가 된다.
이어서, 도 9(b)를 참조하면, 고농도 불순물의 도핑에 의해 높이와 폭이 줄어든 포토 레지스트(PR)를 마스크로 이용하여 저농도 불순물을 도핑하여, 액티브(141)와 소스(143) 사이 및 액티브(141)와 드레인(142) 사이에 LDD(144, Lightly Doped Drain)를 형성한다.
그러나, 이에 한정되지 않고, 반도체 레이어 위에 제1 포토 레지스트를 형성한 후, 제1 포토 레지스트를 마스크로 이용하여 반도체 레이어에 고농도 불순물(N+)을 도핑할 수 있다.
그리고, 상기 제1 포토 레지스트를 애싱한 후, 반도체 레이어 위에 제2 포토 레지스트를 형성하고, 제2 포토 레지스트를 마스크로 이용하여 반도체 레이어에 저농도 불순물을 도핑한다. 이를 통해, 액티브(141)와 소스(143) 사이 및 액티브(141)와 드레인(142) 사이에 LDD(144)를 형성할 수 있다.
이어서, 도 9(c)를 참조하면, LDD(144)를 형성한 후, 포토레지스트(PR)를 제거하여 TFT의 제조를 완료한다.
여기서, LDD(144)의 길이는 게이트(120)의 끝단과 일치하게 형성될 수 있다. 즉, LDD(144)는 액티브(141)의 끝단에서 시작하여 게이트(120)의 끝단과 중첩되는 지점에서 끝나도록 그 길이가 형성될 수 있다.
도 10은 본 발명의 제2 실시 예들에 따른 액정 디스플레이 장치의 제조 방법을 나타내는 도면이다. 도 10을 LDD의 길이를 길게 형성하는 것을 제외하고는 앞에서 설명한 도 9(a) 내지 도 9(c)의 제조 공정과 동일하다. 따라서, 앞에서 설명한 제1 실시 예와 동일한 내용의 설명은 생략한다.
도 10(b)를 참조하면, 고농도 불순물의 도핑에 의해 높이와 폭이 줄어든 포토 레지스트(PR)를 마스크로 이용하여 저농도 불순물을 도핑하여, 액티브(141)와 소스(143) 사이 및 액티브(141)와 드레인(142) 사이에 LDD(144, Lightly Doped Drain)를 형성한다.
여기서, LDD(144)의 길이를 게이트(120)가 형성되어 있지 않은 부분까지 연장되도록 형성될 수 있다. 즉, LDD(144)는 액티브(141)의 끝단에서 시작하여 게이트(120)의 끝단과 중첩되는 지점을 넘어 게이트(120)의 끝단보다 더 길게 형성될 수 있다.
이와 같이, 본 발명의 액정 디스플레이 장치는 TFT의 특성에 따라서 LDD(144)의 길이를 선택적으로 조절하여 형성할 수 있다.
그러나, 이에 한정되지 않고, 반도체 레이어 위에 제1 포토 레지스트를 형성한 후, 제1 포토 레지스트를 마스크로 이용하여 반도체 레이어에 고농도 불순물(N+)을 도핑할 수 있다.
그리고, 상기 제1 포토 레지스트를 애싱한 후, 반도체 레이어 위에 제2 포토 레지스트를 형성하고, 제2 포토 레지스트를 마스크로 이용하여 반도체 레이어에 저농도 불순물을 도핑한다. 이를 통해, 액티브(141)와 소스(143) 사이 및 액티브(141)와 드레인(142) 사이에 LDD(144)를 형성할 수 있다.
이어서, 도 10(c)를 참조하면, LDD(144)를 형성한 후, 포토레지스트(PR)를 제거하여 TFT의 제조를 완료한다.
상부 기판에는 하부 기판의 TFT 및 게이트 라인의 가려주기 위한 블랙 매트릭스(BM)가 형성되는데, TFT의 면적이 증가하면 블랙 매트릭스(BM)의 면적도 증가하게 되어 반대로 픽셀 영역의 개구율이 감소하는 문제점이 있다.
본 발명의 실시 예에 따른 액정 디스플레이 장치는 게이트(120) 상부에만 TFT의 액티브(141)를 형성하여, TFT의 크기를 줄일 수 있다. 이를 통해, 줄어든 TFT의 크기만큼 게이트 라인 및 TFT를 가리기 위한 블랙 매트릭스(BM)의 폭을 감소시켜, 픽셀 영역의 개구율을 증가시킬 수 있다.
일 예로서, 도 4에 도시된 바와 같이, R, G, B 서브 픽셀들을 스트라이프 형태로 배치하는 경우, 게이트 라인 및 TFT를 가리기 위한 블랙 매트릭스(BM)의 폭을 기존의 "X"에서 "Y"로 감소시킬 수 있어, 동일한 픽셀 레이아웃에서 줄어든 블랙 매트릭스(BM)은 폭만큼 픽셀 영역의 폭을 증가시킬 수 있다. 이를 통해, 픽셀 영역의 개구율을 증가시켜 액정 디스플레이 장치의 표시품질을 높일 수 있다.
구체적인 예로서, 5.46인치 QHD 해상도를 가지는 액정 디스플레이 장치에서 2.7%이던 픽셀 영역의 투과율을 3.0%로 향상시킬 수 있다.
다른 예로서, 도 7 및 도 8에 도시된 바와 같이, R, G, B, W 서브 픽셀들을 팬타일 형태로 배치하는 경우, 게이트 라인 및 TFT를 가리기 위한 블랙 매트릭스(BM)의 폭을 기존의 "X"에서 "Z"로 감소시킬 수 있어, 동일한 픽셀 레이아웃에서 줄어든 블랙 매트릭스(BM)은 폭만큼 픽셀 영역의 폭을 증가시킬 수 있다. 이를 통해, 픽셀 영역의 개구율을 증가시켜 액정 디스플레이 장치의 표시품질을 높일 수 있다.
구체적인 예로서, 6.0인치 QHD 해상도를 가지는 액정 디스플레이 장치에서 기존대비 픽셀 영역의 투과율을 21.9% 향상시킬 수 있다.
앞에서 설명한 효과 이외에, 픽셀 영역의 TFT들뿐만 아니라 비 표시 영역에 형성되는 TFT들도 동일한 형태로 제조할 수 있어 비 표시 영역을 덮는 베젤을 사이즈를 줄여 네로우 베젤(narrow bezel)의 구현에 유리한 효과를 제공한다.
본 발명의 실시 예들에 따른 액정 디스플레이 장치의 제조 방법은 게이트(120) 상부에만 액티브(141)를 형성하여, 채널 및 소스(143)/드레인(142)의 형성 시, 불순물의 도핑 공정의 자유도가 증가하여 고 신뢰성의 TFT를 제조할 수 있고, TFT의 크기를 줄일 수 있다.
또한, 본 발명의 액정 디스플레이 장치의 제조 방법은 하부 기판의 형성 시 마스크 공정을 줄여 제조공정을 단순화시키고, 제조비용을 절감시킬 수 있다. 또한, 바텀 게이트 방식으로 TFT를 형성하여, 라이트 쉴드 레이어(Light shield layer)를 제거함으로써 제조 공정 수를 줄일 수 있다.
또한, 본 발명의 액정 디스플레이 장치 및 이의 제조 방법은 TFT의 액티브의 재료로 저온 다결정 실리콘(LTPS: Low Temperature Poly Silicon)을 적용하여, TFT의 구동 성능을 향상시킬 수 있다.
본 발명이 속하는 기술분야의 당 업자는 상술한 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 한다.
본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
110: 기판
120: 게이트
130: 게이트 절연막
141: 액티브
142: 드레인
143: 소스
144: LDD

Claims (11)

  1. 복수의 게이트 라인과 복수의 데이터 라인의 교차에 의해 정의된 복수의 픽셀 영역;
    상기 복수의 픽셀 영역에 형성된 게이트와,
    상기 게이트를 덮도록 형성된 게이트 절연막과,
    상기 게이트 절연막을 사이에 두고 상기 게이트의 위에만 형성된 액티브와,
    상기 액티브의 일측에 형성된 소스 및 타측에 형성된 드레인을 포함하는 박막 트랜지스터(TFT);
    상기 박막 트랜지스터의 드레인과 접속되어 상기 픽셀 영역에 데이터 전압을 공급하는 픽셀 전극; 및
    상기 픽셀 영역에 공통 전압을 공급하는 공통 전극;을 포함하고,
    상기 픽셀 영역은 제1 데이터 라인 및 상기 복수의 데이터 라인 중 상기 제1 데이터 라인과 인접한 제2 데이터 라인 사이에 배치되고,
    상기 액티브, 상기 소스 및 상기 드레인 중에서 상기 액티브만 상기 픽셀 영역의 상기 게이트 라인을 따라서 연장 및 중첩하는 액정 디스플레이 장치.
  2. 제1 항에 있어서,
    상기 박막 트랜지스터가 상기 액티브와 상기 소스 사이 및 상기 액티브와 상기 드레인 사이에 형성된 LDD(Lightly Doped Drain)를 더 포함하는 액정 디스플레이 장치.
  3. 제2 항에 있어서,
    상기 LDD(Lightly Doped Drain)의 길이는 상기 게이트와 중첩되는 영역까지 형성되거나 또는 상기 게이트의 끝단보다 더 길게 형성된 액정 디스플레이 장치.
  4. 제1 항에 있어서,
    상기 박막 트랜지스터가 바텀 게이트 구조로 형성된 액정 디스플레이 장치.
  5. 제1 항에 있어서,
    레드, 그린 및 블루 서브픽셀들로 하나의 픽셀이 구성되고, 레드, 그린 및 블루 서브픽셀들이 일 방향으로 배열된 스트라이프 방식으로 배치된 액정 디스플레이 장치.
  6. 제1 항에 있어서,
    레드, 그린, 블루 및 화이트 서브픽셀들로 하나의 픽셀이 구성되고, 레드, 그린, 블루 및 화이트 서브픽셀들이 팬타일 방식으로 배치된 액정 디스플레이 장치.
  7. 제1 항에 있어서,
    상기 TFT 및 게이트 라인을 덮도록 상부 기판에 형성된 블랙 매트릭스의 폭이 12.5um~15.0um로 형성된 액정 디스플레이 장치.
  8. 기판 상의 복수의 게이트 라인 및 복수의 데이터 라인의 교차에 의해 정의되는 복수의 픽셀 영역에 게이트를 형성하는 단계;
    상기 게이트를 덮도록 게이트 절연층을 형성하는 단계;
    게이트 절연층의 상부에 반도체 레이어를 형성하고, 반도체 레이어 위에 포토 레지스트를 형성하는 단계;
    포토 레지스트를 마스크로 이용하여 상기 반도체 레이어에 고농도 불순물을 도핑하여, 상기 반도체 레이어에 액티브, 소스 및 드레인을 형성하는 단계; 및
    상기 포토 레지스트를 마스크로 이용하여 저농도 불순물을 도핑하여, 상기 액티브와 상기 소스 사이 및 상기 액티브와 상기 드레인 사이에 LDD(Lightly Doped Drain)를 형성하는 단계;를 포함하고,
    상기 픽셀 영역은 제1 데이터 라인 및 상기 복수의 데이터 라인 중 상기 제1 데이터 라인과 인접한 제2 데이터 라인 사이에 배치되고,
    상기 액티브, 상기 소스 및 상기 드레인 중에서 상기 액티브만 상기 픽셀 영역의 상기 게이트 라인을 따라서 연장 및 중첩하는 액정 디스플레이 장치의 제조 방법.
  9. 제8 항에 있어서,
    상기 드레인과 접속되어 상기 픽셀 영역에 데이터 전압을 공급하는 픽셀 전극을 형성하는 단계; 및
    상기 픽셀 영역에 공통 전압을 공급하는 공통 전극을 형성하는 단계;를 더 포함하는 액정 디스플레이 장치의 제조 방법.
  10. 제8 항에 있어서,
    레드, 그린 및 블루 서브픽셀들로 하나의 픽셀이 구성하고, 상기 레드, 그린 및 블루 서브픽셀들을 스트라이프 방식으로 배치하는 액정 디스플레이 장치의 제조 방법.
  11. 제8 항에 있어서,
    레드, 그린, 블루 및 화이트 서브픽셀들로 하나의 픽셀이 구성하고, 상기 레드, 그린, 블루 및 화이트 서브픽셀들을 팬타일 방식으로 배치하는 액정 디스플레이 장치의 제조 방법.
KR1020140051967A 2014-04-29 2014-04-29 액정 디스플레이 장치와 이의 제조 방법 KR102155051B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020140051967A KR102155051B1 (ko) 2014-04-29 2014-04-29 액정 디스플레이 장치와 이의 제조 방법
TW104112717A TWI678797B (zh) 2014-04-29 2015-04-21 液晶顯示裝置及其製造方法
US14/699,694 US10539844B2 (en) 2014-04-29 2015-04-29 Liquid crystal display device and method of manufacturing the same
EP15165592.5A EP2940521B1 (en) 2014-04-29 2015-04-29 Liquid crystal display device and method of manufacturing the same
CN201510212186.1A CN105045005B (zh) 2014-04-29 2015-04-29 液晶显示装置及其制造方法
US16/712,007 US11435636B2 (en) 2014-04-29 2019-12-12 Method of manufacturing liquid crystal display device using first and second photoresists

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140051967A KR102155051B1 (ko) 2014-04-29 2014-04-29 액정 디스플레이 장치와 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20150125160A KR20150125160A (ko) 2015-11-09
KR102155051B1 true KR102155051B1 (ko) 2020-09-11

Family

ID=53015649

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140051967A KR102155051B1 (ko) 2014-04-29 2014-04-29 액정 디스플레이 장치와 이의 제조 방법

Country Status (5)

Country Link
US (2) US10539844B2 (ko)
EP (1) EP2940521B1 (ko)
KR (1) KR102155051B1 (ko)
CN (1) CN105045005B (ko)
TW (1) TWI678797B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102554251B1 (ko) * 2015-12-07 2023-07-11 엘지디스플레이 주식회사 표시장치
CN105428244A (zh) * 2016-01-14 2016-03-23 信利（惠州）智能显示有限公司 薄膜晶体管及制备方法
EP3264407A1 (en) * 2016-06-30 2018-01-03 LG Display Co., Ltd. Organic light emitting display device and driving method of the same
CN106128962B (zh) * 2016-09-08 2019-11-05 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板、显示装置
CN107527924B (zh) * 2017-08-18 2020-03-10 深圳市华星光电技术有限公司 一种阵列基板及其制作方法、液晶显示面板
CN112635571A (zh) * 2019-09-24 2021-04-09 乐金显示有限公司 薄膜晶体管及其制造方法及包括该薄膜晶体管的显示设备
CN114063332A (zh) * 2020-07-31 2022-02-18 京东方科技集团股份有限公司 阵列基板及显示装置
CN112782895A (zh) * 2021-01-27 2021-05-11 武汉华星光电技术有限公司 显示面板及液晶显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011033703A (ja) * 2009-07-30 2011-02-17 Hitachi Displays Ltd 表示装置及びその製造方法
US20140016057A1 (en) * 2012-07-13 2014-01-16 Innolux Corporation Display

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW345654B (en) * 1995-02-15 1998-11-21 Handotai Energy Kenkyusho Kk Active matrix display device
EP2284605A3 (en) 1999-02-23 2017-10-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and fabrication method thereof
JP2001196594A (ja) * 1999-08-31 2001-07-19 Fujitsu Ltd 薄膜トランジスタ、液晶表示用基板及びその製造方法
KR20020032580A (ko) * 1999-09-16 2002-05-03 모리시타 요이찌 박막트랜지스터 및 그 제조방법
JP2001343669A (ja) 2000-06-02 2001-12-14 Hitachi Ltd 液晶表示装置
JP4244525B2 (ja) * 2001-03-09 2009-03-25 株式会社日立製作所 薄膜トランジスタ基板の製造方法
KR100442489B1 (ko) * 2001-06-11 2004-07-30 엘지.필립스 엘시디 주식회사 액정표시소자
KR20030004458A (ko) * 2001-07-05 2003-01-15 삼성전자 주식회사 수직 배향형 액정 표시 장치
US7027109B2 (en) * 2001-08-03 2006-04-11 Nec Corporation TFT array substrate and active-matrix addressing liquid-crystal display device
JP2003307746A (ja) * 2002-02-12 2003-10-31 Seiko Epson Corp 電気光学装置及び電子機器
US7474045B2 (en) * 2002-05-17 2009-01-06 Semiconductor Energy Laboratory Co., Ltd. Display device having TFT with radiation-absorbing film
KR100741890B1 (ko) * 2003-06-26 2007-07-23 엘지.필립스 엘시디 주식회사 횡전계 방식의 액정표시장치 및 그의 제조방법
KR100583311B1 (ko) * 2003-10-14 2006-05-25 엘지.필립스 엘시디 주식회사 액정표시패널 및 그 제조 방법
KR100584715B1 (ko) * 2004-04-06 2006-05-29 엘지.필립스 엘시디 주식회사 구동회로 일체형 액정표시장치용 어레이 기판의 제조 방법
KR20050113907A (ko) * 2004-05-31 2005-12-05 삼성전자주식회사 액정 표시 장치 및 그의 구동 방법
TWI283073B (en) * 2005-12-14 2007-06-21 Au Optronics Corp LCD device and fabricating method thereof
KR101180718B1 (ko) * 2005-12-29 2012-09-07 엘지디스플레이 주식회사 횡전계형 액정표시장치용 어레이 기판 및 그 제조 방법
JP2007188936A (ja) * 2006-01-11 2007-07-26 Epson Imaging Devices Corp 表示装置
TW200728805A (en) * 2006-01-17 2007-08-01 Wintek Corp Transflective LCD, transflective pixel structure and driving method of the same
KR100947273B1 (ko) * 2006-12-29 2010-03-11 엘지디스플레이 주식회사 횡전계형 액정표시장치용 어레이 기판
JP4259598B2 (ja) * 2007-02-07 2009-04-30 セイコーエプソン株式会社 電気光学装置用基板、電気光学装置及び電子機器
US7940359B2 (en) * 2007-04-25 2011-05-10 Au Optronics Corporation Liquid crystal display comprising a dielectric layer having a first opening surrounding a patterned structure and exposing a portion of a first pixel electrode and a second pixel electrode formed on the dielectric layer
US8125603B2 (en) * 2007-05-17 2012-02-28 Lg Display Co., Ltd. In-plane switching mode liquid crystal display device and method for fabricating the same
TWI341033B (en) * 2007-10-31 2011-04-21 Au Optronics Corp Pixel structure and method for manufacturing the same
US7847905B2 (en) * 2007-11-07 2010-12-07 Hydis Technologies Co., Ltd. FFS mode LCD and method of manufacturing the same
JP2011013403A (ja) * 2009-07-01 2011-01-20 Yamaha Corp 周囲ノイズ除去装置
US8492212B2 (en) * 2009-07-09 2013-07-23 Sharp Kabushiki Kaisha Thin-film transistor producing method
WO2014013961A1 (ja) * 2012-07-19 2014-01-23 シャープ株式会社 液晶表示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011033703A (ja) * 2009-07-30 2011-02-17 Hitachi Displays Ltd 表示装置及びその製造方法
US20140016057A1 (en) * 2012-07-13 2014-01-16 Innolux Corporation Display

Also Published As

Publication number Publication date
TW201541616A (zh) 2015-11-01
EP2940521B1 (en) 2018-02-28
US11435636B2 (en) 2022-09-06
EP2940521A1 (en) 2015-11-04
CN105045005A (zh) 2015-11-11
TWI678797B (zh) 2019-12-01
US20200117036A1 (en) 2020-04-16
US10539844B2 (en) 2020-01-21
CN105045005B (zh) 2019-03-08
KR20150125160A (ko) 2015-11-09
US20150309346A1 (en) 2015-10-29

Similar Documents

Publication Publication Date Title
KR102155051B1 (ko) 액정 디스플레이 장치와 이의 제조 방법
US10268088B2 (en) Display device
KR101749146B1 (ko) 터치 스크린이 내장된 액정 표시장치와 이의 제조방법
JP6116220B2 (ja) 液晶表示パネル
US8502945B2 (en) Array substrate of fringe field switching mode liquid crystal display panel and method of manufacturing the same
US8553181B2 (en) Liquid crystal display device
KR102059371B1 (ko) 액정 디스플레이 장치와 이의 제조방법
KR102174136B1 (ko) 어레이 기판 및 이를 갖는 액정표시패널
KR20130115899A (ko) 표시장치
CN103869567A (zh) 阵列基板以及显示装置
KR102092844B1 (ko) 액정 디스플레이 장치와 이의 제조 방법
US20150109567A1 (en) Display device
CN108490705B (zh) 阵列基板、液晶显示面板与显示装置
KR20090126764A (ko) 표시기판, 이의 제조방법 및 이를 갖는 표시장치
KR102193377B1 (ko) 액정 디스플레이 장치
KR102415529B1 (ko) 표시 장치
KR101943019B1 (ko) 액정 표시장치와 이의 제조방법
KR20080051200A (ko) 액정표시장치
TWI501015B (zh) 畫素結構及其製作方法
KR101962917B1 (ko) 액정 디스플레이 장치와 이의 제조방법
KR102151441B1 (ko) 액정 디스플레이 장치와 이의 제조 방법
KR102011951B1 (ko) 고 개구율 및 고 투과율을 갖는 액정표시장치
KR20170080212A (ko) 표시패널 및 이를 포함하는 표시장치
KR101682223B1 (ko) 표시기판, 이의 제조방법 및 이를 갖는 표시장치
JP5525705B2 (ja) 液晶表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant