CN105428244A - 薄膜晶体管及制备方法 - Google Patents
薄膜晶体管及制备方法 Download PDFInfo
- Publication number
- CN105428244A CN105428244A CN201610029742.6A CN201610029742A CN105428244A CN 105428244 A CN105428244 A CN 105428244A CN 201610029742 A CN201610029742 A CN 201610029742A CN 105428244 A CN105428244 A CN 105428244A
- Authority
- CN
- China
- Prior art keywords
- grid
- layer
- preparation
- film transistor
- thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 28
- 238000002360 preparation method Methods 0.000 title claims abstract description 27
- 238000000034 method Methods 0.000 claims abstract description 64
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 58
- 229910052751 metal Inorganic materials 0.000 claims abstract description 43
- 239000002184 metal Substances 0.000 claims abstract description 43
- 239000004065 semiconductor Substances 0.000 claims abstract description 38
- 238000005516 engineering process Methods 0.000 claims abstract description 22
- 238000005468 ion implantation Methods 0.000 claims abstract description 13
- 238000004380 ashing Methods 0.000 claims abstract description 11
- 238000000059 patterning Methods 0.000 claims abstract description 8
- 239000010410 layer Substances 0.000 claims description 186
- 239000011248 coating agent Substances 0.000 claims description 25
- 238000000576 coating method Methods 0.000 claims description 25
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 24
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 22
- 229920005591 polysilicon Polymers 0.000 claims description 22
- 239000000758 substrate Substances 0.000 claims description 22
- 239000012212 insulator Substances 0.000 claims description 19
- 239000010408 film Substances 0.000 claims description 13
- 239000011229 interlayer Substances 0.000 claims description 10
- 238000002347 injection Methods 0.000 claims description 6
- 239000007924 injection Substances 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 238000004519 manufacturing process Methods 0.000 abstract description 2
- 238000005530 etching Methods 0.000 abstract 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 22
- 229910052581 Si3N4 Inorganic materials 0.000 description 16
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 16
- 238000002513 implantation Methods 0.000 description 15
- 238000000151 deposition Methods 0.000 description 12
- 238000005224 laser annealing Methods 0.000 description 12
- 239000007789 gas Substances 0.000 description 10
- 229910052814 silicon oxide Inorganic materials 0.000 description 10
- 238000001312 dry etching Methods 0.000 description 8
- 239000003595 mist Substances 0.000 description 8
- 238000001259 photo etching Methods 0.000 description 7
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 6
- 239000003795 chemical substances by application Substances 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 230000008021 deposition Effects 0.000 description 6
- 239000001257 hydrogen Substances 0.000 description 6
- 229910052739 hydrogen Inorganic materials 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 239000000377 silicon dioxide Substances 0.000 description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 5
- 229910052698 phosphorus Inorganic materials 0.000 description 5
- 239000011574 phosphorus Substances 0.000 description 5
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 238000003475 lamination Methods 0.000 description 4
- 239000011733 molybdenum Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 229910000809 Alumel Inorganic materials 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910001182 Mo alloy Inorganic materials 0.000 description 2
- 229910001080 W alloy Inorganic materials 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 239000004411 aluminium Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- ISQINHMJILFLAQ-UHFFFAOYSA-N argon hydrofluoride Chemical compound F.[Ar] ISQINHMJILFLAQ-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000005660 chlorination reaction Methods 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000002425 crystallisation Methods 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000006356 dehydrogenation reaction Methods 0.000 description 2
- 239000007792 gaseous phase Substances 0.000 description 2
- 238000005984 hydrogenation reaction Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000004093 laser heating Methods 0.000 description 2
- 229910021645 metal ion Inorganic materials 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 238000004064 recycling Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910052724 xenon Inorganic materials 0.000 description 2
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 2
- HGCGQDMQKGRJNO-UHFFFAOYSA-N xenon monochloride Chemical compound [Xe]Cl HGCGQDMQKGRJNO-UHFFFAOYSA-N 0.000 description 2
- 229920001621 AMOLED Polymers 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
- H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
一种薄膜晶体管的制备方法，包括在半导体层上形成栅极金属层，在所述栅极金属层上形成光刻胶层，通过构图工艺，使所述栅极金属层形成伪栅极；以所述伪栅极为掩膜，对所述半导体层进行重掺杂离子注入工艺，形成源极重掺杂区及漏极重掺杂区；对所述伪栅极上的所述光刻胶层进行灰化处理，以使所述光刻胶层的尺寸与待形成的栅极尺寸相同，刻蚀所述伪栅极上未被所述光刻胶层覆盖的区域，形成栅极；以所述栅极为掩膜，对所述半导体层进行轻掺杂离子注入工艺，形成源极轻掺杂区及漏极轻掺杂区。上述薄膜晶体管的制备方法，只需要一次图形化工艺即可实现源漏极重掺杂区、栅极、源漏极轻掺杂区的制作，相比于常规工艺可以减少工艺成本，缩短工艺时间。
Description
技术领域
本发明涉及半导体技术领域，特别是涉及一种薄膜晶体管及制备方法。
背景技术
用于AMOLED(ActiveMatrix/OrganicLightEmittingDiode)的TFT(ThinFilmTransistor)结构已经有多种，目前主要是采用低温多晶硅薄膜晶体管(LTPS-TFT)驱动OLED发光。
目前LTPS-TFT的制造工艺中，为抑制热载流子效应、减小漏电流，常引入LDD(LightDopedDrain)结构。即，对栅极两侧的多晶硅进行轻掺杂，掺杂浓度小于源漏极重掺杂浓度。在目前顶栅结构LTPS-TFT常规工艺中，往往是图案化刻蚀出栅极后，利用一道Mask工艺形成光刻胶阻挡层，进行源漏极离子注入重掺杂，然后去除光刻胶进行源漏极轻掺杂，形成LDD结构。在此过程中，栅极的形成和LDD结构形成需要经过两道Mask工艺，工艺成本高、时间长。
发明内容
基于此，针对上述问题，有必要提供一种薄膜晶体管及制备方法。
一种薄膜晶体管的制备方法，包括在半导体层上形成栅极金属层，并且，在形成栅极金属层之后，还包括如下步骤：
在所述栅极金属层上形成光刻胶层，通过构图工艺，使所述栅极金属层形成伪栅极；
以所述伪栅极为掩膜，对所述半导体层进行重掺杂离子注入工艺，形成源极重掺杂区及漏极重掺杂区；
对所述伪栅极上的所述光刻胶层进行灰化处理，以使所述光刻胶层的尺寸与待形成的栅极尺寸相同，刻蚀所述伪栅极上未被所述光刻胶层覆盖的区域，形成栅极；
以所述栅极为掩膜，对所述半导体层进行轻掺杂离子注入工艺，形成源极轻掺杂区及漏极轻掺杂区。
在其中一个实施例中，采用等离子轰击工艺对所述光刻胶层进行灰化处理。
在其中一个实施例中，采用干法刻蚀工艺刻蚀所述伪栅极上未被所述光刻胶层覆盖的区域，形成栅极。
在其中一个实施例中，所述光刻胶层的厚度为1.5～2.5微米。
在其中一个实施例中，对所述半导体层进行轻掺杂离子注入工艺之前还包括：除去所述栅极上的光刻胶层。
在其中一个实施例中，采用干法刻蚀工艺使所述栅极金属层形成伪栅极。
在其中一个实施例中，在半导体层上形成栅极金属层，包括如下步骤：
在基板上形成缓冲层；
在所述缓冲层上形成半导体层；
在所述半导体层上形成栅极绝缘层；
在所述栅极绝缘层上形成栅极金属层。
在其中一个实施例中，在所述缓冲层上形成半导体层，包括如下步骤：
在所述缓冲层上形成非晶硅层；
将所述非晶硅层转化为多晶硅层，形成所述半导体层。
在其中一个实施例中，形成所述源极轻掺杂区及漏极轻掺杂区之后，还包括步骤：
在所述栅极上形成层间绝缘层；
在所述栅极绝缘层与所述层间绝缘层上形成过孔；
在所述过孔内形成源极及漏极，使所述源极与所述源极重掺杂区连接，所述漏极与所述漏极重掺杂区连接。
一种薄膜晶体管，其采用上述任一所述制备方法制备。
上述薄膜晶体管的制备方法，只需要一次图形化工艺，即Mask工艺，即可实现源极重掺杂区、漏极重掺杂区、栅极、源极轻掺杂区、漏极轻掺杂区的制作，相比于常规工艺可以减少工艺成本，缩短工艺时间。
附图说明
图1为本发明一实施例中薄膜晶体管的制备方法的流程示意图；
图2A～2L为本发明一实施例中薄膜晶体管的制备方法中各步骤对应的结构示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似改进，因此本发明不受下面公开的具体实施的限制。
需要说明的是，当元件被称为“固定于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的，并不表示是唯一的实施方式。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施方式的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
请参阅图1，其为本发明一实施例中薄膜晶体管的制备方法的流程示意图。
薄膜晶体管的制备方法，包括如下步骤：
S110、在半导体层上形成栅极金属层。
具体地，采用溅射等方法在半导体层上沉积栅极金属层。例如，栅极金属层的材料为钼、铝、铬、铜、铝镍合金及钼钨合金等金属或合金，又如，使用上述几种材料的组合。在本实施例中，栅极金属层的厚度为100-800nm，当然，栅极金属层的厚度也可根据具体工艺需要选择合适的厚度。
S120、在所述栅极金属层上形成光刻胶层，通过构图工艺，使所述栅极金属层形成伪栅极。
具体地，在栅极金属层上涂覆一层光刻胶层，通过掩膜板对光刻胶层进行曝光、显影，形成光刻胶图案，并以光刻胶图案为掩膜，并将栅极金属层上未被光刻胶图案覆盖的区域进行刻蚀，形成伪栅极。例如，光刻胶层的厚度为1.5～2.5微米。又如，采用干法刻蚀使栅极金属层形成伪栅极。又如，采用SF6等离子气体进行干法刻蚀。
S130、以所述伪栅极为掩膜，对所述半导体层进行重掺杂离子注入工艺，形成源极重掺杂区及漏极重掺杂区。
例如，以伪栅极为掩膜，对伪栅极两侧的半导体层区域进行重掺杂离子注入工艺，形成源极重掺杂区及漏极重掺杂区。在本实施例中采用具有质量分析仪的离子注入方式。又如，根据设计需要，注入介质为含硼元素和/或含磷元素的气体，以形成P型或N型薄膜晶体管。例如，采用含硼元素，如以BF3气体为注入介质，注入能量范围为5～50KeV，更优选的能量范围为20～30KeV；注入剂量范围为1×1013～1×1017atoms/cm3，优选地，注入剂量范围为5×1014～5×1015atoms/cm3；又如，采用含磷元素，如以PH3/H2的混合气体作为注入介质。如以PH3/H2的混合气体为注入介质，例如，PH3与H2的比例为1％～30％；注入能量范围为20～110KeV，更优选的能量范围为50～70KeV；注入剂量范围为1×1013～1×1017atoms/cm3，优选地，注入剂量范围为5×1014～5×1015atoms/cm3。
S140、对所述伪栅极上的所述光刻胶层进行灰化处理，以使所述光刻胶层的尺寸与待形成的栅极尺寸相同，刻蚀所述伪栅极上未被所述光刻胶层覆盖的区域，形成栅极。
例如，采用等离子体轰击工艺对伪栅极上的光刻胶层进行灰化处理，以使光刻胶层的尺寸与待形成的栅极尺寸相同。又如，采用O2等离子体对光刻胶层的两端部进行轰击，以使光刻胶层的尺寸退至栅极尺寸，以灰化处理后的光刻胶层为掩膜，将伪栅极上未被光刻胶层覆盖的区域进行刻蚀，形成栅极。又如，采用干法刻蚀将伪栅极上未被光刻胶层覆盖的区域进行刻蚀，形成栅极。又如，采用SF6等离子气体进行干法刻蚀。例如，采用干刻设备先利用O2等离子气体对光刻胶层进行刻蚀后，再利用SF6等离子气体对伪栅极进行轰击，以形成栅极。
S150、以栅极为掩膜，对所述半导体层进行轻掺杂离子注入工艺，形成源极轻掺杂区及漏极轻掺杂区。
具体地，以栅极为掩膜，对栅极两侧的半导体层进行轻掺杂离子注入工艺，以在半导体层上形成源极轻掺杂区及漏极轻掺杂区，其中，源极轻掺杂区及漏极轻掺杂区位于源极重掺杂区及漏极重掺杂区之间。例如，采用含磷元素，如以PH3/H2的混合气体作为注入介质。如以PH3/H2的混合气体为注入介质，例如，PH3与H2的比例为1％～30％；注入能量范围为20～110KeV，更优选的能量范围为50～70KeV；注入剂量范围为1×1012～5×1013atoms/cm3，优选地，注入剂量范围为5×1012～5×1013atoms/cm3。
在本实施例中，对所述半导体层进行轻掺杂工艺之前还包括：除去栅极上的光刻胶层。由于经过轻掺杂工艺之后，光刻胶层的表面会发生炭化，在对半导体层进行轻掺杂工艺之前，将栅极上的光刻胶层进行剥离，可以降低光刻胶层除去的难度。
在本发明一实施例中，在半导体层上形成栅极金属层，包括如下步骤：
S111、在基板上形成缓冲层。
例如，在干净的基板上形成缓冲层，基板可为玻璃基板或柔性基板。形成的缓冲层可以提高待形成的非晶硅与基板之间的附着程度，有利于降低热传导效应，减缓被激光加热的硅的冷却速率，有利于多晶硅的结晶。同时，还可以防止基板中的金属离子扩散至多晶硅层，降低杂质缺陷，并且可以减少漏电流的产生。
具体地，在玻璃基板上利用等离子体化学气相沉积法(PECVD)工艺沉积一层一定厚度的缓冲层，例如，所述缓冲层的厚度为50～400nm。沉积材料可以为单层的氧化硅(SiOx)膜层或氮化硅(SiNx)膜层，或者为氧化硅(SiOx)和氮化硅(SiNx)的叠层。在本实施例中，缓冲层包括依次层叠在基板上的氮化硅层及氧化硅层，例如，氮化硅层设置于基板与氧化硅层之间，又如，氮化硅层及氧化硅层的厚度比例为1:2至1:4，优选为1:3，又如，氮化硅层及氧化硅层的总厚度为280nm。这样有利于后续的氢化过程，及得到良好的电学性能。又如，在本发明一实施例中，氮化硅层的厚度为50～100nm，氧化硅层的厚度为150～300nm。
S112、在所述缓冲层上形成半导体层。
例如，在所述缓冲层上形成半导体层，包括如下步骤：
S1121、在所述缓冲层上形成非晶硅层；
具体地，采用等离子体增强化学气相沉积(PECVD)工艺在缓冲层上沉积非晶硅层。又如，沉积温度一般控制在500℃以下。
在本实施例中，非晶硅层的厚度为40nm～60nm。当然，也可根据具体的工艺需要选择合适的厚度。例如，非晶硅层的厚度为42nm～55nm，又如，非晶硅层的厚度为45nm、48nm、50nm、52nm或54nm。
S1122、将所述非晶硅层转化为多晶硅层，形成所述半导体层。
例如，采用准分子激光退火的方法将所述非晶硅层转化为所述多晶硅层。具体的，采用氯化氙(XeCl)、氟化氪(KrF)、氟化氩(ArF)等准分子激光器进行激光退火，例如波长为308nm的氯化氙激光器，来进行准分子激光退火。
又如，准分子激光退火的脉冲重复率(pulserepetitionratio)为300Hz～800Hz，又如，准分子激光退火的脉冲重复率为400Hz～600Hz；又如，扫描间距(scanpitch)为15μm～30μm。又如，激光能量密度为150～600mJ/cm2，又如，激光能量密度为350～500mJ/cm2。又如，扫描速率优选为0.5mm/s～50mm/s，又如，扫描速率为0.5mm/s～50mm/s，又如，扫描速率为1mm/s～30mm/s，又如，扫描速率为2mm/s～10mm/s。又如，脉冲时间为20～30nm。又如，重叠率为92％～97％。又如，激光能量密度为250～600mJ/cm2，又如，激光能量密度为420～490mJ/cm2；又如，脉冲之间能量波动6sigma值小于2.7％，光束截面能量均匀度(uniformity)2sigma值长轴小于1.8％、短轴小于3％。
优选地，在进行激光退火工艺之前，需要对非晶硅层进行去氢处理，使得氢含量降至1％以下，防止氢爆现象的产生。例如，将基板置于高温炉中，在温度为400～500℃的条件下进行高温退火，以将氢从非晶硅层中排除。
需要说明的是，在形成多晶硅层后，还包括对多晶硅层进行刻蚀，得到岛状硅岛。
S113、在所述半导体层上形成栅极绝缘层。
具体地，采用化学气相沉积方法，在半导体层上形成栅极绝缘层。例如，沉积温度一般控制在500℃以下。又如，栅极绝缘层的厚度可为80～200nm，也可根据具体工艺需要选择合适的厚度。又如，栅极绝缘层采用单层的氧化硅、氮化硅，或者二者的叠层。
S114、在所述栅极绝缘层上形成栅极金属层。
在本发明另一实施例中，形成所述源极轻掺杂区及漏极轻掺杂区之后，还包括步骤：
S160、在所述栅极上形成层间绝缘层。
S170、在所述栅极绝缘层与所述层间绝缘层上形成过孔。
S180、在所述过孔内形成源极及漏极，使所述源极与所述源极重掺杂区连接，所述漏极与所述漏极重掺杂区连接。
上述薄膜晶体管的制备方法，只需要一次图形化工艺，即Mask工艺，即可实现源极重掺杂区、漏极重掺杂区、栅极、源极轻掺杂区、漏极轻掺杂区的制作，相比于常规工艺可以减少工艺成本，缩短工艺时间。
下面结合具体实施方式对本发明作进一步的详细说明，以便于本领域技术人员充分理解本发明。
请参阅图2A至图2L，其为本发明一实施例中薄膜晶体管的制备方法中各步骤对应的结构示意图。
请参阅图2A，在基板100上形成缓冲层200。
例如，在干净的基板上形成缓冲层，基板可为玻璃基板或柔性基板。形成的缓冲层可以提高待形成的非晶硅与基板之间的附着程度，有利于降低热传导效应，减缓被激光加热的硅的冷却速率，有利于多晶硅的结晶。同时，还可以防止基板中的金属离子扩散至多晶硅层，降低杂质缺陷，并且可以减少漏电流的产生。
具体地，在玻璃基板上利用等离子体化学气相沉积法(PECVD)工艺沉积一层一定厚度的缓冲层，例如，所述缓冲层的厚度为50～400nm。沉积材料可以为单层的氧化硅(SiOx)膜层或氮化硅(SiNx)膜层，或者为氧化硅(SiOx)和氮化硅(SiNx)的叠层。在本实施例中，缓冲层包括依次层叠在基板上的氮化硅层及氧化硅层，例如，氮化硅层设置于基板与氧化硅层之间，又如，氮化硅层及氧化硅层的厚度比例为1:2至1:4，优选为1:3，又如，氮化硅层及氧化硅层的总厚度为280nm。这样有利于后续的氢化过程，及得到良好的电学性能。又如，在本发明一实施例中，氮化硅层的厚度为50～100nm，氧化硅层的厚度为150～300nm。
请参阅图2B，在缓冲层200上形成非晶硅层300。
具体地，采用等离子体增强化学气相沉积(PECVD)工艺在缓冲层200上沉积非晶硅层300。又如，沉积温度一般控制在500℃以下。
在本实施例中，非晶硅层300的厚度为40nm～60nm。当然，也可根据具体的工艺需要选择合适的厚度。例如，非晶硅层的厚度为42nm～55nm，又如，非晶硅层的厚度为45nm、48nm、50nm、52nm或54nm。
请参阅图2C，将非晶硅层300转化为多晶硅层400。
例如，采用准分子激光退火的方法将非晶硅层300转化为多晶硅层400。具体地，采用氯化氙(XeCl)、氟化氪(KrF)、氟化氩(ArF)等准分子激光器进行激光退火，例如波长为308nm的氯化氙激光器，来进行准分子激光退火。
又如，准分子激光退火的脉冲重复率(pulserepetitionratio)为300Hz～800Hz，又如，准分子激光退火的脉冲重复率为400Hz～600Hz；又如，扫描间距(scanpitch)为15μm～30μm。又如，激光能量密度为150～600mJ/cm2，又如，激光能量密度为350～500mJ/cm2。又如，扫描速率优选为0.5mm/s～50mm/s，又如，扫描速率为0.5mm/s～50mm/s，又如，扫描速率为1mm/s～30mm/s，又如，扫描速率为2mm/s～10mm/s。又如，脉冲时间为20～30nm。又如，重叠率为92％～97％。又如，激光能量密度为250～600mJ/cm2，又如，激光能量密度为420～490mJ/cm2；又如，脉冲之间能量波动6sigma值小于2.7％，光束截面能量均匀度(uniformity)2sigma值长轴小于1.8％、短轴小于3％。
优选地，在进行激光退火工艺之前，需要对非晶硅层进行去氢处理，使得氢含量降至1％以下，防止氢爆现象的产生。例如，将基板置于高温炉中，在温度为400～500℃的条件下进行高温退火，以将氢从非晶硅层中排除。
需要说明的是，在形成多晶硅层后，还包括对多晶硅层进行刻蚀，得到岛状硅岛。
请参阅图2D，在多晶硅层400上形成栅极绝缘层500。
具体地，采用化学气相沉积方法，在多晶硅层400上形成栅极绝缘层500。例如，沉积温度一般控制在500℃以下。又如，栅极绝缘层的厚度可为80～200nm，也可根据具体工艺需要选择合适的厚度。又如，栅极绝缘层采用单层的氧化硅、氮化硅，或者二者的叠层。
请参阅图2E，在栅极绝缘层500上形成栅极金属层600。
具体地，采用溅射等方法在栅极绝缘层500上沉积栅极金属层600。例如，栅极金属层的材料为钼、铝、铬、铜、铝镍合金及钼钨合金等金属或合金，又如，使用上述几种材料的组合。在本实施例中，栅极金属层600的厚度为100-800nm，当然，栅极金属层600的厚度也可根据具体工艺需要选择合适的厚度。
请参阅图2F，在栅极金属层600上形成光刻胶层700，通过构图工艺，使栅极金属层600形成伪栅极610。
具体地，在栅极金属层600上涂覆一层光刻胶层700，通过掩膜板对光刻胶层曝光、显影，形成光刻胶图案，并以光刻胶图案为掩膜，并将栅极金属层600上未被光刻胶图案覆盖的区域进行刻蚀，形成伪栅极610。例如，光刻胶层700的厚度为1.5～2.5微米。又如，采用干法刻蚀使栅极金属层形成伪栅极。又如，采用SF6等离子气体进行干法刻蚀。
请参阅图2G，以伪栅极610为掩膜，对多晶硅层500进行重掺杂离子注入工艺，形成源极重掺杂区410及漏极重掺杂区420。
例如，以伪栅极610为掩膜，对伪栅极两侧的半导体层区域进行重掺杂离子注入工艺，形成源极重掺杂区410及漏极重掺杂区420。在本实施例中采用具有质量分析仪的离子注入方式，采用含磷元素，如以PH3/H2的混合气体作为注入介质。如以PH3/H2的混合气体为注入介质，例如，PH3与H2的比例为1％～30％；注入能量范围为20～110KeV，更优选的能量范围为50～70KeV；注入剂量范围为1×1013～1×1017atoms/cm3，优选地，注入剂量范围为5×1014～5×1015atoms/cm3。
请参阅图2H，对伪栅极610上的光刻胶层700进行灰化处理，以使所述光刻胶层700的尺寸与待形成的栅极尺寸相同。
例如，采用等离子体轰击工艺对伪栅极610上的光刻胶层700的两端部进行灰化处理，以使光刻胶层的尺寸与待形成的栅极尺寸相同。又如，采用O2等离子体对光刻胶层的两端部进行轰击，以使光刻胶层的尺寸退至栅极尺寸。
请参阅图2I，以灰化处理后的光刻胶层700为掩膜，刻蚀所述伪栅极610上未被所述光刻胶层700覆盖的区域，形成栅极620。
具体地，采用干法刻蚀将伪栅极上未被光刻胶层覆盖的区域进行刻蚀，形成栅极。又如，采用SF6等离子气体进行干法刻蚀。例如，采用干刻设备先利用O2等离子气体对光刻胶层700进行刻蚀后，再利用SF6等离子气体对伪栅极610进行轰击，以形成栅极620。
请参阅图2J，除去光刻胶层700。
具体地，光刻胶层700的除去可采用本领域技术人员熟知的光刻胶层剥离工艺，在此不再赘述。
请参阅图2K，以栅极620为掩膜，对多晶硅层500进行轻掺杂离子注入工艺，形成源极轻掺杂区430及漏极轻掺杂区440。
具体地，以栅极620为掩膜，对栅极620两侧的多晶硅层500进行轻掺杂离子注入工艺，以在多晶硅层500上形成源极轻掺杂区430及漏极轻掺杂区440，其中，源极轻掺杂区430及漏极轻掺杂区440位于源极重掺杂区410及漏极重掺杂区420之间。例如，采用含磷元素，如以PH3/H2的混合气体作为注入介质。如以PH3/H2的混合气体为注入介质，例如，PH3与H2的比例为1％～30％；注入能量范围为20～110KeV，更优选的能量范围为50～70KeV；注入剂量范围为1×1012～5×1013atoms/cm3，优选地，注入剂量范围为5×1012～5×1013atoms/cm3。
请参阅图2L，在栅极620的上方形成层间绝缘层800及源极910和漏极920，使源极910与源极重掺杂区410连接，使漏极920与漏极重掺杂区420连接。
具体的，其采用如下步骤实现：
在栅极620上方形成层间绝缘层800。
在栅极绝缘层500及层间绝缘层800上形成过孔。
在所述过孔内形成源极910和漏极920，使源极910与源极重掺杂区410连接，使漏极920与漏极重掺杂区420连接。
本实施例中，采用磁控溅射等常用的成膜方式在过孔内以及层间绝缘层上形成金属膜，然后对金属膜进行光刻及湿法刻蚀等操作形成源极和漏极。
另外，本发明还提供一种薄膜晶体管，包括上述任一方法制备得到的薄膜晶体管。例如，一种薄膜晶体管，其采用上述任一方法制备得到。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种薄膜晶体管的制备方法，其特征在于，在半导体层上形成栅极金属层，并且，在形成栅极金属层之后，还包括如下步骤：
在所述栅极金属层上形成光刻胶层，通过构图工艺，使所述栅极金属层形成伪栅极；
以所述伪栅极为掩膜，对所述半导体层进行重掺杂离子注入工艺，形成源极重掺杂区及漏极重掺杂区；
对所述伪栅极上的所述光刻胶层进行灰化处理，以使所述光刻胶层的尺寸与待形成的栅极尺寸相同，刻蚀所述伪栅极上未被所述光刻胶层覆盖的区域，形成栅极；
以所述栅极为掩膜，对所述半导体层进行轻掺杂离子注入工艺，形成源极轻掺杂区及漏极轻掺杂区。
2.根据权利要求1所述的薄膜晶体管的制备方法，其特征在于，采用等离子轰击工艺对所述光刻胶层进行灰化处理。
3.根据权利要求1所述的薄膜晶体管的制备方法，其特征在于，采用干法刻蚀工艺刻蚀所述伪栅极上未被所述光刻胶层覆盖的区域，形成栅极。
4.根据权利要求1所述的薄膜晶体管的制备方法，其特征在于，所述光刻胶层的厚度为1.5～2.5微米。
5.根据权利要求1所述的薄膜晶体管的制备方法，其特征在于，对所述半导体层进行轻掺杂离子注入工艺之前还包括：除去所述栅极上的光刻胶层。
6.根据权利要求1所述的薄膜晶体管的制备方法，其特征在于，采用干法刻蚀工艺使所述栅极金属层形成伪栅极。
7.根据权利要求1所述的薄膜晶体管的制备方法，其特征在于，在半导体层上形成栅极金属层，包括如下步骤：
在基板上形成缓冲层；
在所述缓冲层上形成半导体层；
在所述半导体层上形成栅极绝缘层；
在所述栅极绝缘层上形成栅极金属层。
8.根据权利要求7所述的薄膜晶体管的制备方法，其特征在于，在所述缓冲层上形成半导体层，包括如下步骤：
在所述缓冲层上形成非晶硅层；
将所述非晶硅层转化为多晶硅层，形成所述半导体层。
9.根据权利要求1所述的薄膜晶体管的制备方法，其特征在于，形成所述源极轻掺杂区及漏极轻掺杂区之后，还包括步骤：
在所述栅极上形成层间绝缘层；
在所述栅极绝缘层与所述层间绝缘层上形成过孔；
在所述过孔内形成源极及漏极，使所述源极与所述源极重掺杂区连接，所述漏极与所述漏极重掺杂区连接。
10.一种薄膜晶体管，其特征在于，其采用权利要求1～9中任一所述制备方法制备。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610029742.6A CN105428244A (zh) | 2016-01-14 | 2016-01-14 | 薄膜晶体管及制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610029742.6A CN105428244A (zh) | 2016-01-14 | 2016-01-14 | 薄膜晶体管及制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN105428244A true CN105428244A (zh) | 2016-03-23 |
Family
ID=55506360
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610029742.6A Pending CN105428244A (zh) | 2016-01-14 | 2016-01-14 | 薄膜晶体管及制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105428244A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105762081A (zh) * | 2016-05-17 | 2016-07-13 | 武汉华星光电技术有限公司 | 一种薄膜晶体管的制作方法 |
| CN106409683A (zh) * | 2016-11-07 | 2017-02-15 | 信利（惠州）智能显示有限公司 | Mos管及其制备方法 |
| CN109037045A (zh) * | 2018-06-20 | 2018-12-18 | 武汉华星光电技术有限公司 | 一种离子注入方法、半导体器件的制作方法和半导体器件 |
| WO2020252955A1 (zh) * | 2019-06-20 | 2020-12-24 | 深圳市华星光电技术有限公司 | 阵列基板的制备方法和制备系统 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020000614A1 (en) * | 2000-06-30 | 2002-01-03 | Chih-Chang Chen | Coplanar gate-source-drain Poly-TFT and method for fabricating the same |
| CN1375113A (zh) * | 1999-09-16 | 2002-10-16 | 松下电器产业株式会社 | 薄膜晶体管及其制造方法 |
| CN1523413A (zh) * | 2003-02-19 | 2004-08-25 | 株式会社日立显示器 | 显示装置 |
| CN103383989A (zh) * | 2013-03-25 | 2013-11-06 | 友达光电股份有限公司 | 像素结构的制造方法及其结构 |
| CN105045005A (zh) * | 2014-04-29 | 2015-11-11 | 乐金显示有限公司 | 液晶显示装置及其制造方法 |
-
2016
- 2016-01-14 CN CN201610029742.6A patent/CN105428244A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1375113A (zh) * | 1999-09-16 | 2002-10-16 | 松下电器产业株式会社 | 薄膜晶体管及其制造方法 |
| US20020000614A1 (en) * | 2000-06-30 | 2002-01-03 | Chih-Chang Chen | Coplanar gate-source-drain Poly-TFT and method for fabricating the same |
| CN1523413A (zh) * | 2003-02-19 | 2004-08-25 | 株式会社日立显示器 | 显示装置 |
| CN103383989A (zh) * | 2013-03-25 | 2013-11-06 | 友达光电股份有限公司 | 像素结构的制造方法及其结构 |
| CN105045005A (zh) * | 2014-04-29 | 2015-11-11 | 乐金显示有限公司 | 液晶显示装置及其制造方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105762081A (zh) * | 2016-05-17 | 2016-07-13 | 武汉华星光电技术有限公司 | 一种薄膜晶体管的制作方法 |
| CN106409683A (zh) * | 2016-11-07 | 2017-02-15 | 信利（惠州）智能显示有限公司 | Mos管及其制备方法 |
| CN109037045A (zh) * | 2018-06-20 | 2018-12-18 | 武汉华星光电技术有限公司 | 一种离子注入方法、半导体器件的制作方法和半导体器件 |
| WO2020252955A1 (zh) * | 2019-06-20 | 2020-12-24 | 深圳市华星光电技术有限公司 | 阵列基板的制备方法和制备系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7563659B2 (en) | Method of fabricating poly-crystalline silicon thin film and method of fabricating transistor using the same | |
| US7871872B2 (en) | Method of manufacturing thin film transistor having lightly doped drain regions | |
| CN105304500B (zh) | N型tft的制作方法 | |
| CN105070724A (zh) | Tft基板的制作方法及制得的tft基板 | |
| CN103050410A (zh) | 低温多晶硅薄膜晶体管的制造方法、低温多晶硅薄膜晶体管 | |
| CN105428244A (zh) | 薄膜晶体管及制备方法 | |
| CN101325220A (zh) | 薄膜晶体管及其制造方法及包括该薄膜晶体管的显示装置 | |
| CN105140128B (zh) | 低温多晶硅薄膜晶体管及其制备方法 | |
| CN104752203A (zh) | 一种薄膜晶体管的制作方法 | |
| CN104966663B (zh) | 低温多晶硅薄膜及其制备方法、以及薄膜晶体管 | |
| CN104576753A (zh) | 一种低温多晶硅薄膜晶体管及其制造方法 | |
| CN105552035B (zh) | 低温多晶硅tft阵列基板的制作方法及其结构 | |
| US10297678B2 (en) | Method for manufacturing thin film transistor | |
| US20060145158A1 (en) | Poly-crystalline silicon thin film transistor | |
| CN104538455A (zh) | 一种轻掺杂漏极区的制作方法、薄膜晶体管及阵列基板 | |
| CN104658898A (zh) | 低温多晶硅薄膜的制作方法 | |
| CN106298645A (zh) | 一种tft基板的制备方法 | |
| CN105428240A (zh) | 薄膜晶体管及制备方法 | |
| WO2018192009A1 (zh) | 一种制作低温多晶硅薄膜晶体管的方法 | |
| CN105870201B (zh) | Tft器件结构及其制作方法 | |
| CN105702743B (zh) | 薄膜晶体管的制备方法 | |
| CN105789052A (zh) | 一种低温多晶硅薄膜晶体管的制备方法及产品 | |
| CN109637932A (zh) | 薄膜晶体管及其制备方法 | |
| CN104867833A (zh) | 薄膜晶体管及其制作方法、阵列基板以及显示装置 | |
| CN104851809A (zh) | 薄膜晶体管及其制作方法、以及阵列基板与显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20160323 |
|
| RJ01 | Rejection of invention patent application after publication |