CN1375113A - 薄膜晶体管及其制造方法 - Google Patents

薄膜晶体管及其制造方法 Download PDF

Info

Publication number
CN1375113A
CN1375113A CN00812981A CN00812981A CN1375113A CN 1375113 A CN1375113 A CN 1375113A CN 00812981 A CN00812981 A CN 00812981A CN 00812981 A CN00812981 A CN 00812981A CN 1375113 A CN1375113 A CN 1375113A
Authority
CN
China
Prior art keywords
gate electrode
resist
film
film transistor
mentioned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN00812981A
Other languages
English (en)
Inventor
竹桥信逸
河北哲郎
武富义尚
筒博司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1375113A publication Critical patent/CN1375113A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L2029/7863—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile with an LDD consisting of more than one lightly doped zone or having a non-homogeneous dopant distribution, e.g. graded LDD

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明的课题是,为了用于液晶显示装置等,在基板上排列形成了多个微小并且具有良好精度的LDD结构的薄膜晶体管。为此,以栅电极作为向半导体层注入杂质时的掩模。由于为LDD结构,故分两次注入杂质。在第1次和第2次注入杂质时,栅电极的尺寸对应于LDD长度而变化。作为改变用作杂质注入掩模的栅电极尺寸的方法,利用了金属氧化或干法刻蚀。为了对栅电极以高精度进行干法刻蚀,应在光致抗蚀剂方面下工夫。

Description

薄膜晶体管及其制造方法
技术领域
本发明涉及薄膜晶体管及其制造方法，特别是涉及使用于液晶显示装置的像素开关元件和驱动电路等的薄膜晶体管。
背景技术(一般的背景技术)
近年来，与简单矩阵型显示装置相比，正盛行研究使用了为得到高的图像品质用的在液晶面板的每一像素电极上制备一个薄膜晶体管(称为TFT)的有源矩阵型显示基板的显示装置。因为注意到其中多晶硅TFT的电子迁移率比起非晶硅(以下，原则上记为“无定形硅”)TFT要高1至2个数量级以上的情况，故正提出并研究在使用多晶硅的基础上在同一玻璃基板上形成作为像素开关元件的TFT和驱动电路的所谓驱动电路内置型的液晶显示装置。
然而，在驱动电路内置化时所用的多晶硅型TFT与无定形TFT和MOS型场效应晶体管相比，其关断电流要大。因此，这仍然成为实现使用了该多晶硅型TFT的驱动电路内置型的液晶显示装置的一大障碍。
因此，为了解决这样的多晶硅型TFT的电学特性课题，正提出并研究使栅极结构次栅化，与TFT的源区或漏区的至少一方的区域相邻地设置低浓度掺杂区(LDD：Lightly Doped Drain，轻掺杂漏区)在谋求降低关断电流的同时又不至引起导通电流的减少的薄膜晶体管结构(SID 96 DIGEST pp 25：Samsung电子、Euro Display’96 pp555、ASIA Display’95 pp335：Philips)。
以下，在图1中示出了这样的薄膜晶体管的结构。
在该图中，1是在其(图上)上部形成了为防止内部物质的扩散用的缓冲层的玻璃基板。2是多晶硅半导体层。3是栅绝缘膜。4是栅电极。40是次栅电极，在该图上左右的45和46的部分是向沟道方向两侧超出的次栅电极。245和246是多晶硅半导体层的低浓度掺杂区(以下，也记作“LDD区”)。25是同上的源区(n+层)。26是同上的漏区(n+层)。24是同上的沟道区。5是源电极。6是漏电极。7是层间绝缘膜。
再有，在实际上，例如在30cm×40cm左右的玻璃基板上，根据像素部及其周边的驱动电路部的配置，本图中示出的多个薄膜晶体管在纵、横方向也排列成若干列而形成，还形成了布线等。但是，关于这些均不言自明，故在其图示中不再赘述。
可是，在该TFT的栅电极4上，设置了覆盖住它的次栅电极40，在次栅电极进而超出栅电极的部分45、46的正下方形成低浓度掺杂区(LDD区：n-层)245、246。
作为该低浓度掺杂区的一般形成方法如以下所述。首先，在形成栅电极4后，以此作为掩模经栅绝缘膜向其下部的多晶硅半导体层2以低浓度注入杂质。由此，栅电极4的正下方不注入杂质，该部分多晶硅层形成沟道区。而且，在未被栅电极4覆盖的部分形成注入了少量杂质的状态。
其次，在栅电极上形成作为次栅电极40的金属膜，进而通过光刻、刻蚀法去除掉不必要的部分，残存的金属膜则覆盖在栅电极的上表面和侧面，为此，在沟道方向(源电极和漏电极方向)形成了有规定量超出部45、46的次栅电极40。
最后，以比先前的注入高得多的浓度进行杂质注入。
因此，在未被次栅电极覆盖的部分以高浓度注入杂质，形成源区25和漏区26，而被次栅电极覆盖的部分，由于未注入杂质，则次栅电极在超出栅电极部分的正下方形成低浓度掺杂区245、246。再有，该低浓度掺杂区的尺寸对TFT的沟道宽度而言被设定为100～10％。
这样一来，在多晶硅型TFT中，为解决关断电流大这样的电学特性的缺点，在与TFT的源区或漏区的至少一方邻接处设置微小的低浓度掺杂区(LDD区)是必不可少的。
(从发明所要解决的课题的方面看到的背景技术)
然而，为了形成这些低浓度掺杂区，却产生了诸如以下的问题。
1)为实现液晶显示装置的高精细化，有必要使像素晶体管微细化以提高显示密度。可是，在液晶显示装置的制造方面常用的曝光机却以等倍率曝光方式为主流。为此，在制造微细的像素晶体管时，在相对于微细化了的像素晶体管的沟道宽度的10～25％的极其微小的区域内就有必要使低浓度掺杂区不产生尺寸偏移并且重复性良好，但这是极端困难的。
2)使次栅电极和低浓度掺杂区重合系通过掩模对准进行，但要以高精度形成这样的重合却是困难的。为此，在掩模对准精度的微小偏移下，该低浓度掺杂区尺寸在实用上很可能会变动到不可忽视的程度。因此，在制造工序管理方面，出于确保掩模对准容限的理由，像素TFT的微细化就有一个界限，为确保对准容限这一部分的像素TFT占有面积就要增大。
3)像素TFT的占有面积增大，伴之以源区和漏区间的寄生电容增大，由此工作波形产生延迟，进而涉及液晶显示装置的显示特性的降低。
4)在次栅电极形成时，与栅电极的形成不同，为此系形成金属膜，必须用光刻、刻蚀等工序，进而必须采用进行光刻用的光掩模。因此，很可能使TFT制造工艺变得复杂、工艺时间加长、制造成本上升以及成品率降低。
另外，不一定限于LDD结构的薄膜晶体管，在杂质注入时，稀释用的氢也与杂质一起以高能量被打入，这给予半导体的晶体结构以恶劣的影响，要求在可能的限度内防止这一点。
另外，同样，在宽阔的显示面内为得到有均匀亮度等高品质的显示特性，各部分的电阻要减小，在这一方面要求制造顺畅并且降低成本。
另外，例如在显示装置的像素部和周边电路部，对晶体管要求的特性不同，此外，由于设备的不同，也要求在栅电极的正下方沟道方向两侧元杂质注入区的偏移型晶体管等。
为此，由于谋求降低多晶硅型薄膜晶体管的关断电流而防止减少导通电流，要使TFT中与源区和漏区邻接的低浓度掺杂区(LDD区)对栅电极以自对准的方式，或者说以即使没有特别的掩模对准作业等也必然邻接的方式，微细而且高精度地形成，其结果是希望开发出极简便地制造寄生电容少的薄膜晶体管的技术。
此外，对偏移晶体管等也希望开发出同样的技术。
此外，不限于LDD型、偏移型，对具有各种特性的晶体管等也希望开发出同样的技术。
发明的公开
本发明是为了解决以上课题而进行的，由于在薄膜晶体管制造时栅电极起杂质注入时的掩模的作用，故对其形成下了很多工夫。即，在第1发明组中，由于用光刻或刻蚀法形成栅电极，故用刻蚀法对准并孤立化地形成了栅电极的光致抗蚀剂的沟道方向剖面，至少其上部宽度比底部宽度要窄。因此，与光致抗蚀剂为均匀厚度的情况相比，去除掉光致抗蚀剂在沟道方向的两端部、使其下部的金属稍许露出变得很容易。
其后，将这种形状的光致抗蚀剂对沟道方向至少两侧加以灰化，使栅电极露出沟道方向的两端部，用刻蚀法去除掉该露出部分的栅电极，以这样的栅电极作为掩模进行低浓度的杂质注入，用自对准方式以极高的精度形成低浓度掺杂区(LDD区)。
在第2发明组中，在以栅电极作为掩模进行杂质注入方面与第1发明组相同，但由于形成了LDD结构，在使栅电极金属氧化方面则与之不同。此外，既在杂质注入后去除掉栅电极的金属，又用氢还原，使之再次成为金属。具体地说，各发明组如下所述。
在第1发明组的第1发明中，使用抗蚀剂(光致抗蚀剂)用光刻和刻蚀法按基板上栅电极的配置、形状来对准栅电极形成用的金属膜，并用刻蚀法暂且形成栅电极，该暂且形成了的虚拟栅电极然后被从属地以其上表面的抗蚀剂作为掩模向半导体层以高浓度(形成高浓度那样地)注入杂质离子。接着，对抗蚀剂的至少沟道两端(实际上与两端一起必然也对上表面)利用刻蚀法特别是等离子体反应使之灰化而稍稍去除掉，使栅电极在沟道方向的两端露出。接着，以抗蚀剂作为掩模，采用从上部暴露于规定的反应物质中的干法刻蚀等去除掉露出了的虚拟栅电极在沟道方向的两端。此外，与抗蚀剂的有无无关地，不管怎样在其下面以栅电极作为掩模向半导体层轻度(低浓度地)注入杂质。因此，对虚拟栅电极在沟道方向的两侧用干法刻蚀等去除了的(抗蚀剂端面向中央方向后退了的)部分正下方的半导体层轻度注入杂质。其结果是，在栅电极处以自对准方式形成(实际的栅电极在沟道方向的两侧不进行对位等处理也必然相邻的小的)LDD区域。
再有，除以上所述外，当然要对预先进行了这样处理的基板上形成半导体层、使形成了的半导体层孤立化(图形化)以及对其进行激光退火等。另外，当然也要将第2次杂质注入前或后的抗蚀剂(事实上没有掩模的效果)去除掉、进行半导体层的其它热处理、形成保护膜以及形成源电极和漏电极等。
在另一发明中，在形成了虚拟的(暂时的)栅电极的时刻，或进行了第1次高浓度杂质注入的时刻，由于还可根据情况在栅电极形成用金属膜上使该金属膜图形化，故在使栅电极对位并使抗蚀剂孤立化的时刻抗蚀剂至少在其虚拟栅电极的沟道方向两侧形成锥面(倾斜)形状(但是，倾斜面不一定限于直线)。然后，在第1次高浓度杂质注入后，通过使栅电极上的抗蚀剂灰化等，使沟道方向两侧后退(去除)。此时，由于沟道方向的下侧(基板或半导体层一侧)正在扩展，故先(而且，在倾斜的部分的沟道方向以良好的精度)去除掉栅电极在沟道方向两侧上部的抗蚀剂并不是没有道理的。然后，虽然稍稍去除掉该部分的抗蚀剂，但在栅电极上方(包含中央部分)几乎所有部分的抗蚀剂均未被去除掉的状态下使灰化中止。进而，以该残存的抗蚀剂作为掩模，去除掉形成虚拟栅电极的金属的沟道方向两侧，形成栅电极。其后，以残存的栅电极(或除此之外还有残存的抗蚀剂)作为掩模，轻度注入杂质。因此，在虚拟栅电极的沟道方向两侧的金属后退了的部分正下方的半导体层上形成LDD区。
在另一发明中，要下各种工夫，使在栅电极形成用金属层上孤立化了的抗蚀剂或在孤立化了的栅电极上同样孤立化了的抗蚀剂在其沟道方向端面发生倾斜。即，通过使抗蚀剂发生热收缩，或暴露于熔点附近的温度下助其流动以形成球形，至少在沟道方向的剖面形成为半圆形(包含半圆形，在多少有些变形的场合则为椭圆形)(从而，如栅电极为正方形，立体地看，则多半大体为半球形)。
另外，从对该抗蚀剂的材料进行处理使之不变形的方面来说，要在高于最佳温度的后烘烤温度下使抗蚀剂固化。因此，由于抗蚀剂上部在收缩的同时固化，故在其沟道方向两侧部分发生倾斜。
另外，同样利用热收缩，但抗蚀剂形成上下两层。下层的抗蚀剂材料的后烘烤温度比上层的抗蚀剂材料要高。接着，在适合于下层抗蚀剂材料的温度下曝光、显影后进行后烘烤。其结果是，由于下层的抗蚀剂在最适合的温度下进行后烘烤，在形成它下层的栅电极时的定位有良好的精度。可是，由于上层的抗蚀剂的烘烤温度比下层的抗蚀剂为高，故发生热收缩。其结果是，作为由上下两层构成的抗蚀剂整体，形成了上层发生了收缩、沿沟道方向的剖面大致在两侧向下扩展的形状。因此，由于在灰化时从抗蚀剂层厚度薄的部分完全去除掉抗蚀剂，故栅电极在沟道方向的两侧部分很容易先露出，而且是稍稍露出。
另外，在曝光、显影之前抗蚀剂的前烘烤在比规定为低的温度下进行。因此，在曝光后的显影时，抗蚀剂易于整体地浸润在显影液中。进而，在对应于栅电极的排列、形状进行孤立化时，形成为下扩的形状。再有，在此时，可根据抗蚀剂是负型还是正型，而使曝光掩模稍许增大。
另外，在对应于栅电极形成用的栅电极的位置和形状而对抗蚀剂曝光时，可使焦点产生少许偏离。因此，各个光致抗蚀剂以下扩方式被曝光。进而，形成为下扩的形状。
另外，对用于形成栅电极的(光致)抗蚀剂进行曝光时用的光掩模是选出的图形，对其进行对准，(光致)抗蚀剂为负型。因此，还加上因微小的孔而造成的衍射效应，很容易进行下扩式曝光。其结果是，与先前几个发明相同，形成为下扩的形状。
另外，在暂时形成了的(虚拟)栅电极上，与栅电极的配置形状对准并孤立化，对形成了的抗蚀剂加热，使之熔融，靠表面张力形成半球状。因此，形成为下扩的形状。
另外，在此时，抗蚀剂在120℃～200℃左右的温度下熔融，成为熔流型。因此，靠加热很容易形成半球状。
另外，在虚拟栅电极形成步骤后，使抗蚀剂孤立化的刻蚀步骤前，使在虚拟栅电极上被孤立了的一层抗蚀剂暴露于比后烘烤温度高的温度下以发生热收缩。由此，抗蚀剂的上表面一侧自由地发生收缩，而与虚拟栅电极相接的部分因受到约束而保持原样。进而，沟道方向下方形成为扩展了的形状。
另外，使抗蚀剂与流体发生化学反应，此时，反应与从上方打入流体的刻蚀等不同，是作为采用了与面积成正比的方式的端面去除步骤。因此，被从抗蚀剂量/反应面积之比大的端面除去。另外，可根据需要，将反应性气体从沟道方向上部两侧喷射。因此，沟道方向两侧的上部差不多被暴露于气体之中。进而，对抗蚀剂在沟道方向的两端面形成下扩式的倾斜。再有，在此时，如谈及曝光掩模，则剖面被形成了矩形的图形的抗蚀剂可稍许增大一些。
在另一发明中，为了将孤立化的暂时被形成了的虚拟栅电极用作向LDD区以低浓度注入杂质时的掩模，有必要将虚拟栅电极在沟道方向的两侧稍稍去除掉。可是，为此，使用了O2(氧)或O3(臭氧)或含有该两者的气体，使得虚拟栅电极被刻蚀去除时作为掩模使用的有机物抗蚀剂在沟道方向在两侧稍稍后退到中心附近。因此，氧的等离子体反应使抗蚀剂被氧化，可进行有良好精度的灰化。
在另一发明中，在栅电极下方的沟道区的沟道方向两侧的极小区域的半导体层内没有杂质的偏移型薄膜晶体管的制造方法中，以虚拟栅电极作为掩模注入杂质后，仅稍稍去除掉栅电极在沟道方向的两侧。可是，作为该方法，必须稍稍去除掉用于形成虚拟栅电极而且在杂质注入后也存在于虚拟栅电极上的抗蚀剂在沟道方向的两侧部分，但作为该方法，采用了与迄今的LDD型结构的晶体管的制造方法的发明相同的技术内容的步骤。其后，以残存的抗蚀剂作为掩模，去除掉虚拟栅电极在沟道方向的两侧。
在另一发明中，形成底栅型的LDD结构的薄膜晶体管。因此，现在使用紫外线而将来多半使用X射线进行所谓的背面曝光，在栅电极的正上部的半导体层的正上方，形成了对其进行自对准的杂质注入用金属性掩模。可是，要去除掉该金属性掩模在沟道方向两端的微小的部分，可采取与上述以顶栅型为对象的各个发明相同的方法，还可使其上部的抗蚀剂在沟道方向的两端部进行下扩式倾斜的灰化。
在另一发明中，先前的发明系在半导体层的正上方设置金属制掩模，与此相对照，系在半导体层的上部设置绝缘性保护膜，在该绝缘性保护膜的正上方形成金属制掩模。因此，有杂质注入时的加速电压上升等缺点，但无须采取防止受半导体层的金属污染的措施。
在另一发明中，形成了采用迄今的发明中的薄膜晶体管的电致发光显示装置。
在另一发明中，形成了采用迄今的发明中的薄膜晶体管的液晶显示装置。
在另一发明中，假定从产品的性能等方面要求第1发明组的LDD型晶体管的LDD区的电阻值在某一范围内。
在另一发明中，采用多晶硅作为第1发明组的晶体管的半导体。
在第2发明组的第1发明中，LDD结构的薄膜晶体管以其栅电极作为掩模，向半导体层注入杂质，但此时为了形成LDD结构，不仅分两次注入，而且为了形成LDD区，以第1次的低浓度注入杂质后，使栅电极氧化等并使之向其沟道方向两侧伸长，进行第2次的高浓度注入。其结果是，栅电极的表面被该材料的绝缘性反应膜覆盖。可是，此时栅电极的厚度、LDD区的长度就不仅只从晶体管的纯性能方面考虑，还要考虑杂质注入时的掩蔽能力、反应膜形成所产生的虚拟栅电极的金属的反应量、以及反应膜厚度和进行方向。然后，还根据进行方向，调整偏移量等。
另外，氧化膜是在基板的耐受上限的600℃以下、最好是在400℃～500℃与氧或水蒸气进行反应所形成的热氧化膜。因此，膜厚的控制变得很容易。
另外，栅电极形成为Mo(钼)15～50原子％、最好是15～35原子％、更好是与33～37原子％的W(钨)的合金(除金属间化合物、固溶体外，还包含混合了溅射等所产生的Mo与W的极微小的粉末的状态)。因此，该合金比W的电阻低，比Mo化学性质稳定。另外，氧化了的栅电极侧部容易被氢还原，并且不仅由于这两种金属的密度高、由于只作为杂质注入时的掩模的功能也高，从而能够做薄，而且阻止稀释杂质用的氢打入栅电极正下部的半导体层的能力也很强。
另外，由于栅电极侧部(而且事实上上表面也)受到氧化等，使绝缘性反应膜向沟道方向伸长一个规定量。可是，因栅电极材料的氧化等而造成的向沟道方向的伸长却有可能进行精密控制。因此，形成尽管微小然而精度良好的LDD区就成为可能。
在另一发明中，在利用氧化等造成栅电极向沟道方向的伸长以制造LDD结构的晶体管的方面与先前的几种方法的发明是共同的。然而，还有去除掉栅电极在沟道方向的两侧、而现实上又有去除掉栅电极上表面等的金属氧化物的步骤，在这方面与先前的几种方法的发明是不同的。因此，晶体管的特性稍有差异，可根据产品的用途制造更好的产品。
在另一发明中，在制造LDD结构的薄膜晶体管时，用作杂质注入时的掩模的栅电极因被氧化而向沟道方向两侧伸长，在利用这种伸长方面与先前的几种方法的发明是共同的。然而，在杂质注入后，有一个使金属氧化膜还原的步骤，在这方面与先前的几种方法的发明又是不同的。因此，可得到与以往的特性不同的晶体管。
在另一发明中，使形成栅电极的金属膜氧化后，从沟道方向两侧斜上方向以高电压、例如1.5～2.5倍左右的能量注入规定量的杂质。因此，硼等轻杂质尤其是如此，但由于所具有的能量很高，直至停止前，在受到氧化的栅金属、栅绝缘层中反复进行多次碰撞，还通过散射侵入栅电极下部半导体内的沟道方向中心附近。而且，因此形成了LDD区。
然后，从栅电极正上部以高浓度进行杂质的注入。
在另一发明中，以在沟道方向两端面形成了氧化膜的栅电极作为掩模用高电压注入规定浓度的杂质。此时也与先前的发明相同，借助于在栅氧化膜内的散射，杂质侵入金属膜正下部的半导体层。然后，用通常的电压，以高浓度注入杂质，此后进而去除掉金属氧化膜。在此基础上，在以下逐出氢或对半导体层热处理的加热时，通过热扩散，杂质更侵入金属氧化膜所在部分的正下方的半导体层的中心方向，形成了LDD区。
在另一发明中，为了制造偏移型的薄膜晶体管，以在沟道方向两侧形成了金属氧化膜的状态的栅电极作为掩模，从上方注入高浓度的杂质。其后，去除掉金属氧化膜。
另外，还考虑了杂质的散射和热扩散。
在另一发明中，第2发明组的薄膜晶体管的半导体是多晶硅。
附图的简单说明
图1是现有的薄膜晶体管的剖面结构的示意图。
图2是表示本发明的第1实施形态的薄膜晶体管的制造方法的剖面图的前半部。
图3是表示本发明的第1实施形态的薄膜晶体管的制造方法的剖面图的后半部。
图4是表示本发明的第2实施形态的薄膜晶体管的制造方法的剖面图的前半部。
图5是表示本发明的第2实施形态的薄膜晶体管的制造方法的剖面图的后半部。
图6是本发明的第3实施形态的薄膜晶体管的制造方法的示意图。
图7是本发明的第4实施形态的薄膜晶体管的制造方法的示意图。
图8是本发明的第5实施形态的薄膜晶体管的制造方法的示意图。
图9是本发明的第6实施形态的薄膜晶体管的制造方法的示意图。
图10是本发明的第7实施形态的薄膜晶体管的制造方法的示意图。
图11是本发明的第8实施形态的薄膜晶体管的制造方法的示意图。
图12是本发明的第9实施形态的薄膜晶体管的制造方法的示意图。
图13是本发明的第9实施形态的变例的薄膜晶体管的制造方法的示意图。
图14是本发明的第10实施形态的薄膜晶体管的制造方法的示意图。
图15是上述实施形态的薄膜晶体管的漏电流与栅电压之间依赖关系的示意图。
图16是本发明的第11实施形态的薄膜晶体管的制造方法的示意图。
图17是上述实施形态的薄膜晶体管的漏电流与栅电压之间依赖关系的示意图。
图18是本发明的第12实施形态的薄膜晶体管的制造方法的示意图。
图19是本发明的第12实施形态的薄膜晶体管的漏电流与栅电压之间依赖关系的示意图。
图20是本发明的第13实施形态的薄膜晶体管的制造方法的示意图。
图21是本发明的第14实施形态的薄膜晶体管的制造方法的示意图。
图22是本发明的第15实施形态的薄膜晶体管的制造方法的示意图。
图23是本发明的各种实施形态的薄膜晶体管的重要部分的示意图。
图24是使用了本发明的实施形态的薄膜晶体管的EL显示器的结构图。
图25是使用了本发明的实施形态的薄膜晶体管的液晶显示器的结构图。
(符号的说明)
1        玻璃基板
11       缓冲层(SiO2)
2        (无定形)硅层
20       多晶硅层
21       形成了小岛的多晶硅层
245、246 低浓度掺杂区(LDD)
24       沟道区
240      偏移区
25       源区
26       漏区
3        栅绝缘膜
4        栅电极、虚拟栅电极
40       次栅电极
41       对虚拟栅电极进行刻蚀后的栅电极
411      氧化膜
45       次栅电极超出源电极一侧的部分
46       次栅电极超出漏电极一侧的部分
48       栅电极用金属层
5        源电极
6        漏电极
7        层间绝缘膜
8        光致抗蚀剂
80       光致抗蚀剂(负型)
81     光致抗蚀剂(图形化以后)
810    台形光致抗蚀剂
82     光致抗蚀剂(灰化以后)
820    台形光致抗蚀剂(灰化以后)
83     光致抗蚀剂(下层)
84     光致抗蚀剂(上层)
844    台形光致抗蚀剂(上层)
85     熔融型光致抗蚀剂
88     保护膜
9      光掩模
90     选出型光掩模
95     杂质注入时的掩模形成用金属膜
96     杂质注入时的金属掩模
961    杂质注入时的金属掩模的氧化部分
97     LDD区形成用金属掩模
发明的实施形态
以下，基于该实施形态说明本发明。
(第1实施形态)
本实施形态是分两阶段形成在杂质注入时起掩模作用的栅电极并两次进行杂质注入的实施形态。因此，进而要使用于栅电极在沟道方向的两端的微量刻蚀的光致抗蚀剂的灰化方面下工夫。
图2和图3是示出制造本实施形态的薄膜晶体管的状态，或依次示出其制造方法。再有，这两个图本来应该是一个图，出于空间的理由而成为两个图。
首先，基于图2进行说明。
(1)在形成了作为缓冲层的SiO2膜的玻璃基板1的上表面上用等离子体CVD法或减压CVD法淀积厚度为500～1000埃的无定形硅层2。其次，在采用后激光退火使无定形硅层结晶时，为了防止因无定形硅层中的氢脱离而造成无定形硅层的磨耗，要在400℃下脱氢。
(2)因使用波长为308nm的准分子激光按规定的照射一度使无定形硅层熔融，然后使之再结晶(多晶化)，形成多晶硅层20。
(3)采用光刻法使多晶硅层按照与各个半导体元件对应的规定形状形成为岛状(孤立化)的多晶硅层21。
(4)在玻璃基板1上，覆盖多晶硅层21，并形成用作栅绝缘膜的厚度为1000埃的SiO2(二氧化硅)层3，再在其上形成由Al、Mo、Ta等金属构成的栅电极形成用的金属层48。
(5)在栅电极形成用金属层48上涂敷光致抗蚀剂8，在规定条件下进行前烘烤(一边排气一边加热)。
(6)为了形成栅电极，采用光掩模9进行曝光。
接着，转移到图3。
(7)光致抗蚀剂在显影后，去除掉曝光了的部分的光致抗蚀剂(光刻)。进而，通过将残存的光致抗蚀剂在规定条件下的后烘烤，使之完全固化。接着，以光掩模状的残存光致抗蚀剂81作为掩模，进行栅电极形成用金属层48的刻蚀，形成虚拟栅电极4。
(8)然后，在已形成的虚拟栅电极4上从属地以其正上方的光致抗蚀剂作为掩模，采用磷离子的离子掺杂法进行第1次杂质注入。此时，磷离子以高浓度注入。因此，虚拟栅电极的正下方的多晶硅层不被注入杂质。为此，该部分的中央部成为沟道区，在其沟道方向两侧(图上为左右两侧)成为后面将要说明的LDD区。另外，位于虚拟栅电极的正下部的图上左右两侧的多晶硅层成为以高浓度注入了杂质的区域(n+层)，形成源区和漏区。
(9)采用刻蚀及例如O2和臭氧造成的灰化，使光致抗蚀剂在左右方向，然后在向下方向进行等长的灰化，使沟道方向两侧(严格地说还有其上表面)后退到中央部附近，其结果是，使虚拟栅电极在沟道方向的两端部稍稍露出。再有，此时虚拟栅电极的端部的露出量，当栅电极宽度约为2微米时，大致为0.2～0.5微米，为最佳化的灰化条件。
(10)通过使来自上方的流体起作用的刻蚀，去除掉在沟道方向两侧稍许从光致抗蚀剂露出的栅电极的两端部。从而形成了栅电极，进而以该栅电极41作为掩模，采用磷离子的离子掺杂法进行第2次杂质注入。
此时，注入浓度比先前的注入浓度为低。其结果是，在通过栅电极两侧的刻蚀被去除了的部分的正下方的区域的多晶硅层上，以低浓度注入杂质。其结果是，形成了微小宽度的低浓度掺杂区(n-层)245、246，即LDD区。
(11)去除掉光致抗蚀剂之后，制成供覆盖栅电极用的由SiOx等构成的层间绝缘膜7。接着，在层间绝缘膜和栅绝缘膜上，开设供源电极和漏电极形成用的接触孔，用溅射法蒸镀形成Al、Mo、Ta等的金属层，向两接触孔内充填金属，进而对金属层以规定形状构图，形成源电极5和漏电极6。接着，形成SiN等的保护膜88，制作薄膜晶体管。
(第2实施形态)
本实施形态是这样的实施形态：通过对虚拟栅电极上的抗蚀剂加热使之收缩，变形为其剖面大致成台形，利用该抗蚀剂将虚拟栅电极加工成供LDD形成用的掩模。
图4和图5依次示出本实施形态的薄膜晶体管的制造方法。以下，参照该两图说明其顺序的内容。首先，基于图4进行说明。
(1)与先前的实施形态一样，在玻璃基板1上，形成多晶化的、然后按规定形状形成小岛状的多晶硅层21，再形成栅绝缘膜3，接着形成成为栅电极的Al、Mo、Ta等的金属膜48，以便覆盖住已形成的该多晶硅层。
(2)例如，涂敷与后烘烤温度有关的其固化温度为上部低、下部高的两种正型光致抗蚀剂，下层是在高达150℃的后烘烤温度下固化的光致抗蚀剂83，上层是在低达120℃的后烘烤温度下固化的光致抗蚀剂84。
(3)采用供形成栅电极用的光掩模9进行曝光，同时进行上下两层的光致抗蚀剂层83、84的光刻。
(4)在上下两层光致抗蚀剂进行显影后，在使下层的光致抗蚀剂83固化的150℃下进行后烘烤。因此，由于具有下层的光致抗蚀剂在保持其形状的状态下固化，而上层的光致抗蚀剂84在120℃的较低温度下固化的特性，在比其高的150℃下加热使之收缩，产生在其侧面具有下扩式倾斜的倾角。因此，该上层的光致抗蚀剂844的剖面形成大体为上边短的台形。
(5)进行以上下光致抗蚀剂层作为掩模的金属膜48的刻蚀，形成虚拟栅电极4，以该栅电极作为掩模，采用磷离子的离子掺杂法进行第1次杂质注入。注入浓度也提高了。因此，在虚拟栅电极4的正下方的多晶硅层上，完全没有注入杂质。在这方面，在去除掉该区域4的部分，注入高浓度的杂质，该区域即成为源区25和漏区26。
接着，转移到图5。
(6)通过例如O2或臭氧造成的灰化13等的刻蚀，使栅电极4的上下的光致抗蚀剂层进行各向同性灰化，使抗蚀剂后退到中心方向附近，使虚拟栅电极在沟道方向两侧的端部表面露出。再有，此时虚拟栅电极端部的露出量在栅电极宽度为2微米时为0.2～0.5微米。
(7)通过刻蚀去除掉从上下两层的光致抗蚀剂露出的虚拟栅电极的端部。因而，在这一阶段，虚拟栅电极就成为本来的栅电极41。
(8)以该栅电极41作为掩模，与第1次注入一样，采用磷离子的离子掺杂法进行第2次杂质注入。
再有，此时的注入量采用比第1次注入低的浓度。因此，向用刻蚀法被去除掉的栅电极在沟道方向两侧的正下方区域的多晶硅层245、246以低浓度注入杂质。因此，多晶硅层4在栅电极正下方的沟道区的两侧，以虚拟栅电极被刻蚀去除掉的微小的宽度形成了低浓度的掺杂区(n-层)。因而，成为已形成有在栅电极4的正下方完全没有被注入杂质的沟道区24和该24的低浓度掺杂区(n-层)245、246、还有其两侧的源区25和漏区26的LDD结构。
(9)去除掉光致抗蚀剂以后，形成了覆盖住栅电极的层间绝缘膜(SiOx等)7。
接着，在层间绝缘膜和栅绝缘膜3上开有供源电极和漏电极形成用的接触孔，在基板表面上用溅射法蒸镀形成Al等的金属层。因此，Al等被充填到源电极和漏电极用的接触孔内。其后，按规定形状对金属层的上部构图，形成源电极5和漏电极6。然后，形成SiN等的保护膜88，完成薄膜晶体管。
(第3实施形态)
在本实施形态中，用作LDD结构形成时掺杂的掩模的栅电极的刻蚀用的光致抗蚀剂是一层，要在前烘烤方面下工夫。
在图6中示出了本实施形态的薄膜晶体管的制造方法。以下参照本图说明其制造顺序。
(1)与先前的实施形态一样，在玻璃基板1上采用激光退火以规定形状形成多晶化了的多晶硅层，还形成由栅绝缘膜3和Al、Mo、Ta等构成的金属层48，以便覆盖该多晶硅层。在其上还涂敷正型光致抗蚀剂8。接着，在比该光致抗蚀剂的前烘烤温度低的温度下进行前烘烤。即，该光致抗蚀剂的前烘烤温度为70～80℃，在比其低约10～25℃的温度下进行前烘烤。因此，该光致抗蚀剂形成对其后显影时的显影液的耐受性稍许降低的状态。
(2)采用供形成栅电极用的光掩模9进行曝光，进而用光刻法去除掉曝光部的光致抗蚀剂22。曝光后用规定的显影液(图中未示出)进行显影。
(3)此时，根据上述理由，光致抗蚀剂对显影液的耐受性降低了。因此，光致抗蚀剂的非曝光部的侧面也发生了显著的侵蚀，其结果是，残存的光致抗蚀剂810的侧面产生倾角，残存的光致抗蚀剂的剖面形状也大致形成顺锥面状的下扩式的台形。
(4)以光致抗蚀剂作为掩模，进行金属层48的刻蚀，形成虚拟栅电极4。接着，以该虚拟栅电极作为掩模，采用磷离子的离子掺杂法进行第1次杂质注入。再有，注入是以高浓度进行的。因此，在杂质完全没有注入到虚拟栅电极的正下方的多晶硅层的沟道区部分的反面，杂质以高浓度注入到该沟道方向两侧的源区部分和漏区部分。
(5)通过O2、O3造成的灰化等的刻蚀，使光致抗蚀剂820各向同性地后退到中央附近，使虚拟栅电极4在沟道方向两端部的上表面露出。再有，此时栅电极两端部的露出量与先前的实施形态相同。
(6)从光致抗蚀剂820露出的部分的栅电极的两端部用刻蚀法去除掉。进而，还严格地在该栅电极41的上部施加抗蚀剂，以之作为掩模进行第2次杂质注入。
此时，与第1次一样，杂质用离子掺杂法掺入，还有，杂质的注入在比上述第1次低的浓度下进行。
因此，与先前的实施形态一样，形成了LDD结构的多晶硅。
然后，用与先前的实施形态同样的顺序完成薄膜晶体管。
(第4实施形态)
本实施形态有唯一的一层光致抗蚀剂，这一点也与先前的第3实施形态类似，但在曝光的内容和使用负型光致抗蚀剂的方面却有很大的差异。
在图7中示出了本实施形态的薄膜晶体管的制造方法。以下，参照本图说明其内容。
(1)与第1、第2和第3实施形态一样，在玻璃基板1上通过激光退火而多晶化，而且以规定形状形成小岛状的多晶硅层21，还形成栅绝缘膜3和Al、Mo、Ta等的金属层48，以覆盖住该多晶硅层。然后，与先前的第3实施形态不同，以比通常的膜厚(1～2微米)厚的厚度(例如3～6微米)涂敷负型光致抗蚀剂80，进而对该涂敷了的光致抗蚀剂进行规定的前烘烤。
(2)为了形成栅电极，采用选定图形的光掩模90进行曝光，对负型光致抗蚀剂进行光刻。此时，扩大了玻璃基板上负型光致抗蚀剂的表面与光掩模的间距HL，使光致抗蚀剂上的焦点发生偏移，曝光用的照射光得以扩展。其结果是，该光致抗蚀剂在不是平行光的比光掩模的开口图形宽的状态下进行曝光。此时，由于孔的尺寸小，产生了光的衍射作用造成的扩展。
(3)使光致抗蚀剂显影，对应于栅电极形成图形化。可是，由于是在比光掩模开口图形宽的状态下曝光，在残存的光致抗蚀剂810的侧面产生了下扩式的倾角，其剖面形状大致呈锥面状。
(4)以光致抗蚀剂810作为掩模，对金属层48进行刻蚀，形成虚拟栅电极4。
(5)以该虚拟栅电极4作为掩模，采用磷的离子掺杂法进行第1次杂质注入。此时，系以高浓度注入。因此，在虚拟栅电极4的正下方的多晶硅层内，完全没有注入杂质，而在其沟道方向两侧，则以高浓度注入杂质。
(6)利用由例如O2或臭氧造成的灰化等的刻蚀法对光致抗蚀剂820进行各向同性灰化，使之后退，露出虚拟栅电极4两端部的表面。
以下，与先前的实施形态同样，完成薄膜晶体管。
(第5实施形态)
本实施形态也与先前的两种实施形态相同，涂敷一层抗蚀剂，其特征是所谓熔融型。
图8示出了本实施形态的薄膜晶体管的制造方法。以下参照本图说明其内容。
(1)与先前的各实施形态一样，在玻璃基板1上多晶化并且形成小岛的多晶硅层2上，形成覆盖住它的栅绝缘膜3、Al、Mo、Ta等的金属层48。再在其上涂敷一层具有感光特性、并且在120～200℃下加热熔融(由于是高分子，更严格地说，是介于软化中间的熔融)的熔融型光致抗蚀剂85，因而其图形形状在表面张力的作用下显著地发生变形。再有，此时，作为熔融型抗蚀剂，在本实施形态中，主要使用在形成CCD元件的微透镜中使用的熔流型的抗蚀剂。该抗蚀剂借助于在规定温度下的加热，材料本身很容易熔融，如后面的图中所示，熔融后剖面的角部具有圆弧形，不与栅电极相接的自由表面则呈半球形。
其后，采用供栅电极形成用的光掩模9进行曝光。
(2)对熔融型抗蚀剂进行光刻。
(3)在120～200℃下对熔融型抗蚀剂进行热处理。该熔融型抗蚀剂基于上述理由，借助于该热处理时的温度在金属层48上变形为半球。接着，为了保持该熔融变形了的形状，在200～250℃的温度下进行后烘烤。
(4)以熔融型抗蚀剂作为掩模，对金属层48进行刻蚀，形成虚拟栅电极4。
(5)以该虚拟栅电极4作为掩模，与先前各实施形态一样，进行第1次杂质注入。
(6)与先前的各实施形态相同，利用由例如O2、臭氧造成的灰化等的刻蚀法，在半球形的中心方向上对光致抗蚀剂进行各向同性灰化，使之后退，露出栅电极4在沟道方向两端部的表面。
以下，与先前的各实施形态相同，完成薄膜晶体管。再有，作为本实施形态的变例，在虚拟栅电极形成前通过只在抗蚀剂被孤立化了的阶段加热熔融，可使之半球化。
(第6实施形态)
本实施形态是利用单一抗蚀剂层的热收缩的实施形态。
图9中示出了本实施形态的薄膜晶体管的制造方法的重要部分。以下，参照本图说明本实施形态的制造方法。
(1)在虚拟栅电极4上孤立化了的抗蚀剂81的某种状态下，基板整体暴露在由抗蚀剂决定的规定高温下。
(2)抗蚀剂的上部840在热的作用下收缩，但下部830由于受虚拟栅电极的约束而不收缩，抗蚀剂在沟道方向的剖面形成为下扩式的台形。
(3)抗蚀剂在沟道方向的两端通过灰化去除掉。再有，此时，因上部密度高，通过灰化去除的长度(或厚度)小，而因下部密度低，还存在张力，能较快速地去除掉。因此，在栅电极两端被刻蚀去除时也是很顺利的。
再有，作为本实施形态的变形，在栅电极形成用金属膜的图形化前，即对应于应形成抗蚀剂的虚拟栅电极而被图形化或被孤立化了的阶段，通过使之热收缩，也可使沟道方向的剖面成为台形。
(第7实施形态)
本实施形态涉及为形成虚拟栅电极而图形化了的抗蚀剂在沟道方向两侧形成倾斜。
在图10中示出了本实施形态的薄膜晶体管的制造方法的重要部分。以下，参照本图说明本实施形态的制造方法。
(1)将抗蚀剂81的漏侧上部暴露在O2或O3中，将其漏侧上部端面作成圆弧状。再有，由于下部有气体滞留，形成为相邻抗蚀剂的影子，故不能那样去除掉。
(2)接着，使源侧上部暴露于O2或O3中，将其源侧上部端面作成圆弧状。
(3)因此，抗蚀剂在沟道方向两端的顶部被削去，形成为大致下扩的台形。
再有，在本实施形态中，图形化了的抗蚀剂可假定比虚拟栅电极稍大。
(第8实施形态)
本实施形态涉及没有低浓度掺杂区的偏移型薄膜晶体管。
在图11中示出了本实施形态的薄膜晶体管的制造方法。以下，参照本图说明其内容。
(1)～(3)与先前的第2实施形态一样，为此，图示予以省略。在玻璃基板上形成多晶化了的规定形状的多晶硅层，还在形成栅绝缘膜后形成Al、Mo、Ta等的金属层，以覆盖住多晶硅层。
其后，涂敷后烘烤的固化温度不同的两种正型光致抗蚀剂。此时，在较高温度下固化的光致抗蚀剂在下层形成，而在较低温度下固化的光致抗蚀剂则在上层形成。进而，使用供形成栅电极用的光掩模进行曝光，对光致抗蚀剂进行光刻。
(4)在对上下两层的光致抗蚀剂进行显影后，在下层的光致抗蚀剂固化的150℃下进行后烘烤。因此，与图4的(4)相同，该光致抗蚀剂834在保持其形状的状态下固化，而上层的光致抗蚀剂844则因加热收缩在侧面生成锥面，其剖面形状大致呈台形。
(5)以上下两层的光致抗蚀剂作为掩模，对金属层48进行刻蚀，在形成虚拟栅电极4后，以该形成了的虚拟栅电极4作为掩模，以高浓度注入杂质。
(6)利用由例如O2和臭氧造成的灰化等的刻蚀法，对上下的光致抗蚀剂进行各向同性灰化，使之后退，露出虚拟栅电极4在沟道方向两端部的表面。
(7)采用刻蚀法去除掉从上下的光致抗蚀剂露出的虚拟栅电极4在沟道方向的两端部。由此，形成了被去除掉的栅电极4的两侧的多晶硅层240稍许露出了沟道区的结构，相对于栅电极形成沟道区偏移了的结构。
再有，由于是偏移型，故没有如图5的(8)中所示的第2次杂质注入工艺。
(8)在将上下的光致抗蚀剂去除后，形成层间绝缘膜(SiOx等)7，以便覆盖住栅电极4。以下，按照与先前的实施形态同样的顺序完成偏移型TFT。
再有，本实施形态是示出了以先前的第2实施形态为本的偏移结构的薄膜晶体管的制造方法的一种实施形态，但在另外的第1、第3、第4以及第5实施形态中，由于也不进行第2次杂质注入，当然也是同样适用的。
(第9实施形态)
本实施形态涉及底栅型晶体管。
在图12中示出了本实施形态的底栅型晶体管的制造方法。以下，沿着本图说明该制造方法。
(1)在基板上依次形成由Ta、Mo、W或它们的合金构成的栅电极4、栅绝缘膜3、以及图形化了的多晶硅层，进而在其上部形成由Ti或Al构成的、供杂质注入时形成掩模用的金属层95以及光致抗蚀剂层8。在此基础上，从基板背面一侧照射紫外线，以栅电极作为掩模对光致抗蚀剂层进行曝光。
(2)对应于栅电极形成图形化了的抗蚀剂81。
(3)以该抗蚀剂作为掩模用干法刻蚀等刻蚀金属层，形成杂质注入时用的金属掩模96。
(4)从基板的表(上)侧以高浓度注入杂质。
(5)对抗蚀剂上部加热使之收缩，在沟道方向侧面形成倾斜。
(6)通过灰化使抗蚀剂在沟道方向侧面稍许后退。
(7)形成LDD区形成用金属掩模97。
(8)以低浓度注入杂质。
以下，形成保护绝缘膜、栅电极、漏电极、以及其它保护绝缘膜等。
接着，在图13中示出了本实施形态的变例。
在图12中，如图13(a)所示，在栅电极沟道方向两端正上部形成LDD区245、246。
在图13(b)中，示出了在栅电极4的周围通过热氧化预先形成绝缘性氧化膜411的情况，栅电极4在沟道方向两端外侧正上方形成LDD区245、246。
另外，在图12(1)中使焦点偏移进行曝光，如果使图形化了的抗蚀剂在栅电极的沟道方向两侧稍许伸出而形成，则如图13(c)所示，形成了LDD区245、246。
同样，在图12(3)中，如果使掩模用金属氧化，如图13(3-1)所示那样使氧化部961在栅电极的沟道方向两侧稍许伸出，则如图13(c)所示，形成LDD区245、246。
再有，在形成图形化了的多晶硅上的保护绝缘膜7以后，也可形成掩模用金属层、抗蚀剂层。图13(1-1)和(3-1)就是这种情况。
(第10实施形态)
本实施形态属于第2发明组，在制造LDD型薄膜晶体管时，以栅电极用作杂质注入时的掩模这一方面与先前的第1发明组的各实施形态是共同的，但其特征在于在栅电极的加工中利用了氧化。
在图14中示出了本实施形态的薄膜晶体管的制造方法、以及伴随工序的进展LDD型薄膜晶体管的剖面结构的变化。以下，参照本图说明其顺序。
(1)在玻璃基板上，为了防止污染物从其内部扩散到半导体硅中，要覆盖SiO2作为缓冲层11。如此形成的基板1(康宁公司制#1737玻璃)的上表面，采用例如用硅烷(SiH4)作为原料气体的减压CVD法形成膜厚30～150nm的无定形(非晶)硅。进而，采用光刻和刻蚀法只在形成作为元件的晶体管的区域留下无定形硅。而且，利用XeCl准分子激光退火使之结晶化，形成多晶硅层。接着，还用TEOS[原硅酸四乙酯：(C2H5O)4Si]作为原料气体的等离子体CVD法以100nm厚度在整个面上淀积成为栅绝缘膜3的SiO2。其后，应用MoW合金(W浓度：15原子％)以400nm的厚度形成虚拟栅电极4。再有，在此处，取W浓度为15％，但这可根据工艺和电阻值等设计要素取其它适当的百分比。(从而，至此，除了对上下两层和熔融型等的光致抗蚀剂的各种处理外，基本上与先前的各种实施形态相同。)
(2)以该虚拟栅电极4作为掩模，生成氢稀释磷化氢(PH3)等离子体，不进行质量分离，在加速电压为70kV、总剂量为2×1013cm2的低浓度下，进行离子掺杂。因此，除栅掩模4的正下方外，以低浓度注入杂质，进而在该沟道方向两侧形成组成低浓度掺杂区(轻掺杂漏区)的部分的基底。
(3)例如，在450℃的氧中，使氧化膜在MoW合金的表面上生长。此时，依靠时间、温度、气氛(氧浓度)或它们的组合，即使该氧化层的厚度很微小，也能自由而正确地控制该氧化层的厚度。而且，在本实施形态中，生长了0.4微米的氧化层411。另外，留下的MoW合金4的膜为200nm。
(4)以金属氧化层411和留下的MoW合金4作为掩模，对多晶硅不进行质量分离，在加速电压为70kV、总剂量为1×1015cm2的高浓度下，生成氢稀释磷化氢(PH3)的等离子体，进行掺杂。因此，在掩模的沟道方向两侧的多晶硅层上形成源区25和漏区26。再有，注入了的离子是激活的离子，同时，仅凭借注入了的氢产生的自激活也可，而利用在400℃以上的退火或准分子激光照射或RTA(快速热退火)进行局部的加热则更为可靠。
再有，由于氧化膜也在沟道方向内侧形成，故比虚拟栅电极两端部和栅电极两端部的中间部分更靠近内侧形成了偏移区。
(5)与先前的各实施形态相同，还用TEOS[原硅酸四乙酯：(C2H5O)4Si]作为原料气体的等离子体CVD法在整个面上淀积SiO2作为层间绝缘膜7，接着形成接触孔，用溅射法淀积例如铝(Al)作为源电极和漏电极，其后用光刻和刻蚀法进行图形化。另外，可根据需要形成保护绝缘膜70。由此，完成了多晶硅TFT。
再有，在本实施形态中，由于实际上热氧化膜也在内侧生长，故存在在LDD区以外也没有(LDD区的内侧也没有)杂质的注入的所谓偏移区，而该偏移区由于未被注入杂质，故在更广的意义上可视作杂质量很少。因此，在本实施形态中，该偏移区也可作为LDD区的一部分来处理。
在图15中，完成了的TFT的漏电流与栅电压的依赖关系在各种LDD的长度上示出。从本图中可知，LDD的长度为0.1微米(实线)、0.2微米(点划线)、0.3微米(长虚线)、以及0.4微米(虚线)中的任意一种，关断电流均随氧化膜的厚度而下降，表现出良好的TFT特性。
(第11实施形态)
本实施形态也与先前的实施形态相似，均去除掉暂且形成的金属氧化膜。
在图16中示出了本实施形态的薄膜晶体管的制造方法的重要部分。以下，参照本图追踪其顺序加以说明。
从(1)到(4)的处理内容与图14所示的先前的第10实施形态相同。因此，在后面的处理中除了作为参考的(4)外，特意不作图示。
(4-2)在前面的(4)以后，用氢氟酸去除掉栅电极4周围部分的MoW的氧化物。
(6)其后的处理也与先前的第7实施形态相同。
在图17中，与先前的实施形态相同，已完成的TFT的漏电流与栅电压的依赖关系在各LDD长度0.1微米、0.2微米、0.3微米、以及0.4微米上示出。可知关断电流均随氧化膜的厚度而下降，表现出良好的TFT特性。
再有，作为本实施形态的变例，也可首先使栅电极氧化，以高浓度注入杂质，接着去除掉氧化物，其后以低浓度注入杂质。
(第12实施形态)
本实施形态使氧化了的栅金属还原，这一点与先前的两钟实施形态不同。
在图18中示出了本实施形态的薄膜晶体管的制造方法。以下，参照本图说明其内容。
(1)至(4)与先前的两种实施形态作同样的处理。为此，只示出了图14(4)的状态。
(4-3)在前面的(4)的处理后，借助于H2气氛使氧化了的金属还原。其结果是，在先前的两种实施形态中形成了所谓偏移区，但在本实施形态中，通过对MoW氧化物的还原，形成无偏移的狭义上的LDD区。
(4)与先前的两种实施形态作同样的处理，形成TFT。
在图19中，已完成的本实施形态的TFT的漏电流与栅电压的依赖关系在各LDD长度0.1微米、0.2微米、0.3微米、以及0.4微米上示出。可知关断电流均随氧化膜的厚度而下降，表现出良好的TFT特性。另外，在先前的两种实施形态中形成了所谓偏移区，但在本实施形态中，通过对MoW氧化物的还原，由于无偏移，故与先前的两种实施形态相比，导通电流的下降也少。
(第13实施形态)
本实施形态涉及偏移型薄膜晶体管。
在图20中示出了本实施形态的薄膜晶体管的制造方法。以下，参照本图说明其内容。
(1)形成虚拟栅电极4。
(2)在虚拟栅电极的外围部形成氧化膜411。
(3)在栅电极上在氧化膜以规定量被形成的状态下以高浓度注入杂质。
(4-2)接着，去除掉氧化膜。
以下，与其它实施形态相同。
(第14实施形态)
本实施形态涉及从斜上方的杂质注入。
在图21中示出了本实施形态的薄膜晶体管的制造方法。以下，参照本图说明其内容。
(1)形成虚拟栅电极4。
(2)在虚拟栅电极的外围部形成氧化膜411。
(4-3)在栅电极上在氧化膜以规定量被形成的状态下以较高的电压并且以规定的浓度从沟道方向的斜上方注入杂质。
此时，由于杂质的能量高，在注入停止前，与栅绝缘膜和栅电极侧面的氧化金属部的下部端部的原子、分子发生多次碰撞，由此发生散射，侵入氧化了的金属部正下方的多晶硅层。由于从斜上方打入，当然也有这种效果。其结果是，形成LDD区。其形态在(4-3)的下部示出。
(4-4)接着，以高浓度注入杂质。
以下，与其它实施形态相同。另外，可根据需要，去除掉氧化膜。
(第15实施形态)
本实施形态也与先前的实施形态相同，利用了散射。但只从上方注入杂质。
在图22中示出了本实施形态的薄膜晶体管的制造方法。以下，参照本图说明其内容。
(1)形成虚拟栅电极4。
(2)在虚拟栅电极的外围部形成氧化膜411。
(4-5)在栅电极上在氧化膜以规定量被形成的状态下以较高的电压并且以规定的浓度注入杂质。
此时，由于杂质的能量高，在注入停止前，与栅绝缘膜的原子、分子发生多次碰撞，由此发生散射，侵入氧化了的金属部正下方的多晶硅层。其结果是，形成LDD区。其形态在(4-5)的下部示出。
(4-4)接着，根据需要以高浓度注入杂质。
以下，与其它实施形态相同。另外，也可根据需要，去除掉氧化膜。
(第16实施形态)
本实施形态是示出了在第2发明组的各实施形态中制造的各种薄膜晶体管的实施形态。
在图23中示出了各实施形态的栅电极下部、各种LDD区、偏移区、以及它们与栅电极的位置关系。
在本图中，粗线表示杂质浓度。4是源侧的栅电极端的位置。24是杂质浓度为0的区域。25是源侧的高浓度区。245是源侧的低浓度区。245’是源侧因热扩散或散射而形成的低浓度区。240是源侧的偏移区。
因此，改变薄膜晶体管的特性即可适当地应用于各种产品。
(最终产品的第1实施形态)
本实施形态是在EL显示器中使用以上各实施形态的薄膜晶体管的情况。
图24中示出了EL显示器的代表性的结构。在本图中，111是玻璃基板。112是薄膜晶体管。113是绝缘层。114是布线电极。115是阴极。117是有机EL层。118是阳极。120是支柱。121是滤色片。122是荧光变换层。123是透明板。但是，由于该原理等是熟知的技术，其说明就从略了。
(最终产品的第2实施形态)
本实施形态是在液晶显示器中使用以上各实施形态的薄膜晶体管的情况。
图25中示出了液晶显示器的代表性的结构。在本图中，211是玻璃基板。212是薄膜晶体管。217是液晶层。223是透明板。其它有滤色片221、黑矩阵223，还有图中未特意示出的取向膜和各种信号线等。但是，由于该原理等是熟知的技术，其说明就从略了。
以上，根据本发明的若干实施形态对本发明进行了说明，但当然本发明并不限定于以上这些实施形态。即，例如像如下那样做也是可以的。
1)在各实施形态中，应用等离子体CVD法作为半导体的形成方法，但还可以用等离子体CVD以外的减压CVD法或溅射法等形成半导体层。
2)同样，使用多晶硅层作为半导体材料，而这也可以是非晶硅或单晶硅，但还可以使用其它半导体材料，例如锗(Ge)或硅·锗合金(SiGe)或硅·锗·碳等。
3)同样，为了得到多晶硅，在淀积非晶硅后，应用XeCl准分子激光使之多晶化，但也可应用其它的ArF、KrF等的的准分子激光或Ar激光等，进而通过在600℃左右退火，使之进行固相生长。再有，在进行固相生长时，作为基板当然要使用能耐受固相生长温度的基板。
4)同样，在结晶化以后，通过暴露于氢等离子体中进行氢退火，补偿多晶硅层的晶粒间界和晶粒内的陷阱能级，以添加完成结晶性的工序。
5)同样，使用用了TEOS的等离子体CVD法制成的SiO2作为层间绝缘膜，但也可应用其它方法，例如用AP-CVD(气氛压力CVD)法形成SiO2，或用LTO(低温氧化物)、ECR-CVD形成SiO2等。另外，作为材料，可用氮化硅或氧化钽，氧化铝等，或形成这些薄膜的层叠结构。
6)同样，使用Al作为源电极和漏电极的材料，但也可以是铝(Al)、钽(Ta)、钼(Mo)、铬(Cr)、以及钛(Ti)等金属或它们的合金，还可以是为改善导电性而包含大量杂质的多晶硅、或多晶硅与Ge的合金、或ITO等的透明导电层等。
7)同样，作为杂质，可以不用磷，而是通过有选择地采用成为受主的硼和砷等、采用作为施主的磷以外的铝等有选择地制成P沟道和N沟道晶体管，在基板上制作CMOS电路。产业上利用的可能性
通过以上的说明可知，如采用本发明，利用栅电极以注入杂质，但对该栅电极进行化学处理后改变了其沟道方向的长度，由于在该变化的前后掺入杂质，掩模的对位成为不必要。因此，对栅电极以自对准方式或者说必然与之邻接的方式形成LDD区。
由于对在以刻蚀法作为该种化学处理形成栅电极时光致抗蚀剂的形状和形成方面下了工夫，即使晶体管的尺寸微细到2～4微米，也能以极其微小的尺寸而且高精度地形成低浓度掺杂区。
另外，可采用化学处理法在栅电极的MoW合金上形成氧化膜，精细地控制作为掩模的尺寸。因此，仍然能以极其微小的尺寸而且高精度地形成低浓度掺杂区。
另外，在本发明中，为了形成微小的低浓度掺杂区，无需特别的工序，可用现有的设备容易而且简便地实施。

Claims (52)

1.一种LDD结构的薄膜晶体管的制造方法，其特征在于，包括：
使用抗蚀剂由栅电极形成用金属膜形成虚拟栅电极的虚拟栅电极形成步骤；
在形成虚拟栅电极所使用的抗蚀剂位于上部的状态下，以虚拟栅电极为掩模，向半导体层以高浓度注入杂质的第1次杂质注入步骤；
利用刻蚀使抗蚀剂在沟道方向的两端面后退到中心附近，使虚拟栅电极在沟道方向两端部的表面露出的孤立抗蚀剂刻蚀步骤；
以残存的抗蚀剂为掩模用刻蚀法去除掉露出的虚拟栅电极两端部的虚拟栅电极两端去除步骤；以及
以去除掉虚拟栅电极的两端而形成的栅电极为掩模向半导体层以低浓度注入杂质的第2次杂质注入步骤。
2.一种LDD结构的薄膜晶体管的制造方法，其特征在于，包括：
为了对栅电极形成用金属膜进行构图，对于在与栅电极对应的位置所形成的抗蚀剂在栅电极部的沟道方向侧面加工成具有下扩式锥面的形状的抗蚀剂端侧面加工步骤；
以加工成锥面形状的抗蚀剂为掩模刻蚀栅电极形成用金属膜以形成虚拟栅电极的虚拟栅电极形成步骤；
在端面为锥面形状的抗蚀剂下部形成了虚拟栅电极的状态下，以虚拟栅电极为掩模，向半导体层以高浓度注入杂质的第1次杂质注入步骤；
利用在端面为锥面形状的抗蚀剂下部进行刻蚀使虚拟栅电极后退到中心附近，使栅电极在沟道方向两端部的表面露出的孤立抗蚀剂刻蚀步骤；
以残存的抗蚀剂为掩模去除掉露出的栅电极两端部的虚拟栅电极两端去除步骤；以及
以去除掉两端而形成的栅电极为掩模向半导体层以低浓度注入杂质的第2次杂质注入步骤。
3.如权利要求2中所述的LDD结构的薄膜晶体管的制造方法，其特征在于：
上述抗蚀剂端侧面加工步骤是使在栅电极形成用金属膜上图形化了的抗蚀剂的形状通过加热熔融而成为半球形的抗蚀剂球化步骤。
4.如权利要求2中所述的LDD结构的薄膜晶体管的制造方法，其特征在于：
上述抗蚀剂端侧面加工步骤是使在栅电极形成用的金属膜上图形化而形成了的抗蚀剂暴露在比从抗蚀剂材料不至变形这一点而确定的后烘烤温度要高的规定温度下使其上部收缩的热收缩步骤。
5.如权利要求2中所述的LDD结构的薄膜晶体管的制造方法，其特征在于：
上述抗蚀剂端侧面加工步骤有使在栅电极形成用金属膜上涂敷了的抗蚀剂的前烘烤在比从该材料确定的前烘烤条件温度低的温度下进行的低温前烘烤小步骤。
6.如权利要求5中所述的LDD结构的薄膜晶体管的制造方法，其特征在于：
上述抗蚀剂端侧面加工步骤除了上述低温前烘烤小步骤外，还有用光刻法对栅电极形成用金属膜进行构图时曝光焦点对抗蚀剂发生偏移而曝光的焦点偏移曝光小步骤。
7.如权利要求6中所述的LDD结构的薄膜晶体管的制造方法，其特征在于：
上述抗蚀剂端侧面加工步骤除了上述低温前烘烤小步骤和焦点偏移曝光小步骤外，还有用光刻法对栅电极形成用金属膜进行构图时以选定图形的光掩模作为用于该构图的光掩模、使用负型光致抗蚀剂作为光致抗蚀剂的选定图形光掩模使用的曝光小步骤。
8.如权利要求2中所述的LDD结构的薄膜晶体管的制造方法，其特征在于：
上述抗蚀剂端侧面加工步骤是利用面积比例型的化学反应的抗蚀剂端顶面去除步骤。
9.如权利要求1中所述的LDD结构的薄膜晶体管的制造方法，其特征在于：
上述虚拟栅电极形成步骤包括：
在栅电极用金属膜上涂敷后烘烤温度高的第1抗蚀剂的第1次抗蚀剂涂敷小步骤；
在第1抗蚀剂上层叠涂敷比第1抗蚀剂的后烘烤温度低的第2抗蚀剂的第2次抗蚀剂涂敷小步骤；
使用对上述第1抗蚀剂和上述第2抗蚀剂一起形成电极用的掩模进行曝光、其后又进行显影的曝光显影小步骤；
在从上述第1抗蚀剂不至变形这一点而确定的后烘烤温度下进行后烘烤的高温烘烤小步骤；以及
以上述第1和第2抗蚀剂为掩模对栅电极形成用的金属膜进行构图以形成虚拟栅电极的虚拟栅电极构图小步骤。
10.如权利要求1中所述的LDD结构的薄膜晶体管的制造方法，其特征在于：
上述虚拟栅电极形成步骤有使在栅电极形成用金属膜上涂敷了的抗蚀剂的前烘烤在比从该材料确定的前烘烤条件温度低的温度下进行的低温前烘烤小步骤。
11.如权利要求10中所述的LDD结构的薄膜晶体管的制造方法，其特征在于：
上述虚拟栅电极形成步骤除了上述低温前烘烤小步骤外，还有用光刻法对栅电极形成用金属膜进行构图时曝光焦点对抗蚀剂发生偏移而曝光的焦点偏移曝光小步骤。
12.如权利要求11中所述的LDD结构的薄膜晶体管的制造方法，其特征在于：
上述虚拟栅电极形成步骤除了上述低温前烘烤小步骤和焦点偏移曝光小步骤外，还有用光刻法对栅电极形成用金属膜进行构图时以选定图形的光掩模作为用于该构图的光掩模、使用负型光致抗蚀剂作为光致抗蚀剂的选定图形光掩模使用的曝光小步骤。
13.如权利要求1中所述的LDD结构的薄膜晶体管的制造方法，其特征在于：
有在上述孤立抗蚀剂刻蚀步骤之前，使在虚拟栅电极上形成了的抗蚀剂暴露于其熔点或软化点以上的常温下，使其表面熔融变形成半球形的孤立抗蚀剂半球化步骤。
14.如权利要求13中所述的LDD结构的薄膜晶体管的制造方法，其特征在于：
有在上述孤立抗蚀剂半球化步骤之前，具有选定熔流型抗蚀剂作为抗蚀剂的熔流型抗蚀剂选定步骤。
15.如权利要求1中所述的LDD结构的薄膜晶体管的制造方法，其特征在于：
有在上述孤立抗蚀剂刻蚀步骤之前，在栅电极上形成了的抗蚀剂上施加比从该抗蚀剂材料不至变形这一点而确定的后烘烤温度要高的规定温度，使其上部表面收缩，在抗蚀剂的端面上给予下扩式倾斜的抗蚀剂热收缩步骤。
16.如权利要求1至15的任一项中所述的LDD结构的薄膜晶体管的制造方法，其特征在于：
上述孤立抗蚀剂刻蚀步骤是通过使抗蚀剂在包含O2、臭氧的至少一种的气体中灰化以去除掉栅电极在沟道方向两侧端部的抗蚀剂的两端灰化步骤。
17.一种偏移型薄膜晶体管的制造方法，其特征在于，包括：
使用抗蚀剂由栅电极形成用金属膜形成虚拟栅电极的虚拟栅电极形成步骤；
在形成虚拟栅电极所使用的抗蚀剂位于上部的状态下，以虚拟栅电极为掩模，向半导体层以高浓度注入杂质的杂质注入步骤；
在上述虚拟栅电极形成步骤前或上述杂质注入步骤前或后，在上述虚拟栅电极的形成中使用的或使用了的抗蚀剂在沟道方向两端面形成下扩式形状的抗蚀剂端面倾斜化步骤；
利用刻蚀使抗蚀剂在沟道方向的端面后退到中心附近，使虚拟栅电极在沟道方向两端部的表面露出的抗蚀剂刻蚀步骤；以及
以残存的抗蚀剂为掩模用刻蚀法去除掉露出的虚拟栅电极两端部的栅电极形成步骤。
18.一种LDD结构的薄膜晶体管的制造方法，其特征在于，包括：
在基板上依次形成栅电极、栅绝缘膜和半导体层的底栅型晶体管形成用基本步骤；
在半导体层上形成杂质注入掩模用金属膜的金属膜形成步骤；
在金属膜上形成抗蚀剂膜的抗蚀剂膜形成步骤；
以上述栅电极作为曝光掩模从基板背面一侧对上述形成了的抗蚀剂膜进行曝光并使之图形化的抗蚀剂膜图形化步骤；
以图形化了的抗蚀剂膜作为掩模对上述杂质注入掩模用金属膜进行图形化的第1次杂质注入掩模形成步骤；
以已形成的第1次杂质注入掩模作为掩模，从基板表面一侧以高浓度注入杂质的第1次杂质注入步骤；
对图形化了的第1次杂质注入掩模上的图形化了的抗蚀剂在沟道方向两端的侧面进行具有向中央部附近倾斜的处理的孤立抗蚀剂端面倾斜化步骤；
使对沟道方向两端的侧面进行具有向中央部附近倾斜的处理的抗蚀剂在沟道方向两端面后退到中心附近，使其下方的第1次杂质注入掩模的两端部的表面露出的孤立抗蚀剂刻蚀步骤；
以残存的抗蚀剂为掩模用刻蚀法去除掉露出的第1次杂质注入掩模的两端露出部的第2次杂质注入掩模形成步骤；以及
以已形成的第2次杂质注入掩模作为掩模，从基板表面一侧以低浓度注入杂质的第2次杂质注入步骤。
19.一种LDD结构的薄膜晶体管的制造方法，其特征在于，包括：
在基板上依次形成栅电极、栅绝缘膜、半导体层和保护绝缘膜的底栅型晶体管形成用基本步骤；
在半导体层上形成杂质注入掩模用金属膜的金属掩模形成步骤；
在金属掩模上形成抗蚀剂膜的抗蚀剂膜形成步骤；
以栅电极作为曝光掩模从基板背面一侧对上述形成了的抗蚀剂膜进行曝光并使之图形化的抗蚀剂膜图形化步骤；
以图形化了的抗蚀剂膜作为掩模对上述杂质注入掩模用金属膜进行图形化的第1次杂质注入掩模形成步骤；
以已形成的第1次杂质注入掩模作为掩模，从基板表面一侧以高浓度注入杂质的第1次杂质注入步骤；
对图形化了的第1次杂质注入掩模上的图形化了的抗蚀剂在沟道方向两端的侧面进行具有向中央部附近倾斜的处理的孤立抗蚀剂端面倾斜化步骤；
使对沟道方向两端的侧面进行具有向中央部附近倾斜的处理的抗蚀剂在沟道方向的两端面后退到中心附近，使其下方的第1次杂质注入掩模的两端部的表面露出的孤立抗蚀剂刻蚀步骤；
以残存的抗蚀剂为掩模用刻蚀法去除掉露出的第1次杂质注入掩模的两端露出部的第2次杂质注入掩模形成步骤；以及
以已形成的第2次杂质注入掩模作为掩模，从基板表面一侧以低浓度注入杂质的第2次杂质注入步骤。
20.一种电致发光显示装置的制造方法，该电致发光显示装置包括：具有将薄膜晶体管配置成矩阵状的薄膜晶体管阵列的第1基板、配置了与之相向的电极的第2基板、以及夹持于两基板之间的电致发光材料，该电致发光显示装置的制造方法的特征在于，具有：
在上述第1基板上选定权利要求1至15、17、18或19的任一项中所述的发明中的薄膜晶体管，并配置形成为矩阵状的薄膜晶体管选定步骤。
21.一种液晶显示装置，该液晶显示装置的制造方法包括：具有将薄膜晶体管配置成矩阵状的薄膜晶体管阵列的第1基板、配置了与之相向的电极的第2基板、以及夹持于两基板之间的液晶材料，该液晶显示装置的特征在于，具有：
在上述第1基板上选定权利要求1至19的任一项中所述的发明中的薄膜晶体管，并配置形成为矩阵状的薄膜晶体管选定步骤。
22.如权利要求1至15、17、18或19的任一项中所述的薄膜晶体管的制造方法，其特征在于：
上述第2次杂质注入步骤是在沟道区与源区之间和沟道区与漏区之间注入杂质，使得在杂质浓度低的区域的电阻为20kΩ/□～100kΩ/□的特定范围电阻形成目的的第1次杂质注入步骤。
23.如权利要求1至15、17、18或19的任一项中所述的LDD结构的薄膜晶体管或偏移型薄型晶体管的制造方法，其特征在于，具有：
选定多晶硅作为上述LDD结构的薄膜晶体管或偏移型薄型晶体管的半导体材料的半导体材料选定步骤。
24.一种顶栅型且为LDD结构的薄膜晶体管，其特征在于，具有：
厚度为100nm以上250nm的栅电极；以及
覆盖上述栅电极在沟道方向的两端部的分别具有0.075～0.5微米的长度及杂质注入时的掩蔽能力的厚度的该栅电极材料的氧化膜等的绝缘性反应膜。
25.一种顶栅型且为LDD结构的薄膜晶体管，其特征在于，具有：
厚度为100nm以上250nm的栅电极；以及
覆盖上述栅电极在沟道方向的两端部的分别具有0.075～0.5微米的长度及杂质注入时的掩蔽能力的厚度的该栅电极材料的氧化膜等的绝缘性反应膜。
上述绝缘性反应膜正下方的半导体层具有：
栅电极一侧的偏移区；
反栅电极一侧的低浓度杂质注入区。
26.一种顶栅型且为LDD结构的薄膜晶体管，其特征在于，具有：
厚度为100nm以上250nm的栅电极；以及
覆盖上述栅电极在沟道方向的两端部的分别具有0.075～0.5微米的长度及杂质注入时的掩蔽能力的厚度的该栅电极材料的氧化膜等的绝缘性反应膜。
上述绝缘性反应膜正下方的半导体层具有：
栅电极一侧因热扩散或散射造成的低浓度杂质侵入区；
反栅电极一侧的低浓度杂质注入区。
27.如权利要求24至26的任一项中所述的LDD结构的薄膜晶体管，其特征在于：
上述栅电极的绝缘性反应膜是热氧化膜。
28.一种顶栅型且为LDD结构的薄膜晶体管，其特征在于：
具有厚度为100nm以上250nm的栅电极，
半导体层在栅电极的下部沟道方向的两端部具有总计为0.075～0.5微米的长度的栅电极一侧的偏移区和在反栅电极一侧的低浓度杂质注入区。
29.一种顶栅型且为LDD结构的薄膜晶体管，其特征在于：
具有厚度为100nm以上250nm的栅电极，
半导体层在栅电极的下部沟道方向的两端部具有总计为0.075～0.5微米的长度的栅电极一侧因热扩散或散射造成的低浓度杂质侵入区和在反栅电极一侧的低浓度杂质注入区。
30.如权利要求24至26、28或29的任一项中所述的顶栅型的LDD结构的薄膜晶体管，其特征在于：
上述栅电极是由15～50原子％的Mo和W的合金构成的低电阻稳定型栅电极。
31.如权利要求24至26、28或29的任一项中所述的LDD结构的薄膜晶体管，其特征在于：
上述LDD结构的薄膜晶体管中的半导体层是多晶硅层。
32.如权利要求30中所述的顶栅型的LDD结构的薄膜晶体管，其特征在于：
上述LDD结构的薄膜晶体管中的半导体层是多晶硅层。
33.如权利要求32中所述的薄膜晶体管，其特征在于：
低浓度掺杂区的电阻为20kΩ/□～100kΩ/□。
34.一种LDD结构的薄膜晶体管的制造方法，其特征在于，包括：
以由厚度为300～500nm的金属膜构成的栅电极为掩模注入低浓度杂质的第1次杂质注入步骤；
以反应性流体作用于栅电极并且栅电极在沟道方向两端的两方向形成长度为0.075～0.5微米的栅电极材料金属的氧化膜等的反应膜的反应膜形成步骤；以及
在上述反应膜形成步骤中在沟道方向两端面以形成了反应膜的栅电极为掩模注入高浓度杂质的第2次杂质注入步骤。
35.如权利要求34中所述的LDD结构的薄膜晶体管的制造方法，其特征在于：
上述反应膜形成步骤是通过使栅电极材料的金属热氧化以形成氧化膜的利用热氧化的氧化膜形成步骤。
36.如权利要求34或35中所述的LDD结构的薄膜晶体管的制造方法，其特征在于，具有：
选定15～50原子％的Mo和W的合金作为栅电极材料的栅电极材料选定步骤。
37.一种LDD结构的薄膜晶体管的制造方法，其特征在于，包括：
以由厚度为300～500nm的金属膜构成的栅电极为掩模注入低浓度杂质的第1次杂质注入步骤；
以反应性流体作用于栅电极并且栅电极在沟道方向两端的两方向形成长度为0.075～0.5微米的栅电极材料金属的氧化膜等的反应膜的反应膜形成步骤；
在上述反应膜形成步骤中在沟道方向两端面以形成了反应膜的栅电极为掩模注入高浓度杂质的第2次杂质注入步骤；以及
去除掉在上述反应膜形成步骤中已形成的栅电极在沟道方向两端面两侧的金属的氧化膜等的反应膜的反应膜去除步骤。
38.一种LDD结构的薄膜晶体管的制造方法，其特征在于，包括：
以反应性流体作用于由厚度为300～500nm的金属膜构成的栅电极并且栅电极在沟道方向两端的两方向形成长度为0.075～0.5微米的栅电极材料金属的氧化膜等的反应膜的反应膜形成步骤；
在上述反应膜形成步骤中在沟道方向两端面以形成了反应膜的栅电极为掩模注入高浓度杂质的第1次杂质注入步骤；
去除掉在上述反应膜形成步骤中已形成的栅电极在沟道方向两端面两侧的金属的氧化膜等的反应膜的反应膜去除步骤；以及
以去除掉上述反应膜的栅电极为掩模注入低浓度杂质的第2次杂质注入步骤。
39.如权利要求37或38中所述的LDD结构的薄膜晶体管的制造方法，其特征在于：
上述反应膜形成步骤是通过使栅电极材料的金属热氧化以形成氧化膜的利用热氧化的氧化膜形成步骤。
40.如权利要求37或38中所述的LDD结构的薄膜晶体管的制造方法，其特征在于，具有：
选定15～50原子％的Mo和W的合金作为栅电极材料的栅电极材料选定步骤。
41.一种LDD结构的薄膜晶体管的制造方法，其特征在于，包括：
以由厚度为300～500nm的金属膜构成的栅电极为掩模注入低浓度杂质的第1次杂质注入步骤；
以反应性流体作用于栅电极并且栅电极在沟道方向两端的两方向形成长度为0.075～0.5微米的栅电极材料金属的氧化膜等的反应膜的反应膜形成步骤；
在上述反应膜形成步骤中在沟道方向两端面以形成了反应膜的栅电极为掩模注入高浓度杂质的第2次杂质注入步骤；以及
使在上述反应膜形成步骤中已形成的栅电极在沟道方向两端面两方向的金属的氧化膜等的反应膜进行还原等的逆反应以形成基体金属的逆反应步骤。
42.如权利要求41中所述的LDD结构的薄膜晶体管的制造方法，其特征在于：
上述反应膜形成步骤是通过使栅电极材料的金属热氧化以形成氧化膜的利用热氧化的氧化膜形成步骤。
43.如权利要求41或42中所述的LDD结构的薄膜晶体管的制造方法，其特征在于，具有：
选定15～50原子％的Mo和W的合金作为栅电极材料的栅电极材料选定步骤。
44.一种LDD结构的薄膜晶体管的制造方法，其特征在于，包括：
使由厚度为300～500nm的金属膜构成的栅电极材料的一部分氧化并且栅电极在沟道方向端面两侧形成厚度为0.05～0.5微米的栅电极材料的氧化膜的氧化膜形成步骤；以及
以形成了氧化膜的栅电极为掩模从沟道方向两侧同时或在各侧共计分两次在高电压下注入杂质的斜向高电压杂质注入步骤。
45.一种LDD结构的薄膜晶体管的制造方法，其特征在于，包括：
使由厚度为300～500nm的金属膜构成的栅电极材料的一部分氧化并且栅电极在沟道方向端面两侧形成长度为0.05～0.5微米的栅电极材料的氧化膜的氧化膜形成步骤；
以形成了氧化膜的栅电极为掩模在高电压下注入杂质的高电压杂质注入步骤；以及
在控制杂质注入的半导体热处理时以及在为去除上述栅电极端面上已形成的氧化膜或使之还原的加热时，使在上述高电压杂质注入步骤中打入的、并在沟道方向栅电极中央附近受到散射的杂质谋求进一步扩散的扩散步骤。
46.一种偏移型的薄膜晶体管的制造方法，其特征在于，包括：
使由厚度为300～500nm的金属膜构成的栅电极热氧化并且栅电极在沟道方向两侧端部形成厚度为0.075～0.5微米的栅电极最佳金属的氧化膜等的反应膜的反应膜形成步骤；
以形成了氧化膜的栅电极为掩模注入高浓度杂质的杂质注入步骤；以及
去除掉在杂质注入后栅电极在沟道方向两侧的金属氧化膜的氧化膜去除步骤
47.如权利要求34、35、37、38、41、42、44或45中所述的LDD结构的薄膜晶体管的制造方法，其特征在于，具有：
选定多晶硅作为上述LDD结构的薄膜晶体管的半导体材料的半导体材料选定步骤。
48.如权利要求36中所述的LDD结构的薄膜晶体管的制造方法，其特征在于，具有：
选定多晶硅作为上述LDD结构的薄膜晶体管的半导体材料的半导体材料选定步骤。
49.如权利要求39中所述的LDD结构的薄膜晶体管的制造方法，其特征在于，具有：
选定多晶硅作为上述LDD结构的薄膜晶体管的半导体材料的半导体材料选定步骤。
50.如权利要求40中所述的LDD结构的薄膜晶体管的制造方法，其特征在于，具有：
选定多晶硅作为上述LDD结构的薄膜晶体管的半导体材料的半导体材料选定步骤。
51.如权利要求43中所述的LDD结构的薄膜晶体管的制造方法，其特征在于，具有：
选定多晶硅作为上述LDD结构的薄膜晶体管的半导体材料的半导体材料选定步骤。
52.如权利要求46中所述的LDD结构的薄膜晶体管的制造方法，其特征在于，具有：
选定多晶硅作为上述偏移型的薄膜晶体管的半导体材料的半导体材料选定步骤。
CN00812981A 1999-09-16 2000-09-13 薄膜晶体管及其制造方法 Pending CN1375113A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP26211999 1999-09-16
JP262119/99 1999-09-16
JP27868799 1999-09-30
JP278687/99 1999-09-30

Publications (1)

Publication Number Publication Date
CN1375113A true CN1375113A (zh) 2002-10-16

Family

ID=26545399

Family Applications (1)

Application Number Title Priority Date Filing Date
CN00812981A Pending CN1375113A (zh) 1999-09-16 2000-09-13 薄膜晶体管及其制造方法

Country Status (5)

Country Link
US (1) US7306980B2 (zh)
KR (1) KR20020032580A (zh)
CN (1) CN1375113A (zh)
TW (1) TW503524B (zh)
WO (1) WO2001020685A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102646593A (zh) * 2011-05-16 2012-08-22 京东方科技集团股份有限公司 一种tft及tft的制造方法
CN102751193A (zh) * 2011-04-20 2012-10-24 格罗方德半导体公司 金氧半导体半导体装置及其制造方法
CN105045005A (zh) * 2014-04-29 2015-11-11 乐金显示有限公司 液晶显示装置及其制造方法
CN105428244A (zh) * 2016-01-14 2016-03-23 信利（惠州）智能显示有限公司 薄膜晶体管及制备方法
CN105489499A (zh) * 2015-12-21 2016-04-13 武汉华星光电技术有限公司 Ltps薄膜晶体管制造方法
CN107910301A (zh) * 2017-11-23 2018-04-13 合肥鑫晟光电科技有限公司 显示基板的制作方法、显示基板及显示装置

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4673513B2 (ja) * 2001-08-01 2011-04-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100623248B1 (ko) * 2004-02-17 2006-09-18 삼성에스디아이 주식회사 Ｌｄｄ 영역을 포함하는 ｐｍｏｓ 박막트랜지스터 및 이의제조방법
KR101034744B1 (ko) * 2004-06-25 2011-05-17 엘지디스플레이 주식회사 액정표시장치의 박막트랜지스터 구조
KR100731750B1 (ko) * 2005-06-23 2007-06-22 삼성에스디아이 주식회사 박막트랜지스터 및 이를 이용한 유기전계발광표시장치의제조방법
JP2007258453A (ja) * 2006-03-23 2007-10-04 Toshiba Matsushita Display Technology Co Ltd 薄膜トランジスタ、及びその製造方法
KR20080099463A (ko) * 2007-05-09 2008-11-13 주식회사 하이닉스반도체 반도체 소자, 비휘발성 메모리 소자 및 그 제조방법
KR101102506B1 (ko) * 2009-06-12 2012-01-04 주식회사 하이닉스반도체 수직채널형 비휘발성 메모리 소자 제조 방법
TWI830077B (zh) 2009-08-07 2024-01-21 日商半導體能源研究所股份有限公司 半導體裝置
CN102655089B (zh) * 2011-11-18 2015-08-12 京东方科技集团股份有限公司 一种低温多晶硅薄膜的制作方法
TWI474409B (zh) * 2012-02-14 2015-02-21 Innocom Tech Shenzhen Co Ltd 薄膜電晶體及其製作方法及顯示器
CN104701254B (zh) * 2015-03-16 2017-10-03 深圳市华星光电技术有限公司 一种低温多晶硅薄膜晶体管阵列基板的制作方法
CN104716092B (zh) * 2015-04-02 2017-11-10 京东方科技集团股份有限公司 阵列基板的制造方法及制造装置
US9660603B2 (en) * 2015-04-09 2017-05-23 Texas Instruments Incorporated Sloped termination in molybdenum layers and method of fabricating
KR102442615B1 (ko) 2015-07-09 2022-09-14 삼성디스플레이 주식회사 박막트랜지스터 기판의 제조방법
CN105097552A (zh) * 2015-08-14 2015-11-25 京东方科技集团股份有限公司 薄膜晶体管及阵列基板的制备方法、阵列基板及显示装置
CN106048521B (zh) * 2016-06-12 2018-09-18 鄂尔多斯市源盛光电有限责任公司 一种金属掩膜板的制备方法及金属掩膜板
US10090415B1 (en) 2017-11-29 2018-10-02 International Business Machines Corporation Thin film transistors with epitaxial source/drain contact regions
US11205589B2 (en) * 2019-10-06 2021-12-21 Applied Materials, Inc. Methods and apparatuses for forming interconnection structures

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03148834A (ja) * 1989-11-06 1991-06-25 Sanyo Electric Co Ltd Ｍｏｓトランジスタの製造方法
US5854494A (en) * 1991-02-16 1998-12-29 Semiconductor Energy Laboratory Co., Ltd. Electric device, matrix device, electro-optical display device, and semiconductor memory having thin-film transistors
KR960000225B1 (ko) * 1991-08-26 1996-01-03 가부시키가이샤 한도오따이 에네루기 겐큐쇼 절연게이트형 반도체장치의 제작방법
JP2888462B2 (ja) 1991-08-26 1999-05-10 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置の作製方法
JPH0582552A (ja) * 1991-09-24 1993-04-02 Seiko Epson Corp 薄膜トランジスタの製造方法
JPH06112222A (ja) * 1992-09-28 1994-04-22 Seiko Epson Corp 薄膜半導体装置及びその製造方法
KR100333153B1 (ko) 1993-09-07 2002-12-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치제작방법
JP2905680B2 (ja) * 1993-12-20 1999-06-14 シャープ株式会社 薄膜トランジスターの製造方法
JP3126573B2 (ja) * 1993-12-24 2001-01-22 シャープ株式会社 半導体装置及びその製造方法
KR950026032A (ko) * 1994-02-25 1995-09-18 김광호 다결정실리콘 박막트랜지스터의 제조방법
DE19500380C2 (de) * 1994-05-20 2001-05-17 Mitsubishi Electric Corp Aktivmatrix-Flüssigkristallanzeige und Herstellungsverfahren dafür
JP3326013B2 (ja) * 1994-07-14 2002-09-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH08148691A (ja) * 1994-11-24 1996-06-07 Sony Corp 薄膜トランジスタの製造方法
JPH09146266A (ja) 1995-11-22 1997-06-06 Dainippon Printing Co Ltd グラビアエッチング版作成方法及び線画データ作成装置
JPH09148266A (ja) * 1995-11-24 1997-06-06 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JPH09298304A (ja) * 1996-05-08 1997-11-18 Semiconductor Energy Lab Co Ltd 液晶表示装置の製造方法および半導体装置の製造方法
JPH10233511A (ja) 1997-02-21 1998-09-02 Toshiba Corp 薄膜トランジスタ装置及び薄膜トランジスタ装置の製造方法並びに液晶表示装置
JP4401448B2 (ja) * 1997-02-24 2010-01-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH1197705A (ja) * 1997-09-23 1999-04-09 Semiconductor Energy Lab Co Ltd 半導体集積回路
JPH11163366A (ja) * 1997-09-25 1999-06-18 Toshiba Corp 薄膜トランジスタの製造方法
JPH11163368A (ja) 1997-09-25 1999-06-18 Toshiba Corp 導電膜付き基板及びその製造方法
US6127211A (en) * 1997-10-02 2000-10-03 Matsushita Electric Industrial Co., Ltd. Method of manufacturing transistor
JPH11168221A (ja) * 1997-10-02 1999-06-22 Matsushita Electric Ind Co Ltd トランジスタの製造方法
US6444390B1 (en) * 1998-02-18 2002-09-03 Semiconductor Energy Laboratory Co., Ltd. Process for producing semiconductor thin film devices using group 14 element and high temperature oxidizing treatment to achieve a crystalline silicon film
US6362027B1 (en) * 1998-07-08 2002-03-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, active matrix substrate, method of manufacturing the semiconductor device and method of manufacturing the active matrix substrate
TW565939B (en) * 2000-04-07 2003-12-11 Koninkl Philips Electronics Nv Electronic device manufacture
TWI286338B (en) * 2000-05-12 2007-09-01 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
TW561531B (en) * 2001-08-08 2003-11-11 Ind Tech Res Inst Polysilicon thin film transistor having a self-aligned lightly doped drain (LDD) structure

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102751193A (zh) * 2011-04-20 2012-10-24 格罗方德半导体公司 金氧半导体半导体装置及其制造方法
CN102646593A (zh) * 2011-05-16 2012-08-22 京东方科技集团股份有限公司 一种tft及tft的制造方法
CN105045005A (zh) * 2014-04-29 2015-11-11 乐金显示有限公司 液晶显示装置及其制造方法
US10539844B2 (en) 2014-04-29 2020-01-21 Lg Display Co., Ltd. Liquid crystal display device and method of manufacturing the same
US11435636B2 (en) 2014-04-29 2022-09-06 Lg Display Co., Ltd. Method of manufacturing liquid crystal display device using first and second photoresists
CN105489499A (zh) * 2015-12-21 2016-04-13 武汉华星光电技术有限公司 Ltps薄膜晶体管制造方法
CN105428244A (zh) * 2016-01-14 2016-03-23 信利（惠州）智能显示有限公司 薄膜晶体管及制备方法
CN107910301A (zh) * 2017-11-23 2018-04-13 合肥鑫晟光电科技有限公司 显示基板的制作方法、显示基板及显示装置

Also Published As

Publication number Publication date
KR20020032580A (ko) 2002-05-03
US7306980B2 (en) 2007-12-11
US20040229415A1 (en) 2004-11-18
WO2001020685A1 (en) 2001-03-22
TW503524B (en) 2002-09-21

Similar Documents

Publication Publication Date Title
CN1375113A (zh) 薄膜晶体管及其制造方法
CN1163974C (zh) 半导体器件及其制造方法
CN1284224C (zh) 半导体器件及其制造工艺
CN1153256C (zh) 薄膜半导体、半导体器件以及薄膜晶体管的制造方法
CN1180457C (zh) 半导体器件的制造方法和电子设备的制造方法
CN1156888C (zh) 半导体衬底及其制造方法
CN1129955C (zh) 半导体器件的制造方法
CN1873953A (zh) 半导体元件及其制造方法
CN1917219A (zh) 源极/漏极电极、薄膜晶体管衬底及其制备方法和显示器件
CN1909249A (zh) 具有薄膜晶体管的半导体器件及其制造方法
CN1669148A (zh) 半导体衬底的制造方法以及半导体装置的制造方法和由该方法制造的半导体衬底以及半导体装置
CN1518128A (zh) 半导体器件及其制造方法
CN1423305A (zh) 制造半导体器件的方法
CN1296643A (zh) 薄膜晶体管、液晶面板和它们的制造方法
CN1224887A (zh) 液晶显示装置及其制造方法和驱动方法
CN101064496A (zh) 半导体器件
CN101069279A (zh) 半导体器件及其制造方法
CN1495910A (zh) 半导体薄膜及其制造方法以及半导体器件及其制造方法
CN1043587A (zh) 超大规模集成电路静态随机存储器
CN1691277A (zh) 用于制造半导体器件的方法
CN1112291A (zh) 包括存储器件的半导体集成电路器件及其制造方法
CN1801491A (zh) 半导体器件及其制造方法
CN1825598A (zh) 半导体器件及其制造方法
CN1146015C (zh) 半导体器件的制造方法
CN1531083A (zh) 半导体保护元件、半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication