CN1146015C - 半导体器件的制造方法 - Google Patents

半导体器件的制造方法 Download PDF

Info

Publication number
CN1146015C
CN1146015C CNB961104864A CN96110486A CN1146015C CN 1146015 C CN1146015 C CN 1146015C CN B961104864 A CNB961104864 A CN B961104864A CN 96110486 A CN96110486 A CN 96110486A CN 1146015 C CN1146015 C CN 1146015C
Authority
CN
China
Prior art keywords
film
crystallization
silicon film
amorphous silicon
tft
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB961104864A
Other languages
English (en)
Other versions
CN1146629A (zh
Inventor
ɽ��˴ƽ
山崎舜平
寺本聪
小山润
宫永昭治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP16000295A external-priority patent/JP3907715B2/ja
Priority claimed from JP15997695A external-priority patent/JP4322969B2/ja
Priority claimed from JP7199079A external-priority patent/JPH0927452A/ja
Priority claimed from JP34782195A external-priority patent/JP4321828B2/ja
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1146629A publication Critical patent/CN1146629A/zh
Application granted granted Critical
Publication of CN1146015C publication Critical patent/CN1146015C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

在制造薄膜晶体管(TFT)中，在玻璃衬底上形成氧化硅膜作为底膜，然后在其中形成非晶硅膜。设置与非晶硅膜表面接触的促进硅结晶的金属元素，在高于非晶硅膜的结晶温度的温度热处理非晶硅膜。热处理时，把玻璃衬底放在有恒定平整性的基体上。通过冷却，获得不损坏不变形衬底的结晶硅膜。

Description

半导体器件的制造方法
本发明涉及诸如薄膜晶体管(TFT)的半导体器件的制造方法，特别涉及在有绝缘表面的衬底上用结晶硅膜制造半导体器件的方法。
近年来，企图提出一种用玻璃衬底上形成的硅薄膜制造薄膜晶体管(TFT)的技术。薄膜晶体管最初用作有源矩阵型液晶电光器件。TFT也用于各种薄膜集成电路。
液晶电光器件设计成把液晶密封在一对玻璃衬底之间，给液晶加一电场使液晶的光特性改变，以显示图象。
使用TFT的有源矩阵型液晶显示装置的特征是，TFT排列在每个象素中，用作为开关的TFT控制象素电极储存的电荷。由于有源矩阵型液晶显示装置能快速显示出好的图象。 因而它用作各种电子装置(如便携式文字处理机或便携式计算机)的显示器。
有源矩阵型液晶显示装置中用的TFT通常制造在透明衬底上，如石英衬底，或玻璃衬底，和用非晶硅薄膜。然而，用非晶硅薄膜的TFT存在下述问题：
(1)特性差，不能以较好的质量显示图象。
(2)不能构成驱动设置在每个象素中的TFT的外围电路。
为解决上述的(1)和(2)问题，有一种用结晶硅薄膜制造TFT的技术。获得结晶硅薄膜的方法是，用等离子CVD或低压CVD法在玻璃或石英衬底上形成非晶硅膜后、用激光辐照非晶硅膜，对该非晶硅膜热处理。
可以将问题(2)归类成这样的问题，由于用非晶硅薄膜的TFT使P-沟道型TFT不能进入实用，因此，不能构成CMOS电路，而且，由于用非晶硅薄膜的TFT不能高速工作，其中也不能流过大电流，因此，不能组成外围驱动电路。
用热处理使非晶硅膜结晶的方法已在日本未审查的专利公开平成6-232069中公开。该方法在550℃下热处理4小时，用金属元素如镍促使硅结晶，获得结晶硅膜。因此，即使在比石英衬底耐热性差的玻璃衬底上也能形成结晶硅膜。
然而，上述日本公开专利中所述的方法，出现了要获得的结晶硅膜中的结晶度不能令人满意的问题。换言之，要获得的结晶硅膜中的结晶度低，因而保留了大量非晶硅成分。
而且，若在550℃经4小时热处理，用金属元素如镍，可使形成的结晶硅膜达到不会造成约10英寸大的玻璃衬底翘曲和变形的程度。但是若要求增大液晶显示装置的面积，希望制造对角线尺寸为20英寸，甚至30英寸的液晶显示装置时，即使用未审查日本专利公开平成-6-232069公开的方法也会引起玻璃衬底扭曲或变形。
液晶电光器件设计成在相互间隔几微米的一对玻璃衬底之间夹有液晶。因此，衬底边缘之间微米级的扭曲就会造成液晶层厚度变化。这造成显示不均匀等问题。而且，玻璃衬底上构成半导体集成电路的制造过程中，会因曝光障碍或衬底透明度缺陷而使合格率低。
在日本未审查的公开专利平成-6-232069公开的技术中，发现了金属元素如镍局部集中在结晶硅膜中的现象。该现象在构成器件时会导致缺陷。而且变成使产品合格率降低的原因。
而且，在使非晶硅膜转变成结晶硅膜的技术中，已知用激光束辐照非晶硅膜的技术。用激光束辐照能获得部分高结晶度的结晶硅膜。但是，用激光束辐照很难有高的重复性效果。而且，也难以在整个大面积上获得结晶硅膜。
说明书中所述的本发明目的是，提供一种在玻璃衬底，石英等衬底的绝缘表面上形成有优良结晶度的结晶硅膜的技术，并特别提供一种在保持玻璃衬底平直度状态下的玻璃衬底上形成有高结晶度的结晶硅膜的技术。
本发明的另一目的是，解决上述问题，并提供一种制造半导体器件的方法，在用金属元素促使硅结晶的非晶硅膜晶化的情况下，获得金属元素不局部集中的结晶硅膜。
为解决上述问题，按本发明提供一种制造半导体器件的方法，包括以下工艺步骤：设置与绝缘衬底上形成的非晶硅膜的表面接触并促使硅结晶的金属元素，在非晶硅膜的结晶温度或更高的温度对非晶硅膜热处理，使其结晶。
上述结构中，衬底有可用玻璃形成的绝缘表面，在玻璃衬底上形成绝缘膜，或在半导体衬底上形成绝缘膜。
可用等离子CVD或低压热CVD法形成非晶硅膜。用低压热CVD法形成的非晶硅膜最好，因为其中含有少量的易于使其结晶化的氢。
促进硅结晶的金属元素可以是选自下列元素中的一种或多种，这些金属元素是Fe，Co，Ni，Ru，Rh，Pd，Os，Ir，Pt，Cu和Au。用Ni金属元素最好，因为它的效果好重复性高。
非晶硅膜的结晶温度与形成硅膜的方法或条件有关。由于在低温下长时间加热而使其硅结晶，不能确定结晶开始的温度界限。甚至在600℃经24小时加热而使其结晶的非结晶膜，也要在580C热处理96小时才能变成完全的结晶硅膜。
上述结构中，规定经热处理12小时使全部非晶硅膜结晶的温度为结晶温度。本说明书中，全部非晶硅膜被结晶是指全部非晶硅膜中80％以上转变成结晶成分的状态。而且，在该状态中的全部非晶硅膜被结晶化，用喇曼光谱学测试难以出现非晶成分的光谱而结晶成分光谱变得很明显。
按本发明，提供一种制造半导体器件的方法，包括以下工艺步骤，设置与绝缘衬底上形成的非晶硅膜的表面接触的促使硅结晶的金属元素；随后在玻璃衬底的变形温度或更高温度热处理非晶硅膜，并在玻璃衬底的退火点或更低温度晶化非晶硅膜；热处理后按1℃/分钟或更低速度冷却已结晶的硅膜至500℃以下。
上述结构中，在玻璃衬底的扭曲点以上的温度，玻璃衬底的退火点以下的温度热处理非晶膜的热处理步骤，使非晶硅膜结晶，这是因为可消除玻璃衬底中的应力，以防止玻璃衬度以后扭曲，变形或收缩。不选取在玻璃衬底的扭曲点以下的温度进行热处理，因为效果差。也不选取在退火点以上的温度进行热处理，因为发现产生了新应力。退火点温度是玻璃粘度为4×1014泊的温度，而且消除玻璃变形的温度是上限温度。该温度中经过几至几十分钟之后由于粘滞流，使玻璃中的应力消失。
而且，按1℃/分钟以下的速度冷却的原因是，防止冷却所产生的应力造成衬底畸变或变形。为了消除应力，冷却温度最好尽可能低。低冷却温度，使处理时间变长。因而造成经济上的问题。必须冷却到500℃以下温度。但是，即使冷至室温也是不经济的，因为这需要时间。
在能确保平直度的基体(衬底)上进行加热和冷却是有效的。在玻璃衬底的扭曲点以上和退火点以下温度加热时，其上有玻璃衬底的基体的表面状态对玻璃有很大影响。玻璃衬底放在一弯曲的基体上进行热处理的情况下，玻璃衬底会沿着基体的弯曲形状而变形。相反，用能确保平直度的基体进行热处理时，玻璃衬底沿基体的平直度变形可获得平直度优异的玻璃衬底。
由于上述情况也适用于冷却开始的情况，因此，即使在冷却处理中，将玻璃衬底放在能确保平直度的基体上也是至关重要的。
按本发明，提供一种制造半导体器件的方法，包括以下工艺步骤：设置与玻璃衬底上形成的非晶硅膜的表面接触的促进硅结晶的金属元素；随后，在非晶硅膜的结晶温度以上，玻璃衬底的扭曲点以上的温度和玻璃衬度的退火点以下温度热处理非晶硅膜，使其结晶；热处理后按1℃/分钟以下速度冷却结晶后硅膜至500℃以下。
在上述工艺步骤的制造半导体器件的方法中，在设置促进硅结晶的金属元素与非晶硅膜的表面接触的状态中，在非晶硅膜的结晶温度以上的温度热处理非晶硅膜，由此获得有高结晶度的结晶硅膜。结晶硅膜中的结晶度高于给非晶硅膜简单加热获得的结晶硅膜中的结晶度，也高于促进硅结晶的金属元素与非晶硅膜的表面接触设置的状态下用低于非晶硅膜的结晶温度进行热处理而获得的结晶硅膜中的结晶度。
促进硅结晶的金属与玻璃衬底上形成的非晶硅膜的表面接触，在玻璃衬底的扭曲点以上和玻璃衬底的退火点以下的温度对非晶硅膜进行热处理，然后，按1℃/分钟以下的速度冷却结晶后的硅膜至500℃以下，由此获得玻璃衬底中的应力已消除的状态下的结晶硅膜。特别是，热处理和冷处理中，  玻璃衬底处于能确保平直度的基体上，由此在确保在平直度的玻璃衬底上获得结晶硅膜。
使促进硅结晶的金属与玻璃衬底上形成的非晶硅膜表面接触，在非晶硅膜的结晶温度以上、玻璃衬底的扭曲点以上温度和退火点以下温度，对非晶硅膜热处理，由此获得玻璃衬底中的应力被消除的有高结晶度的结晶硅膜。实际上，玻璃衬底放在能确保平直度的基体上，由此，获得能确保平直度的玻璃衬底上的结晶硅膜。
按本发明，提供制造半导体器件的方法，包括以下工艺步骤：设置促进硅结晶的金属元素与石英衬底上形成的非晶硅膜的表面接触；在800℃至1100℃热处理硅膜，使硅膜转变成结晶硅膜，或促进硅膜结晶。
按本发明，提供制造半导体器件的方法，包括以下步骤：给石英衬底上形成的硅膜加含有促进硅结晶的金属元素的溶液；在800℃至1100℃热处理硅膜，使硅膜变成结晶硅膜，或促进硅膜结晶。
按本发明，提供制造半导体器件的方法，包括以下步骤：设置促进硅结晶的金属与石英衬底上形成的非晶硅膜的表面接触，在比非晶硅膜的结晶温度高200℃的温度对非晶硅膜热处理，使非晶硅膜变成结晶硅膜。
按本发明，提供制造半导体器件的方法，包括以下步骤：对石英衬底上形成的非晶硅膜构图，形成直径在200μm以下的岛状区；设置促进硅结晶的金属元素与岛状区的表面接触；在800℃至1100℃热处理岛状区，使岛状区结晶。
可用单晶硅片为代表的半导体衬底代替石英衬底。半导体衬底中，出现了不能确保透光性问题。这就使其必须在半导体衬底的表面上形成绝缘膜。
本发明中，在石英衬底上，也叫做衬底上，形成选自氧化硅膜，氮化硅膜和氮氧化硅膜的单层膜，或形成由这些膜构成的多层膜。通常，为了消除石英衬底与半导体膜之间的应力，最好是形成如氧化硅膜的一层底膜。
本发明还能用于用硅片形成关于集成电路(通常称作“IC”)的绝缘膜的方法。TFT形成在作为底膜的绝缘膜上。即，其上形成集成电路的硅片(或单晶硅制成的基片)作为可用作基体的衬底。
可用非晶硅膜或微晶硅膜构成硅膜。特别是，用非晶硅膜有效，其中的氢含量已尽可能多的减少。而且，为了人为地减少非晶硅膜中的氢，在300℃到500℃对非晶硅膜热处理30分钟到2小时能非常有效地促使氢从膜中消除。去氢热处理后可进行结晶化热处理。
按本发明的有上述工艺步骤的半导体器件的制造方法中，使形成在石英衬底或硅片上的硅膜结晶或提高它的结晶度的热处理温度最好是800℃至1100℃，在用非晶硅膜作起始膜时，热处理温度最好规定在高于非晶硅的结晶温度200℃以上的温度。
非晶硅膜的结晶温度随硅膜形成方法和条件而不同。由于在甚至低温长期加热而使非晶硅膜结晶，因此无法确定结晶开始的温度界限。即使在600℃经24小时加热勉强晶化的非晶硅膜可以在590℃加热96小时而变成全结晶硅膜。
本发明中，规定经12小时热处理使全部非晶硅膜结晶的温度为结晶温度。本说明书中，全部非晶硅膜结晶是指全部非晶硅膜的80％以上转变成结晶成分的状态。而且，全部非晶硅膜已结晶的状态是用喇曼光谱学(Raman Speetroscopy)测试难以出现非晶成分光谱而明显变成结晶成分质光的状态。
尽管非晶硅膜的结晶温度与膜形成方法和条件有关，通常该温度是580℃到620℃。
用促进硅结晶的金属元素，在800℃至1100℃的高温进行热处理，获得在石英衬底上形成的结晶硅膜，由此，用短时间热处理，获得高结晶度结晶硅。而且，进行这种高温热处理，可防止金属元素局部集中在硅膜中。
按本发明，提供制造半导体器件的方法，包括以下步骤：用第1热处理给非晶硅膜故意引入促进硅结晶的金属元素，对非晶硅膜进行第2热处理；在硅膜上形成氮氧化硅膜；第2热处理温度等于或高于第1热处理温度。
上述方法中，在550℃至1050℃进行第2热处理，在600℃到980℃进行第2热处理更好。
第2热处理后用激光辐照，形成基本上无晶界，旋涂密度为3×1017cm-3以下的单晶区或基本上是单晶式区。
按照本发明的有上述工艺步骤的半导体器件的制造方法中，结晶热处理后，在高于结晶热处理温度的温度进行另一热处理，防止促进硅结晶的金属元素从局部集中处故意引入膜中。
本发明中，将含金属元素的溶液加到非晶硅膜表面是将促进硅结晶的元素放置在与非晶硅膜接触处的最好方法。
用这种方法，调节溶液中的金属元素浓度，可调节硅膜中存在的最终金属浓度。硅膜中存在的金属元素浓度必须规定在1×1015至5×1019原子/cm3，最好是在1×1016至5×1017原子/cm3。金属浓度规定是用SIMS(二次离子质谱仪)能测得的最小值。
发现用溶液法使要设置的金属元素与非晶硅膜均匀接触。这意味着，金属元素层或其中含金属的层与非晶硅膜均匀接触。由于可以防止金属元素局部集中，因此变得非常重要。
用镍作金属元素时，可用主要包含选自以下镍化合物中的至少一种的溶液，这些镍化合物是溴化镍，乙酸镍，草酸镍，碳酸镍，氯化镍，碘化镍，硝酸镍，硫酸镍，甲酸镍，乙酰乙酸镍，镍4-环己基丁酯，氧化镍，氢氧化镍，和镍2-乙基己酸酯。
而且Ni可以与选自以下溶剂中的至少一种混合，即苯，甲苯，二甲苯，四氯化碳，氯仿，乙醚，三氯乙烯，或氟利昴，这些均是非极性溶剂。
用铁(Fe)作金属元素时，其已知的化合物有铁盐，例如选自以下材料中的至少一种作主要成分，即溴化合铁(I)(FeBr26H2O)，溴化合铁(II)(FeBr36H2O)，乙酸铁(II)(Fe(C2H3O2)3×H2O)，氯化铁(I)(FeCl24H2O)，氯化铁(II)(FeCl36H2O)，氟化铁(II)(FeF33H2O)，硝酸铁(II)(Fe(NO3)29A2O)，磷酸铁(I)(Fe3(PO4)28H2O)，和磷酸铁(II)(FePO42H2O)。
用钴(Co)作金属元素，其化合物已知的如钴盐，例如可选以下材料作主要成份，即，溴化钴(CoBr6H2O)，乙酸钴(Co(C2H3O2)24H2O)，氯化钴(CoCl26H2O)，氟化钴(CoF2×H2O)，硝酸钴(Co(NO3)26H2O)。
用钌(Ru)作金属元素时，其已知化合物如钌盐，例如可用氯化钌(RuCl3H2O)。
用铑(Rh)作金属元素时，其已知化合物如铑盐，例用能用氯化铑(RhCl33H2O)。
用钯(Pd)作金属元素时，其已知化合物如钯盐，例如能用氯化钯(PdCl22H2O)。
用锇(Os)作金属元素时，其已知化合物如锇盐，例如能用氯化锇(OsCl3)。
用铱(Ir)作金属元素时，其已知化合物如铱盐，例如可选用三氯化铱(ZrCl33H2O)和四氯化铱(IrCl4)作主要成分。
用铂(Pt)作金属元素时，可用已知的铂盐如氯化铂(II)(PtCl45H2O)。
用铜作金属元素时，可用选自以下材料的铜化合物，这些材料是乙酸铜(II)(Cu(CH3COO)2)，氯化铜(II)(CuCl22H2O)，和硝酸铜(II)(CulNO3)23H2O)。
用金作金属元素时，可选用三氯化金(AuCl3×H2O)和氯化金(AuHCl44H2O)。
为了调节这些金属元素的浓度，用合适的溶剂稀释上述材料是有效的。而且，在上述溶剂中包含表面活化剂是有效的。用表面活化剂使金属元素分散在非晶硅膜的表面上，由此提高了允许金属元素存在的作用。
图1A至1D是按本发明一个实施例的制造结晶硅的方法图；
图2A至2D是按另一实施例制造TFT的方法图；
图3是表例TFT特性的一个实施例曲线图；
图4A至4D是按另一实施例的制造结晶硅膜的方法图；
图5A至5D是按另一实施例的制造TFT的方法图；
图6A至6E是按另一实施例的制造TFT的方法图；
图7A至7E是按另一实施例的制造TFT的方法图；
图8A和8B是按另一实施例的制造TFT的方法图。
图9是表示TFT特性的一个实例的曲线图。
图10是一个表，表示实施例与对比例的制造条件和特性；
图11A至11C是按另一实施例的制造方法图；
图12A至12D是获得结晶硅膜的方法图；
图13A至13D是获得结晶硅膜的方法图；
图14A至14E是制造TFT的方法图；
图15A至15E是制造TFT的方法图；
图16A至16F是制造TFT的方法图。
(第1实施例)
图1A至1D是按一个实施例制造TFT的方法图。该实施例是在玻璃衬底上形成结晶硅膜，在20cm见方(square)Corning 1737玻璃衬底11(扭曲点是667℃，退火点是721℃)上形成厚3000的氧化硅膜12作底膜。然后，用低压热CVD法在氧化硅膜12上形成厚500的非晶硅膜13。(图1A)
把有规定浓度的乙酸镍溶液加到非晶硅膜13上，形成乙酸镍溶液水膜15。(图1B)
用旋涂机旋涂。同时，排除多余的乙酸镍溶液。按此方法设置与非晶硅膜表面接触的镍元素。调节乙酸镍溶液中的镍元素浓度，使硅膜中的最后镍元素浓度约为1×1015至5×1019原子/cm3以下。
玻璃衬底1安装在有高精度平面的基板16上。抛光基板16使其表面粗糙度为3μm以下。基极16一定要用石英和经后续热处理而基本不变形的材料制成。
因此，获得图1C所示状态。该状态中，镍元素处于与非晶硅膜13的表面接触处。然后，在700℃热处理4小时。热处理后，按5℃/分钟速度冷却至400℃。
热处理温度高于Corning 1737玻璃衬底11的扭曲点(667℃)但低于玻璃衬底的退火点(721℃)。
热处理温度高于非晶硅膜13的结晶温度。按实验发现本实施例中非晶硅膜13的结晶温度是590℃。
热处理结果，非晶硅膜13被结晶，由此获得结晶硅膜。如上述，当玻璃衬底11在扭曲点以上与退火点以下的温度之间热处理时，衬底11能随底板16的平直度的平直。而且，在该热处理中，由于消除了衬底11中的应力，可抑制衬底在后续工艺中的扭曲和变形。
按上述方式，能在玻璃衬底11上形成图1D所示的结晶硅膜17。用本实施例中所示工艺，可在使衬底的扭曲和变形被抑制状态的大面积玻璃衬底11上形成结晶硅膜17。
用镍作促进硅结晶的金属元素，能获得结晶度高于用简单热处理获得的结晶硅膜的结晶度的结晶硅膜17。而且，由于与简单热处理而晶化相比，可以短时间进行晶化，因而其重复性高。
(第2实施例)
第2实施例中用铜元素代替第1实施例中的镍元素。本实施例中用乙酸铜(II)(Cu(CH3COO)2)设置与非晶硅膜13的表面接触的铜元素。铜元素化溶液中的浓度可以与第1实施例中用的镍元素浓度相同。而且，其它步骤也与第1实施例相同。
(第3实施例)
第3实施例是用Corning 7059玻璃衬底代替第1实施例的方法中的玻璃衬底11。Cornin-7059玻璃衬底的扭曲点是593℃，退火点是640℃。本实施例中，在620℃经4小时进行图1C所示热处理方法。
(第4实施例)
实施例4是制造n-沟道TFT的一个例子。采用Corning 1737玻璃衬底。按实施例1的方法在玻璃衬底上形成结晶硅膜，然后对其刻图形成图2A所示状态。
图2A中，在玻璃衬底21上形成厚3000A的氧化硅膜作底膜22。而且，形成构成TFT的有源层的多晶硅膜的岛状半导体层23。
图2A状态之后，用等离子CVD在表面上形成构成栅绝缘膜的厚1000的氧化硅膜24。用溅射或电子束蒸发淀积厚度为5000主要含铝和其中含少量钪的膜。之后，刻图，制成主要含铝材料制成的栅电极25。
栅电极25构成后，用栅电极25作阳极在电解溶液中进行阳极氧化，形成阳极氧化膜26。阳极氧化膜26厚2500。按此法获得图2B的状态。
然后，为了在有源层中形成源区和漏区，如图2C所示，用磷(P)离子进行等离子掺杂。在P-沟道TFT中也掺杂硼(B)离子。该工艺中，用栅电极25作掩模，在区域27和28中掺P离子。而且，以自对准方式形成沟道形成区28。用阳极氧化膜26作掩模形成偏移栅区30。之后，用激光辐照已经离子掺杂的制成的非晶硅区27和29，使其结晶并使P离子活化。因此，构成源区27和漏区29。
可用红外线辐照表面，因而构成源区27和漏区29。还可进行热处理。但是热处理中，由于要求在500℃以上加热，因此，必须用硅或有高耐热性的材料来代替铝作为栅电极25用的材料。
用2D中，用等离子CVD形成氧化硅膜31作层间绝缘膜。之后，形成接触孔，并在其中形成源电极32和漏电极33。用钛膜和铝膜的叠层膜制成这些电极32和33。用溅射法形成钛膜，用蒸发淀积形成铝膜。因此，制成n-沟道TFT。
图3展示出TFT的栅电压与漏电流之间的关系。41代表由实施例获得的TFT的特性。42表示对比例的TFT的特性。
对比例的TFT是在550℃加热4小时，热处理构成TFT的有源层的结晶硅膜(按图1C的工艺进行该热处理)。制造方法的其它条件与图1A到1D相同。
图1C中，当在550℃经4小时热处理时，玻璃衬底中的应力没消除，这种应力会导致玻璃衬底扭曲或变形。但是本例中，该问题比较起来可以忽略不计。因此，图3中41和42所示的TFT存在的特性差别是由于构成其有源层的结晶硅膜的形成条件不同(正确地说是其热处理条件不同)。图3中，TFT的特性42有高截止电流。这表示截止态的漏电流大。TFT的特性41在截止态的漏电流小，即，有优异特性。
假设，TFT的截止电流特性由于下述原因而降低。
用TEM(透射电子显微镜)观察有特性42的TFT的有源层，发现，很多地方有镍元素团。镍元素团的大小在几十至几百埃以上。
用TEM观察有特性41的TFT的有源层，很难发现有镍元素团，通过观察证实，镍元素团的大小在几十埃以下。
TFT中的截止电流是指TFT在截止状态时允许流过源与漏之间的电流(截止状态中栅电极加反向偏压)。
如日本专利公开平成-3-38755所公开的，允许截止电流流动的原因是载流子穿过沟道形成区和漏区之间晶界附近的俘获能级进行移动。因此，假定，有特性42的TFT，因在有源层中存在的镍元素团引起俘获能级，(特别是，形成源区和漏区沟道间晶界附近存在的俘获能级)，而使其截止电流变大。
有特性41的TFT的有源层中存在尺寸小的少量镍元素团，因此认为俘获能级的存在密度小，因而截止电流也小。而且，假定，在有41特性的TFT的有源层中存在尺寸小和数量少的镍元素团的原因是，其结晶热处理温度高于有42特性的TFT的结晶热处理温度，因而镍元素分散并难以集中。
像有特性41的TFT一样，用在700℃形成的结晶硅膜构成有源层时，假定，图3中的特性差别还会引起其结晶度高于用550℃热处理形成的结晶硅膜的结晶度。即，结晶度低时，俘获能级密度高，结果，截止电流变大。当结晶度高时，俘获能级密度低，结果，截止电流变小。
在本实施例获得的TFT中，规定其迁移率要大。当非晶硅膜在620℃热处理24小时而转变成结晶硅膜时，并用结晶硅膜形成n-沟道TFT，其迁移率通常是20至50cm2/Vsec。TFT的有源层(其特性42作为一个例子)用550℃热处理4小时获得的结晶硅膜的TFT的迁移率通常是60至100cm2/Vsec。相反，用本发明方法获得的TFT中，迁移率可达到80至150cm2/Vsec。这是因为用了结晶度优良的结晶硅膜。
(第5实施例)
第5实施例中，用第1实施例工艺获得图1D所示结晶硅膜107后，用激光辐照结晶硅膜107，提高其结晶度。图1D所示结晶硅膜中含极小量的非晶硅组分。
可用另外的热处理使非晶硅膜消失。即，用另外的热处理可能进一步提高结晶度。但是，该热处理另外还需几小时，因此以生产率的观点看不是最好的。
因此，本实施例中，在图1D的状态后，进行另外的激光辐照，以提高其结晶度。而且，当用激光辐照非晶硅膜获得结晶硅膜时，出现了重复性差这样的问题。但是，本实施例中，当激光再次辐照已结晶的硅膜时，能获得高重复性。
激光最好是波长在紫外线范围的准分子激光束。本例中，用波长为248nm的KrF准分子激光。辐射能量密度是300至400mJ/cm2。
如本例所述，用激光辐照已用加热而结晶的结晶硅膜，由此提高其结晶度。其作用是能获得高重复性。
(第6实施例)
图4A至4D是表示第6实施例制造TFT的方法。该实施例是在石英衬底上形成结晶硅膜。在石英衬底51上形成厚3000A的氧化硅膜作底膜，防止杂质电石英衬底扩散进硅)。然后，用低压热CVD形成厚500的非晶硅膜。(图4A)
把规定浓度的乙酸镍加在非晶硅膜的表面上，形成乙酸镍溶液的水膜55。(图4B)
用旋涂机54进行旋涂。同时，除掉多余的乙酸镍溶液。设置与非晶硅膜53的表面接触的镍元素。调节乙酸镍溶液中的镍元素浓度而使硅膜中存在的镍元素浓度最终为1×1015至5×1019原子/cm3以下。
因此，获得图4C的状态，该状态中，设置与非晶硅膜53的表面接触的镍元素。然后，在950℃热处理4小时。热处理后，按0.5℃/分钟的速度冷却到700℃。在这一步冷却的原因是抑制硅膜中残留的应力。用热处理使非晶硅膜52变成结晶硅膜56。(图4D)。
规定这一步的热处理温度明显高于非晶硅膜53的结晶温度是很重要的。用这样的高温，可在短时间如4小时获得结晶硅膜，并使其结晶度明显地高。促进结晶的镍元素也能分散在膜中，从而防止产生高密度的局部俘获能级。根据实验，提供本实施例所示非晶硅膜的结晶温度为590℃。
用高温热处理，能获得有极高结晶度的结晶硅膜。通常，已知技术中，用900℃加热在石英衬底上形成的非晶硅膜，使其结晶。本实施例中获得的结晶硅膜56的结晶度高于用已知技术在石英衬底上获得的结晶硅膜的结晶度。用金属元素的作用是促进硅作用。
(第7实施例)
第7实施例中，用铜元素代替第6实施例的方法中的镍元素。用乙酸铜(II)(Cu(CH3COO)2)设置与非晶硅膜表面接触的铜元素。进行第6实施例中的热处理，获得结晶硅膜。溶液中的铜元素浓度与第6实施例中用的镍元素浓度相同。
(第8实施例)
第8实施例给出了按本发明制造n-沟道TFT的一个实施。按第6实施例所述方法在玻璃衬底上形成结晶硅膜，然后构图，获得图5A的状态。
图5A中，在石英衬底61上形成厚3000的氧化硅膜作底膜62，并在其上由形成构成TFT的有源层的结晶硅膜制成岛状半导体层63。
图5A的状态后，用等离子CVD形成厚1000的构成栅绝缘膜的氧化硅膜64。然后，用低压热CVD形成其中含P(磷)的n-型微晶硅膜，之后，构图，形成栅电极65。按此法，获得图5B的状态。构成硅栅电极65。可用耐高温的金属材料或它的硅化物代替。也可用金属和半导体的多层结构。
为了在有源区63中形成源区和漏区，如图5C所示，掺杂磷(P)离子。若要获得P-沟道TFT，可注入硼(B)离子。本例中，用栅电极作掩模，用等离子掺杂，给区域66和68注入P离子。而且，用自对准方式形成沟道形成区67。然后，在950C热处理2小时，使非晶硅制成的注入了杂质离子的区域66和68结晶并使注入的P-离子激活。
可用激光辐照代替热处理。也可在用激光束辐照的同时在800℃至1100℃加热。可用高能量光，例如，红外线，辐照来代替激光辐照。
图5D中，用等离子CVD形成氧化硅膜69作层间绝缘膜。形成接触孔，然后形成源电极70和漏电极71。用钛制成这些电极。按该方法制成n-沟道TFT。
按本发明制成的TFT与由在600℃在玻璃衬底上形成的结晶硅膜制成的TFT相比，按本发明制成的TFT有大迁移率和小截止电流特性。迁移率大的原因是，由于获得高结晶度而使载流子的迁移率变大。截止电流小的原因是，使俘获能级密度小而使通过俘获能级的载流子数量减小。
TFT中截止电流是指TFT的截止状态中(给栅电极加反向偏置电压的状态中)允许在源与漏之间流动的电流。
正如已审查的日本专利公开平成3-38755所公开的，由于载流子移迁沟道形成区和漏区之间的晶界附近，而引起截止电流。因此，提高形成有源层的结晶硅膜中的结晶度，减少俘获能级密度，就能减小截止电流量。
(对比例)
这里所述的对比例中的制造方法，是用第6实施例的方法，用玻璃衬底作衬底，在550℃进行结晶热处理，获得结晶硅膜，用结晶硅膜制造TFT。
参考图4和5说明该对比例的制造方法。用玻璃衬底作衬底51。在玻璃衬底51上形成厚3000的氧化硅膜52作底膜。用低压热CVD形成厚500的非晶硅膜53。因此，获得图4A的状态。
在第6实施例同样的条件下给非晶硅膜53的表面加乙酸镍溶液，然后，用旋涂机54旋涂(图4B)。
因此，获得图4C的状态。设置与非晶硅膜53的表面接触的镍元素。
图40中，在550℃热处理4小时。该工艺中，可用激活镍元素而获得结晶硅膜106。(图4D)
然后，给结晶硅膜刻图，形成TFT的有源层。图5A展示出该状态。图5A中，61是玻璃衬底，62是底膜的氧化硅膜，63是TFT的有源层。
形成绝缘膜64后，形成n-型结晶硅膜并刻图，形成栅电极65。因此，获图5B的状态。
然后，用等离子掺杂注入P(磷)离子，因而，以自对准方式形成源区66，漏区68和沟道形成区67。再用激光束辐照使有源区66和漏区68进步结晶和活化(图5C)。
用等离子CVD形成层间绝缘膜69，然后形成接触孔，源电极70和漏电极71，形成TFT。
按该对比例的TFT的迁移率是第6实施例的TFT的迁移率的60％至70％。但是，与第6实施例的TFT相比，其截止电流特性变低。为改善截止电流特性，要求有如偏移栅结构或LDD(轻掺杂的漏区)等特殊结构。
而且，按该对比例的TFT存在每个元件的特性分散性显著加大的问题。假设这是由以下原因造成的。用TEM(透射电子量微镜)观察按本例的TFT的有源层。证实金属元素在有源层中局部集中。众所周知，若金属元素在半导体中局部集中，会形成高密度俘获能级。这种高密度的俘获能级的存在会导致器件损伤或工作不稳定。因此，本例的TFT各元件之间的特性有很大分散性。
相反，第6实施例制成的TFT各元件之间的特性分散性极小。而且，用TEM观察用第6实施例的方法制成的TFT的有源层，发现镍元素很难局部集中在有源层中。这就支持每个元件的分散性小。假设难以发现镍元素的局部集中的原因是因为在950℃加热使镍元素分散在硅膜中。
(第9实施例)
第9实施例中，用第6实施例的方法获得图4D所示结晶硅膜56，进一步用激光辐照结晶硅膜56，增加其结晶度。结晶硅膜56包含少量非晶成分。
用热处理可使非晶成分消失。即，进行附加热处理，可进一步提高结晶度。但是，进一步热处理要几小时，这从生产率的角度看不是较好的步骤。
因此，本实施例的特征是，第6实施例的方法中，图4D所示的状态后，进一步用激光辐照，提高结晶硅膜56的结晶度。
辐照激光最好是波长在紫外光范围的准分子激光束。本例中，用波长为248nm的KrF准分子激光。辐射能量密度是300至400mJ/Cm2。
正如本例所述，激光束辐照已用热处理而结晶的结晶硅膜，由此提高其结晶度。之后，能获得高重复性的效果。
本实施例中，可用红外线这样的强光代替用激光束来辐照。
(第10实施例)
第10实施例涉及有集成在单个石英衬底上的外围电路的有源矩阵液晶显示器。参照图6A至6E说明按本例的有源矩阵电路的制造方法。
图6A至6E分别展示出左边的外围逻辑电路TFT(外围电路)和右边的有源矩阵电路TFT(象素TFT)。
在石英衬底81上形成厚1000至3000的氧化硅膜作氧化底膜82。可用溅射或等离子CVD在氧气氛中形成氧化硅膜。
用等离子CVD或低压热CVD形成厚500的非晶硅膜。再用第6实施例所述的相同方法，设置与非晶硅膜的表面接触的促进硅结晶的金属元素。
在900℃热处理4小，非晶硅膜转变成结晶硅膜。热处理后，可用激光束或强光照射结晶硅膜，由此进一步提高结晶度。
然后，腐蚀这样获的结晶硅膜，构成岛状外围驱动电路(外围电路TFT)的TFT的有源层83(P-沟道TFT用的)和84(n-沟道TFT用的)，和矩阵电路(象素电路)的TFT的有源层85。
用溅射法在氧气氛中形成厚500至2000由氧化硅膜制成的栅绝缘膜86。可用等离子CVD方法制造栅绝缘膜86。当用等离子CVD制成氧化硅膜时，最好用一氧化二氮(N2O)或氧气(O2)和硅烷。
最好用低压热CVD法在衬底的全部表面上形成厚2000A至5μm，最好是2000至6000的含P的提高结晶度的多晶硅膜，然后刻图，构成栅电极87、88和89。(图6A)
然后，用栅电极87至89作掩模，用PH3(磷烷)作掺杂气体，给所有岛状有源层83至85注入P(磷)。剂量为1×1012至5×1013原子/cm2，结果，构成弱n-型区90，91和92。(图6B)
制成光致抗蚀剂掩模98，覆盖P-沟道TFT的有源层83。同时形成光致抗蚀剂掩模94，它覆盖与栅电极89平行的从栅电极89的一端伸至距离象素TFT的一端3μm的部分。
然后，再用磷作杂质气体进行离子掺杂。给表面再注入P离子。此时，P不注入到光致抗蚀剂掩模93和94下面的部分。因此形成注n-型区(源/漏区)95和96。该方法中，像素TFT的有源层85的弱D-型区92和用掩模94覆盖的区域97(图6D)中设置未掺P的弱n-型态。(图6C)
用光致抗蚀剂掩模98覆盖n-沟道TFT的有源层84和85，用乙硼烷(B2H6)作掺杂气体进行离子掺杂，给岛状区83注入B(硼)离子，剂量是5×1014至8×1015原子/cm2。掺杂中，由于B离子剂量超过图6C中所示的D离子剂量。器件中已形成弱n-型区90填倒成强P-型区99。
用上述掺杂，形成强n-型区(源/漏)95和96，强P型区(源/漏)99和弱n-型区(低浓度杂质区)97。低浓度杂质区97的宽度X随光致抗致剂掩模94变成约3μm。低浓度杂质区93的漏区边作为LDD区(图6D)。
然后，在900℃热处理2小时，恢复用掺杂造成的损坏。用等离子CVD在整个表面上形成厚500的氧化硅膜作层间绝缘膜100。它可以是由氮化硅膜或氧化硅膜和氮化硅膜构成的多层膜。然后，湿腐蚀层间绝缘膜100，构成源/漏区接触孔。
用溅射法形成厚4000的钛膜，然后腐蚀构成外围电路的电极布线101，102和103。同时构成象素TFT的电极布线104和105。而且，用等离子CVD形成厚2000的氮化硅膜106作为保护膜，然后腐蚀构成达到象素TFT的电极105的接触孔。最后腐蚀用溅射法形成厚1500A的ITO(氧化铟锡)膜，构成象素电极107，因此整体构成外围电路和有源矩阵电路(图6E)。
(第11实施例)
第11实施例的特征是，在第6实施例的方法中，用微晶硅膜代替非晶硅膜53。用低压热CVD，用乙硅烷作原料气体，形成微晶硅膜。本实施例中，非晶硅膜不能用热处理而转变成结晶硅膜，但是，热处理能促进微晶硅膜结晶，以获得有更高结晶度的结晶硅膜。
(第12实施例)
第12实施例涉及有高实用性的n-沟道TFT，用一偏移栅区能使其实现低截止电流特性。图7A至7E是按本例的制造TFT方法示意图。
在石英玻璃衬底11上形成厚5000的氧化硅膜12作底膜。氧化硅膜的作用是消除石英衬底上其上形成的硅膜之间产生的应力。其厚度最好在3000以上。
用低压热CVD在氧化硅膜12上形成非晶硅膜113，它变成构成TFT的有源层的硅膜的起始膜。本例中，用乙硅烷作膜形成气体，并构成厚1000的非晶硅膜113。为了控制获得的TFT的Vth值，本例中，乙硅烷中含少量乙硼烷(图7A)。
形成非晶硅膜13后，用旋涂法将乙酸镍溶液加到非晶硅膜113上。该工艺实现了设置与非晶硅膜113的表面接触的镍元素的状态。
之后，在800℃热处理4小时，使非晶硅膜结晶。热处理后，按2℃/分钟以下的速度冷却，消除硅膜中的应力。
从冷却时间或设备(装置)占用的时间的观点看，在较高的温度热处理是有效的，然而，在800℃至900℃进行热处理更好。
给已经结晶的非晶硅膜刻图，构成TFT的有源层(图7B)。
而且，用热氧化形成厚500的氧化硅膜116。加热温度是950℃。用热氧化形成的厚500的氧化硅膜116，使有源层114的厚度是750。(图7C)
形成构成栅电极的厚5000的硅化钼。构成栅电极的材料的电阻值应尽可能小。除硅化钼外还可用硅化钨。形成光致抗蚀剂掩膜118。对用硅化钼制成的厚5000的膜刻图，构成栅电极区117(图7D)。
用各向异性腐蚀，选择地腐蚀硅化钼。按图7E中箭头所指方向进行腐蚀，减小由硅化钼制成的形成栅电极的区域117的大小。蚀刻宽度为5000A。因此，构成栅电极119。(图7E)
在那个状态中，如图8A所示，用等离子掺杂，向区域20和123中注入P(磷)离子。区域120和123是源区和漏区。恰好在栅电极119下面的有源层区是沟道形成区122。没注入P离子的区域121是偏移栅区。偏移栅区121的宽度是5000(图8A)。
如图8A所示，P离子注入后，在800℃热处理2小时。因此，对源/漏区120和123进行活化和对离子注入造成的损伤进行退火。
用等离子CVD形成厚6000的氧化硅膜124，作为层间绝缘膜。构成接触孔后，构成钛膜和铝膜的叠层，并刻图构成源电极125和漏电极126。铝中含0.2wt％的钪，以防止产生小丘。而且，尽管没画出，还要构成与栅电极119接触的电极。在氢气氛中在400℃进行氢热处理，因此，抵消了有源层中的悬空键。因此，制成图8B所示TFT。
在图8B所示剖面的TFT的特性的一个例子示于图9中(特性分散性相当大)。
具有图9所示特性的TFT是迁移率为247.57cm2/VS，Vth为0.11V，S值是0.09V/Dec。所获得的TFT的特性分散性是迁移率在大约180至250cm2/VS之中，S值在大约0.09至0.12/Dec的范围内。有上述特性的TFT可按几十MHz的高速动作。因此，随着分散性被抑制，能在石英衬底上构成处理图象信号的集成电路。
图10是表示关于实施例和各对比例的TFT的制造方法和特性的一个表。图10所示对比例1和2是基本上按图7A至7E和图8A和8B所示工艺制造的。
对比例1的特征是，获得的结晶硅膜没有促进硅结晶的金属元素。对比例1是对应于一个称为高温多晶硅TFT的普通TFT。本实施例与对比例1比较，证明用金属元素有效。
对比例2的特征是，使用了促进硅结晶的金属元素，对按图7A的方法制成的非晶硅膜在550℃热处理4小时使其结晶。本实施例与对比例2比较，证明对非晶硅膜113的不同结晶热处理温度影响TFT的性能。
对比例2中，不加热，但用激光辐照来激活源/漏区120和123。
图10中，按本例制成的TFT与不用镍的对比例1，以及与用3镍但结晶加热温度低于550℃的对比例2相比，按本例制成的TFT获得明显有效的特性。对比例1和2所示TFT不能在几MHz范围以外工作。即，它不能按高于本例的TFT的操作速度1/10的速度操作。
(第13实施例)
第13实施例是对图7A至7E所示制造TFT的方法有部分改变。图7A中，非晶硅膜形成后，用镍结晶化。结晶硅膜中形成了许多晶粒，每个晶粒的直径是几百微米。
用结晶硅膜，TFT能获得第12实施例所述的显著优良特性。但是用在石英衬底上形成结晶硅膜构成大量的TFT时，按给定速度出现使晶界位于有源层中的状态。
晶界上，主要有促进结晶的金属元素和杂质。这些金属元素和杂质的存在成了防碍载流子移动的因素。因此，当有源层中存在晶界时，所获得的TFT的特性变差。这导致TFT的特性分散。通过不允许有源层中存在晶界来解决上述问题。有源层的大小最小是10μm见方，最大是100微米见方。如上所述，获得的晶界大小是几百微米(按实验能获得约30μm的尺寸)。
本实施例的方法中，对非晶硅膜刻图，获得非晶硅膜制成的有源层，并用镍元素使其结晶。换言之，图7B的状态之后，引入镍元素，然后在800℃热处理4小时，在具有有源层形状的非晶硅膜结晶。
由于有源层的尺寸最大约为100μm对于超过那个尺寸的进行刻图的岛状非晶硅膜基本上变成一个晶粒。
用这种结构，能抑制在有源层中存在的晶界。之后，可能减小所获得的TFT的特性分散性。换言之，由于抑制特性的分散性，第12实施例中特性优良的TFT的迁移率约为250cm2/VS，S值低于0.1V/Dec。
(第14实施例)
第14实施例涉及抑制第13实施例所述结构中的促进硅结晶的金属元素的结构。如第13实施例所述，当把其是起始膜的非晶硅膜刻成有源层形状，然后用镍进行热处理获得结晶态有源层时，会出现以下问题。
当把非晶硅膜制成有源层图形后进行结晶处理时，促进结晶的金属元素，部分地存在于有源层图形的周围部分中，即，图形的边缘处。部分金属元素的存在，是在有源层侧表面或边缘处构成俘获能级的原因。这会对TFT的工作造成不利影响。
本实施例提供一种方法，用它使有源层中无部分存在金属的区域。图11A至11℃展示出按本实施例生产有源层的方法。
图11A中，131是穿过底氧化膜在石英衬底上形成的非晶硅膜的特别区。在该区形成三个矩形图形132至134。即，形成三个非晶硅膜构成的岛状区132至134。
这些图形对是10至200μm见方。最好是20至100μm见方。即，规定图形大小是晶粒面积的70％以下。图形形状可以是方形，矩形，多边形，图形或半圆形，可以是任何易于使用的形状。复杂的形状不可取，因为它防碍结晶进程。
当图形变成圆形时，图形大小最好是200μm以下。这是因为用镍元素加热而结晶构成的晶粒尺寸变成200至300μm。
构成图11A所示非晶硅膜的图形132至134后，用旋涂法给图形132至134加乙酸镍溶液，设置镍元素与由非晶硅膜构成的图形132至134露出的表面接触。
必须调节乙酸镍溶液中的镍元素浓度，使最后留在膜中的镍浓度是1×1015至5×1019cm-3。若镍元素的浓度大于上述范围，由于镍元素的影响会抑制半导体特性。而镍浓度低于上述范围，镍元素不能促进结晶。同样，除用镍元素外，可用上述浓度作为标准。
加乙酸镍溶液后，在800℃热处理4小时，使图11A所示的图形区132至134结晶。结果，能获得图11B所示有结晶性能的矩形区135至137。这些图形区135至137基本上由单个晶粒构成。
镍元素部分存在于图形区135至137的边缘中。因此，把图形区135至137进一步构图。然后，构成TFT的有源层的图形区138至140。(图11C)。
图形区138至140基本上可由单个晶粒构成。而且，由于除去了有部分镍元素存在的区域，在有源层中产生了无部分镍元素存在的状态。
该实施例展示出其中有由一个矩形区获得TFT有源层的一个图形区的结构。但是，由此能获得两个以上的有源层的图形区。能获得处于抑制晶界影响或促进结晶的金属元素状态中的有源层。
(第15实施例)
第15实施例给出了一种技术，其中，在玻璃衬底上用镍元素形成结晶硅膜。图12A至12D表示按本例的制造方法。用等离子CVD，用硅烷，N2O和O2作原料气体，或用等离子CVD，用TEOS气和N2O气，在Corning1737玻璃衬底151(扭曲是为667℃)上形成厚3000的氮氧化硅膜152作底膜。
氮氧化硅膜152的作用是，稳固地防止来自玻璃衬底的杂质在后面的工艺中扩散(从半导体的制造水平的观点看，玻璃衬底中包含大量杂质)。
为了最大地获得上述作用，氮化硅膜最佳，但由于应力作用氮化硅膜易从玻璃衬底上剥落，因此，它不实用。也可用氧化硅膜作底膜。但是氧化硅膜对杂质没有足够的阻挡作用。
重要的是使底膜尽可能地硬。最好获得的TFT经过耐压试验，表明若底膜的硬度大(即，它的蚀刻速度小)，其可靠性变得更高。这是因为底膜的硬度与防止来自玻璃衬底的杂质进入有关。
用低压热CVD制成厚500可以转变成结晶膜的非晶硅膜153。用低压热CVD的原因是，随后能获得质量优异的结晶硅膜。除低压热CVD外，还可用等离子CVD。非晶硅膜153的厚度最好在2000以下。
根据薄膜的等级制出非晶硅膜厚的下限。通常，下限为100，实际应用中为200。在这一步，重要的是要注意防止杂质进入膜。因此，获得图12A的状态。
把含10ppm(重量换算)的镍元素的乙酸镍溶液加到非晶硅膜153的表面。即，在非晶硅膜153的表面形成乙酸镍溶液的水膜154。图12B中，用旋涂机除去多余的溶液。换言之，进行旋干。因此，配置镍元素，使其与非晶硅膜153的表面接触。
由于后续热处理中残留杂质，最好用硫酸镍代替乙酸镍溶液。因为乙酸镍溶液含碳，在后续热处理中含碳化而残留于膜中。调节溶液中的镍元素浓度来调节镍元素的引入量。
然后，图12C中，在450℃至650℃热处理，结晶化非晶硅膜153。在含卤族元素的气氛中进行热处理。本例中在含3％HCl的氮气氛中进行。这是因为在结晶的同时，氯的作用可除去镍元素。
气氛中的HCl的浓度最好是1％至10％。浓度大于此值时，一定要注意，因为硅膜表面变粗糙。当浓度小于此值时，排除作用降低。
应尽量减少上述热处理中气氛中的氧。因为镍与氧反应，在膜的表面上或膜中形成NiOx。具体地说，气氛中氧含量最好在ppm级，最好在1ppm以下。
而且，为抑制构成NiOx的现象，在还原气氛中进行上述热处理是有利的。例如，用3％的氢(必须考虑到爆炸极限)与氮气(也可用氩气)混合，再与1％至10％的HCl混合的气氛。
从热处理的效果和重复性考虑，上述热处理温度的下限是450℃以上。上限必须规定为所用玻璃衬底151的扭曲点以下。本例中，由于用扭曲点为667℃的Corning 1737玻璃衬底151，因此，其上限规定在650℃具有误差范围。
因此，用石英衬底可使热处理温度高到900℃。这种情况下，能获得有较高结晶度的结晶硅膜。并能在短时间内获得结晶硅膜。
除HCl气外，可用选自以下材料中的一种或多种，这些材料是HF，HBr，Cl2，F2和Br2。当用HF气时，气氛中的气体含量(体积含量)是0.3％至10％。用HBr气时，气氛中的气体含量为1％至20％；用Cl2时，为0.3至5％，用F2气时，含量是0.1％至3％，用Br2气时，气氛中气体含量是0.3％至10％。
图12C中用热处理获得结晶硅膜155后，在含卤族元素的溶液中再次热处理。非常重要的是热处理温度高于已经进行过的结晶热处理温度。这一工艺是除去在初始阶段为结晶而故意混入的镍元素(促进结晶的金属元素)。在非晶硅膜153的结晶中用镍代表促进结晶的金属元素是很有效的，其在结晶时起重要作用。
然而，获得结晶硅膜155后，金属元素在半导体中构成能级(level)或成为不稳定元素。因而希望尽可能多的除去金属元素。因此，本例中，在含卤族元素的气氛中再次热处理(图12D)。
在550℃至1050℃进行热处理，最好在600℃至980℃进行热处理。因为，热处理温度在600℃以下时，达不到效果，若温度超过1050℃，用石英等材料制成的衬底夹具会变形，或使载体粘到设备上(为此，最好用980℃以下)。
热处理温度的上限必须规定在玻璃衬底的扭曲点以下。当在玻璃衬底的扭曲点温度以上的温度热处理时，衬底会变形，因此要非常注意。
第2次热处理的气氛可与第1次结晶热处理的气氛相同。该热处理中，热处理时间为10至48小时，热处理温度是600℃到750℃分别处理24小时。热处理时间为5至24小时。热处理温度是750℃至900℃时分别处理12小时。热处理时间是1至12小时，在热处理温度是900℃至1050℃分别处理6小时。
用上述方法，结晶硅膜155中镍元素浓度可设定为最初浓度的1/10以下。这就是说，与没用卤族元素吸收的情况相比，镍元素可设定为初始浓度的1/10以下。用其它金属元素的情况有同样的效果。提高第2次热处理的温度或延长处理时间可以提高热处理效果。
使用第2热处理，使镍元素扩散防止镍元素局部集中。
第15实施例是用溶液引入镍元素，其控制性好而且简单。但也能用CVD或溅射法形成镍或含镍的膜。还可以采用抽吸技术来配置镍元素的方法，使其和非晶硅膜135的表面相接触。这也适用于用促进硅结晶的其它金属的情况。
(第16实施例)
第16实施倒是按与第15实施例不同的方式使晶体生长的实例。本例涉及用促进硅结晶的金属元素按平行于衬底的方向，即所谓“横向生长”生长晶体的方法。
图13A至13D展示出按本例的制造方法。在Corning1737玻璃衬底上(也可以是石英玻璃)形成厚3000的氮氧化硅膜202作为底膜。
用低压垫CVD在氮氧化硅膜202上形成厚500的非晶硅膜203。如上所述，非晶硅膜的厚度最好是2000A以下。
之后，形成厚1500的氧化硅膜，并构图，构成掩膜204。掩膜204有形成在区域205中的开口，从该开口露出非晶硅膜203。
开口205是一细长矩形，其长方向垂直于图纸方向。开口205的宽度规定为20μm以上。其长度可任意确定。
加含镍元素10ppm(按第15实施例所述重量换算)的乙酸镍溶液。因此，使镍元素与露出的非晶硅膜表面和氧化硅膜形成的掩模204的表面接触，如(图13A)的虚线206所指。
然后，在氧含量尽量少的氮气氛中在600℃热处理4小时。结果，晶粒生长按图13B的箭头207所指的平行于衬底的方向增长。晶粒增长从引进了镍元素的开口205区域开始朝着其边缘区域进行。平行于衬底的晶粒生长叫做“横向生长”。
在还原气氛中进行第1热处理是很有利的。
横向生长可超过100μm以上。获得有横向生长区的硅膜208。在形成开口205的区域内，从硅膜203表面朝硅膜203与底膜202间的界面，进行叫做“纵向生长”的垂直结晶生长。
除去选择性引入镍元素的由氧化硅膜制成的掩膜204，获得图13C的状态。该状态中，硅膜208中存在纵向生长区，横向生长区和未进行结晶生长的区域(有非晶硅态)。
该状态中，在含3％的HCl和3％的H2的氮气氛中，在640℃热处理12小时。因此，如第15实施例所述，可降低膜中的镍元素浓度。用第2热处理，能扩散局部集中的镍元素。解决镍元素局部集中而造成的问题。换言之，可排除形成高密度能级或存在金属电特性等问题。
刻图构成横向生长区图形209。本例中，重要的是图形209中不存在纵向生长区，非晶区和横向生长区的端部。因为纵向生长和横向生长的端部中存在浓度相当高的镍元素。因为降低非晶硅区的电性能。
能做得使横向生长区图形209中残留的镍元素浓度比第15实施例中相应区中残留的镍元素浓度还低。这会使包含在横向生长区中金属元素自然减少。具体地说，可规定横向生长区图形209中的镍元素浓度为1017cm-3数量级。
用横向生长区构成TFT时，其迁移率高于第15实施例所述用纵向生长区构成的TFT的迁移率(第15实施例中，全部表面上是纵向生长)。
由于能减小镍浓度，可获得高可靠性器件。
(第17实施例)
第17实施例是制造按本发明的有源液晶显示器或有源矩阵EL(电发光)显示器的象素区的TFT的一个实例。
图14A至14E示出按本发明的制造方法。用第15或第16实施例的方法形成结晶硅膜，然后刻图，获得图14A所示状态。
图14A中，301是玻璃衬底，302是底膜，303是结晶硅膜制成的有源区。底膜302最好用氮氧硅化膜制成。还要求氮氧化硅膜中含卤族元素。这是利用卤族元素对金属离子的吸收作用或引起离子迁移。
图14A的状态后，在表面上形成用作栅绝缘膜的氮氧化硅膜304，其厚度为1000。膜的形成方法采用等离子CVD，用含氧、硅烷和N2O的混合气体，或用等离子CVD、用含TEOS和N2O的混合气体。
氮氧化硅膜304中包含卤族元素，对防止由于存在于有源层中的镍元素(或促进硅结晶的金属元素)使作为绝缘膜的栅绝缘膜的变坏，是有利的。采用氮氧化硅膜304是有特殊意义，因为膜304的质量优异，使金属元素很难进入膜304中。金属元素进入栅绝缘膜，有损栅绝缘膜作为绝缘膜的功能，从而导致TFT的特性不稳定或分散性。通常用氧化硅膜构成栅绝缘膜。
形成作为栅绝缘膜的氮氧化硅膜304后、用溅射法形成随后起栅电极作用的铝膜。铝膜中含0.2wt％的钪。
铝膜中含钪是因为在随后的工艺中，抑制金属小丘或金属须的生长。金属小丘和须表示加热使铝膜生长不正常，而生成针状或尖的凸起。
铝膜形成后，用含3％酒石酸的乙二醇溶液作电解液形成良好的阳极氧化膜(未画示)。即，在电解液中用铝膜作阳极，用铂作阴极、进行阳极化、形成铝膜表面有良好质量的阳极氧化膜。阳极氧化膜的厚度为100。阳极氧化膜的作用是改善铝膜与光致抗蚀剂掩膜的附着力，光致抗蚀剂掩膜在随后工艺中被去除。在阳极化时用所加电压控制阳极氧化膜的厚度。
形成光致抗蚀剂掩模，将铝膜刻成图形305。因此，获得图14B的状态。本状态中，用3％的草酸水溶液作电解液，再次阳极氧化。在电解液中，用铝图形305作阳极，进行阳极化，形成多孔阳极氧化膜308。该工艺中，由于上部光致抗蚀剂掩膜306有强附着力，因而在铝图形的侧表面上选择地形成阳极氧化膜308。
允许阳极氧化膜308生长到几微米厚。其厚度为6000。可按阳极氧化时间控制生长厚度。
然后，再构成良好的阳极氧化膜。即，用含3％酒石酸的乙二醇溶液再次阳极氧化。结果，由于电解液进入多孔阳极氧化膜308，因此，形成了良好质量的阳极氧化膜309。良好的阳极氧化膜309的厚度是1000。
该状态中，腐蚀露出的氮氧化硅膜304，由此只留区域310。用于腐蚀是有利的。而且，用包含乙酸，硝酸和磷酸的混合酸，除去多孔阳极氧化膜308。按此方法，获得图14D的状态。
图14D的状态后，注入杂质离子。本例中，用等离子掺杂进行P(磷)离子注入，制造n-沟道TFT。
本方法中，形成重掺杂区311和315和轻掺杂区312和314。这是因为留下的氧化硅膜310作为半透明掩膜，并用掩膜掩蔽注入了离子的部分。
然后，用激光束或强光辐照已注入了杂质离子的区域使其激活。因此，以自对准方式形成源区311，沟道形成区313，漏区315，和低浓度杂质区312和314。区域312和314叫做“LDD(轻掺杂漏)区”图14D。当优质阳极氧化膜309的厚度在2000以上时，可在有那个膜厚的沟道形成区313的外侧形成偏移栅区。类似地在本例中，形成偏移栅区。但是，由于偏移栅的尺寸小，它的存在所起的作用也小，而且附图变得复杂化，因此没画出这些偏移栅区。
形成氧化硅膜，氮化硅膜或其叠层，作为怪间绝缘膜316。可用氧化硅膜或氮化硅膜上的树脂材料构成层间绝缘膜316。形成接触孔，并形成源电极317和漏电极318。按此方法，形成图14E所示TFT。
(第18实施例)
第18实施例涉及在第3实施例中形成栅绝缘膜304的方法。用耐高温的玻璃衬底或石英衬底作衬底时，最好用形成栅绝缘膜的方法进行热氧化。用热氧化形成的氧化膜是作为栅绝缘膜的最佳氧化膜，因为作为绝缘膜它是优质的，而且其内部不存在可移动电荷。
像形成热氧化膜的方法一样，有一个在950℃在氧气氛中处理的实例。该状态中，将氧气与HCl等混合是有效的。因此，当形成热氧化膜时，可同时除去有源层中存在的金属元素。
要形成含氮成分的热氧化膜，使氧气与N2O气混合是有效的。若使N2O的混合比最佳，则能用热氧化获得氮氧化硅膜。
本实施例是用热氧化形成栅绝缘膜的实例。但是作为其它的方法，可用热CVD形成栅绝缘膜。该情况下，用N2O或氨使热氧化膜中含氮成分是有效的。
(第19实施例)
第19实施例是表示用不同于图14A至14E所示方法的方法制造TFT的实例。图15A至15E是按本例的制造方法。用第15或第16实施例的方法在玻璃衬底上形成结晶硅膜。然后把结晶硅膜刻图。获得图15A的状态。
图15A中，401是玻璃衬底，402是底膜，403是结晶硅膜构成的有源层。最好用氮氧化硅膜形成底膜402。
图15A的状态后，形成厚1000的氮氧化硅膜404作栅绝缘膜。用等离子CVD，用含氧、硅烷和N2O的混合气体，或用等离子CVD，用含TEOS和N2O的混合气体作为膜形成方法。由通常使用的氧化硅膜形成栅绝缘膜。
形成作为栅色缘膜的氮氧化硅膜304后，用溅射法形成以后作为栅电极(未画出)的铝膜。铝膜中含0.2wt％的钪。
形成铝膜后，用含3％酒石酸的乙二醇溶液作电解液形成优质阳极氧化膜(未画出)。即，在电解液中，用铝膜作阳极、铂作阴极，进行阳极化，形成有优质铝膜表面的阳极氧化膜。
优质氧化膜厚100。阳极氧化膜的作用是提高铝膜与光致抗蚀剂掩模的粘接力，光致抗蚀剂掩模在随后工艺中除去。阳极氧化时用所加电压控制阳极氧化膜的厚度。
形成光致抗蚀剂掩模405。然后把铝膜刻图构成图406。该状态中，用3％的草酸水溶液作电解液再次阳极化。电解液中，用铝图形406作阳极。进行阳极化，形成多孔阳极氧化膜407(图15B)。
本方法中，由于光致抗蚀剂掩膜405上部有高粘附力，因而在铝膜406的侧表面上选择形成阳极氧化膜407。允许阳极氧化膜407生长到几微米厚。设规定它的厚度达到6000。用阳极化时间控制生长厚度。
之后，再次形成优质阳极氧化膜。即，用含3％酒石酸的乙二醇溶液作电解液，再次阳极化。因为电解液进入多孔阳极氧化膜407，形成优质阳极氧化膜408。
该状态中，杂质离子是最初注入的。该工艺可在除去光致抗蚀剂掩膜405后进行。用杂质离子注入形成源区409和漏区411。杂质离子不注入区域410(图15C)中。
之后，用含乙酸，硝酸和磷酸的混合酸除去多孔阳极氧化膜407。
除去膜407后，在掺杂条件低于最初的杂质离子注入条件下再次杂质离子注入。该工艺中，形成LDD区412和413。然后区域44变成沟道形成区。
此后，用激光束或强光辐照，激活已注入杂质离子的区域。按此方法，按自对准方式，形成源区409，沟道形成区414，和低浓度杂质区412和413。
形成氧化硅膜，氮化硅膜或其叠层，作为层间绝缘膜415。在氧化膜或氮化硅膜上的树脂材料层形成层间绝缘膜415。形成接触孔，以便形成源电极416和漏电极417。按此方法制成图15E所示TFT。
(第20实施例)
第20实施例是以互补方式构成n-沟道TFT和P-沟道TFT的例子。本实施例的结构能用于，例如，集成在绝缘表面上的各种薄膜集成电路中。它也能用于有源矩阵液晶显示器的外围驱动电路中。
如图16A所示，在玻璃衬底501上形成氧化硅膜或氮化硅膜作底膜502。最好用氮氧化硅膜。
而且，用等离子CVD或低压热CVD形成非晶硅膜(未画出)。用第15或第6实施例的方法使非晶硅膜转变成结晶硅膜。
把结晶硅膜刻图，获得有源层503和504。因此获得图16A状态。
为了消除有源层503和504的侧表面上移动的载流子的影响，在图16A的状态中，在650℃在含3％HCl的氮气氛中热处理10小时。
当有源层503和504的侧表面上存在的金属元素引起俘获能级时，会导致截止电流特性变坏。因此，进行这里所述的处理工艺，有益于减少有源层的侧边的能级密度。
形成构成栅绝缘膜的氮氧化硅膜505。若用石英衬底，最好采用上述热氧化。
之后，形成厚4000A的铝膜(未示出)，构成栅电极。除铝膜外，可用能进行阳极化的其它金属如钽。
铝膜形成后，用上述方法在其表面上形成极薄的优质阳极氧化膜。
在铝膜上形成光致抗蚀剂掩模(未画出)。对铝膜刻图，构成栅电极506和507。然后，用栅电极作阳极，形成多孔阳极氧化膜508和509。多孔阳极氧化膜的厚度为例如5000。
按形成优质阳极氧化膜的条件再次阳极氧化。优质阳极氧化膜510和511的厚度是800。因此，获得图16B的状态。
而且，用于腐蚀方法除去露出的氧化硅膜505，获得图16C的状态。
图16C的状态后，用含乙酸、硝酸和磷酸的混合酸除去多孔阳极氧化膜508和509。按此法获得图16D的状态。
本例中，交替地设置光致抗蚀剂掩模，用P离子注入左边的TFT，用B离子注入右边的TFT。用P离子注入，按自对准方式，形成有均有高浓度n-型的源区514和漏区517。还用低浓度P离子掺杂，形成弱n-型区515。还同时形成沟道形成区516。
为了保存残留的栅绝缘膜512，所以要形成弱n-型区515。换言之，穿过栅绝缘膜512的P离子部分被栅绝缘膜515掩蔽。
由相同原理按自对准方式，注入B离子，形成强P型源区521和漏区518。并同时形成低浓度杂质区520。同样，同时形成沟道形成区519。
优质阳极氧化膜510和511的厚度是2000时，形成与沟道形成区516和519接触的有那样厚度的偏移栅区。
本实施例中，由于优质阳极氧化膜510和511的厚度在1000以下，而且这些腹是薄的，因此，可忽略偏移栅区的存在。然后，用激光束或强光束辐照，对已注入杂质离子的区域退火。
图16E中，形成氮化硅膜522和氧化硅膜523作层间绝缘膜。各层膜522和523的厚度为1000。可形成非氧化硅膜523。
本例中，用氮化硅膜522覆盖TFT。由于氮化硅膜522优质并有优异的晶界特性，用这种结构能提高TFT的可靠性。
用旋涂法制成树脂材料的层间绝缘膜524。层间绝缘膜524的厚度是1μm(图16E)。
之后，形成接触孔，并形成左边的n-沟道TFT的源电极525和漏电极526。同时，形成右边n-沟道TFT的源电极527和漏电极526。漏电极526设置成共用。
按上述方式可制成有互补型CMOS结构的TFT电路。按本例所述结构，用氮化膜覆盖TFT，再用树脂材料覆盖TFT。该结构使移动离子或湿气很难进入TFT，有高寿命。
而且，再形成多层布线，防止TFT与布线之间产生电容。
(第21实施例)
第21实施例是涉及在第15或第16实施例获得的结晶硅膜上再用激光辐照而构成的单晶硅或基本是单晶硅的区域的一种结构。
如第15实施例所示，用镍元素获得结晶硅膜。然后用准分子激光(例如KrF准分子激光)照射该膜，再次促进其结晶。
用电子自旋谐振(ESR)测试按上述方式大大促进了结晶的膜，其电子自旋浓度是3×1017cm-3以下，用SIMS测试的镍元素浓度的最低值是3×1017cm-3。并有所说的单晶区。
该区中基本上不存在晶界，并能获得如单晶硅片一样的高电性能。单晶类区含氢5原子％以下或1×1015cm-3。这个值是用SIMS测得的。
用单晶或单晶类区制成TFT，由此获得相当于同单晶硅片制造的MOS晶体管。
(第22实施例)
第22实施例表示一个按图14A至16F所示制造TFT的方法，用热CVD制造栅绝缘膜的实例。用热CVD形成栅绝缘膜时，必须在高温加热栅绝缘膜。因此，希望用石英衬底。
本例给出了用低压热CVD，用含体积比3％HCl的氧气形成栅绝缘膜的例子。按该方法获得的栅绝缘膜中，有源层中存在的进入金属元素难以改变其电特性。
(第23实施例)
第23实施例的特征是，在第15和第16实施例所述方法中，在主要含氧的气氛中进行第2热处理。例如在含3％的HCl的氧气中进行第2热处理。
如上所述，在用于结晶的第1热处理中，不应存在氧，因会局部形成氧化镍。但在第2热处理中，由于表面存在少量金属元素，即使气氛主要含氧也不会出问题。
第2热处理的气氛主要含氧时，在热处理的同时，硅膜表面形成极薄的氧化膜(热氧化膜)。氧化膜有优异的界面特性，作为底膜极有效(最后与栅绝缘膜构成一个整体)，并在以后成为栅绝缘膜。
而且氧化膜是硅膜的保护膜。特别是，第2热处理后进一步用激光束辐照时，有氧化膜存在非常有利。即，用激光束辐照变成保护膜的氧化膜的表面粗糙度降到最小。
(第24实施例)
第24实施例表示在第15实施例所述方法中，把镍元素直接引入底膜表面的实例。本例中，镍元素与非晶硅膜下表面接触。
如上所述，按本发明，能获得结晶度极好的结晶硅膜。特别是，用促进硅结晶的金属元素能获得高结晶度。用促进硅结晶的金属元素能缩短必需的结晶时间。即使用大尺寸的玻璃衬底也能保持良好的表面平整性。能在玻璃衬底上形成高结晶度的结晶硅膜。用石英衬底，在800℃至1100℃高温热处理，能防止金属元素局部集中，由于有高结晶度，所以能制成有高迁移率的TFT。由于有高结晶度，金属元素不会集中，所以能获得有低截止电流和高可靠性的TFT。

Claims (19)

1.一种半导体器件的制造方法，其特征在于，该方法包括以下步骤：
在绝缘表面上形成非晶硅膜；
设置一种金属元素与非晶硅膜的表面接触，所述金属元素能促进硅的结晶；
第一次加热所述非晶硅膜，以便晶化非晶硅膜；
使用激光照射所述结晶的硅膜以进一步促进其结晶；
在照射步骤之后，在750℃到1050℃之间的温度第二次加热结晶的硅膜。
2.按权利要求1的方法，其特征在于，所述金属元素是选自以下金属中的至少一种，这些金属是Fe、Co、Ni、Ru、Rh、Pd、Os、Ir、Pt、Cu和Au。
3.根据权利要求1的方法，特征在于第二次加热步骤在含卤族元素的气氛中完成。
4.根据权利要求1的方法，特征在于所述激光是使用准分子激光器发出的激光。
5.根据权利要求1的方法，特征在于所述第一次加热步骤在450℃到650℃之间的一个温度完成。
6.根据权利要求1的方法，特征在于所述第二次加热步骤在含氧气的气氛中完成。
7.根据权利要求1的方法，特征在于所述结晶的硅膜的自旋浓度是小于或等于3×1017cm-3。
8.根据权利要求1的方法，特征在于所述结晶的硅膜中氢的浓度在1×1015cm-3到5％原子百分比的范围内。
9.根据权利要求1的方法，特征在于所述结晶的硅膜中金属元素的浓度在小于或等于3×1017cm-3的范围内。
10.根据权利要求1的方法，特征在于所述第二次加热步骤的时间是大于或等于1小时的时间。
11.根据权利要求1的方法，特征在于所述非晶硅膜被结晶以形成横向生长，即晶体的生长沿平行于绝缘表面的方向进行。
12.根据权利要求1的方法，特征在于所述结晶的硅膜包括其中没有晶粒边界存在的单晶的区域。
13.根据权利要求1的方法，特征在于所述所述半导体器件是薄膜晶体管。
14.根据权利要求1的方法，特征在于所述结晶的硅膜包含硼以控制半导体器件的阈值。
15.根据权利要求1的方法，特征在于所述半导体器件的S值为小于或等于0.12V/Dec。
16.根据权利要求1的方法，特征在于所述半导体器件的迁移率大于或等于180cm2/Vs。
17.根据权利要求1的方法，特征在于所述结晶的硅膜的厚度是大于或等于100。
18.根据权利要求1的方法，特征在于所述结晶的硅膜中的金属元素块可以通过TEM观察，其中每个金属元素块的尺寸在小于或等于几十埃的范围内。
19.根据权利要求1的方法，特征在于所述半导体器件是从有液晶显示器件和EL显示器件组成的组中选出的。
CNB961104864A 1995-06-01 1996-06-01 半导体器件的制造方法 Expired - Fee Related CN1146015C (zh)

Applications Claiming Priority (12)

Application Number Priority Date Filing Date Title
JP160002/1995 1995-06-01
JP160002/95 1995-06-01
JP16000295A JP3907715B2 (ja) 1995-06-01 1995-06-01 結晶性珪素膜の作製方法
JP15997695A JP4322969B2 (ja) 1995-06-02 1995-06-02 結晶性珪素膜の作製方法
JP159976/95 1995-06-02
JP159976/1995 1995-06-02
JP199079/95 1995-07-12
JP199079/1995 1995-07-12
JP7199079A JPH0927452A (ja) 1995-07-12 1995-07-12 半導体装置の作製方法
JP347821/95 1995-12-15
JP347821/1995 1995-12-15
JP34782195A JP4321828B2 (ja) 1995-12-15 1995-12-15 半導体装置の作製方法

Publications (2)

Publication Number Publication Date
CN1146629A CN1146629A (zh) 1997-04-02
CN1146015C true CN1146015C (zh) 2004-04-14

Family

ID=27473645

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB961104864A Expired - Fee Related CN1146015C (zh) 1995-06-01 1996-06-01 半导体器件的制造方法

Country Status (4)

Country Link
US (1) US6635900B1 (zh)
KR (3) KR100369918B1 (zh)
CN (1) CN1146015C (zh)
TW (3) TW383502B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100513952C (zh) * 2004-05-14 2009-07-15 英特维克公司 用于衬底冷却的电容感测

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09146108A (ja) 1995-11-17 1997-06-06 Semiconductor Energy Lab Co Ltd 液晶表示装置およびその駆動方法
TWI228625B (en) 1995-11-17 2005-03-01 Semiconductor Energy Lab Display device
US6800875B1 (en) * 1995-11-17 2004-10-05 Semiconductor Energy Laboratory Co., Ltd. Active matrix electro-luminescent display device with an organic leveling layer
TW309633B (zh) * 1995-12-14 1997-07-01 Handotai Energy Kenkyusho Kk
JPH10104663A (ja) 1996-09-27 1998-04-24 Semiconductor Energy Lab Co Ltd 電気光学装置およびその作製方法
US6475836B1 (en) 1999-03-29 2002-11-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
EP1437683B1 (en) * 2002-12-27 2017-03-08 Semiconductor Energy Laboratory Co., Ltd. IC card and booking account system using the IC card
WO2011108382A1 (en) * 2010-03-05 2011-09-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN112269277B (zh) * 2020-10-09 2024-03-22 厦门兴华鼎自动化技术有限公司 一种基于应力硅的电光调制器及其制备方法
CN112461880B (zh) * 2020-11-05 2022-10-28 中国空间技术研究院 一种用于定位和检测玻璃封接结构表面导电型通路的方法

Family Cites Families (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4659392A (en) 1985-03-21 1987-04-21 Hughes Aircraft Company Selective area double epitaxial process for fabricating silicon-on-insulator structures for use with MOS devices and integrated circuits
JPS6310573A (ja) 1986-07-02 1988-01-18 Oki Electric Ind Co Ltd 半導体装置の製造方法
JPH0284770A (ja) 1988-09-21 1990-03-26 Seiko Epson Corp 半導体装置の製造方法
JP2934445B2 (ja) 1988-12-14 1999-08-16 ソニー株式会社 薄膜トランジスタの形成方法
JPH0380569A (ja) 1989-08-23 1991-04-05 Oki Electric Ind Co Ltd 薄膜トランジスタ
US5278093A (en) 1989-09-23 1994-01-11 Canon Kabushiki Kaisha Method for forming semiconductor thin film
US5147826A (en) * 1990-08-06 1992-09-15 The Pennsylvania Research Corporation Low temperature crystallization and pattering of amorphous silicon films
US5242858A (en) 1990-09-07 1993-09-07 Canon Kabushiki Kaisha Process for preparing semiconductor device by use of a flattening agent and diffusion
JP3203652B2 (ja) 1990-10-29 2001-08-27 セイコーエプソン株式会社 半導体薄膜の製造方法
JP3150719B2 (ja) 1991-06-17 2001-03-26 株式会社リコー 薄膜半導体基板およびその製造方法
US5576222A (en) 1992-01-27 1996-11-19 Tdk Corp. Method of making a semiconductor image sensor device
US5424230A (en) 1992-02-19 1995-06-13 Casio Computer Co., Ltd. Method of manufacturing a polysilicon thin film transistor
US5300187A (en) 1992-09-03 1994-04-05 Motorola, Inc. Method of removing contaminants
JPH0697070A (ja) * 1992-09-11 1994-04-08 Sanyo Electric Co Ltd 多結晶シリコン膜の製造方法
JPH06163580A (ja) 1992-11-20 1994-06-10 Sharp Corp 薄膜トランジスタの製造方法
TW226478B (en) 1992-12-04 1994-07-11 Semiconductor Energy Res Co Ltd Semiconductor device and method for manufacturing the same
US5843225A (en) 1993-02-03 1998-12-01 Semiconductor Energy Laboratory Co., Ltd. Process for fabricating semiconductor and process for fabricating semiconductor device
JP3497198B2 (ja) 1993-02-03 2004-02-16 株式会社半導体エネルギー研究所 半導体装置および薄膜トランジスタの作製方法
JPH06232069A (ja) 1993-02-04 1994-08-19 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US5639698A (en) 1993-02-15 1997-06-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor, semiconductor device, and method for fabricating the same
JP3562588B2 (ja) 1993-02-15 2004-09-08 株式会社半導体エネルギー研究所 半導体装置の製造方法
US5275851A (en) 1993-03-03 1994-01-04 The Penn State Research Foundation Low temperature crystallization and patterning of amorphous silicon films on electrically insulating substrates
JP2791635B2 (ja) 1993-12-24 1998-08-27 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
TW241377B (zh) 1993-03-12 1995-02-21 Semiconductor Energy Res Co Ltd
JP3535205B2 (ja) 1993-03-22 2004-06-07 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
JPH0794431A (ja) * 1993-04-23 1995-04-07 Canon Inc アモルファス半導体用基板、該基板を有するアモルファス半導体基板、及び該アモルファス半導体基板の製造方法
US5488000A (en) 1993-06-22 1996-01-30 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a thin film transistor using a nickel silicide layer to promote crystallization of the amorphous silicon layer
JP2860877B2 (ja) 1993-06-22 1999-02-24 株式会社半導体エネルギー研究所 半導体およびその作製方法
US5663077A (en) 1993-07-27 1997-09-02 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a thin film transistor in which the gate insulator comprises two oxide films
US5529937A (en) * 1993-07-27 1996-06-25 Semiconductor Energy Laboratory Co., Ltd. Process for fabricating thin film transistor
JP2649325B2 (ja) 1993-07-30 1997-09-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5492843A (en) 1993-07-31 1996-02-20 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating semiconductor device and method of processing substrate
JP2753954B2 (ja) * 1993-07-31 1998-05-20 株式会社半導体エネルギー研究所 ガラス基板処理方法
JP2762215B2 (ja) 1993-08-12 1998-06-04 株式会社半導体エネルギー研究所 薄膜トランジスタおよび半導体装置の作製方法
JPH0766424A (ja) 1993-08-20 1995-03-10 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US5581092A (en) 1993-09-07 1996-12-03 Semiconductor Energy Laboratory Co., Ltd. Gate insulated semiconductor device
JP3411408B2 (ja) 1993-09-07 2003-06-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100333153B1 (ko) 1993-09-07 2002-12-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치제작방법
KR100299292B1 (ko) 1993-11-02 2001-12-01 이데이 노부유끼 다결정실리콘박막형성방법및그표면처리장치
JP3562590B2 (ja) 1993-12-01 2004-09-08 株式会社半導体エネルギー研究所 半導体装置作製方法
JP2860869B2 (ja) 1993-12-02 1999-02-24 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP3621151B2 (ja) 1994-06-02 2005-02-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3897826B2 (ja) 1994-08-19 2007-03-28 株式会社半導体エネルギー研究所 アクティブマトリクス型の表示装置
TW403993B (en) 1994-08-29 2000-09-01 Semiconductor Energy Lab Semiconductor circuit for electro-optical device and method of manufacturing the same
JP3442500B2 (ja) 1994-08-31 2003-09-02 株式会社半導体エネルギー研究所 半導体回路の作製方法
US5789762A (en) 1994-09-14 1998-08-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor active matrix circuit
JP4083821B2 (ja) 1994-09-15 2008-04-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5712191A (en) 1994-09-16 1998-01-27 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device
US5915174A (en) 1994-09-30 1999-06-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for producing the same
JPH0927452A (ja) 1995-07-12 1997-01-28 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US6331475B1 (en) 1995-01-12 2001-12-18 Semiconductor Energy Laboratory Co., Ltd. Method and manufacturing semiconductor device
TW345654B (en) 1995-02-15 1998-11-21 Handotai Energy Kenkyusho Kk Active matrix display device
JP3476320B2 (ja) 1996-02-23 2003-12-10 株式会社半導体エネルギー研究所 半導体薄膜およびその作製方法ならびに半導体装置およびその作製方法
TW317643B (zh) 1996-02-23 1997-10-11 Handotai Energy Kenkyusho Kk
JPH1012889A (ja) 1996-06-18 1998-01-16 Semiconductor Energy Lab Co Ltd 半導体薄膜および半導体装置
JP3917698B2 (ja) 1996-12-12 2007-05-23 株式会社半導体エネルギー研究所 レーザーアニール方法およびレーザーアニール装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100513952C (zh) * 2004-05-14 2009-07-15 英特维克公司 用于衬底冷却的电容感测

Also Published As

Publication number Publication date
TW383502B (en) 2000-03-01
KR100433359B1 (ko) 2004-05-28
KR100369918B1 (ko) 2003-06-19
KR100326886B1 (ko) 2002-03-23
TW529773U (en) 2003-04-21
US6635900B1 (en) 2003-10-21
TW463378B (en) 2001-11-11
CN1146629A (zh) 1997-04-02

Similar Documents

Publication Publication Date Title
CN1277312C (zh) 半导体器件及其制造方法
CN1180457C (zh) 半导体器件的制造方法和电子设备的制造方法
CN1055784C (zh) 半导体器件及其制造方法
CN1153256C (zh) 薄膜半导体、半导体器件以及薄膜晶体管的制造方法
CN1052567C (zh) 半导体器件及其制造方法
CN1917219A (zh) 源极/漏极电极、薄膜晶体管衬底及其制备方法和显示器件
CN1129955C (zh) 半导体器件的制造方法
CN1276512C (zh) 半导体器件及其制法、soi衬底及其制法和其显示器件
CN1160758C (zh) 半导体器件及其制造方法
CN1173412C (zh) 半导体器件
CN1246910C (zh) 半导体薄膜及其制造方法以及半导体器件及其制造方法
CN1197141C (zh) 半导体显示器件及其制作方法
CN1242489C (zh) 半导体器件及其制造方法
CN1296643A (zh) 薄膜晶体管、液晶面板和它们的制造方法
CN1518128A (zh) 半导体器件及其制造方法
CN1897258A (zh) 半导体器件及其制法、soi衬底及其制法和其显示器件
CN1146015C (zh) 半导体器件的制造方法
CN1516211A (zh) 场致发射器件及其制造方法
CN1423305A (zh) 制造半导体器件的方法
CN1825598A (zh) 半导体器件及其制造方法
CN1254839C (zh) 电场放射型电子源
CN1921149A (zh) 一种便携式信息终端和一种摄象机
CN1918701A (zh) 薄膜晶体管及其制造方法、显示装置、氧化膜的改性方法、氧化膜的形成方法、半导体装置、半导体装置的制造方法以及半导体装置的制造装置
CN1825520A (zh) 电场放射型电子源
CN1909199A (zh) 薄膜半导体、半导体器件以及薄膜晶体管的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040414

Termination date: 20130601