JPH0794431A - アモルファス半導体用基板、該基板を有するアモルファス半導体基板、及び該アモルファス半導体基板の製造方法 - Google Patents
アモルファス半導体用基板、該基板を有するアモルファス半導体基板、及び該アモルファス半導体基板の製造方法Info
- Publication number
- JPH0794431A JPH0794431A JP6065195A JP6519594A JPH0794431A JP H0794431 A JPH0794431 A JP H0794431A JP 6065195 A JP6065195 A JP 6065195A JP 6519594 A JP6519594 A JP 6519594A JP H0794431 A JPH0794431 A JP H0794431A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- amorphous semiconductor
- amorphous
- semiconductor substrate
- gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02491—Conductive materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/549—Organic PV cells
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Chemical Vapour Deposition (AREA)
- Photovoltaic Devices (AREA)
Abstract
(57)【要約】
【目的】 アモルファスＳｉ堆積に際し、基体バイアス
印加の問題を解決し、堆積過程の制御性を高める方法及
びアモルファスＳｉ堆積に適した基板、該基板を有する
アモルファス半導体基板を提供する。 【構成】 少くともその表面が電荷の移動可能なアモル
ファス構造の表面を有するアモルファス半導体用基板、
基板に直流成分を含むバイアスを印加し、特定ガス雰囲
気下で前記基板上に５０ＭＨｚ以上の高周波プラズマを
利用して形成されたアモルファス半導体を有するアモル
ファス半導体基板で、前記基板は少くともその表面が電
荷が移動可能なアモルファス構造の表面を有し、前記ア
モルファス半導体は該表面上に形成されている、アモル
ファス半導体基板及びその製造方法。
印加の問題を解決し、堆積過程の制御性を高める方法及
びアモルファスＳｉ堆積に適した基板、該基板を有する
アモルファス半導体基板を提供する。 【構成】 少くともその表面が電荷の移動可能なアモル
ファス構造の表面を有するアモルファス半導体用基板、
基板に直流成分を含むバイアスを印加し、特定ガス雰囲
気下で前記基板上に５０ＭＨｚ以上の高周波プラズマを
利用して形成されたアモルファス半導体を有するアモル
ファス半導体基板で、前記基板は少くともその表面が電
荷が移動可能なアモルファス構造の表面を有し、前記ア
モルファス半導体は該表面上に形成されている、アモル
ファス半導体基板及びその製造方法。
Description
【０００１】
【産業上の利用分野】本発明はアモルファス半導体用基
板、該基板を有するアモルファス半導体基板及び該アモ
ルファス半導体基板の製造方法に関し、更に詳しくは優
れた半導体特性を有するアモルファスシリコンあるいは
アモルファスシリコン系の半導体層を形成するためのア
モルファス半導体用基板、該基板上にアモルファスシリ
コンあるいはアモルファスシリコン系の半導体層を有す
るアモルファス半導体基板及びその製造方法に関する。
板、該基板を有するアモルファス半導体基板及び該アモ
ルファス半導体基板の製造方法に関し、更に詳しくは優
れた半導体特性を有するアモルファスシリコンあるいは
アモルファスシリコン系の半導体層を形成するためのア
モルファス半導体用基板、該基板上にアモルファスシリ
コンあるいはアモルファスシリコン系の半導体層を有す
るアモルファス半導体基板及びその製造方法に関する。
【０００２】
【従来の技術】アモルファスＳｉ（ａ−Ｓｉ）系半導体
は電子写真感光体、撮像管、団体撮像素子、ＴＦＴ、太
陽電池などの電子デバイスに広く使われている。
は電子写真感光体、撮像管、団体撮像素子、ＴＦＴ、太
陽電池などの電子デバイスに広く使われている。
【０００３】従来、上記ａ−Ｓｉ、ａ−ＳｉＧｅ、ａ−
ＳｉＣ、ａ−ＳｉＮ、ａ−ＳｉＯ等の第IV族元素を含む
アモルファス半導体の堆積方法としては真空蒸着法、ス
パッタリング法、プラズマＣＶＤ法や光ＣＶＤ法などの
各種ＣＶＤ法など様々な方法が提案されている。中でも
ＳｉＨ4 ガスなどのシラン化合物のような半導体ガスを
用い、周波数１３．５６ＭＨｚの高周波によるＲＦグロ
ー放電分解により基体上に成膜を行なう高周波プラズマ
ＣＶＤ法は良質のａ−Ｓｉが堆積出来るので一般に広く
使われる様になった。この方法はＲ．Ｃ．Ｃｈｉｔｔｉ
ｃ等（Ｊｏｕｒｎａｌ ｏｆ Ｅｌｅｃｔｒｏｃｈｅｍ
ｉｃａｌ Ｓｏｃｉｅｔｙ 第１６６巻第７７ページ
１９６９年）が始めたもので、Ｗ．Ｅ．Ｓｐｅａｒ等
（Ｓｏｌｉｄ Ｓｔａｔｅ Ｃｏｍｍｕｎｉｃａｔｉｏ
ｎｓ 第１７巻 第１１９３ページ １９７５年）がこ
の方法によりアモルファス半導体で始めて不純物による
電気伝導のｐｎ制御に成功してから大いに注目され、太
陽電池（特開昭５２−１６９９０等）や電子写真感光体
（特開昭５４−８６３４１等）等を始めとして沢山の応
用例がある。
ＳｉＣ、ａ−ＳｉＮ、ａ−ＳｉＯ等の第IV族元素を含む
アモルファス半導体の堆積方法としては真空蒸着法、ス
パッタリング法、プラズマＣＶＤ法や光ＣＶＤ法などの
各種ＣＶＤ法など様々な方法が提案されている。中でも
ＳｉＨ4 ガスなどのシラン化合物のような半導体ガスを
用い、周波数１３．５６ＭＨｚの高周波によるＲＦグロ
ー放電分解により基体上に成膜を行なう高周波プラズマ
ＣＶＤ法は良質のａ−Ｓｉが堆積出来るので一般に広く
使われる様になった。この方法はＲ．Ｃ．Ｃｈｉｔｔｉ
ｃ等（Ｊｏｕｒｎａｌ ｏｆ Ｅｌｅｃｔｒｏｃｈｅｍ
ｉｃａｌ Ｓｏｃｉｅｔｙ 第１６６巻第７７ページ
１９６９年）が始めたもので、Ｗ．Ｅ．Ｓｐｅａｒ等
（Ｓｏｌｉｄ Ｓｔａｔｅ Ｃｏｍｍｕｎｉｃａｔｉｏ
ｎｓ 第１７巻 第１１９３ページ １９７５年）がこ
の方法によりアモルファス半導体で始めて不純物による
電気伝導のｐｎ制御に成功してから大いに注目され、太
陽電池（特開昭５２−１６９９０等）や電子写真感光体
（特開昭５４−８６３４１等）等を始めとして沢山の応
用例がある。
【０００４】この方法を発展させ、半導体ガスを水素ガ
スやＡｒガスで希釈したり１３．５６ＭＨｚのＲＦより
も高い周波数を用いたり、基板バイアスを制御したり、
さらに磁場を印加して電子サイクロトロン共鳴を利用す
る方法など様々な改良が行なわれている。
スやＡｒガスで希釈したり１３．５６ＭＨｚのＲＦより
も高い周波数を用いたり、基板バイアスを制御したり、
さらに磁場を印加して電子サイクロトロン共鳴を利用す
る方法など様々な改良が行なわれている。
【０００５】プラズマＣＶＤ法により作製したａ−Ｓｉ
膜中には数％〜数１０％の水素が含まれ（Ａｐｐｌｉｅ
ｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ 第３０巻 第１
１号第５６１ページ １９７７年）、１０〜２０％程度
の水素がａ−Ｓｉ堆積膜中に含まれると水素を含まない
ａ−Ｓｉ堆積膜よりも優れた特性（光導電性、不純物に
よる電気伝導度の制御性など）が得られることから、水
素原子の含有が重要であると考えられるようになった。
膜中には数％〜数１０％の水素が含まれ（Ａｐｐｌｉｅ
ｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ 第３０巻 第１
１号第５６１ページ １９７７年）、１０〜２０％程度
の水素がａ−Ｓｉ堆積膜中に含まれると水素を含まない
ａ−Ｓｉ堆積膜よりも優れた特性（光導電性、不純物に
よる電気伝導度の制御性など）が得られることから、水
素原子の含有が重要であると考えられるようになった。
【０００６】この事から、他の方法で成膜中に同時に水
素を供給する種々の方法が考案された。
素を供給する種々の方法が考案された。
【０００７】例えば真空蒸着法でも成膜時に水素を供給
する事（Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈ
ｙｓｉｃｓ 第４９巻 第１２号 第６１９２ページ
１９７８年）により大きな効果が現われる。
する事（Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈ
ｙｓｉｃｓ 第４９巻 第１２号 第６１９２ページ
１９７８年）により大きな効果が現われる。
【０００８】またＳｉなどの半導体ターゲットによりＡ
ｒプラズマを用いて行うスパッター法では放電ガスであ
るＡｒガスに水素ガスを混合し、１３．５６ＭＨｚ程度
の高周波プラズマを使ってターゲットをスパッタリング
しながら堆積元素と反応させて対向基板上にアモルファ
ス膜堆積を行う反応性スパッタリング法が試みられ（例
えばＳｏｌｉｄ Ｓｔａｔｅ Ｃｏｍｍｕｎｉｃａｔｉ
ｏｎｓ 第２０巻 第９６９ページ １９７６年）、ダ
ングリング・ボンドの少ないかなり良質のａ−Ｓｉ膜を
堆積出来る事が判明した。
ｒプラズマを用いて行うスパッター法では放電ガスであ
るＡｒガスに水素ガスを混合し、１３．５６ＭＨｚ程度
の高周波プラズマを使ってターゲットをスパッタリング
しながら堆積元素と反応させて対向基板上にアモルファ
ス膜堆積を行う反応性スパッタリング法が試みられ（例
えばＳｏｌｉｄ Ｓｔａｔｅ Ｃｏｍｍｕｎｉｃａｔｉ
ｏｎｓ 第２０巻 第９６９ページ １９７６年）、ダ
ングリング・ボンドの少ないかなり良質のａ−Ｓｉ膜を
堆積出来る事が判明した。
【０００９】スパッタリング法は、高価で危険性が高く
長期保存にも向かないなど取り扱い方の難しい半導体ガ
スを使用しなくて良いなどの利点がある。このため害を
取除くための高価で大がかりな除害装置やガス漏れ警報
システム、シリンダー・キャビネットなどの周辺装置が
非常に簡略化出来、低コスト化に大変都合が良い。
長期保存にも向かないなど取り扱い方の難しい半導体ガ
スを使用しなくて良いなどの利点がある。このため害を
取除くための高価で大がかりな除害装置やガス漏れ警報
システム、シリンダー・キャビネットなどの周辺装置が
非常に簡略化出来、低コスト化に大変都合が良い。
【００１０】この方法を改良し、スパッタリング法でも
ＡＩＰ Ｃｏｎｆｅｒｅｎｃｅ Ｐｒｏｃｅｅｄｉｎｇ
ｓ 第７３巻 第４７ページ（１９８１年）やＳｏｌａ
ｒＥｎｅｒｇｙ Ｍａｔｅｒｉａｌｓ 第８巻 第１８
７ページ（１９８２年）などに見られる様に基板にバイ
アスを印加するいわゆるバイアススパッタリング法や、
さらに放電周波数を１３．５６ＭＨｚよりもずっと高く
して基体バイアスによるＡｒ+ イオンの制御性を高めａ
−Ｓｉの膜質を改良する方法などが提案されて来た。特
に本発明者等が特願平４−２０５５３７にて提案した放
電周波数５０〜１００ＭＨｚ以上の高周波を用いたバイ
アススパッタリングによるａ−Ｓｉの堆積方法は制御さ
れたＡｒ+ イオン照射により基体上でのＳｉ原子の表面
移動性を水素に頼らずに促進する事が出来しかも堆積膜
及び基体のイオンダメージを防げるので水素を減らして
ａ−Ｓｉの光電特性の光劣化も低減出来る等、堆積膜の
特性の制御性を高められるという優れた長所がある。
ＡＩＰ Ｃｏｎｆｅｒｅｎｃｅ Ｐｒｏｃｅｅｄｉｎｇ
ｓ 第７３巻 第４７ページ（１９８１年）やＳｏｌａ
ｒＥｎｅｒｇｙ Ｍａｔｅｒｉａｌｓ 第８巻 第１８
７ページ（１９８２年）などに見られる様に基板にバイ
アスを印加するいわゆるバイアススパッタリング法や、
さらに放電周波数を１３．５６ＭＨｚよりもずっと高く
して基体バイアスによるＡｒ+ イオンの制御性を高めａ
−Ｓｉの膜質を改良する方法などが提案されて来た。特
に本発明者等が特願平４−２０５５３７にて提案した放
電周波数５０〜１００ＭＨｚ以上の高周波を用いたバイ
アススパッタリングによるａ−Ｓｉの堆積方法は制御さ
れたＡｒ+ イオン照射により基体上でのＳｉ原子の表面
移動性を水素に頼らずに促進する事が出来しかも堆積膜
及び基体のイオンダメージを防げるので水素を減らして
ａ−Ｓｉの光電特性の光劣化も低減出来る等、堆積膜の
特性の制御性を高められるという優れた長所がある。
【００１１】
【発明が解決しようとする課題】ところで、光電特性が
優れ光劣化が少ないａ−Ｓｉ膜は、たとえば水素濃度が
低く同時にダングリングボンドも少ない膜である。この
ようなａ−Ｓｉ膜を形成するためには従来の膜堆積方法
よりも堆積過程の制御性をより高めなければならない。
特に基体バイアスの制御は膜堆積過程で基体へ入射し膜
質に影響を与えるイオンのエネルギーやその値を制御す
るために重要である。
優れ光劣化が少ないａ−Ｓｉ膜は、たとえば水素濃度が
低く同時にダングリングボンドも少ない膜である。この
ようなａ−Ｓｉ膜を形成するためには従来の膜堆積方法
よりも堆積過程の制御性をより高めなければならない。
特に基体バイアスの制御は膜堆積過程で基体へ入射し膜
質に影響を与えるイオンのエネルギーやその値を制御す
るために重要である。
【００１２】しかしながら従来プラズマＣＶＤやスパッ
タリング法などで膜質の改良のために基体バイアスを制
御しようとする場合、幾つかの問題点があった。
タリング法などで膜質の改良のために基体バイアスを制
御しようとする場合、幾つかの問題点があった。
【００１３】例えば通常良く使われている１３．５６Ｍ
Ｈｚ程度の高周波ではプラズマ中のイオンエネルギーの
分布が広いため基体バイアスを精密に制御しても基体に
入射するイオンのエネルギーを精密に制御する事が難し
い。しかしながら、この問題は放電周波数を５０ＭＨｚ
以上に高めてイオンのエネルギー分布をシャープにする
事により解決出来る。
Ｈｚ程度の高周波ではプラズマ中のイオンエネルギーの
分布が広いため基体バイアスを精密に制御しても基体に
入射するイオンのエネルギーを精密に制御する事が難し
い。しかしながら、この問題は放電周波数を５０ＭＨｚ
以上に高めてイオンのエネルギー分布をシャープにする
事により解決出来る。
【００１４】図１は１３．５６ＭＨｚ以上の高周波プラ
ズマのイオンエネルギー分布を説明する図である。図１
の例からわかる様に周波数が充分高くはない１３．５６
ＭＨｚの場合のイオンエネルギー分布は広く、しかもピ
ークを２つ持っている。これに対して１００ＭＨｚでは
シャープなエネルギー分布を実現出来ていることがわか
る。
ズマのイオンエネルギー分布を説明する図である。図１
の例からわかる様に周波数が充分高くはない１３．５６
ＭＨｚの場合のイオンエネルギー分布は広く、しかもピ
ークを２つ持っている。これに対して１００ＭＨｚでは
シャープなエネルギー分布を実現出来ていることがわか
る。
【００１５】しかし基体バイアスを制御するためには基
体が充分低抵抗でなければならない。ａ−Ｓｉの堆積の
際良く使われるガラス基体は高抵抗である為バイアス印
加には適さない。０．１ｍｍのオーダーのガラス基体の
裏側に電極を置いてもガラス表面にはプラズマに接して
一定の自己バイアスが生じてしまい電極の直流バイアス
印加では制御出来ない。これを避けるために基体裏側の
電極に第二の周波数を印加する方法（特開昭６３−５０
０２５）もあるがこの方法では制御の範囲が限られ、特
に正側へ大きくバイアスを振る事が難しい。
体が充分低抵抗でなければならない。ａ−Ｓｉの堆積の
際良く使われるガラス基体は高抵抗である為バイアス印
加には適さない。０．１ｍｍのオーダーのガラス基体の
裏側に電極を置いてもガラス表面にはプラズマに接して
一定の自己バイアスが生じてしまい電極の直流バイアス
印加では制御出来ない。これを避けるために基体裏側の
電極に第二の周波数を印加する方法（特開昭６３−５０
０２５）もあるがこの方法では制御の範囲が限られ、特
に正側へ大きくバイアスを振る事が難しい。
【００１６】基体温度が充分低い場合にはガラス基体な
どのアモルファス基体を用いなくてもａ−Ｓｉの堆積が
可能である。例えば２５０℃程度のステンレス基体やＡ
ｌ基体等の金属結晶上にａ−Ｓｉを堆積する事が出来
る。
どのアモルファス基体を用いなくてもａ−Ｓｉの堆積が
可能である。例えば２５０℃程度のステンレス基体やＡ
ｌ基体等の金属結晶上にａ−Ｓｉを堆積する事が出来
る。
【００１７】しかしこの方法では概して堆積原子等の基
板表面での移動性を犠牲にするため光電導性の低下など
の特性低下を引き起こし易い。
板表面での移動性を犠牲にするため光電導性の低下など
の特性低下を引き起こし易い。
【００１８】これを避けるために必要に応じ基板温度を
適度に高くしたり、プラズマＣＶＤなどで反応ガスの水
素希釈を充分に行なうことが行なわれるがこの場合は膜
が結晶化しアモルファス化の障害になる事がある。
適度に高くしたり、プラズマＣＶＤなどで反応ガスの水
素希釈を充分に行なうことが行なわれるがこの場合は膜
が結晶化しアモルファス化の障害になる事がある。
【００１９】この様な問題はプラズマＣＶＤによるａ−
Ｓｉ堆積の場合にも起きるが、特願平４−２０５５３７
等に開示されているＡｒガスとＨ2 ガス以外の残留ガス
不純物分圧が１０-8Ｔｏｒｒ以下で５０ＭＨｚ以上の高
周波バイアススパッタリング法を用いたａ−Ｓｉ堆積を
行なう場合には特に影響が大きい。この方法を用いてＳ
ｉ単結晶ウエハ上のＳｉ堆積を行なうと条件を最適化す
る事により２５０〜４００℃程度の低温で単結晶Ｓｉが
エピタキシャル成長する。これは膜成長表面でのＳｉ原
子の移動性が高いためであり成長表面をＡｒ+ イオン照
射して励起する効果によるものである。表面移動性を保
持しつつアモルファス化させるためには基体表面をアモ
ルファス化すれば良いのだが、ガラス等のアモルファス
材料は高抵抗のものが多いので基体バイアスを印加する
のが困難であるという問題点があった。
Ｓｉ堆積の場合にも起きるが、特願平４−２０５５３７
等に開示されているＡｒガスとＨ2 ガス以外の残留ガス
不純物分圧が１０-8Ｔｏｒｒ以下で５０ＭＨｚ以上の高
周波バイアススパッタリング法を用いたａ−Ｓｉ堆積を
行なう場合には特に影響が大きい。この方法を用いてＳ
ｉ単結晶ウエハ上のＳｉ堆積を行なうと条件を最適化す
る事により２５０〜４００℃程度の低温で単結晶Ｓｉが
エピタキシャル成長する。これは膜成長表面でのＳｉ原
子の移動性が高いためであり成長表面をＡｒ+ イオン照
射して励起する効果によるものである。表面移動性を保
持しつつアモルファス化させるためには基体表面をアモ
ルファス化すれば良いのだが、ガラス等のアモルファス
材料は高抵抗のものが多いので基体バイアスを印加する
のが困難であるという問題点があった。
【００２０】本発明の目的はアモルファスＳｉ堆積に際
し上記の様な基体バイアス印加の問題点を解決し堆積過
程の制御性を高める方法を提供する事である。
し上記の様な基体バイアス印加の問題点を解決し堆積過
程の制御性を高める方法を提供する事である。
【００２１】本発明の他の目的はａ−Ｓｉ堆積に適した
基体及び該基体を有するａ−Ｓｉ半導体基板を提供する
事である。
基体及び該基体を有するａ−Ｓｉ半導体基板を提供する
事である。
【００２２】また本発明は基板に直流成分を含むバイア
スを印加し、不活性ガス及び水素含有ガスを除く残部の
ガス分圧が１０-8Ｔｏｒｒ以下の雰囲気下で前記基板上
に５０ＭＨｚ以上の高周波プラズマを利用してアモルフ
ァス半導体を堆積するためのアモルファス半導体用基板
であって、前記基板は少なくともその表面が電荷が移動
可能なアモルファス構造の表面を有するアモルファス半
導体用基板を提供することを目的とする。
スを印加し、不活性ガス及び水素含有ガスを除く残部の
ガス分圧が１０-8Ｔｏｒｒ以下の雰囲気下で前記基板上
に５０ＭＨｚ以上の高周波プラズマを利用してアモルフ
ァス半導体を堆積するためのアモルファス半導体用基板
であって、前記基板は少なくともその表面が電荷が移動
可能なアモルファス構造の表面を有するアモルファス半
導体用基板を提供することを目的とする。
【００２３】加えて本発明は基板に直流成分を含むバイ
アスを印加し、不活性ガス及び水素含有ガスを除く残部
のガス分圧が１０-8Ｔｏｒｒ以下の雰囲気下で、前記基
板上に５０ＭＨｚ以上の高周波プラズマを利用して形成
されたアモルファス半導体を有するアモルファス半導体
基板であって、前記基板は少なくともその表面が電荷が
移動可能なアモルファス構造の表面を有し、前記アモル
ファス半導体は該表面上に形成されているアモルファス
半導体基板を提供することを目的とする。
アスを印加し、不活性ガス及び水素含有ガスを除く残部
のガス分圧が１０-8Ｔｏｒｒ以下の雰囲気下で、前記基
板上に５０ＭＨｚ以上の高周波プラズマを利用して形成
されたアモルファス半導体を有するアモルファス半導体
基板であって、前記基板は少なくともその表面が電荷が
移動可能なアモルファス構造の表面を有し、前記アモル
ファス半導体は該表面上に形成されているアモルファス
半導体基板を提供することを目的とする。
【００２４】更に本発明はアモルファス半導体を形成す
る基板に対向して配置されるターゲットと前記基板間と
の間をバイアスするための直流電源と、前記ターゲット
と前記基板間との間に高周波を印加するための高周波電
源とを少なくとも有する装置を用い、前記基板に直流成
分を含むバイアスを印加し、不活性ガス及び水素含有ガ
スを除く残部のガス分圧を１０-8Ｔｏｒｒ以下とした雰
囲気下で、前記基板上に５０ＭＨｚ以上の高周波プラズ
マを利用して、前記ターゲットに含有される元素を少な
くとも有するアモルファス半導体を形成するアモルファ
ス半導体基板の製造方法であって、前記基板は少なくと
もその表面にアモルファス構造の表面を形成する工程を
有するアモルファス半導体基板の製造方法を提供するこ
とを目的とする。
る基板に対向して配置されるターゲットと前記基板間と
の間をバイアスするための直流電源と、前記ターゲット
と前記基板間との間に高周波を印加するための高周波電
源とを少なくとも有する装置を用い、前記基板に直流成
分を含むバイアスを印加し、不活性ガス及び水素含有ガ
スを除く残部のガス分圧を１０-8Ｔｏｒｒ以下とした雰
囲気下で、前記基板上に５０ＭＨｚ以上の高周波プラズ
マを利用して、前記ターゲットに含有される元素を少な
くとも有するアモルファス半導体を形成するアモルファ
ス半導体基板の製造方法であって、前記基板は少なくと
もその表面にアモルファス構造の表面を形成する工程を
有するアモルファス半導体基板の製造方法を提供するこ
とを目的とする。
【００２５】
【課題を解決するための手段】本発明のアモルファス半
導体用基板は基板に直流成分を含むバイアスを印加し、
不活性ガス及び水素含有ガスを除く残部のガス分圧が１
０-8Ｔｏｒｒ以下の雰囲気下で前記基板上に５０ＭＨｚ
以上の高周波プラズマを利用してアモルファス半導体を
堆積するためのアモルファス半導体用基板であって、前
記基板は少なくともその表面が電荷が移動可能なアモル
ファス構造の表面を有することを特徴とし、アモルファ
ス半導体基板は基板に直流成分を含むバイアスを印加
し、不活性ガス及び水素含有ガスを除く残部のガス分圧
が１０-8Ｔｏｒｒ以下の雰囲気下で、前記基板上に５０
ＭＨｚ以上の高周波プラズマを利用して形成されたアモ
ルファス半導体を有するアモルファス半導体基板であっ
て、前記基板は少なくともその表面が電荷が移動可能な
アモルファス構造の表面を有し、前記アモルファス半導
体は該表面上に形成されていることを特徴としている。
導体用基板は基板に直流成分を含むバイアスを印加し、
不活性ガス及び水素含有ガスを除く残部のガス分圧が１
０-8Ｔｏｒｒ以下の雰囲気下で前記基板上に５０ＭＨｚ
以上の高周波プラズマを利用してアモルファス半導体を
堆積するためのアモルファス半導体用基板であって、前
記基板は少なくともその表面が電荷が移動可能なアモル
ファス構造の表面を有することを特徴とし、アモルファ
ス半導体基板は基板に直流成分を含むバイアスを印加
し、不活性ガス及び水素含有ガスを除く残部のガス分圧
が１０-8Ｔｏｒｒ以下の雰囲気下で、前記基板上に５０
ＭＨｚ以上の高周波プラズマを利用して形成されたアモ
ルファス半導体を有するアモルファス半導体基板であっ
て、前記基板は少なくともその表面が電荷が移動可能な
アモルファス構造の表面を有し、前記アモルファス半導
体は該表面上に形成されていることを特徴としている。
【００２６】また、本発明のアモルファス半導体基板の
製造方法は、アモルファス半導体を形成する基板に対向
して配置されるターゲットと前記基板間との間をバイア
スするための直流電源と、前記ターゲットと前記基板間
との間に高周波を印加するための高周波電源とを少なく
とも有する装置を用い、前記基板に直流成分を含むバイ
アスを印加し、不活性ガス及び水素含有ガスを除く残部
のガス分圧を１０-8Ｔｏｒｒ以下とした雰囲気下で、前
記基板上に５０ＭＨｚ以上の高周波プラズマを利用し
て、前記ターゲットに含有される元素を少なくとも有す
るアモルファス半導体を形成するアモルファス半導体基
板の製造方法であって、前記基板は少なくともその表面
にアモルファス構造の表面を形成する工程を有すること
を特徴とする。
製造方法は、アモルファス半導体を形成する基板に対向
して配置されるターゲットと前記基板間との間をバイア
スするための直流電源と、前記ターゲットと前記基板間
との間に高周波を印加するための高周波電源とを少なく
とも有する装置を用い、前記基板に直流成分を含むバイ
アスを印加し、不活性ガス及び水素含有ガスを除く残部
のガス分圧を１０-8Ｔｏｒｒ以下とした雰囲気下で、前
記基板上に５０ＭＨｚ以上の高周波プラズマを利用し
て、前記ターゲットに含有される元素を少なくとも有す
るアモルファス半導体を形成するアモルファス半導体基
板の製造方法であって、前記基板は少なくともその表面
にアモルファス構造の表面を形成する工程を有すること
を特徴とする。
【００２７】上記アモルファス半導体用基板、該基板を
有するアモルファス半導体基板及びアモルファス半導体
基板の製造方法は以下に詳細に説明する多くの実施態様
を有する。
有するアモルファス半導体基板及びアモルファス半導体
基板の製造方法は以下に詳細に説明する多くの実施態様
を有する。
【００２８】次に好適な本発明の実施例を説明する。
【００２９】本発明のａ−Ｓｉ又はａ−Ｓｉ合金のよう
なａ−Ｓｉ系材料の堆積に用いる事の出来る基体は少な
くともその表面がアモルファス構造を有し、堆積原子が
表面上で高い移動性を持っていてもエピタキシャル成長
しないものであることが重要である。基体上でのホモエ
ピタキシャル成長だけでなくヘテロエピタキシャル成長
であってもこれを妨げる構造であることが重要でさらに
大面積のａ−Ｓｉ系材料の堆積のためには結晶核の発生
をも抑える必要がある。このためには表面均一性の高い
アモルファス表面を有することが重要となる。
なａ−Ｓｉ系材料の堆積に用いる事の出来る基体は少な
くともその表面がアモルファス構造を有し、堆積原子が
表面上で高い移動性を持っていてもエピタキシャル成長
しないものであることが重要である。基体上でのホモエ
ピタキシャル成長だけでなくヘテロエピタキシャル成長
であってもこれを妨げる構造であることが重要でさらに
大面積のａ−Ｓｉ系材料の堆積のためには結晶核の発生
をも抑える必要がある。このためには表面均一性の高い
アモルファス表面を有することが重要となる。
【００３０】図２は本発明の基板上に堆積したａ−Ｓｉ
の断面を説明する図である。１は基板、２はアモルファ
ス層、３はａ−Ｓｉ層である。ここでアモルファス層２
は可能な限りその表面は平坦で不純物で汚染されていな
い事が望ましい。平坦性は必ずしも絶対条件ではないが
局所的には少なくとも１００ｎｍ以下、望ましくは１０
ｎｍ以下のオーダーの大きさ及び凹凸に抑えられている
べきである。必要な表面平坦性は堆積原子又は反応前駆
体の表面移動性の程度により影響を受ける。
の断面を説明する図である。１は基板、２はアモルファ
ス層、３はａ−Ｓｉ層である。ここでアモルファス層２
は可能な限りその表面は平坦で不純物で汚染されていな
い事が望ましい。平坦性は必ずしも絶対条件ではないが
局所的には少なくとも１００ｎｍ以下、望ましくは１０
ｎｍ以下のオーダーの大きさ及び凹凸に抑えられている
べきである。必要な表面平坦性は堆積原子又は反応前駆
体の表面移動性の程度により影響を受ける。
【００３１】基体の表面が汚染されていないということ
は均一なアモルファス構造の膜堆積を行なうために必要
であるがその状態を一概に規定する事は困難が伴う。し
かしながら、一般的にいって通常ａ−Ｓｉ堆積の際にこ
の分野で用いられる種々の基体洗浄方法や広く半導体デ
バイス作成に使われている方法、例えば硫酸洗浄やフッ
酸洗浄の組み合わせにより充分な効果をあげる事が出来
る。
は均一なアモルファス構造の膜堆積を行なうために必要
であるがその状態を一概に規定する事は困難が伴う。し
かしながら、一般的にいって通常ａ−Ｓｉ堆積の際にこ
の分野で用いられる種々の基体洗浄方法や広く半導体デ
バイス作成に使われている方法、例えば硫酸洗浄やフッ
酸洗浄の組み合わせにより充分な効果をあげる事が出来
る。
【００３２】基体表面のアモルファス構造は単純なガラ
ス基体で実現することが可能であるが、これでは前記の
様に基体の電気抵抗が高すぎて直流成分を含む基体バイ
アス印加が困難である。本発明の実現のためには少なく
ともその表面が導電性を有するアモルファス基体である
ことが必要である。一例としては低抵抗の周期律表第II
I 族に属する元素を有するｐ+ −Ｓｉウエハや周期律表
第Ｖ族に属する元素を有するｎ+ −Ｓｉウエハの表面を
ごく薄く（たとえば１ｎｍ程度）酸化して電子等の電荷
キャリアがトンネル効果により通過する様にして用いる
事ができる。このような薄いトンネル酸化膜は例えば適
当な条件でＳｉウエハ表面を熱酸化する事により形成す
る事が出来る。この際トンネル酸化膜の均一性を確保す
るためには通常Ｓｉウエハ表面に自然に形成されている
自然酸化膜をエッチングで除去し改めてＳｉウエハ表面
を薄く均一に酸化する事が効果的である。不純物濃度の
比較的低いＳｉウエハも使えない事はないが基体バイア
スを正確に印加するためには出来る限り低抵抗のウエハ
の熱酸化膜を用いる事が望ましい。Ｓｉウエハ表面に形
成された酸化膜が均一で破れが無ければ、酸化膜として
は薄ければ薄いほど良い。堆積膜のアモルファス化のた
めには単原子層のＳｉＯ2 膜が形成されていれば充分で
ある。酸化膜が厚くなるほど基体バイアスの印加は困難
になってくる。具体的には５ｎｍ以上の酸化膜は望まし
くない。
ス基体で実現することが可能であるが、これでは前記の
様に基体の電気抵抗が高すぎて直流成分を含む基体バイ
アス印加が困難である。本発明の実現のためには少なく
ともその表面が導電性を有するアモルファス基体である
ことが必要である。一例としては低抵抗の周期律表第II
I 族に属する元素を有するｐ+ −Ｓｉウエハや周期律表
第Ｖ族に属する元素を有するｎ+ −Ｓｉウエハの表面を
ごく薄く（たとえば１ｎｍ程度）酸化して電子等の電荷
キャリアがトンネル効果により通過する様にして用いる
事ができる。このような薄いトンネル酸化膜は例えば適
当な条件でＳｉウエハ表面を熱酸化する事により形成す
る事が出来る。この際トンネル酸化膜の均一性を確保す
るためには通常Ｓｉウエハ表面に自然に形成されている
自然酸化膜をエッチングで除去し改めてＳｉウエハ表面
を薄く均一に酸化する事が効果的である。不純物濃度の
比較的低いＳｉウエハも使えない事はないが基体バイア
スを正確に印加するためには出来る限り低抵抗のウエハ
の熱酸化膜を用いる事が望ましい。Ｓｉウエハ表面に形
成された酸化膜が均一で破れが無ければ、酸化膜として
は薄ければ薄いほど良い。堆積膜のアモルファス化のた
めには単原子層のＳｉＯ2 膜が形成されていれば充分で
ある。酸化膜が厚くなるほど基体バイアスの印加は困難
になってくる。具体的には５ｎｍ以上の酸化膜は望まし
くない。
【００３３】熱酸化の一例をあげると、酸素約２０％を
含む窒素ガス雰囲気中で表面の自然酸化膜を除去したＳ
ｉウエハを約６５０℃にて数秒間酸化する事により１０
Å程度の厚さの均一な酸化膜を形成出来る。
含む窒素ガス雰囲気中で表面の自然酸化膜を除去したＳ
ｉウエハを約６５０℃にて数秒間酸化する事により１０
Å程度の厚さの均一な酸化膜を形成出来る。
【００３４】他の例としてはＮｉ等の金属を一旦溶融し
て冷却したロールに吹き付けたり２本のロールの間を通
過させたりして急冷して形成されるアモルファス金属か
ら成る基体が使用できる。良く知られたこの方法で形成
されるアモルファス金属は通常ごく薄いのでこれを結晶
性の導電基板に貼り付けたり絶縁基板に貼り付けて該ア
モルファス金属部に直接電圧印加したりして使う事が出
来る。また薄いアモルファス金属をそのまま張り渡して
基板とする事も出来る。いわゆるｒｏｌｌ ｔｏ ｒｏ
ｌｌ方式として使用する事も可能である。
て冷却したロールに吹き付けたり２本のロールの間を通
過させたりして急冷して形成されるアモルファス金属か
ら成る基体が使用できる。良く知られたこの方法で形成
されるアモルファス金属は通常ごく薄いのでこれを結晶
性の導電基板に貼り付けたり絶縁基板に貼り付けて該ア
モルファス金属部に直接電圧印加したりして使う事が出
来る。また薄いアモルファス金属をそのまま張り渡して
基板とする事も出来る。いわゆるｒｏｌｌ ｔｏ ｒｏ
ｌｌ方式として使用する事も可能である。
【００３５】又金属基板上にＣＶＤ法、電子ビーム蒸着
法、スパッタリング法等の薄膜形成法によりＳｉＯ2 等
のアモルファストンネル膜を形成して使用しても良い。
法、スパッタリング法等の薄膜形成法によりＳｉＯ2 等
のアモルファストンネル膜を形成して使用しても良い。
【００３６】金属基板表面にアモルファス構造の金属酸
化膜あるいは窒化膜が形成できればこれも使用可能であ
る。
化膜あるいは窒化膜が形成できればこれも使用可能であ
る。
【００３７】いずれの場合も上記表面層はアモルファス
構造である必要があり、電気抵抗は低いほど良い。しか
しながら、必ずしもトンネル効果によって電荷が流れる
事は必ずしも重要ではない。
構造である必要があり、電気抵抗は低いほど良い。しか
しながら、必ずしもトンネル効果によって電荷が流れる
事は必ずしも重要ではない。
【００３８】さらに他の例としては基体表面がアモルフ
ァス構造の有機低抵抗材料から成る基体も使用可能であ
る。一例としてはポリカーボネート樹脂やポリスチレン
樹脂その他のアモルファス有機高分子にトリフェニルア
ミンやトリフェニルメタン等の電子供与性低分子を添加
しさらに少量の電子吸引性低分子を添加するなどの方法
で電子供与性分子を一部酸化したものを用いることが出
来る。基体温度を比較的高く保ちたい場合には分子量が
大きいものを選択する事が出来る。
ァス構造の有機低抵抗材料から成る基体も使用可能であ
る。一例としてはポリカーボネート樹脂やポリスチレン
樹脂その他のアモルファス有機高分子にトリフェニルア
ミンやトリフェニルメタン等の電子供与性低分子を添加
しさらに少量の電子吸引性低分子を添加するなどの方法
で電子供与性分子を一部酸化したものを用いることが出
来る。基体温度を比較的高く保ちたい場合には分子量が
大きいものを選択する事が出来る。
【００３９】上記のような少なくともその表面がアモル
ファス構造の導電性基体を用いて基板バイアスを正確に
制御し、かつ好ましくは５０ＭＨｚ以上、更に好ましく
は１００ＭＨｚ以上の高周波プラズマによりプラズマ中
のイオンのエネルギー分布をシャープにする事により基
体表面に入射するイオンのエネルギーを精密に制御する
事が出来る。この分野で通常良く使われている１３．５
６ＭＨｚの周波数ではイオン・エネルギーの分布が広す
ぎるためイオンの精密な制御は難しく、膜堆積過程の制
御が充分にできない。
ファス構造の導電性基体を用いて基板バイアスを正確に
制御し、かつ好ましくは５０ＭＨｚ以上、更に好ましく
は１００ＭＨｚ以上の高周波プラズマによりプラズマ中
のイオンのエネルギー分布をシャープにする事により基
体表面に入射するイオンのエネルギーを精密に制御する
事が出来る。この分野で通常良く使われている１３．５
６ＭＨｚの周波数ではイオン・エネルギーの分布が広す
ぎるためイオンの精密な制御は難しく、膜堆積過程の制
御が充分にできない。
【００４０】本発明の高周波プラズマを用いたａ−Ｓｉ
の堆積方法としてはＳｉＨ4 などの反応ガスを用いたプ
ラズマＣＶＤやＳｉターゲットをＡｒプラズマでスパッ
ターするスパッタリング法などが使えるが、Ａｒガスに
添加する水素ガスの比率により膜中の水素濃度を幅広く
制御出来るスパッタリング法の方が基体へのイオン照射
の効果が顕著に現われるので本発明をより有効に活用す
る事が出来る。
の堆積方法としてはＳｉＨ4 などの反応ガスを用いたプ
ラズマＣＶＤやＳｉターゲットをＡｒプラズマでスパッ
ターするスパッタリング法などが使えるが、Ａｒガスに
添加する水素ガスの比率により膜中の水素濃度を幅広く
制御出来るスパッタリング法の方が基体へのイオン照射
の効果が顕著に現われるので本発明をより有効に活用す
る事が出来る。
【００４１】この方法はａ−Ｓｉだけでなくａ−Ｓｉに
Ｃ，Ｇｅ，Ｎ，Ｏ等を含むａ−Ｓｉ合金にも全く同様に
適用する事が出来る。スパッタリングの場合はターゲッ
トにＳｉの代わりにＳｉＧｅやＳｉＣ、ＳｉＮを用いた
り、Ｓｉ、Ｇｅ、Ｃ、ＳｉＣ、ＳｉＮ等の固体ターゲッ
トとＳｉＨ4 、ＧｅＨ4 、ＣＨ4 、Ｎ2 、ＮＨ3 等のガ
ス材料を組み合わせたりこの分野で良く知られた様々な
方法が使用可能である。
Ｃ，Ｇｅ，Ｎ，Ｏ等を含むａ−Ｓｉ合金にも全く同様に
適用する事が出来る。スパッタリングの場合はターゲッ
トにＳｉの代わりにＳｉＧｅやＳｉＣ、ＳｉＮを用いた
り、Ｓｉ、Ｇｅ、Ｃ、ＳｉＣ、ＳｉＮ等の固体ターゲッ
トとＳｉＨ4 、ＧｅＨ4 、ＣＨ4 、Ｎ2 、ＮＨ3 等のガ
ス材料を組み合わせたりこの分野で良く知られた様々な
方法が使用可能である。
【００４２】また高周波プラズマＣＶＤの場合にもこれ
らの材料ガスを混合して用いる良く知られた方法にした
がってプラズマを発生し、バイアスを印加した基体上に
ａ−Ｓｉ合金の堆積を行なう事が出来る。
らの材料ガスを混合して用いる良く知られた方法にした
がってプラズマを発生し、バイアスを印加した基体上に
ａ−Ｓｉ合金の堆積を行なう事が出来る。
【００４３】さらにＡｒガスを上記の材料ガスに混合し
て用いる事により堆積過程の制御性を向上させる事も可
能である。この場合にも精密なイオンエネルギー制御の
ために周波数は好ましくは５０ＭＨｚ以上、更に好まし
くは１００ＭＨｚ以上とすることが望ましい。
て用いる事により堆積過程の制御性を向上させる事も可
能である。この場合にも精密なイオンエネルギー制御の
ために周波数は好ましくは５０ＭＨｚ以上、更に好まし
くは１００ＭＨｚ以上とすることが望ましい。
【００４４】ところで本発明の方法によりａ−Ｓｉを堆
積する場合、放電ガス中のＡｒと水素以外のガス、例え
ばＨ2 Ｏ，Ｎ2 ，ＣＯ2 等、の圧力が低い方が不純物の
少ない良好な膜を堆積できる。これらのガスは膜中に取
り込まれて欠陥の原因になるだけでなく、膜堆積の際に
堆積原子の表面移動を阻害する可能性があるので望まし
くない。このため成膜チャンバーのいわゆる背圧は１０
-6ｔｏｒｒ以下望ましくは１０-7ｔｏｒｒ以下とするの
が良い。
積する場合、放電ガス中のＡｒと水素以外のガス、例え
ばＨ2 Ｏ，Ｎ2 ，ＣＯ2 等、の圧力が低い方が不純物の
少ない良好な膜を堆積できる。これらのガスは膜中に取
り込まれて欠陥の原因になるだけでなく、膜堆積の際に
堆積原子の表面移動を阻害する可能性があるので望まし
くない。このため成膜チャンバーのいわゆる背圧は１０
-6ｔｏｒｒ以下望ましくは１０-7ｔｏｒｒ以下とするの
が良い。
【００４５】特にイオン照射による原子の表面移動性の
促進効果を大切にするためには１０ -8ｔｏｒｒ以下の背
圧を実現することが望ましい。
促進効果を大切にするためには１０ -8ｔｏｒｒ以下の背
圧を実現することが望ましい。
【００４６】また成膜に使用するＡｒや水素などのガス
より高純度のものを用いるのが望ましい。そのために、
成膜チャンバーへのガス導入の直前にガス精製装置を通
すことは好ましく、ガス配管内でのガスの汚染を防止す
るためにはＳＵＳ配管内の不動態化処理を施したり、そ
の他半導体業界で知られる種々の方法を使うことが出来
る。
より高純度のものを用いるのが望ましい。そのために、
成膜チャンバーへのガス導入の直前にガス精製装置を通
すことは好ましく、ガス配管内でのガスの汚染を防止す
るためにはＳＵＳ配管内の不動態化処理を施したり、そ
の他半導体業界で知られる種々の方法を使うことが出来
る。
【００４７】スパッタリングにより成膜を行なう際の放
電ガスとしてはＨｅ、Ｎｅ、Ａｒ、Ｘｅ，Ｋｒなどの不
活性ガスを通常のスパッタリングと同様に使用できる。
中でもＡｒガスがその取扱い性、特性から好ましい。周
波数が５０ＭＨｚ以上、特に１００ＭＨｚ以上では原子
量の違う上記不活性ガスのどれでもＨｅを除きイオンの
エネルギー分布の幅に１３．５６ＭＨｚの場合のように
極端に大きな差は生じない。Ｈｅの場合にはエネルギー
分布は若干広いが、それでもイオンダメージは少ない。
したがって必要に応じてこれらのガスを選択することが
出来る。また必要に応じてこれらのガスを２種以上混合
して用いても良い。
電ガスとしてはＨｅ、Ｎｅ、Ａｒ、Ｘｅ，Ｋｒなどの不
活性ガスを通常のスパッタリングと同様に使用できる。
中でもＡｒガスがその取扱い性、特性から好ましい。周
波数が５０ＭＨｚ以上、特に１００ＭＨｚ以上では原子
量の違う上記不活性ガスのどれでもＨｅを除きイオンの
エネルギー分布の幅に１３．５６ＭＨｚの場合のように
極端に大きな差は生じない。Ｈｅの場合にはエネルギー
分布は若干広いが、それでもイオンダメージは少ない。
したがって必要に応じてこれらのガスを選択することが
出来る。また必要に応じてこれらのガスを２種以上混合
して用いても良い。
【００４８】放電圧力は通常の目的には数ｍｔｏｒｒ〜
数１０ｍｔｏｒｒ程度が適当であるが必ずしもこの範囲
に限定される訳ではない。
数１０ｍｔｏｒｒ程度が適当であるが必ずしもこの範囲
に限定される訳ではない。
【００４９】膜堆積中に基板に入射するＳｉ原子に対す
る不活性元素ガスイオンの比率があまり低すぎるとイオ
ンによるＳｉ原子の表面移動の促進効果が不十分で構造
緩和が進まず膜質が低下する場合がある。Ａｒの場合の
原子比Ａｒ／Ｓｉは大体０．１程度以上とするのが望ま
しい。この値はターゲットバイアスの大きな基体間バイ
アスの大きさ、放電パワー、放電圧力などにより制御で
きる。
る不活性元素ガスイオンの比率があまり低すぎるとイオ
ンによるＳｉ原子の表面移動の促進効果が不十分で構造
緩和が進まず膜質が低下する場合がある。Ａｒの場合の
原子比Ａｒ／Ｓｉは大体０．１程度以上とするのが望ま
しい。この値はターゲットバイアスの大きな基体間バイ
アスの大きさ、放電パワー、放電圧力などにより制御で
きる。
【００５０】不活性ガスに混ぜる水素の分圧は条件によ
り最適値が変化するので独立には決められないが大体数
ｍｔｏｒｒ以下で良く、１ｍｔｏｒｒ程度以下でも充分
な効果が認められる。
り最適値が変化するので独立には決められないが大体数
ｍｔｏｒｒ以下で良く、１ｍｔｏｒｒ程度以下でも充分
な効果が認められる。
【００５１】膜堆積を行なう成膜室に制御された量の水
素を含むＡｒガスなどの不活性ガスを導入しても良いし
水素とＡｒなどの不活性ガスを別々に流量制御しながら
成膜室に導入し成膜室内で混合しても良い。
素を含むＡｒガスなどの不活性ガスを導入しても良いし
水素とＡｒなどの不活性ガスを別々に流量制御しながら
成膜室に導入し成膜室内で混合しても良い。
【００５２】水素ガスの導入によりａ−Ｓｉ系材料の堆
積膜中のダングリングボンドは減少する。
積膜中のダングリングボンドは減少する。
【００５３】水素原子の比率はＡｒ原子などの不活性原
子に対し０．１ａｔ％以上とするのが望ましい。これ以
下では水素添加の効果がはっきり現れないことが多い。
これにより水素はａ−Ｓｉ堆積膜中に効果的に取り込ま
れる。
子に対し０．１ａｔ％以上とするのが望ましい。これ以
下では水素添加の効果がはっきり現れないことが多い。
これにより水素はａ−Ｓｉ堆積膜中に効果的に取り込ま
れる。
【００５４】放電ガス中に不純物としてあるいは成膜チ
ャンバー中に残留ガスとして存在して混入するだけの水
素を使用することはａ−Ｓｉの特性の制御性が低いため
適当でない。水素はａ−Ｓｉの特性に強く影響するので
あくまでも水素を制御しながら導入することが望まし
い。Ａｒなどの不活性元素や水素の量の制御方法として
は簡単な流量計でも良いが、流れる流量を制御できるマ
スフローコントローラー等が望ましい。量の制御が出来
れば制御の方法そのものは特定されない。Ａｒなどの不
活性元素と水素の比率は必要に応じて成膜中に変化させ
る事も出来る。このような制御の方法は従来のスパッタ
リング法やプラズマＣＶＤなどで良く知られた方法をそ
のまま、あるいは適宜に改良して使える。
ャンバー中に残留ガスとして存在して混入するだけの水
素を使用することはａ−Ｓｉの特性の制御性が低いため
適当でない。水素はａ−Ｓｉの特性に強く影響するので
あくまでも水素を制御しながら導入することが望まし
い。Ａｒなどの不活性元素や水素の量の制御方法として
は簡単な流量計でも良いが、流れる流量を制御できるマ
スフローコントローラー等が望ましい。量の制御が出来
れば制御の方法そのものは特定されない。Ａｒなどの不
活性元素と水素の比率は必要に応じて成膜中に変化させ
る事も出来る。このような制御の方法は従来のスパッタ
リング法やプラズマＣＶＤなどで良く知られた方法をそ
のまま、あるいは適宜に改良して使える。
【００５５】水素としては最も多量に存在する原子量約
１．０のものの他に重水素、三重水素などの同位体を使
用することも出来る。なお結晶Ｓｉを成長させる場合に
は水素は不要であり、水素があるとかえって結晶欠陥が
発生することがある。水素添加はａ−Ｓｉ堆積の場合に
特に優れた効果を示す。
１．０のものの他に重水素、三重水素などの同位体を使
用することも出来る。なお結晶Ｓｉを成長させる場合に
は水素は不要であり、水素があるとかえって結晶欠陥が
発生することがある。水素添加はａ−Ｓｉ堆積の場合に
特に優れた効果を示す。
【００５６】ターゲット材料としてはａ−Ｓｉの堆積の
場合には高純度の多結晶Ｓｉや単結晶Ｓｉを使える。こ
れらは市販のものが容易に入手できるので都合が良い。
また特に必要があれば一度アモルファス化したターゲッ
トを使っても良い。ターゲットは高純度である方が良い
が必要に応じて電導性制御のための特定の不純物、例え
ばＰ、Ａｓ、Ｓｂ等のＶｂ族元素やＢ、Ａｌ、Ｇａ等の
IIIb族元素あるいはＬｉやＢｉ等の導電性を制御出来る
不純物を含むものを使用することが出来る。ターゲット
に含まれるこの様な不純物はかなり高い比率で堆積膜中
に取り込まれる。これによりｎ型あるいはｐ型の堆積膜
を成膜する事が出来る。
場合には高純度の多結晶Ｓｉや単結晶Ｓｉを使える。こ
れらは市販のものが容易に入手できるので都合が良い。
また特に必要があれば一度アモルファス化したターゲッ
トを使っても良い。ターゲットは高純度である方が良い
が必要に応じて電導性制御のための特定の不純物、例え
ばＰ、Ａｓ、Ｓｂ等のＶｂ族元素やＢ、Ａｌ、Ｇａ等の
IIIb族元素あるいはＬｉやＢｉ等の導電性を制御出来る
不純物を含むものを使用することが出来る。ターゲット
に含まれるこの様な不純物はかなり高い比率で堆積膜中
に取り込まれる。これによりｎ型あるいはｐ型の堆積膜
を成膜する事が出来る。
【００５７】水素やＡｒ等の不活性元素がターゲットに
含まれていても良いが通常はガスとして成膜チャンバー
に供給する方が制御性が良い。
含まれていても良いが通常はガスとして成膜チャンバー
に供給する方が制御性が良い。
【００５８】ａ−ＳｉＧｅ、ａ−ＳｉＣ、ａ−ＳｉＳ
ｎ、ａ−ＳｉＮ、ａ−ＳｉＯ等の成膜を行なう場合には
それぞれＳｉＧｅ、ＳｉＣ、ＳｉＳｎ、ＳｉＮ、ＳｉＯ
等の合金ターゲットを用いることが出来る。これらの不
純物や合金元素の濃度比はターゲットの濃度比を選択す
ることにより制御できる。
ｎ、ａ−ＳｉＮ、ａ−ＳｉＯ等の成膜を行なう場合には
それぞれＳｉＧｅ、ＳｉＣ、ＳｉＳｎ、ＳｉＮ、ＳｉＯ
等の合金ターゲットを用いることが出来る。これらの不
純物や合金元素の濃度比はターゲットの濃度比を選択す
ることにより制御できる。
【００５９】またＳｉとＧｅ、Ｓｉとグラファイト、Ｓ
ｉとＳｎ等別々のターゲットを同時に使用することも出
来る。ａ−ＳｉＧｅを本発明のような反応性スパッタリ
ング法で堆積する場合はプラズマＣＶＤの場合のように
高価で爆発性が高いＧｅＨ4のようなガスを使用せずに
済むので原材料のコストダウンだけでなくガス供給配
管、ガス漏洩警報システム、排ガス処理系等を簡略化で
きるため計り知れない利点がある。
ｉとＳｎ等別々のターゲットを同時に使用することも出
来る。ａ−ＳｉＧｅを本発明のような反応性スパッタリ
ング法で堆積する場合はプラズマＣＶＤの場合のように
高価で爆発性が高いＧｅＨ4のようなガスを使用せずに
済むので原材料のコストダウンだけでなくガス供給配
管、ガス漏洩警報システム、排ガス処理系等を簡略化で
きるため計り知れない利点がある。
【００６０】ａ−ＳｉＮやａ−ＳｉＯ等の様に構成元素
の一部が気体状で供給できるものの場合にはＡｒに水素
と同様に混ぜることによりＳｉターゲットだけを用いて
堆積することが出来る。これらの方法は従来のスパッタ
リング法で工夫されている様々な方法が全て使用可能で
ある。
の一部が気体状で供給できるものの場合にはＡｒに水素
と同様に混ぜることによりＳｉターゲットだけを用いて
堆積することが出来る。これらの方法は従来のスパッタ
リング法で工夫されている様々な方法が全て使用可能で
ある。
【００６１】図３は本発明に使用可能なバイアススパッ
タリング装置の一例の模式的構成図を示す。４は真空チ
ャンバー、３３は排気用ターボ分子ポンプ、３４はロー
タリーポンプなどのメカニカルポンプ、６はサセプタ、
７は基板５を加熱するための加熱手段であるヒーター、
８はターゲット、９はマグネット、１０はコンデンサ、
１１はマッチングボックス、１２は高周波電源、１３は
ローパスフィルター、１４は直流バイアス電源、１５及
び１９は夫々ガス精製装置、１６はアルゴンボンベ、１
７はアルゴンガス配管、１８は及び２２はマスフローコ
ントローラー、２０は水素ボンベ、２１は水素ガス配
管、２３はメインバルブ、２４ａ〜２４ｈは夫々バルブ
である。アルゴンボンベ１６からはバルブ２４ａ，２４
ｂを介してガス精製装置１５にアルゴンガスが供給さ
れ、ガス中に含まれた微粒子などの不純物が除去され、
更にバルブ２４ｃアルゴンガス配管１７を介してマスフ
ローコントローラー１８に供給される。マスフローコン
トローラー１８は不図示のコントローラーなどからの制
御信号に基づいて所望の流量のアルゴンガスをバルブ２
４ｄを介して真空チャンバー４内に供給する。水素ボン
ベ２０からも同様にガス精製装置１９、水素ガス配管、
マスフローコントローラー２２を通って水素ガスが所望
量、真空チャンバー４内に供給可能にされている。真空
チャンバー４内にはＡｒガス配管１７を経てＡｒガス
を、Ｈ2 ガス配管２１を経てＨ2 ガスを、放電ガスとし
て導入し用いることができる。真空チャンバー４内にタ
ーゲット８と基板５を設置し、両者を高周波放電の電極
とする。基板５及びターゲット８にはバイアスを印加出
来るようにローパスフィルタを介して直流バイアス電源
が接続されている。真空チャンバー４は超高真空対応で
しかも排気量の大きいターボ分子ポンプ３３により排気
する。
タリング装置の一例の模式的構成図を示す。４は真空チ
ャンバー、３３は排気用ターボ分子ポンプ、３４はロー
タリーポンプなどのメカニカルポンプ、６はサセプタ、
７は基板５を加熱するための加熱手段であるヒーター、
８はターゲット、９はマグネット、１０はコンデンサ、
１１はマッチングボックス、１２は高周波電源、１３は
ローパスフィルター、１４は直流バイアス電源、１５及
び１９は夫々ガス精製装置、１６はアルゴンボンベ、１
７はアルゴンガス配管、１８は及び２２はマスフローコ
ントローラー、２０は水素ボンベ、２１は水素ガス配
管、２３はメインバルブ、２４ａ〜２４ｈは夫々バルブ
である。アルゴンボンベ１６からはバルブ２４ａ，２４
ｂを介してガス精製装置１５にアルゴンガスが供給さ
れ、ガス中に含まれた微粒子などの不純物が除去され、
更にバルブ２４ｃアルゴンガス配管１７を介してマスフ
ローコントローラー１８に供給される。マスフローコン
トローラー１８は不図示のコントローラーなどからの制
御信号に基づいて所望の流量のアルゴンガスをバルブ２
４ｄを介して真空チャンバー４内に供給する。水素ボン
ベ２０からも同様にガス精製装置１９、水素ガス配管、
マスフローコントローラー２２を通って水素ガスが所望
量、真空チャンバー４内に供給可能にされている。真空
チャンバー４内にはＡｒガス配管１７を経てＡｒガス
を、Ｈ2 ガス配管２１を経てＨ2 ガスを、放電ガスとし
て導入し用いることができる。真空チャンバー４内にタ
ーゲット８と基板５を設置し、両者を高周波放電の電極
とする。基板５及びターゲット８にはバイアスを印加出
来るようにローパスフィルタを介して直流バイアス電源
が接続されている。真空チャンバー４は超高真空対応で
しかも排気量の大きいターボ分子ポンプ３３により排気
する。
【００６２】次に本発明を具体的なデバイスに応用する
場合について説明する。
場合について説明する。
【００６３】前述したように結晶Ｓｉ上にａ−Ｓｉを堆
積した構成のデバイスを作製する場合に本発明は一般的
に使用可能である。一例をあげれば単結晶Ｓｉのコレク
ター領域となる領域とその上に形成されたベース領域と
なる領域を有するＳｉウエハを用意し、そのベース領域
上にトンネル酸化膜（膜厚１０Å程度）を形成し、さら
にその上に本発明のスパッタリング法によりａ−Ｓｉの
エミッターを形成したヘテロバイポーラ・トランジスタ
を挙げる事が出来る。これによりエミッタ接地電流増幅
率ｈFEが高められる。
積した構成のデバイスを作製する場合に本発明は一般的
に使用可能である。一例をあげれば単結晶Ｓｉのコレク
ター領域となる領域とその上に形成されたベース領域と
なる領域を有するＳｉウエハを用意し、そのベース領域
上にトンネル酸化膜（膜厚１０Å程度）を形成し、さら
にその上に本発明のスパッタリング法によりａ−Ｓｉの
エミッターを形成したヘテロバイポーラ・トランジスタ
を挙げる事が出来る。これによりエミッタ接地電流増幅
率ｈFEが高められる。
【００６４】本発明では、このようにトンネル酸化膜の
ついたベース領域を基板とするため基板表面へのバイア
ス印加が可能である。ａ−ＳｉはＡｒとＨ2 の混合ガス
によるＳｉターゲットのスパッタリングで形成すること
ができるのは先述のとおりである。
ついたベース領域を基板とするため基板表面へのバイア
ス印加が可能である。ａ−ＳｉはＡｒとＨ2 の混合ガス
によるＳｉターゲットのスパッタリングで形成すること
ができるのは先述のとおりである。
【００６５】基板バイアス制御により基板表面に入射す
るＡｒ+ イオン及びＨ+ イオンのイオン・エネルギーを
自由に制御して最適化出来るのでａ−Ｓｉ層の構造欠陥
の低減や膜中のＨ濃度の制御が実現し易くなる。
るＡｒ+ イオン及びＨ+ イオンのイオン・エネルギーを
自由に制御して最適化出来るのでａ−Ｓｉ層の構造欠陥
の低減や膜中のＨ濃度の制御が実現し易くなる。
【００６６】他の例としては、例えば、結晶Ｓｉの読出
し回路上にａ−Ｓｉの受光層を形成した光センサー、イ
メージ・センサーなどを実現する事が出来る。結晶Ｓｉ
のｐｉｎセンサーやｐｉｎセンサー部を持つＣＣＤなど
のｐｉ部分を本発明によりａ−Ｓｉで形成すれば、ａ−
Ｓｉ層の強い光吸収特性を利用した高感度の受光デバイ
スとなる。
し回路上にａ−Ｓｉの受光層を形成した光センサー、イ
メージ・センサーなどを実現する事が出来る。結晶Ｓｉ
のｐｉｎセンサーやｐｉｎセンサー部を持つＣＣＤなど
のｐｉ部分を本発明によりａ−Ｓｉで形成すれば、ａ−
Ｓｉ層の強い光吸収特性を利用した高感度の受光デバイ
スとなる。
【００６７】その他結晶Ｓｉ上にａ−Ｓｉ層又はａ−Ｓ
ｉ合金層を蓋層した構造の様々な変形が可能となる。
ｉ合金層を蓋層した構造の様々な変形が可能となる。
【００６８】次に具体的な実施例により本発明について
詳しく説明する。
詳しく説明する。
【００６９】
【実施例】実施例１ 主要実施条件はトンネル酸化膜付きｐ+ Ｓｉウエハ、Ｔ
ｓ：３５０℃、水素濃度７％とした。
ｓ：３５０℃、水素濃度７％とした。
【００７０】トンネル酸化膜付きのｐ+ Ｓｉウエハ上に
図３に示すバイアススパッタリング装置を用いてａ−Ｓ
ｉの成膜を行なう方法について説明する。ターゲット８
として直径１２０ｍｍ、厚さ１ｍｍ、堆積抵抗率１５０
０Ωｃｍの単結晶ＳｉのＦＺウエハを用い、放電ガスと
してＨ2 Ｏの露点−１００℃以下の高純度Ａｒガスと水
素との混合ガスを用いる。ターゲットバイアスを印加し
易くするためにあらかじめイオン注入装置によりターゲ
ットの裏面にＢをイオン注入し、バイアス電極とのオー
ミック接触を取れるようにしたものを使う。基板５はｐ
+ Ｓｉウエハを用い、結晶化を防止するためその表面に
熱酸化により０．７ｎｍのトンネル酸化膜を形成したも
のを使う。真空チャンバー４（成膜チャンバーと称す）
内の基板サセプター６上に基板５を固定し、このチャン
バー内を１０-9Ｔｏｒｒ以下の真空に排気する。基板表
面は基板サセプター６内の基板ヒーター７により３５０
℃に加熱する。その後まずＡｒガスのみを成膜チャンバ
ー内に流して圧力を１０ｍＴｏｒｒに設定し、接地電位
に対してターゲットバイアス−５Ｖ、基板バイアス＋５
Ｖ、放電パワー５Ｗで高周波放電を起しイオンボンバー
ドメントにより基板表面のクリーニングを行なう。１０
０ＭＨｚの高周波で基板バイアスを＋５Ｖにすると基板
表面はイオンダメージを全く受けない。
図３に示すバイアススパッタリング装置を用いてａ−Ｓ
ｉの成膜を行なう方法について説明する。ターゲット８
として直径１２０ｍｍ、厚さ１ｍｍ、堆積抵抗率１５０
０Ωｃｍの単結晶ＳｉのＦＺウエハを用い、放電ガスと
してＨ2 Ｏの露点−１００℃以下の高純度Ａｒガスと水
素との混合ガスを用いる。ターゲットバイアスを印加し
易くするためにあらかじめイオン注入装置によりターゲ
ットの裏面にＢをイオン注入し、バイアス電極とのオー
ミック接触を取れるようにしたものを使う。基板５はｐ
+ Ｓｉウエハを用い、結晶化を防止するためその表面に
熱酸化により０．７ｎｍのトンネル酸化膜を形成したも
のを使う。真空チャンバー４（成膜チャンバーと称す）
内の基板サセプター６上に基板５を固定し、このチャン
バー内を１０-9Ｔｏｒｒ以下の真空に排気する。基板表
面は基板サセプター６内の基板ヒーター７により３５０
℃に加熱する。その後まずＡｒガスのみを成膜チャンバ
ー内に流して圧力を１０ｍＴｏｒｒに設定し、接地電位
に対してターゲットバイアス−５Ｖ、基板バイアス＋５
Ｖ、放電パワー５Ｗで高周波放電を起しイオンボンバー
ドメントにより基板表面のクリーニングを行なう。１０
０ＭＨｚの高周波で基板バイアスを＋５Ｖにすると基板
表面はイオンダメージを全く受けない。
【００７１】次に続けて真空を破らずにＡｒガスと水素
ガスの混合気体を流して基板温度３５０℃のままａ−Ｓ
ｉの堆積を行なう。放電周波数は１００ＭＨｚ、ターゲ
ットバイアス−１５０Ｖ、基板バイアス＋２０Ｖ、放電
パワー１００Ｗ、Ａｒと水素の混合ガスの圧力１５ｍＴ
ｏｒｒ、水素分圧は０．５ｍＴｏｒｒとした。この条件
でａ−Ｓｉ堆積を行なうと堆積速度は５ｎｍ／ｍｉｎ．
程度であった。この膜はＸ線回折又は電子線回折でハロ
ーパターンが得られる事により容易にアモルファス構造
である事が確認できる。
ガスの混合気体を流して基板温度３５０℃のままａ−Ｓ
ｉの堆積を行なう。放電周波数は１００ＭＨｚ、ターゲ
ットバイアス−１５０Ｖ、基板バイアス＋２０Ｖ、放電
パワー１００Ｗ、Ａｒと水素の混合ガスの圧力１５ｍＴ
ｏｒｒ、水素分圧は０．５ｍＴｏｒｒとした。この条件
でａ−Ｓｉ堆積を行なうと堆積速度は５ｎｍ／ｍｉｎ．
程度であった。この膜はＸ線回折又は電子線回折でハロ
ーパターンが得られる事により容易にアモルファス構造
である事が確認できる。
【００７２】ａ−Ｓｉ層に取り込まれる水素は赤外吸収
スペクトルにより分析すると約７ａｔ％程度であった。
この水素含有量はＳｉＨ4 ガスを用い１３．５６ＭＨｚ
の通常良く使われるＲＦプラズマＣＶＤにより３５０℃
の基板温度でガラス基板上に堆積したａ−Ｓｉよりも低
めの値であるが、水素濃度が低いにもかかわらずスピン
密度は５×１０15ｃｍ-3程度であり同程度の水素を含む
ＲＦプラズマＣＶＤによるａ−Ｓｉ膜よりも低いスピン
密度であった。しかも光導電性の光劣化はプラズマＣＶ
Ｄによるａ−Ｓｉ膜の約１／５程度であり明らかにＲＦ
プラズマＣＶＤによるガラス基板上に形成したａ−Ｓｉ
よりも良好な特性を示した。 実施例２ 主要実施条件はアモルファスＦｅＣｒＰＣ合金、Ｔｓ：
２８０℃、水素濃度９％とした。
スペクトルにより分析すると約７ａｔ％程度であった。
この水素含有量はＳｉＨ4 ガスを用い１３．５６ＭＨｚ
の通常良く使われるＲＦプラズマＣＶＤにより３５０℃
の基板温度でガラス基板上に堆積したａ−Ｓｉよりも低
めの値であるが、水素濃度が低いにもかかわらずスピン
密度は５×１０15ｃｍ-3程度であり同程度の水素を含む
ＲＦプラズマＣＶＤによるａ−Ｓｉ膜よりも低いスピン
密度であった。しかも光導電性の光劣化はプラズマＣＶ
Ｄによるａ−Ｓｉ膜の約１／５程度であり明らかにＲＦ
プラズマＣＶＤによるガラス基板上に形成したａ−Ｓｉ
よりも良好な特性を示した。 実施例２ 主要実施条件はアモルファスＦｅＣｒＰＣ合金、Ｔｓ：
２８０℃、水素濃度９％とした。
【００７３】耐食性の強いＦｅＣｒＰＣ系アモルファス
合金を基板５として用いて図３に示す装置を用いて実施
例１と同様の方法によりａ−Ｓｉの成膜を行なう方法に
ついて説明する。ターゲット８として直径１２０ｍｍ、
厚さ１ｍｍ、堆積抵抗率１５００Ωｃｍの単結晶Ｓｉの
ＦＺウエハを用い、放電ガスとしてＨ2 Ｏの露点−１０
０℃以下の高純度Ａｒガスと水素との混合ガスを用い
る。ターゲットバイアスを印加し易くするためにあらか
じめイオン注入装置によりターゲットの裏面にＢをイオ
ン注入し、バイアス電極とのオーミック接触を取れるよ
うにしたものを使う。基板５はアモルファスＦｅＣｒ10
Ｐ13Ｃ7 合金ロールを切り出して充分に洗浄して用い
る。成膜チャンバー内の基板サセプター６上に基板５を
固定し、このチャンバー内を１０-9Ｔｏｒｒ以下の真空
に排気する。基板表面は基板サセプター６内の基板ヒー
ター７により２８０℃に加熱する。その後まずＡｒガス
のみを成膜チャンバー内に流して圧力を１０ｍＴｏｒｒ
に設定し、接地電位に対してターゲットバイアス−５
Ｖ、基板バイアス＋５Ｖ、放電パワー５Ｗで高周波放電
を起しイオンボンバードメントにより基板表面のクリー
ニングを行なう。１００ＭＨｚの高周波基板バイアスを
＋５Ｖにすると基板表面はイオンダメージを全く受けな
い。
合金を基板５として用いて図３に示す装置を用いて実施
例１と同様の方法によりａ−Ｓｉの成膜を行なう方法に
ついて説明する。ターゲット８として直径１２０ｍｍ、
厚さ１ｍｍ、堆積抵抗率１５００Ωｃｍの単結晶Ｓｉの
ＦＺウエハを用い、放電ガスとしてＨ2 Ｏの露点−１０
０℃以下の高純度Ａｒガスと水素との混合ガスを用い
る。ターゲットバイアスを印加し易くするためにあらか
じめイオン注入装置によりターゲットの裏面にＢをイオ
ン注入し、バイアス電極とのオーミック接触を取れるよ
うにしたものを使う。基板５はアモルファスＦｅＣｒ10
Ｐ13Ｃ7 合金ロールを切り出して充分に洗浄して用い
る。成膜チャンバー内の基板サセプター６上に基板５を
固定し、このチャンバー内を１０-9Ｔｏｒｒ以下の真空
に排気する。基板表面は基板サセプター６内の基板ヒー
ター７により２８０℃に加熱する。その後まずＡｒガス
のみを成膜チャンバー内に流して圧力を１０ｍＴｏｒｒ
に設定し、接地電位に対してターゲットバイアス−５
Ｖ、基板バイアス＋５Ｖ、放電パワー５Ｗで高周波放電
を起しイオンボンバードメントにより基板表面のクリー
ニングを行なう。１００ＭＨｚの高周波基板バイアスを
＋５Ｖにすると基板表面はイオンダメージを全く受けな
い。
【００７４】次に続けて真空を破らずにＡｒガスと水素
ガスの混合気体を流して基板温度３５０℃のままａ−Ｓ
ｉの堆積を行なう。放電周波数は１００ＭＨｚ、ターゲ
ットバイアス−１５０Ｖ、基板バイアス＋１０Ｖ、放電
パワー１００Ｗ、Ａｒと水素の混合ガスの圧力１５ｍＴ
ｏｒｒ、水素分圧は０．２ｍＴｏｒｒである。この条件
でａ−Ｓｉ堆積を行なうと堆積速度は５ｎｍ／ｍｉｎ．
程度である。この膜はＸ線回折又は電子線回折でハロー
パターンが得られる事により容易にアモルファス構造で
ある事が確認できる。
ガスの混合気体を流して基板温度３５０℃のままａ−Ｓ
ｉの堆積を行なう。放電周波数は１００ＭＨｚ、ターゲ
ットバイアス−１５０Ｖ、基板バイアス＋１０Ｖ、放電
パワー１００Ｗ、Ａｒと水素の混合ガスの圧力１５ｍＴ
ｏｒｒ、水素分圧は０．２ｍＴｏｒｒである。この条件
でａ−Ｓｉ堆積を行なうと堆積速度は５ｎｍ／ｍｉｎ．
程度である。この膜はＸ線回折又は電子線回折でハロー
パターンが得られる事により容易にアモルファス構造で
ある事が確認できる。
【００７５】ａ−Ｓｉ層に取り込まれる水素は赤外吸収
スペクトルにより分析すると約９ａｔ％程度である。こ
れはＳｉＨ4 ガスを用い１３．５６ＭＨｚの通常良く使
われるＲＦプラズマＣＶＤにより２８０℃の基板温度で
ガラス基板上に堆積したａ−Ｓｉよりも低めの値である
が、水素濃度が低いにもかかわらずスピン密度は５×１
０15ｃｍ-3程度以下であり同程度の水素を含むプラズマ
ＣＶＤによるａ−Ｓｉ膜よりも低い。しかも光導電性の
光劣化はプラズマＣＶＤによるａ−Ｓｉ膜の約１／３程
度であり明らかに従来のプラズマＣＶＤによるａ−Ｓｉ
よりも良好な特性を示す。 実施例３ 主要実施条件は酸化膜付きＣｒ基板、Ｔｓ：４００℃、
水素濃度４％とした。
スペクトルにより分析すると約９ａｔ％程度である。こ
れはＳｉＨ4 ガスを用い１３．５６ＭＨｚの通常良く使
われるＲＦプラズマＣＶＤにより２８０℃の基板温度で
ガラス基板上に堆積したａ−Ｓｉよりも低めの値である
が、水素濃度が低いにもかかわらずスピン密度は５×１
０15ｃｍ-3程度以下であり同程度の水素を含むプラズマ
ＣＶＤによるａ−Ｓｉ膜よりも低い。しかも光導電性の
光劣化はプラズマＣＶＤによるａ−Ｓｉ膜の約１／３程
度であり明らかに従来のプラズマＣＶＤによるａ−Ｓｉ
よりも良好な特性を示す。 実施例３ 主要実施条件は酸化膜付きＣｒ基板、Ｔｓ：４００℃、
水素濃度４％とした。
【００７６】表面を薄く酸化した金属Ｃｒ基板上に図３
に示す装置を用いてａ−Ｓｉの成膜を行なう方法につい
て説明する。ターゲットとして直径１２０ｍｍ、厚さ１
ｍｍ、堆積抵抗率１５００Ωｃｍの単結晶ＦＺＳｉウエ
ハを用い、放電ガスとしてＨ 2 Ｏの露点−１００℃以下
の高純度Ａｒガスと水素との混合ガスを用いる。ターゲ
ットバイアスを追加し易くするためにあらかじめイオン
注入装置によりターゲットの裏面にＢをイオン注入し、
バイアス電極とのオーミック接触を取れるようにしたも
のを使う。基板は金属Ｃｒを用い、結晶化を防止するた
めその表面に熱酸化により約１ｎｍのトンネル酸化膜を
形成したものを使う。この熱酸化は高純度のＡｒガス
（不純物として含まれるＨ2 Ｏが５ｐｐｂ以下）で希釈
した高純度のＯ2 ガス（不純物として含まれるＨ2 Ｏが
１０ｐｐｂ以下）を用いる。Ｃｒ基板表面は酸化の前に
あらかじめフッ酸洗浄等により自然酸化膜を除去してお
く。加熱温度は４００〜５００℃程度とする。これによ
り緻密でピンホールの少ないアモルファス構造のＣｒ2
Ｏ3 膜を形成出来る。成膜チャンバー内の基板サセプタ
ー６上に基板５を固定し、このチャンバー内を１０-9Ｔ
ｏｒｒ以下の真空に排気する。基板表面は基板サセプタ
ー６内の基板ヒーター７により４００℃に加熱する。そ
の後まずＡｒガスのみを成膜チャンバー内に流して圧力
を１０ｍＴｏｒｒに設定し、接地電位に対してターゲッ
トバイアス−５Ｖ、基板バイアス＋５Ｖ、放電パワー５
Ｗで高周波放電を起してイオンボンバードメントにより
基板表面のクリーニングを行なう。１００ＭＨｚの高周
波基板バイアスを＋５Ｖにすると基板表面はイオンダメ
ージを全く受けない。
に示す装置を用いてａ−Ｓｉの成膜を行なう方法につい
て説明する。ターゲットとして直径１２０ｍｍ、厚さ１
ｍｍ、堆積抵抗率１５００Ωｃｍの単結晶ＦＺＳｉウエ
ハを用い、放電ガスとしてＨ 2 Ｏの露点−１００℃以下
の高純度Ａｒガスと水素との混合ガスを用いる。ターゲ
ットバイアスを追加し易くするためにあらかじめイオン
注入装置によりターゲットの裏面にＢをイオン注入し、
バイアス電極とのオーミック接触を取れるようにしたも
のを使う。基板は金属Ｃｒを用い、結晶化を防止するた
めその表面に熱酸化により約１ｎｍのトンネル酸化膜を
形成したものを使う。この熱酸化は高純度のＡｒガス
（不純物として含まれるＨ2 Ｏが５ｐｐｂ以下）で希釈
した高純度のＯ2 ガス（不純物として含まれるＨ2 Ｏが
１０ｐｐｂ以下）を用いる。Ｃｒ基板表面は酸化の前に
あらかじめフッ酸洗浄等により自然酸化膜を除去してお
く。加熱温度は４００〜５００℃程度とする。これによ
り緻密でピンホールの少ないアモルファス構造のＣｒ2
Ｏ3 膜を形成出来る。成膜チャンバー内の基板サセプタ
ー６上に基板５を固定し、このチャンバー内を１０-9Ｔ
ｏｒｒ以下の真空に排気する。基板表面は基板サセプタ
ー６内の基板ヒーター７により４００℃に加熱する。そ
の後まずＡｒガスのみを成膜チャンバー内に流して圧力
を１０ｍＴｏｒｒに設定し、接地電位に対してターゲッ
トバイアス−５Ｖ、基板バイアス＋５Ｖ、放電パワー５
Ｗで高周波放電を起してイオンボンバードメントにより
基板表面のクリーニングを行なう。１００ＭＨｚの高周
波基板バイアスを＋５Ｖにすると基板表面はイオンダメ
ージを全く受けない。
【００７７】次に続けて真空を破らずにＡｒガスと水素
ガスの混合気体を流して基板温度４００℃のままａ−Ｓ
ｉの堆積を行なう。放電周波数は１００ＭＨｚ、ターゲ
ットバイアス−１５０Ｖ、基板バイアス＋２０Ｖ、放電
パワー１００Ｗ、Ａｒと水素の混合ガスの圧力１５ｍＴ
ｏｒｒ、水素分圧は５ｍＴｏｒｒである。この条件でａ
−Ｓｉ堆積を行なうと堆積速度は３ｎｍ／ｍｉｎ．程度
である。この膜はＸ線回折又は電子線回折でハローパタ
ーンが得られる事により容易にアモルファス構造である
事が確認できる。
ガスの混合気体を流して基板温度４００℃のままａ−Ｓ
ｉの堆積を行なう。放電周波数は１００ＭＨｚ、ターゲ
ットバイアス−１５０Ｖ、基板バイアス＋２０Ｖ、放電
パワー１００Ｗ、Ａｒと水素の混合ガスの圧力１５ｍＴ
ｏｒｒ、水素分圧は５ｍＴｏｒｒである。この条件でａ
−Ｓｉ堆積を行なうと堆積速度は３ｎｍ／ｍｉｎ．程度
である。この膜はＸ線回折又は電子線回折でハローパタ
ーンが得られる事により容易にアモルファス構造である
事が確認できる。
【００７８】ａ−Ｓｉ層に取り込まれる水素は赤外吸収
スペクトルにより分析すると約４ａｔ％程度である。こ
れはＳｉＨ4 ガスを用い１３．５６ＭＨｚの通常良く使
われるＲＦプラズマＣＶＤにより４００℃の基板温度で
ガラス基板上に堆積したａ−Ｓｉよりも低めの値である
が、水素濃度が低いにもかかわらずスピン密度は１×１
０16ｃｍ-3程度であり同程度の水素を含むプラズマＣＶ
Ｄによるａ−Ｓｉ膜よりも低い。光導電性はプラズマＣ
ＶＤよりも４桁以上大きくしかも光劣化は認められず明
らかに従来のプラズマＣＶＤによるａ−Ｓｉよりも良好
な特性を示す。 実施例４ 主要実施条件は有機導電膜、Ｔｓ：１００℃、水素濃度
１５％とした。
スペクトルにより分析すると約４ａｔ％程度である。こ
れはＳｉＨ4 ガスを用い１３．５６ＭＨｚの通常良く使
われるＲＦプラズマＣＶＤにより４００℃の基板温度で
ガラス基板上に堆積したａ−Ｓｉよりも低めの値である
が、水素濃度が低いにもかかわらずスピン密度は１×１
０16ｃｍ-3程度であり同程度の水素を含むプラズマＣＶ
Ｄによるａ−Ｓｉ膜よりも低い。光導電性はプラズマＣ
ＶＤよりも４桁以上大きくしかも光劣化は認められず明
らかに従来のプラズマＣＶＤによるａ−Ｓｉよりも良好
な特性を示す。 実施例４ 主要実施条件は有機導電膜、Ｔｓ：１００℃、水素濃度
１５％とした。
【００７９】分子量約８万のポリカーボネート樹脂に３
個あるフェニル基の１個のみにメチル基を付けたトリフ
ェニルアミンを４０ｗｔ％とオルトキノン０．５ｗｔ％
を均一に混合しニッケル基板上に１μの厚さに塗布した
ものを基板５とする。溶媒はクロロホルムなどを使用す
る。この基板５上に図３に示す装置を用いてａ−Ｓｉの
成膜を行なう方法について説明する。ターゲット８とし
て直径１２０ｍｍ、厚さ１ｍｍ、堆積抵抗率１５００Ω
ｃｍの単結晶ＳｉのＦＺウエハを用い、放電ガスとして
Ｈ2 Ｏの露点−１００℃以下の高純度Ａｒガスと水素と
の混合ガスを用いる。ターゲットバイアスを印加し易く
するためにあらかじめイオン注入装置によりターゲット
の裏面にＢをイオン注入し、バイアス電極とのオーミッ
ク接触を取れるようにしたものを使う。基板はクロロホ
ルムによりポリカーボネートを溶解しトリフェニルアミ
ン誘導体とオルトキノンをこれに加えて良く混合分散さ
せＮｉ基板上に１μの厚さに塗布し乾燥させたものを用
いる。成膜チャンバー内の基板サセプター６上にこの基
板５を固定し、このチャンバー内を１０-9Ｔｏｒｒ以下
の真空に排気する。基板表面は基板サセプター６内の基
板ヒーター７により１００℃に加熱する。その後まずＡ
ｒガスのみを成膜チャンバー内に流して圧力を１０ｍＴ
ｏｒｒに設定し、接地電位に対してターゲットバイアス
−５Ｖ、基板バイアス＋５Ｖ、放電パワー５Ｗで高周波
放電を起しイオンボンバードメントにより基板表面のク
リーニングを行なう。１００ＭＨｚの高周波基板バイア
スを＋５Ｖにすると基板表面はイオンダメージを全く受
けない。
個あるフェニル基の１個のみにメチル基を付けたトリフ
ェニルアミンを４０ｗｔ％とオルトキノン０．５ｗｔ％
を均一に混合しニッケル基板上に１μの厚さに塗布した
ものを基板５とする。溶媒はクロロホルムなどを使用す
る。この基板５上に図３に示す装置を用いてａ−Ｓｉの
成膜を行なう方法について説明する。ターゲット８とし
て直径１２０ｍｍ、厚さ１ｍｍ、堆積抵抗率１５００Ω
ｃｍの単結晶ＳｉのＦＺウエハを用い、放電ガスとして
Ｈ2 Ｏの露点−１００℃以下の高純度Ａｒガスと水素と
の混合ガスを用いる。ターゲットバイアスを印加し易く
するためにあらかじめイオン注入装置によりターゲット
の裏面にＢをイオン注入し、バイアス電極とのオーミッ
ク接触を取れるようにしたものを使う。基板はクロロホ
ルムによりポリカーボネートを溶解しトリフェニルアミ
ン誘導体とオルトキノンをこれに加えて良く混合分散さ
せＮｉ基板上に１μの厚さに塗布し乾燥させたものを用
いる。成膜チャンバー内の基板サセプター６上にこの基
板５を固定し、このチャンバー内を１０-9Ｔｏｒｒ以下
の真空に排気する。基板表面は基板サセプター６内の基
板ヒーター７により１００℃に加熱する。その後まずＡ
ｒガスのみを成膜チャンバー内に流して圧力を１０ｍＴ
ｏｒｒに設定し、接地電位に対してターゲットバイアス
−５Ｖ、基板バイアス＋５Ｖ、放電パワー５Ｗで高周波
放電を起しイオンボンバードメントにより基板表面のク
リーニングを行なう。１００ＭＨｚの高周波基板バイア
スを＋５Ｖにすると基板表面はイオンダメージを全く受
けない。
【００８０】次に続けて真空を破らずにＡｒガスと水素
ガスの混合気体を流して基板温度１００℃のままａ−Ｓ
ｉの堆積を行なう。放電周波数は１００ＭＨｚ、ターゲ
ットバイアス−１５０Ｖ、基板バイアス＋５Ｖ、放電パ
ワー１００Ｗ、Ａｒと水素の混合ガスの圧力１５ｍＴｏ
ｒｒ、水素分圧は０．１ｍＴｏｒｒである。この条件で
ａ−Ｓｉ堆積を行なうと堆積速度は７ｎｍ／ｍｉｎ．程
度である。この膜はＸ線回折又は電子線回折でハローパ
ターンが得られる事により容易にアモルファス構造であ
る事が確認できる。
ガスの混合気体を流して基板温度１００℃のままａ−Ｓ
ｉの堆積を行なう。放電周波数は１００ＭＨｚ、ターゲ
ットバイアス−１５０Ｖ、基板バイアス＋５Ｖ、放電パ
ワー１００Ｗ、Ａｒと水素の混合ガスの圧力１５ｍＴｏ
ｒｒ、水素分圧は０．１ｍＴｏｒｒである。この条件で
ａ−Ｓｉ堆積を行なうと堆積速度は７ｎｍ／ｍｉｎ．程
度である。この膜はＸ線回折又は電子線回折でハローパ
ターンが得られる事により容易にアモルファス構造であ
る事が確認できる。
【００８１】ａ−Ｓｉ層に取り込まれる水素は赤外吸収
スペクトルにより分析すると約１５ａｔ％程度である。
これはＳｉＨ4 ガスを用い１３．５６ＭＨｚの通常良く
使われるＲＦプラズマＣＶＤにより１００℃の基板温度
でガラス基板上に堆積したａ−Ｓｉよりも低めの値であ
る。スピン密度は８×１０15ｃｍ-3程度で有り基板温度
１００℃でガラス基板上に通常のプラズマＣＶＤにより
堆積したａ−Ｓｉ膜よりも低い。光導電性は通常のプラ
ズマＣＶＤによるａ−Ｓｉよりも５桁近く高く良好な特
性を示す。 実施例５ 図３に示す装置を用いてエミッターにバンドギャップ約
１．５ｅＶのａ−Ｓｉ：Ｈを用いたヘテロバイポーラー
・トランジスタＨＢＴを作成する方法を説明する。体積
抵抗率約０．０１Ωｃｍ程度のｎ+ 型Ｓｉの（１００）
ウエハ４１上に放電周波数１００ＭＨｚの高周波バイア
ス・スパッター法により厚さ約４０００Å、体積抵抗率
０．１Ωｃｍ程度のｎ型単結晶Ｓｉ層４２をエピタキシ
ャル成長する。スパッター・ターゲットには体積抵抗率
０．１Ωｃｍ程度のｎ型Ｓｉを用いる。ターゲット裏側
にｐ+ イオン注入して裏側からバイアス印加用の接点で
のオーミック接触が取れるようにしておく。次に基板を
真空チャンバー４内の基板サセプター６上に設置し、チ
ャンバー４内をターボ分子ポンプにより１×１０-9ｔｏ
ｒｒ以下に排気する。基板を４００℃に加熱しＨ2 Ｏの
露点−１００℃以下の高純度Ａｒガスをチャンバー４内
に導入して圧力１５ｍｔｏｒｒに設定し、Ａｒプラズマ
でまず基板表面のイオンボンバードメントにより表面の
クリーニングを行なう。クリーニング条件はターゲット
・バイアス−５Ｖ、基板バイアス＋５Ｖ、放電パワー５
Ｗ、クリーニング時間は５分間である。次に引き続いて
Ｓｉ層のエピタキシャル成長を行なう。エピタキシャル
成長条件はターゲット・バイアス−１５０Ｖ、基板バイ
アス＋２０Ｖ、放電パワー１００Ｗ、基板温度は４００
℃のままである。
スペクトルにより分析すると約１５ａｔ％程度である。
これはＳｉＨ4 ガスを用い１３．５６ＭＨｚの通常良く
使われるＲＦプラズマＣＶＤにより１００℃の基板温度
でガラス基板上に堆積したａ−Ｓｉよりも低めの値であ
る。スピン密度は８×１０15ｃｍ-3程度で有り基板温度
１００℃でガラス基板上に通常のプラズマＣＶＤにより
堆積したａ−Ｓｉ膜よりも低い。光導電性は通常のプラ
ズマＣＶＤによるａ−Ｓｉよりも５桁近く高く良好な特
性を示す。 実施例５ 図３に示す装置を用いてエミッターにバンドギャップ約
１．５ｅＶのａ−Ｓｉ：Ｈを用いたヘテロバイポーラー
・トランジスタＨＢＴを作成する方法を説明する。体積
抵抗率約０．０１Ωｃｍ程度のｎ+ 型Ｓｉの（１００）
ウエハ４１上に放電周波数１００ＭＨｚの高周波バイア
ス・スパッター法により厚さ約４０００Å、体積抵抗率
０．１Ωｃｍ程度のｎ型単結晶Ｓｉ層４２をエピタキシ
ャル成長する。スパッター・ターゲットには体積抵抗率
０．１Ωｃｍ程度のｎ型Ｓｉを用いる。ターゲット裏側
にｐ+ イオン注入して裏側からバイアス印加用の接点で
のオーミック接触が取れるようにしておく。次に基板を
真空チャンバー４内の基板サセプター６上に設置し、チ
ャンバー４内をターボ分子ポンプにより１×１０-9ｔｏ
ｒｒ以下に排気する。基板を４００℃に加熱しＨ2 Ｏの
露点−１００℃以下の高純度Ａｒガスをチャンバー４内
に導入して圧力１５ｍｔｏｒｒに設定し、Ａｒプラズマ
でまず基板表面のイオンボンバードメントにより表面の
クリーニングを行なう。クリーニング条件はターゲット
・バイアス−５Ｖ、基板バイアス＋５Ｖ、放電パワー５
Ｗ、クリーニング時間は５分間である。次に引き続いて
Ｓｉ層のエピタキシャル成長を行なう。エピタキシャル
成長条件はターゲット・バイアス−１５０Ｖ、基板バイ
アス＋２０Ｖ、放電パワー１００Ｗ、基板温度は４００
℃のままである。
【００８２】この基板を一旦真空チャンバー４から取り
出し、ｎ層４２にイオン注入によりキャリア濃度約１０
18ｃｍ-3、厚さ約１８００Åのｎ層４３を形成する。こ
の上にさらにイオン注入によりキャリア濃度約５×１０
19ｃｍ-3のｎ層４４を８００Å形成する。次にＬＯＣＯ
Ｓ酸化によるＳｉＯ2 領域４５により素子分離し、さら
にその上にＳｉＯ2 層４６をＣＶＤで堆積しパタニング
してｎ層４４上にエミッター用開口部を設け、この開口
部のｎ層４４表面にＮ2 ／Ｏ2 混合ガス（Ｏ2濃度１０
％）中で６５０℃で５秒間の熱酸化により約１０Åのト
ンネル酸化膜４７を形成する。この酸化膜４７は電荷を
通すので基板表面へのバイアス印加が可能である。こう
して図４の構造が出来上がる。
出し、ｎ層４２にイオン注入によりキャリア濃度約１０
18ｃｍ-3、厚さ約１８００Åのｎ層４３を形成する。こ
の上にさらにイオン注入によりキャリア濃度約５×１０
19ｃｍ-3のｎ層４４を８００Å形成する。次にＬＯＣＯ
Ｓ酸化によるＳｉＯ2 領域４５により素子分離し、さら
にその上にＳｉＯ2 層４６をＣＶＤで堆積しパタニング
してｎ層４４上にエミッター用開口部を設け、この開口
部のｎ層４４表面にＮ2 ／Ｏ2 混合ガス（Ｏ2濃度１０
％）中で６５０℃で５秒間の熱酸化により約１０Åのト
ンネル酸化膜４７を形成する。この酸化膜４７は電荷を
通すので基板表面へのバイアス印加が可能である。こう
して図４の構造が出来上がる。
【００８３】この表面にバイアス・スパッタ法により次
のような手順でｎ型ａ−Ｓｉ：Ｈを約５００Å形成して
エミッターとする。このｎ型ａ−Ｓｉ：Ｈ膜は通常のシ
ランガスのプラズマＣＶＤで堆積したａ−Ｓｉ：Ｈ膜に
較べ水素濃度が低くかつスピン密度が低くてキャリア輸
送性が良好である。ターゲットとしては抵抗率０．０１
Ωｃｍのｎ型Ｓｉを用いる。図４の基板を図３の装置の
基板サセプター６上に再び設置し、チャンバー４内をタ
ーボ分子ポンプにより１×１０-9ｔｏｒｒ以下に排気す
る。基板温度を３５０℃に加熱したのちＡｒガスプラズ
マを用いて基板表面のイオン・ボンバードメントによる
クリーニングを行なう。クリーニング条件はターゲット
・バイアス−５Ｖ、基板バイアス＋５Ｖ、圧力１０ｍｔ
ｏｒｒ、放電周波数１００ＭＨｚ、放電パワー５Ｗ、ク
リーニング時間は５分間である。次にＡｒ／Ｈ2 混合ガ
ス（Ｈ2 濃度３ｍｏｌ％）を用いてスパッタリングによ
りａ−Ｓｉ：Ｈ膜の成膜を行なう。圧力１５ｍｔｏｒ
ｒ、ターゲット・バイアス−１５０Ｖ、基板バイアス＋
２０Ｖ、放電周波数１００ＭＨｚ、放電パワー１００Ｗ
である。ｎ層４４表面の薄い酸化膜４７のため堆積した
層４８はアモルファス構造となりしかも水素が７％以下
となる。これにより正孔の易動度がプラズマＣＶＤによ
るａ−Ｓｉ：Ｈ膜より１〜２桁向上するなどの利点があ
る。この条件ではバンド・ギャップは１．５５ｅＶ程度
となる。このａ−Ｓｉ：Ｈ上に真空を破らずに引き続い
てｎ+ 多結晶Ｓｉ４９を堆積する。堆積条件は基板温度
４２０℃、ターゲット・バイアス−１５０Ｖ、基板バイ
アス＋１５Ｖ、放電圧力１５ｍｔｏｒｒ、放電パワー１
００Ｗ、Ａｒ／Ｈ2 混合ガスのＨ2 濃度は５０ｍｏｌ％
である。続いてＳｉＯ2 層５１や電極５０などを必要に
応じて形成し、バイポーラートランジスタを作製した。
こうして作成した図５に示されるようなＨＢＴ（ヘテロ
バイポーラトランジスタ）のエミッタ接地電流増幅率ｈ
FEは約４００程度になる。
のような手順でｎ型ａ−Ｓｉ：Ｈを約５００Å形成して
エミッターとする。このｎ型ａ−Ｓｉ：Ｈ膜は通常のシ
ランガスのプラズマＣＶＤで堆積したａ−Ｓｉ：Ｈ膜に
較べ水素濃度が低くかつスピン密度が低くてキャリア輸
送性が良好である。ターゲットとしては抵抗率０．０１
Ωｃｍのｎ型Ｓｉを用いる。図４の基板を図３の装置の
基板サセプター６上に再び設置し、チャンバー４内をタ
ーボ分子ポンプにより１×１０-9ｔｏｒｒ以下に排気す
る。基板温度を３５０℃に加熱したのちＡｒガスプラズ
マを用いて基板表面のイオン・ボンバードメントによる
クリーニングを行なう。クリーニング条件はターゲット
・バイアス−５Ｖ、基板バイアス＋５Ｖ、圧力１０ｍｔ
ｏｒｒ、放電周波数１００ＭＨｚ、放電パワー５Ｗ、ク
リーニング時間は５分間である。次にＡｒ／Ｈ2 混合ガ
ス（Ｈ2 濃度３ｍｏｌ％）を用いてスパッタリングによ
りａ−Ｓｉ：Ｈ膜の成膜を行なう。圧力１５ｍｔｏｒ
ｒ、ターゲット・バイアス−１５０Ｖ、基板バイアス＋
２０Ｖ、放電周波数１００ＭＨｚ、放電パワー１００Ｗ
である。ｎ層４４表面の薄い酸化膜４７のため堆積した
層４８はアモルファス構造となりしかも水素が７％以下
となる。これにより正孔の易動度がプラズマＣＶＤによ
るａ−Ｓｉ：Ｈ膜より１〜２桁向上するなどの利点があ
る。この条件ではバンド・ギャップは１．５５ｅＶ程度
となる。このａ−Ｓｉ：Ｈ上に真空を破らずに引き続い
てｎ+ 多結晶Ｓｉ４９を堆積する。堆積条件は基板温度
４２０℃、ターゲット・バイアス−１５０Ｖ、基板バイ
アス＋１５Ｖ、放電圧力１５ｍｔｏｒｒ、放電パワー１
００Ｗ、Ａｒ／Ｈ2 混合ガスのＨ2 濃度は５０ｍｏｌ％
である。続いてＳｉＯ2 層５１や電極５０などを必要に
応じて形成し、バイポーラートランジスタを作製した。
こうして作成した図５に示されるようなＨＢＴ（ヘテロ
バイポーラトランジスタ）のエミッタ接地電流増幅率ｈ
FEは約４００程度になる。
【００８４】比較の為に作成したコレクタ、ベースが上
記構造と等しくエミッタがａ−Ｓｉではなく単結晶ｎ型
Ｓｉ（キャリア濃度約１０20ｃｍ-3）である通常の単結
晶バイポーラー・トランジスタのｈFEは約１００である
ので上記のＨＢＴではｈFEを通常のバイポーラー・トラ
ンジスタよりも高くする事が出来ることがわかる。
記構造と等しくエミッタがａ−Ｓｉではなく単結晶ｎ型
Ｓｉ（キャリア濃度約１０20ｃｍ-3）である通常の単結
晶バイポーラー・トランジスタのｈFEは約１００である
ので上記のＨＢＴではｈFEを通常のバイポーラー・トラ
ンジスタよりも高くする事が出来ることがわかる。
【００８５】
【発明の効果】以上説明したように本発明によれば５０
ＭＨｚ以上の高周波プラズマを利用してａ−Ｓｉ又はａ
−Ｓｉ合金を堆積する場合において基体バイアスを正確
に制御する事が可能となり、基体へのイオン照射とエネ
ルギーの精密な制御により堆積過程の制御性を向上させ
る事が出来る。このため膜質のより自由な制御が可能と
なり、太陽電池、ＴＦＴ、固体撮像デバイス、電子写真
感光体あるいはＬＥＤ等の薄膜デバイス、受光デバイス
や、発光デバイス等の高性能化の為に広く使用する事が
出来る。
ＭＨｚ以上の高周波プラズマを利用してａ−Ｓｉ又はａ
−Ｓｉ合金を堆積する場合において基体バイアスを正確
に制御する事が可能となり、基体へのイオン照射とエネ
ルギーの精密な制御により堆積過程の制御性を向上させ
る事が出来る。このため膜質のより自由な制御が可能と
なり、太陽電池、ＴＦＴ、固体撮像デバイス、電子写真
感光体あるいはＬＥＤ等の薄膜デバイス、受光デバイス
や、発光デバイス等の高性能化の為に広く使用する事が
出来る。
【図１】１３．５６ＭＨｚ以上の高周波プラズマのイオ
ンエネルギー分布を説明する図である。
ンエネルギー分布を説明する図である。
【図２】本発明の基板上のａ−Ｓｉ膜を説明する図であ
る。
る。
【図３】本発明のａ−Ｓｉ堆積に用いる装置の一例を示
す模式的構成図である。
す模式的構成図である。
【図４】本発明を利用したヘテロバイポーラトランジス
タの作製途中までの工程を説明するための模式的切断面
図である。
タの作製途中までの工程を説明するための模式的切断面
図である。
【図５】本発明を利用したヘテロバイポーラトランジス
タの模式的切断面図である。
タの模式的切断面図である。
１ 基板 ２ アモルファス層 ３ ｃａＳｉ層 ４ 真空チャンバー ５ 基板 ６ サセプター ７ ヒーター ８ ターゲット １１ マッチングボックス １２ 高周波電源 １３ ローパスフィルター １４ 直流バイアス電源 １８ マスフローコントローラー ２２ マスフローコントローラー ３２ 排気ダクト ４１ ｎ+ 層 ４２ ｎ層 ４３ ｐ層 ４４ ｎ層 ４５ ＳｉＯ2 領域 ４６ ＳｉＯ2 層 ４７ 酸化膜 ４８ ａ−Ｓｉ層 ４９ ｎ 層 ５０ 電極 ５１ ＳｉＯ2 層
Claims (38)
- 【請求項１】 基板に直流成分を含むバイアスを印加
し、不活性ガス及び水素含有ガスを除く残部のガス分圧
が１０-8Ｔｏｒｒ以下の雰囲気下で前記基板上に５０Ｍ
Ｈｚ以上の高周波プラズマを利用してアモルファス半導
体を堆積するためのアモルファス半導体用基板であっ
て、前記基板は少なくともその表面が電荷が移動可能な
アモルファス構造の表面を有することを特徴とするアモ
ルファス半導体用基板。 - 【請求項２】 請求項１において、前記電荷が移動可能
な表面は基体上に設けられた導電性のアモルファス構造
の層であることを特徴とする請求項１記載のアモルファ
ス半導体用基板。 - 【請求項３】 請求項２において、前記導電性のアモル
ファス構造の層は伝導性を制御することが可能な物質を
含有するシリコン化合物層であることを特徴とする請求
項２記載のアモルファス半導体用基板。 - 【請求項４】 請求項３において、前記伝導性を制御可
能な物質は周期律表第III 族に属する元素であることを
特徴とする請求項３記載のアモルファス半導体用基板。 - 【請求項５】 請求項３において、前記伝導性を制御可
能な物質は周期律表第Ｖ族に属する元素であることを特
徴とする請求項３記載のアモルファス半導体用基板。 - 【請求項６】 請求項４において、前記周期律表第III
族に属する元素はＢ、Ａｌ、Ｇａからなる群から少なく
とも１つ選択された元素であることを特徴とする請求項
４記載のアモルファス半導体用基板。 - 【請求項７】 請求項５において、前記周期律表第Ｖ族
に属する元素はＰ、Ａｓ、Ｓｂ、Ｂｉからなる群から少
なくとも１つ選択された元素であることを特徴とする請
求項５記載のアモルファス半導体用基板。 - 【請求項８】 請求項３において、前記伝導性を制御可
能な物質はＬｉであることを特徴とする請求項３記載の
アモルファス半導体用基板。 - 【請求項９】 請求項１において、前記アモルファス構
造の表面は基体上に形成されたトンネル酸化膜であるこ
とを特徴とする請求項１記載のアモルファス半導体用基
板。 - 【請求項１０】 請求項１において、前記アモルファス
構造の表面は基体上に形成された酸化膜であることを特
徴とする請求項１記載のアモルファス半導体用基板。 - 【請求項１１】 基板に直流成分を含むバイアスを印加
し、不活性ガス及び水素含有ガスを除く残部のガス分圧
が１０-8Ｔｏｒｒ以下の雰囲気下で、前記基板上に５０
ＭＨｚ以上の高周波プラズマを利用して形成されたアモ
ルファス半導体を有するアモルファス半導体基板であっ
て、前記基板は少なくともその表面が電荷が移動可能な
アモルファス構造の表面を有し、前記アモルファス半導
体は該表面上に形成されていることを特徴とするアモル
ファス半導体基板。 - 【請求項１２】 請求項１１において、前記電荷が移動
可能な表面は基体上に設けられた導電性のアモルファス
構造の層であることを特徴とする請求項１１記載のアモ
ルファス半導体基板。 - 【請求項１３】 請求項１２において、前記導電性のア
モルファス構造の層は伝導性を制御することが可能な物
質を含有するシリコン化合物層であることを特徴とする
請求項１２記載のアモルファス半導体基板。 - 【請求項１４】 請求項１３において、前記伝導性を制
御可能な物質は周期律表第III 族に属する元素であるこ
とを特徴とする請求項１３記載のアモルファス半導体基
板。 - 【請求項１５】 請求項１３において、前記伝導性を制
御可能な物質は周期律表第Ｖ族に属する元素であること
を特徴とする請求項１３記載のアモルファス半導体基
板。 - 【請求項１６】 請求項１４において、前記周期律表第
III 族に属する元素はＢ、Ａｌ、Ｇａからなる群から少
なくとも１つ選択された元素であることを特徴とする請
求項１４記載のアモルファス半導体基板。 - 【請求項１７】 請求項１５において、前記周期律表第
Ｖ族に属する元素はＰ、Ａｓ、Ｓｂ、Ｂｉからなる群か
ら少なくとも１つ選択された元素であることを特徴とす
る請求項１５記載のアモルファス半導体基板。 - 【請求項１８】 請求項１３において、前記伝導性を制
御可能な物質はＬｉであることを特徴とする請求項１３
記載のアモルファス半導体基板。 - 【請求項１９】 請求項１１において、前記アモルファ
ス構造の表面は基体上に形成されたトンネル酸化膜であ
ることを特徴とする請求項１１記載のアモルファス半導
体基板。 - 【請求項２０】 請求項１１において、前記アモルファ
ス構造の表面は基体上に形成された酸化膜であることを
特徴とする請求項１１記載のアモルファス半導体基板。 - 【請求項２１】 請求項１１において、前記アモルファ
ス半導体はシリコン原子を含有することを特徴とする請
求項１１記載のアモルファス半導体基板。 - 【請求項２２】 請求項２１において、前記アモルファ
ス半導体はシリコン原子を母体とすることを特徴とする
請求項２１記載のアモルファス半導体基板。 - 【請求項２３】 請求項２１において、前記アモルファ
ス半導体はシリコン原子と炭素原子、スズ原子、窒素原
子及びゲルマニウム原子からなる群から少なくとも１つ
選択された原子を含有することを特徴とする請求項２１
記載のアモルファス半導体基板。 - 【請求項２４】 請求項１１において、前記基体はシリ
コンウエハーであるとを特徴とする請求項１１記載のア
モルファス半導体基板。 - 【請求項２５】 請求項１１において、前記アモルファ
ス構造の表面は熱酸化膜であることを特徴とする請求項
１１記載のアモルファス半導体基板。 - 【請求項２６】 請求項１１において、前記アモルファ
ス構造の表面は１００ｎｍ以下の凹凸を有することを特
徴とする請求項１１記載のアモルファス半導体基板。 - 【請求項２７】 請求項２５において、前記熱酸化膜は
ＳｉＯ2 膜であることを特徴とする請求項２５記載のア
モルファス半導体基板。 - 【請求項２８】 請求項２７において、前記ＳｉＯ2 膜
は５ｎｍより薄いことを特徴とする請求項２７記載のア
モルファス半導体基板。 - 【請求項２９】 請求項２１において、前記アモルファ
ス半導体は水素原子を含有することを特徴とする請求項
２１記載のアモルファス半導体基板。 - 【請求項３０】 請求項１１において、前記基体はアモ
ルファス金属を有することを特徴とする請求項１１記載
のアモルファス半導体基板。 - 【請求項３１】 アモルファス半導体を形成する基板に
対向して配置されるターゲットと前記基板間との間をバ
イアスするための直流電源と、前記ターゲットと前記基
板間との間に高周波を印加するための高周波電源とを少
なくとも有する装置を用い、 前記基板に直流成分を含むバイアスを印加し、不活性ガ
ス及び水素含有ガスを除く残部のガス分圧を１０-8Ｔｏ
ｒｒ以下とした雰囲気下で、前記基板上に５０ＭＨｚ以
上の高周波プラズマを利用して、前記ターゲットに含有
される元素を少なくとも有するアモルファス半導体を形
成するアモルファス半導体基板の製造方法であって、 前記基板は少なくともその表面にアモルファス構造の表
面を形成する工程を有することを特徴とするアモルファ
ス半導体基板の製造方法。 - 【請求項３２】 請求項３１において、前記アモルファ
ス構造を形成する工程は、シリコンウエハーを熱酸化す
る工程を有することを特徴とする請求項３１記載のアモ
ルファス半導体基板の製造方法。 - 【請求項３３】 請求項３２において、前記熱酸化の前
に前記シリコンウエハーの表面をエッチングする工程を
有することを特徴とする請求項３２記載のアモルファス
半導体基板の製造方法。 - 【請求項３４】 請求項３２において、前記熱酸化の前
に前記シリコンウエハー上の自然酸化膜を除去する工程
を有することを特徴とする請求項３２記載のアモルファ
ス半導体基板の製造方法。 - 【請求項３５】 請求項３２において、前記熱酸化は酸
素を含む雰囲気下で行なわれることを特徴とする請求項
３２記載のアモルファス半導体基板の製造方法。 - 【請求項３６】 請求項３５において、前記酸素を含む
雰囲気は更に窒素ガスを含むことを特徴とする請求項３
５記載のアモルファス半導体基板の製造方法。 - 【請求項３７】 請求項３６において、前記酸素は前記
窒素ガスに対して約２０％含有されることを特徴とする
請求項３６記載のアモルファス半導体基板の製造方法。 - 【請求項３８】 請求項３１において、前記アモルファ
ス半導体はシリコン原子を含むターゲットを用いて形成
されたシリコン含有アモルファス半導体であることを特
徴とする請求項３１記載のアモルファス半導体基板の製
造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6065195A JPH0794431A (ja) | 1993-04-23 | 1994-04-01 | アモルファス半導体用基板、該基板を有するアモルファス半導体基板、及び該アモルファス半導体基板の製造方法 |
| US08/231,066 US5563092A (en) | 1993-04-23 | 1994-04-22 | Method of producing a substrate for an amorphous semiconductor |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9802293 | 1993-04-23 | ||
| JP5-98022 | 1993-04-23 | ||
| JP6065195A JPH0794431A (ja) | 1993-04-23 | 1994-04-01 | アモルファス半導体用基板、該基板を有するアモルファス半導体基板、及び該アモルファス半導体基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0794431A true JPH0794431A (ja) | 1995-04-07 |
Family
ID=26406326
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6065195A Pending JPH0794431A (ja) | 1993-04-23 | 1994-04-01 | アモルファス半導体用基板、該基板を有するアモルファス半導体基板、及び該アモルファス半導体基板の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5563092A (ja) |
| JP (1) | JPH0794431A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012049156A (ja) * | 2010-08-24 | 2012-03-08 | Osaka Univ | 太陽電池およびその製造方法 |
| JP2012087391A (ja) * | 2010-10-22 | 2012-05-10 | Shin-Etsu Chemical Co Ltd | スパッタリング用ターゲット材、珪素含有膜の成膜方法、およびフォトマスクブランク |
| JP2014222352A (ja) * | 2014-06-27 | 2014-11-27 | 信越化学工業株式会社 | フォトマスクブランクの製造方法 |
| JP2016006907A (ja) * | 2008-02-20 | 2016-01-14 | サンパワー コーポレイション | 太陽電池および太陽電池の製造方法 |
| JP2017069588A (ja) * | 2010-07-02 | 2017-04-06 | サンパワー コーポレイション | トンネル誘電体層を伴う太陽電池の製造方法 |
Families Citing this family (52)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08306625A (ja) * | 1995-05-01 | 1996-11-22 | Toshiba Corp | 半導体装置の製造方法および製造装置 |
| TW463378B (en) * | 1995-06-01 | 2001-11-11 | Semiconductor Energy Lab | Method of manufacturing semiconductor device |
| JP2907095B2 (ja) * | 1996-02-28 | 1999-06-21 | 日本電気株式会社 | 半導体装置の製造方法 |
| JPH10330932A (ja) * | 1997-05-28 | 1998-12-15 | Anelva Corp | スパッタリング装置 |
| US6271498B1 (en) * | 1997-06-23 | 2001-08-07 | Nissin Electric Co., Ltd | Apparatus for vaporizing liquid raw material and method of cleaning CVD apparatus |
| US7393561B2 (en) | 1997-08-11 | 2008-07-01 | Applied Materials, Inc. | Method and apparatus for layer by layer deposition of thin films |
| US20030049372A1 (en) * | 1997-08-11 | 2003-03-13 | Cook Robert C. | High rate deposition at low pressures in a small batch reactor |
| US6167837B1 (en) * | 1998-01-15 | 2001-01-02 | Torrex Equipment Corp. | Apparatus and method for plasma enhanced chemical vapor deposition (PECVD) in a single wafer reactor |
| US6156653A (en) * | 1997-11-03 | 2000-12-05 | Zilog, Inc. | Method of fabricating a MOS device |
| US20040224504A1 (en) * | 2000-06-23 | 2004-11-11 | Gadgil Prasad N. | Apparatus and method for plasma enhanced monolayer processing |
| DE10147998A1 (de) * | 2001-09-28 | 2003-04-10 | Unaxis Balzers Ag | Verfahren und Vorrichtung zur Erzeugung eines Plasmas |
| US7704327B2 (en) * | 2002-09-30 | 2010-04-27 | Applied Materials, Inc. | High temperature anneal with improved substrate support |
| US7595096B2 (en) * | 2003-07-30 | 2009-09-29 | Oc Oerlikon Balzers Ag | Method of manufacturing vacuum plasma treated workpieces |
| JP4550507B2 (ja) * | 2004-07-26 | 2010-09-22 | 株式会社日立ハイテクノロジーズ | プラズマ処理装置 |
| US7126825B2 (en) * | 2004-12-07 | 2006-10-24 | Cleavage Enterprise Co., Ltd. | Combined chip/heat-dissipating metal plate and method for manufacturing the same |
| US7820495B2 (en) * | 2005-06-30 | 2010-10-26 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| WO2007040295A1 (en) * | 2005-10-04 | 2007-04-12 | Seoul Opto Device Co., Ltd. | (al, ga, in)n-based compound semiconductor and method of fabricating the same |
| KR100781905B1 (ko) * | 2006-10-25 | 2007-12-04 | 한국전자통신연구원 | 헤테로 정션 바이폴라 트랜지스터를 포함하는 이미지 센서및 그 제조 방법 |
| US7968473B2 (en) * | 2006-11-03 | 2011-06-28 | Applied Materials, Inc. | Low temperature process for depositing a high extinction coefficient non-peeling optical absorber for a scanning laser surface anneal of implanted dopants |
| US8232531B2 (en) * | 2007-03-29 | 2012-07-31 | Varian Medical Systems, Inc. | Corrosion barrier layer for photoconductive X-ray imagers |
| US20090218315A1 (en) * | 2008-02-28 | 2009-09-03 | Steven Shannon | Method and system for controlling center-to-edge distribution of species within a plasma |
| JP5325473B2 (ja) * | 2008-06-20 | 2013-10-23 | 富士フイルム株式会社 | 光電変換素子及び固体撮像素子 |
| JP2012508826A (ja) * | 2008-11-12 | 2012-04-12 | ディー．シー．シリカ リミテッド | 非晶性および結晶性シリコン製品 |
| DE102008064685A1 (de) * | 2008-12-19 | 2010-12-16 | Q-Cells Se | Solarzelle |
| US9012766B2 (en) | 2009-11-12 | 2015-04-21 | Silevo, Inc. | Aluminum grid as backside conductor on epitaxial silicon thin film solar cells |
| US8686283B2 (en) * | 2010-05-04 | 2014-04-01 | Silevo, Inc. | Solar cell with oxide tunneling junctions |
| US20120318340A1 (en) * | 2010-05-04 | 2012-12-20 | Silevo, Inc. | Back junction solar cell with tunnel oxide |
| US20110277825A1 (en) * | 2010-05-14 | 2011-11-17 | Sierra Solar Power, Inc. | Solar cell with metal grid fabricated by electroplating |
| US9214576B2 (en) | 2010-06-09 | 2015-12-15 | Solarcity Corporation | Transparent conducting oxide for photovoltaic devices |
| US9773928B2 (en) | 2010-09-10 | 2017-09-26 | Tesla, Inc. | Solar cell with electroplated metal grid |
| US9800053B2 (en) | 2010-10-08 | 2017-10-24 | Tesla, Inc. | Solar panels with integrated cell-level MPPT devices |
| US9054256B2 (en) | 2011-06-02 | 2015-06-09 | Solarcity Corporation | Tunneling-junction solar cell with copper grid for concentrated photovoltaic application |
| US20130298973A1 (en) * | 2012-05-14 | 2013-11-14 | Silevo, Inc. | Tunneling-junction solar cell with shallow counter doping layer in the substrate |
| CN104781936A (zh) | 2012-10-04 | 2015-07-15 | 喜瑞能源公司 | 具有电镀的金属格栅的光伏器件 |
| US9865754B2 (en) * | 2012-10-10 | 2018-01-09 | Tesla, Inc. | Hole collectors for silicon photovoltaic cells |
| US9281436B2 (en) | 2012-12-28 | 2016-03-08 | Solarcity Corporation | Radio-frequency sputtering system with rotary target for fabricating solar cells |
| US9412884B2 (en) | 2013-01-11 | 2016-08-09 | Solarcity Corporation | Module fabrication of solar cells with low resistivity electrodes |
| US9219174B2 (en) | 2013-01-11 | 2015-12-22 | Solarcity Corporation | Module fabrication of solar cells with low resistivity electrodes |
| US10074755B2 (en) | 2013-01-11 | 2018-09-11 | Tesla, Inc. | High efficiency solar panel |
| US9624595B2 (en) | 2013-05-24 | 2017-04-18 | Solarcity Corporation | Electroplating apparatus with improved throughput |
| US10309012B2 (en) | 2014-07-03 | 2019-06-04 | Tesla, Inc. | Wafer carrier for reducing contamination from carbon particles and outgassing |
| US9899546B2 (en) | 2014-12-05 | 2018-02-20 | Tesla, Inc. | Photovoltaic cells with electrodes adapted to house conductive paste |
| US9947822B2 (en) | 2015-02-02 | 2018-04-17 | Tesla, Inc. | Bifacial photovoltaic module using heterojunction solar cells |
| US9761744B2 (en) | 2015-10-22 | 2017-09-12 | Tesla, Inc. | System and method for manufacturing photovoltaic structures with a metal seed layer |
| CN108604614B (zh) * | 2015-12-09 | 2021-07-13 | 第一阳光公司 | 光伏设备和制造方法 |
| US9842956B2 (en) | 2015-12-21 | 2017-12-12 | Tesla, Inc. | System and method for mass-production of high-efficiency photovoltaic structures |
| US9496429B1 (en) | 2015-12-30 | 2016-11-15 | Solarcity Corporation | System and method for tin plating metal electrodes |
| US10947639B2 (en) * | 2016-03-18 | 2021-03-16 | United States Of America As Represented By The Administrator Of Nasa | Molten target sputtering (MTS) deposition for enhanced kinetic energy and flux of ionized atoms |
| US10115838B2 (en) | 2016-04-19 | 2018-10-30 | Tesla, Inc. | Photovoltaic structures with interlocking busbars |
| US10672919B2 (en) | 2017-09-19 | 2020-06-02 | Tesla, Inc. | Moisture-resistant solar cells for solar roof tiles |
| US11190128B2 (en) | 2018-02-27 | 2021-11-30 | Tesla, Inc. | Parallel-connected solar roof tile modules |
| US20200203127A1 (en) | 2018-12-20 | 2020-06-25 | L'Air Liquide, Société Anonyme pour I'Etude et I'Exploitation des Procédés Georges Claude | Systems and methods for storage and supply of f3no-free fno gases and f3no-free fno gas mixtures for semiconductor processes |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4064521A (en) * | 1975-07-28 | 1977-12-20 | Rca Corporation | Semiconductor device having a body of amorphous silicon |
| AU503228B2 (en) * | 1975-07-28 | 1979-08-30 | Rca Corp. | Semiconductor device |
| US4057476A (en) * | 1976-05-26 | 1977-11-08 | General Dynamics Corporation | Thin film photovoltaic diodes and method for making same |
| JPS6035059B2 (ja) * | 1977-12-22 | 1985-08-12 | キヤノン株式会社 | 電子写真感光体およびその製造方法 |
| JPS6350025A (ja) * | 1986-08-20 | 1988-03-02 | Tadahiro Omi | 半導体製造装置 |
| JPH0747820B2 (ja) * | 1989-09-22 | 1995-05-24 | 株式会社日立製作所 | 成膜装置 |
| JP2954407B2 (ja) * | 1990-11-30 | 1999-09-27 | 株式会社日立製作所 | 薄膜形成方法 |
-
1994
- 1994-04-01 JP JP6065195A patent/JPH0794431A/ja active Pending
- 1994-04-22 US US08/231,066 patent/US5563092A/en not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016006907A (ja) * | 2008-02-20 | 2016-01-14 | サンパワー コーポレイション | 太陽電池および太陽電池の製造方法 |
| JP2017069588A (ja) * | 2010-07-02 | 2017-04-06 | サンパワー コーポレイション | トンネル誘電体層を伴う太陽電池の製造方法 |
| JP2012049156A (ja) * | 2010-08-24 | 2012-03-08 | Osaka Univ | 太陽電池およびその製造方法 |
| JP2012087391A (ja) * | 2010-10-22 | 2012-05-10 | Shin-Etsu Chemical Co Ltd | スパッタリング用ターゲット材、珪素含有膜の成膜方法、およびフォトマスクブランク |
| US8647795B2 (en) | 2010-10-22 | 2014-02-11 | Shin-Etsu Chemical Co., Ltd. | Sputtering target material, silicon-containing film forming method, and photomask blank |
| JP2014222352A (ja) * | 2014-06-27 | 2014-11-27 | 信越化学工業株式会社 | フォトマスクブランクの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5563092A (en) | 1996-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0794431A (ja) | アモルファス半導体用基板、該基板を有するアモルファス半導体基板、及び該アモルファス半導体基板の製造方法 | |
| JP2880322B2 (ja) | 堆積膜の形成方法 | |
| US5246886A (en) | Process for depositing a silicon-containing polycrystalline film on a substrate by way of growing Ge-crystalline nucleus | |
| US5500102A (en) | Method of forming deposited semiconductor film | |
| JPH0215174A (ja) | マイクロ波プラズマｃｖｄ装置 | |
| JP3197036B2 (ja) | 結晶質シリコン薄膜の形成方法 | |
| EP0582228B1 (en) | Process of forming hydrogenated amorphous silicon film | |
| JP2795736B2 (ja) | 堆積膜の形成方法 | |
| US6661075B2 (en) | Abrupt pn junction diode formed using chemical vapor deposition processing | |
| JPH1081968A (ja) | 非晶質シリコン膜の作製法 | |
| JPH05166733A (ja) | 非単結晶シリコン膜の形成方法および形成装置 | |
| Park et al. | Growth of polycrystalline silicon at low temperature on hydrogenated macrocrystalline silicon (μ c-Si: H) seed layer | |
| Bohringer et al. | Electronic properties of a-Si: H and a-Si: F films produced by ion implantation | |
| JPH04342121A (ja) | 水素化非晶質シリコン薄膜の製造方法 | |
| JPH079059B2 (ja) | 炭素薄膜の製造方法 | |
| JP3055158B2 (ja) | 炭化珪素半導体膜の製造方法 | |
| JPH06179968A (ja) | 高周波スパッタリング装置 | |
| JP2976569B2 (ja) | 半導体装置の製造方法 | |
| JP2000058460A (ja) | シリコン薄膜製造方法 | |
| JP3078101B2 (ja) | 大面積ポリシリコン薄膜およびその低温形成法 | |
| JPH07135332A (ja) | 光起電力素子の製造方法 | |
| JPS61232675A (ja) | 多結晶薄膜トランジスタとその製造方法 | |
| JP3102540B2 (ja) | 低水素量非晶質シリコン半導体薄膜の形成方法 | |
| JP3532160B2 (ja) | 結晶質シリコン薄膜 | |
| JPH0536620A (ja) | 半導体表面処理方法及び装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050111 |
|
| A61 | First payment of annual fees (during grant procedure) |
Effective date: 20050120 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20090210 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090210 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20100210 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110210 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110210 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20120210 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120210 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130210 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130210 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20140210 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |