JP2000058460A - シリコン薄膜製造方法 - Google Patents

シリコン薄膜製造方法

Info

Publication number
JP2000058460A
JP2000058460A JP10227765A JP22776598A JP2000058460A JP 2000058460 A JP2000058460 A JP 2000058460A JP 10227765 A JP10227765 A JP 10227765A JP 22776598 A JP22776598 A JP 22776598A JP 2000058460 A JP2000058460 A JP 2000058460A
Authority
JP
Japan
Prior art keywords
substrate
silicon thin
thin film
film
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10227765A
Other languages
English (en)
Inventor
Tetsuhiro Horie
哲弘 堀江
Hiroyuki Ishida
博之 石田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Heavy Industries Ltd
Original Assignee
Mitsubishi Heavy Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Heavy Industries Ltd filed Critical Mitsubishi Heavy Industries Ltd
Priority to JP10227765A priority Critical patent/JP2000058460A/ja
Publication of JP2000058460A publication Critical patent/JP2000058460A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Chemical Vapour Deposition (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

(57)【要約】 【課題】 精度良くドーパント濃度制御がされた高品質
のシリコン薄膜を低温で成膜する。 【解決手段】 原料ガスプラズマ9を基板5に供給して
プラズマCVD法によりシリコン薄膜を成膜していく。
この時、基板5にバイアス電圧を印加すると、原料ガス
プラズマ9から、結晶化に適したエネルギーを有した加
速イオン10が基板5に向かって入射し、大粒径のシリ
コン薄膜が形成される。また同時に、p型シリコン薄膜
を形成する際には、少なくともボロンを含むドーピング
剤20を供給し、n型シリコン薄膜を形成する際には、
少なくとも燐,砒素,アンチモンを含むドーピング剤2
0を供給し、精度の良いドーパント制御をする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はシリコン薄膜製造方
法に関し、大粒径の結晶粒からなる高品質のn型または
p型のシリコン薄膜を低温で成膜することのできるシリ
コン薄膜製造方法に関するものである。
【0002】更に詳述すると、従前では400℃以下の
基板温度では、単結晶シリコン基板や多結晶シリコン基
板以外の基板上へ、単結晶シリコン薄膜あるいは1μm
以上の粒径をもつ多結晶シリコン薄膜を成膜することが
不可能であった。これを改良して、400℃以下の基板
温度であっても、単結晶シリコン基板あるいは多結晶シ
リコン基板以外の基板上へ、単結晶シリコン薄膜あるい
は1μm以上の粒径をもつ多結晶シリコン薄膜の成膜を
可能とするイオン照射を用いた成膜法(加速イオンを基
板に入射する成膜法)が開発された。
【0003】本発明は、上述したイオン照射を用いた成
膜法において、成膜と同時にドーピング剤を供給して高
精度にドーパント濃度制御をし、しかも、ドーピング剤
の含有成分をコントロールすることにより大粒径のn型
またはp型の単結晶シリコン薄膜および、大粒径の結晶
粒からなるn型またはp型の多結晶シリコン薄膜を製造
するシリコン薄膜製造方法に関するものである。
【0004】
【従来の技術】単結晶シリコン薄膜あるいは多結晶シリ
コン薄膜はメモリー等の半導体デバイス、薄膜トランジ
スタ(TFT)および太陽光発電素子の半導体膜の材料
として利用されている。
【0005】これらの半導体部品に利用されるシリコン
薄膜としては膜中の欠陥および不純物が少なく、できる
だけ結晶粒径の大きな高品質シリコン膜が必要である。
【0006】また、膜中へ添加されるボロンや燐等のド
ーパントの拡散を抑えて、ドーパント濃度を精度よく制
御するために、低温で単結晶シリコン薄膜あるいは大粒
径の結晶粒からなる多結晶シリコン薄膜を成膜できる方
法が必要とされている。
【0007】さらに、耐熱性が低く高温の加熱ができな
いガラスや透明導電膜の基板上に、単結晶シリコン薄膜
あるいは大粒径の結晶粒からなる多結晶シリコン薄膜を
低温で成膜できる方法が必要とされている。
【0008】従来、単結晶シリコン薄膜の製造方法およ
び多結晶シリコン薄膜の製造方法としては、熱化学気相
成長法(熱CVD(Chemical Vapour Deposition)法)
や、プラズマ化学気相成長法(プラズマCVD法)が広
く適用されている。
【0009】熱CVD法は、加熱された基板に原料ガス
を供給し、化学的に反応させて薄膜を成膜する方法であ
る。この熱CVD法でシリコン薄膜を成膜する際には、
ヒーターで加熱された基板に、シラン、ジシラン等を原
料ガスとして供給する。
【0010】プラズマCVD法は、反応槽内で原料ガス
をプラズマ状態にし、活性なラジカルやイオンを生成さ
せて、ヒーター等で加熱した基板表面上で反応させて成
膜を行う方法である。
【0011】
【発明が解決しようとする課題】ところで、熱CVD法
においては、400℃以下の基板温度では熱による結晶
化と表面水素の脱離が低下し、膜中に非晶質成分や数百
nm程度の小さな粒径の微結晶が含まれるようになり膜
質が低下する問題があった。
【0012】また、熱CVD法においては、非耐熱性で
あり高温加熱が不可能な基板、ガラス等の非晶質基板あ
るいはシリコンと結晶構造や格子定数の異なる結晶から
なる基板を用いた場合、成膜反応がエピタキシャリーに
進行しないため、成膜される膜中に非晶質成分や微結晶
成分が含まれたりするために、単結晶シリコン薄膜およ
び多結晶シリコン薄膜を成膜することができない問題が
あった。
【0013】また、熱CVD法ではn型シリコン膜に対
しては燐、砒素、アンチモンを、p型シリコン膜に対し
てはボロンを、原料ガスと同時に供給してn型あるいは
p型シリコン膜を成膜する。
【0014】しかしながら、熱CVD法では、基板を6
00℃以上の高温に加熱して成膜を行なうため、膜中に
おいてドーパントが相互拡散する問題があった。特に、
多結晶シリコン薄膜の成膜においては、ドーパントが結
晶粒の粒界を低温で拡散し易いために、膜中のドーパン
ト濃度を希望の値に制御することが困難である問題があ
った。
【0015】さらに、ドーパントの相互拡散も大きく、
急峻な分布を持ったpn接合が得ることができないとい
う問題があった。
【0016】一方、プラズマCVD法ではプラズマ状態
として活性な原料ガスにより成膜を行うため、熱CVD
法に比べて低温で高品質な膜を成膜できる。したがっ
て、単結晶あるいは多結晶のシリコン基板を用いた場
合、プラズマCVD法では熱CVD法に比べて低温でも
エピタキシャリーに成膜が進行するので、単結晶シリコ
ン薄膜あるいは多結晶シリコン薄膜を成膜できる。
【0017】しかし、プラズマCVD法では400℃以
下の温度でシリコン薄膜を製造することは可能である
が、シリコン以外の基板を用いた場合に膜中にアモルフ
ァスあるいは結晶の微粒子が残り、高品質のシリコン膜
を得ることができないという問題があった。
【0018】本発明は上記従来技術に鑑み、大粒径の結
晶粒からなる高品質のn型またはp型のシリコン薄膜を
低温で成膜することのできるシリコン薄膜製造方法を提
供することを目的とする。
【0019】
【課題を解決するための手段】上記課題を解決する本発
明の構成は、成膜室内に供給した原料ガスをプラズマ化
してなる原料ガスプラズマを、前記成膜室内に設置した
基板の表面上に供給して前記基板上にシリコン薄膜を成
膜する際に、少なくともボロン含有ガスを含むドーピン
グ剤を前記成膜室に供給すると同時に、前記基板または
前記基板の裏面に置かれたバイアス電極に電圧を印加す
ることにより加速されて、前記シリコン薄膜の結晶化に
適したエネルギーを有することとなった加速イオンを、
前記原料ガスプラズマから前記基板の表面に入射させる
ことにより、大粒径の結晶粒からなるp型シリコン薄膜
を成膜することを特徴とする。
【0020】また本発明の構成は、成膜室内に供給した
原料ガスをプラズマ化してなる原料ガスプラズマを、前
記成膜室内に設置した基板の表面上に供給して前記基板
上にシリコン薄膜を成膜する際に、少なくとも燐,砒
素,アンチモンを含むドーピング剤を前記成膜室に供給
すると同時に、前記基板または前記基板の裏面に置かれ
たバイアス電極に電圧を印加することにより加速され
て、前記シリコン薄膜の結晶化に適したエネルギーを有
することとなった加速イオンを、前記原料ガスプラズマ
から前記基板の表面に入射させることにより、大粒径の
結晶粒からなるn型シリコン薄膜を成膜することを特徴
とする。
【0021】また本発明では、前記加速イオンの運動エ
ネルギーが、1 [eV] 〜200 [eV] であることを特徴
とする。
【0022】
【発明の実施の形態】以下に本発明の実施の形態を図面
に基づき詳細に説明する。
【0023】〔プラズマ成膜装置の構成〕まずはじめ
に、本発明方法を実施するのに使用する2例のプラズマ
成膜装置の構成を、図1と図2を参照しつつ説明する。
【0024】図1に示すプラズマ成膜装置001は、成
膜室1と、この成膜室1の上部に配置されるプラズマ発
生装置2とから構成される。
【0025】成膜室1内には、基板5と、バイアス電極
6と、基板5及びバイアス電極6を保持するための基板
ホルダー7とが設置されている。基板5が導電性材料か
らなる場合は、基板5にバイアス電源8が直接接続さ
れ、基板5が非導電性材料からなる場合にはバイアス電
極6にバイアス電源8が接続される。また、基板ホルダ
ー7には基板5を加熱するためのヒーターを併設しても
よい。
【0026】成膜室1には、原料ガス11を供給するた
めの原料ガス導入管3と、ドーピング剤20を供給する
ためのドーピング剤導入管19と、真空排気および原料
ガス11を排気するための真空排気口4が設けられてい
る。
【0027】成膜室1内に供給された原料ガス11は、
プラズマ発生装置2により原料ガスプラズマ9となる。
詳細は後述するが、原料ガスプラズマ9からは、基板5
(またはバイアス電極6)に印加した電圧により加速さ
れた加速イオン10が、基板5に向けて入射する。
【0028】なお、プラズマ発生装置2としてはプラズ
マ発生装置全般を用いることができるが、好ましくは高
密度プラズマを発生できる電子サイクロトロン共鳴プラ
ズマ発生装置、誘導結合プラズマ発生装置、ヘリコン波
プラズマ発生装置を用いることが望ましい。
【0029】さらに望ましくは、プラズマ発生装置とし
ては、図2に示すように、高密度プラズマを発生でき、
かつ原料ガス11の圧力、加速イオン10の量、エネル
ギー等の制御が容易な電子ビーム励起プラズマ発生装置
を用いることが望ましい。
【0030】図2に示すプラズマ成膜装置002では、
プラズマ発生装置として電子ビーム励起プラズマ発生装
置2Aを採用している。この電子ビーム励起プラズマ発
生装置2Aは、希ガス導入管15と、希ガスプラズマ1
2を発生させるためのフィラメント14と、差動排気口
16と、希ガスプラズマ12から電子ビーム13を引き
出すための電子ビーム加速電極18と、電子ビーム13
を絞るための電子ビーム収束磁場コイル17とを有して
いる。
【0031】なお、プラズマ成膜装置002のうち、電
子ビーム励起プラズマ発生装置2A以外の他の部分の構
成は、図1に示すものと同様である。
【0032】〔p型シリコン薄膜製造方法〕次に、本発
明方法に係るp型シリコン薄膜製造方法について説明す
る。
【0033】〔第1の実施の形態に係るp型シリコン薄
膜製造方法〕まず、本発明の第1の実施の形態に係る、
p型単結晶シリコン薄膜あるいは大粒径の結晶粒からな
るp型多結晶シリコン薄膜の製造方法を、図1を参照し
つつ説明する。
【0034】成膜前に真空排気口4から真空排気された
成膜室1内に、原料ガス導入管3を通じて原料ガス11
を供給し、成膜室1に設置されたプラズマ発生装置2に
より原料ガス11をプラズマ化して原料ガスプラズマ9
を発生させる。
【0035】原料ガスプラズマ9を発生している状態に
おいて、バイアス電源8から基板5に直接電圧を印加し
たり、あるいはバイアス電源8から、基板5の裏面に置
かれたバイアス電極6に電圧を印加する。そうすると、
原料ガスプラズマ9から、前記電圧により加速した加速
イオン10が、膜の結晶化に適したエネルギーで基板5
の表面上に入射する。
【0036】この加速イオン10の入射と同時に、原料
ガスプラズマ9を基板5の表面に供給しながら成膜する
ことにより、基板5上に単結晶シリコン薄膜あるいは大
粒径の結晶粒からなる多結晶シリコン薄膜を成膜するこ
とが可能である。
【0037】基板5あるいはバイアス電極6に印加した
電圧により、原料ガスプラズマ9から基板5の表面に入
射させた加速イオン10のエネルギーを、原料ガスプラ
ズマ9が堆積してなる基板5上のシリコン膜に与えるこ
とにより、膜の結晶化が進行する。
【0038】この時、原料ガス11の供給と同時に、p
型シリコン膜の形成に対しては、ドーピング剤導入管1
9からボロンを含むドーピング剤20を成膜室1内に供
給する。このようにすることにより、従来の熱CVD法
あるいはプラズマCVD法よりも低温で、例えば600
°C以下の温度で、p型単結晶シリコン薄膜あるいは大
粒径の結晶粒からなるp型多結晶シリコン薄膜を成膜す
ることができる。
【0039】前記原料ガス11としてはシラン(Si
H4)、ジシラン(Si2H6) 、ジクロルシラン(SiH2Cl2) 、
4塩化珪素(SiCl4)等の珪素含有ガス、あるいはヘリウ
ム(He)、アルゴン(Ar)等の希ガス、水素ガス(H2
または窒素ガス(N2)等により希釈した珪素含有ガスの
いずれも用いることができる。
【0040】p型シリコン膜に対するドーピング剤20
としては、ボロンを含むジボラン等のボロン含有ガスを
用いることができる。あるいは蒸着器等からボロンを直
接供給しても良い。もちろん、これらのドーピング剤2
0を希ガス、水素ガス等で希釈して用いても良い。
【0041】成膜の際に原料ガスプラズマ9を安定して
保持するために、プラズマ発生装置2として電子ビーム
励起プラズマ発生装置以外を用いた場合には、原料ガス
11を1mTorr 〜100mTorr の圧力で供給し、、電子
ビーム励起プラズマ発生装置を用いた場合には、原料ガ
ス11を0.1mTorr 〜50mTorr の圧力で供給するこ
とが望ましい。
【0042】ドーピング剤20はシリコン膜中のドーパ
ント濃度を制御するために、原料ガス11に対して0.
0001ppm 〜1000ppm の範囲で供給することが望
ましい。
【0043】基板5としては、金属材料、シリコン半導
体、誘電体、セラミックスおよびプラスチック材料を含
有する基板のいずれも用いることができる。
【0044】また、シリコン膜の結晶化をさらに促進す
るために成膜中に基板5を200℃以上に加熱すること
が望ましい。
【0045】プラズマ発生装置2によりプラズマ化され
た原料ガスプラズマ9から、上記基板5の表面上に加速
イオン10を供給するために、基板5が導電性材料から
なる場合には、基板5に直接接続されたバイアス電源8
から直流バイアスあるいは交流バイアスを印加する。
【0046】基板5が非導電性材料からなる場合には、
加速イオン10を基板5に引き込むとともに、加速イオ
ン10による基板5のチャージアップ防止のための電子
を基板5に引き込む必要がある。そのため、基板5が非
導電性材料からなる場合には、基板5の裏面に置かれた
バイアス電極6に、バイアス電源8から交流バイアスを
印加する。このとき、好ましくは加速イオン10のエネ
ルギーをできるだけ一定値に保つため、バイアス電源8
として高周波電源を用いることが望ましく、さらに好ま
しくはバイアス電源8を1MHz 以上の周波数の高周波電
源とすることが望ましい。
【0047】基板5上に堆積した膜の結晶化の促進と高
エネルギーの加速イオン10による膜中の欠陥の増加お
よび膜の非晶質化の防止を同時に満たすために、好まし
くは1 [eV] 〜200 [eV] の運動エネルギーをもつ加
速イオン10を基板5の表面に入射させることが望まし
い。さらに好ましくは10 [eV] 〜40 [eV] の運動エ
ネルギーをもつ加速イオン10を用いることが望まし
い。
【0048】〔第1の実験例に係るp型シリコン薄膜製
造方法〕次にこの発明の具体的な実験例1として、ドー
ピング剤20としてジボランガスを用いたp型多結晶シ
リコン薄膜の製造方法を、図2を参照しつつ説明する。
【0049】成膜前に基板5として、透明導電膜である
酸化錫(SnO2)を表面に形成してあるガラス基板を、成
膜室1内の基板ホルダー7に保持されたバイアス電極6
上に設置する。
【0050】その後、真空排気口4から成膜室1内を1
×10-8Torr以下の真空度に排気する。バイアス電極6
にはバイアス電源8として1MHz の高周波バイアス電源
を接続する。成膜中、基板5は基板ホルダー7を構成す
るヒーターにより400℃に保持した。
【0051】プラズマ発生装置2Aに希ガス導入管15
を通じてArガスを導入し、フィラメント14に5〔A〕
以下の電流を流すことによりプラズマ発生装置2A中に
希ガスプラズマ12を発生させる。電子ビーム加速電極
18に電圧を印加すると共に、電子ビーム収束磁場コイ
ル17に流す電流を調整することでプラズマ発生装置2
Aから成膜室1中へ1〔A〕〜5〔A〕の電流量の電子
ビーム13を入射させる。
【0052】原料ガス導入管3から成膜室1内に導入し
た原料ガス11に、電子ビーム13を照射することによ
り原料ガス11内に原料ガスプラズマ9が発生する。原
料ガス11は100%のジシランガス(Si2H6) を用い
た。成膜中、成膜室1内の原料ガス11の圧力は1mTor
r に保持した。
【0053】原料ガス11の供給と同時にドーピング剤
導入管19よりドーピング剤20としてジボランを供給
した。ジボランは原料ガス11であるジシランに対して
0.0001ppm 〜1000ppm の濃度で供給した。こ
のとき、プラズマ発生装置2Aに設けられた差動排気口
16から真空排気することにより、成膜室1内空間とプ
ラズマ発生装置2A内空間のガスが相互に混入すること
を防いでいる。
【0054】原料ガスプラズマ9内には、原料ガス11
から分解・生成された Si2H4 + やSiH2 + 等のイオンが大
量に発生しており、バイアス電源8を用いてバイアス電
極6に1MHz の高周波バイアスを印加することにより、
基板5の表面に加速イオン10を入射させる。高周波バ
イアスを1〔V〕〜500〔V〕の各電圧に保持する事
により、加速イオン10のエネルギーを制御し、成膜中
は一定の値に保持した。同時に供給された原料ガスプラ
ズマ9からも基板5上にシリコン膜を堆積させる。
【0055】基板5に入射させた加速イオン10の持つ
エネルギーによりシリコン膜の結晶化が進行し、粒径1
μm以上(最大30μm以上)の多結晶シリコン薄膜が
得られる。
【0056】このとき、原料ガス11であるジシランと
同時にドーピング剤20であるジボランを供給すること
により、多結晶シリコン薄膜中にボロンが添加され大粒
径の結晶粒からなるp型多結晶シリコン薄膜が形成され
る。
【0057】図3にジシランとジボランの供給比と多結
晶シリコン薄膜中のボロン濃度の関係を示す。
【0058】図3に示すように、原料ガス11であるジ
シランとドーピング剤20であるジボランの供給比を変
えることにより、シリコン膜中のボロン濃度を制御でき
る。特に、本成膜方法では膜中のボロン濃度を1014
cm3 〜1021/cm3 の広い範囲において精度良く制御す
ることができる。このように、加速イオン10を入射し
つつボロン含有ガスを含むドーピング剤20を供給する
ことにより、従来のCVD法では得られなかった粒径1
μm以上の大粒径の結晶粒からなるp型多結晶シリコン
薄膜を得ることができる。
【0059】〔n型シリコン薄膜製造方法〕次に、本発
明方法に係るn型シリコン薄膜製造方法について説明す
る。
【0060】〔第2の実施の形態に係るn型シリコン薄
膜製造方法〕まず本発明の第2の実施の形態に係る、n
型単結晶シリコン薄膜あるいは大粒径の結晶粒からなる
n型多結晶シリコン薄膜の製造方法を、図1を参照しつ
つ説明する。
【0061】この製造方法は、プラズマ成膜装置001
を用いたプラズマCVD法により、基板上にn型単結晶
シリコン薄膜あるいは大粒径の結晶粒からなるn型多結
晶シリコン薄膜を形成する方法である。これらはp型単
結晶シリコン薄膜あるいは大粒径の結晶粒からなるp型
多結晶シリコン薄膜を形成する方法とほぼ同様であり、
以下重複しない点について説明を行う。
【0062】n型単結晶シリコン薄膜あるいは大粒径の
結晶粒からなるn型多結晶シリコン薄膜の製造方法は、
第1の実施の形態に係るp型単結晶シリコン薄膜あるい
は大粒径の結晶粒からなるp型多結晶シリコン薄膜の製
造方法と同様であるが、原料ガス11の供給と同時に、
ドーピング剤導入管19から燐、砒素、アンチモンを含
むドーピング剤20を成膜室1内に供給することによ
り、従来の熱CVD法あるいはプラズマCVD法よりも
低温でn型単結晶シリコン薄膜あるいは大粒径の結晶粒
からなるn型多結晶シリコン薄膜を成膜することができ
る点が異なる。
【0063】n型シリコン膜に対するドーピング剤20
としては燐、砒素、アンチモンを含むホスフィン、ホス
ゲン、アルシン含有ガスのいずれも用いることができ
る。あるいは蒸着器等から燐、砒素、アンチモンを直接
供給してもよい。もちろん、これらのドーピング剤20
を希ガス、水素ガス等で希釈して用いても良い。
【0064】〔第2の実験例に係るn型シリコン薄膜製
造方法〕次にこの発明の具体的な実験例2として、ドー
ピング剤20としてホスフィンを用いたn型多結晶シリ
コン薄膜の作製法を図2を参照しつつ説明する。
【0065】成膜前に基板5として、透明導電膜である
酸化錫(SnO2)を表面に形成してあるガラス基板を成膜
室1内の基板ホルダー7に保持されたバイアス電極6上
に設置する。
【0066】その後、真空排気口4から成膜室1内を1
×10-8Torr以下の真空度に排気する。バイアス電極6
にはバイアス電源8として1MHz の高周波バイアス電源
を接続する。成膜中、基板5は基板ホルダー7を構成す
るヒーターにより400℃に保持した。
【0067】プラズマ発生装置2Aに希ガス導入管15
を通じてArガスを導入し、フィラメント14に5〔A〕
以下の電流を流すことによりプラズマ発生装置2A中に
希ガスプラズマ12を発生させる。電子ビーム加速電極
18に電圧を印加すると共に、電子ビーム収束磁場コイ
ル17に流す電流を調整することでプラズマ発生装置2
Aから成膜室1中へ1〔A〕〜5〔A〕の電流量の電子
ビーム13を入射させる。
【0068】原料ガス導入管3から成膜室1内に導入し
た原料ガス11に、電子ビーム13を照射することによ
り原料ガス11内に原料ガスプラズマ9が発生する。原
料ガス11は100%のジシランガス(Si2H6) を用い
た。成膜中、成膜室1内の原料ガス11の圧力は1mTor
r に保持した。
【0069】原料ガス11の供給と同時にドーピング剤
導入管19よりドーピング剤20としてホスフィンを供
給した。ホスフィンは原料ガス11であるジシランに対
して0.0001ppm 〜1000ppm の濃度で供給し
た。このとき、プラズマ発生装置2Aに設けられた差動
排気口16から真空排気することにより、成膜室1内空
間とプラズマ発生装置2A内空間のガスが相互に混入す
ることを防いでいる。
【0070】原料ガスプラズマ9内には原料ガス11か
ら分解・生成された Si2H4 + やSiH2 + 等のイオンが大量
に発生しており、バイアス電源8を用いてバイアス電極
6に1MHz の高周波バイアスを印加することにより、基
板5の表面に加速イオン10を入射させる。高周波バイ
アスを1〔V〕〜500〔V〕の各電圧に保持する事に
より、加速イオン10のエネルギーを制御し、成膜中は
一定の値に保持した。同時に供給された原料ガスプラズ
マ9からも基板5上にシリコン膜を堆積させる。
【0071】基板5に入射させた加速イオン10の持つ
エネルギーによりシリコン膜の結晶化が進行し、粒径1
μm以上(最大30μm以上)の多結晶シリコン薄膜が
得られる。
【0072】このとき、原料ガス11であるジシランと
同時にドーピング剤20であるホスフィンを供給するこ
とにより、多結晶シリコン薄膜中に燐が添加され大粒径
の結晶粒からなるn型多結晶シリコン薄膜が形成され
る。
【0073】図4にジシランとホスフィンの供給比と多
結晶シリコン薄膜中の燐濃度の関係を示す。
【0074】図4に示すように、原料ガス11であるジ
シランとドーピング剤20であるホスフィンの供給比を
変えることにより、シリコン膜中の燐濃度を制御でき
る。特に、本成膜方法では膜中の燐濃度を1014/cm3
〜1021/cm3 の広い範囲において精度良く制御するこ
とができる。このように、加速イオン10を入射しつ
つ、少なくとも燐、砒素、アンチモンを含むドーピング
剤20を供給することにより、従来のCVD法では得ら
れなかった粒径1μm以上の大粒径の結晶粒からなるn
型多結晶シリコン薄膜を得ることができる。
【0075】
【発明の効果】以上具体的に説明したように、本発明で
は、成膜室内に供給した原料ガスをプラズマ化してなる
原料ガスプラズマを、前記成膜室内に設置した基板の表
面上に供給して前記基板上にシリコン薄膜を成膜する際
に、少なくともボロンを含むドーピング剤を前記成膜室
に供給すると同時に、前記基板または前記基板の裏面に
置かれたバイアス電極に電圧を印加することにより加速
されて、前記シリコン薄膜の結晶化に適したエネルギー
を有することとなった加速イオンを、前記原料ガスプラ
ズマから前記基板の表面に入射させることにより、大粒
径の結晶粒からなるp型シリコン薄膜を成膜する構成と
した。
【0076】かかる構成としたため、大粒径の結晶粒か
らなるp型のシリコン薄膜を、低温で成膜することがで
きる。しかも、ボロンの濃度を広い範囲において精度良
く制御することができるとともに、加速イオンを入射さ
せるため、シリコン膜の結晶化が良好に進行する。
【0077】また本発明では、成膜室内に供給した原料
ガスをプラズマ化してなる原料ガスプラズマを、前記成
膜室内に設置した基板の表面上に供給して前記基板上に
シリコン薄膜を成膜する際に、少なくとも燐,砒素,ア
ンチモンを含むドーピング剤を前記成膜室に供給すると
同時に、前記基板または前記基板の裏面に置かれたバイ
アス電極に電圧を印加することにより加速されて、前記
シリコン薄膜の結晶化に適したエネルギーを有すること
となった加速イオンを、前記原料ガスプラズマから前記
基板の表面に入射させることにより、大粒径の結晶粒か
らなるn型シリコン薄膜を成膜する構成とした。
【0078】かかる構成としたため、大粒径の結晶粒か
らなるn型のシリコン薄膜を、低温で成膜することがで
きる。しかも、燐,砒素,アンチモンの濃度を広い範囲
において精度良く制御することができるとともに、加速
イオンを入射させるため、シリコン膜の結晶化が良好に
進行する。
【0079】また本発明では、前記加速イオンの運動エ
ネルギーが、1 [eV] 〜200 [eV] である構成とし
た。
【0080】かかる構成としたため、基板上に堆積した
膜の結晶化の促進と、加速イオンによる膜中の欠陥の増
加及び膜の非晶質化の防止を同時に果たすことができ
る。
【0081】結局、従来の熱CVD法およびプラズマC
VD法では、低温環境下(例えば600°C以下)で
は、単結晶シリコン薄膜あるいは大粒径の結晶粒からな
る多結晶シリコン薄膜の結晶化が進行せず、非晶質ある
いは微結晶成分が膜中に混入してしまう。
【0082】これに対して、本発明では、上述したよう
な低温環境下(例えば600°C以下)であっても、原
料ガスプラズマから結晶化に適したエネルギーの加速イ
オンを基板表面上に入射させながら成膜を行うことによ
り単結晶シリコン薄膜あるいは大粒径の結晶粒からなる
多結晶シリコン薄膜を成膜すると同時に、p型またはn
型のシリコン膜を形成するに必要なドーパントを含むド
ーピング剤を供給することによりp型またはn型の単結
晶シリコン薄膜あるいは大粒径の結晶粒からなるp型ま
たはn型の多結晶シリコン薄膜を良好に形成することを
可能とした。
【図面の簡単な説明】
【図1】本発明方法を実施するのに適したプラズマ成膜
装置を示す構成図。
【図2】本発明方法を実施するのに適したプラズマ成膜
装置を示す構成図。
【図3】原料ガスとドーピング剤の供給比と膜中のボロ
ン濃度の関係を示した特性図。
【図4】原料ガスとドーピング剤の供給比と膜中の燐濃
度の関係を示した特性図。
【符号の説明】 001,002 プラズマ成膜装置 2 プラズマ発生装置 2 電子ビーム励磁プラズマ発生装置 1 成膜室 2,2A プラズマ発生装置 2A 電子ビーム励磁プラズマ成膜装置 3 原料ガス導入管 4 真空排気口 5 基板 6 バイアス電極 7 基板ホルダー 8 バイアス電源 9 原料ガスプラズマ 10 加速イオン 11 原料ガス 12 希ガスプラズマ 13 電子ビーム 14 フィラメント 15 希ガス導入管 16 差動排気口 17 電子ビーム収束磁場コイル 18 電子ビーム加速電極 19 ドーピング剤導入管 20 ドーピング剤
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 4G077 AA03 AA08 BA04 DB16 EB01 EJ01 TA04 TC02 UA01 4K030 BA29 BB03 FA01 JA14 LA16 5F045 AA08 AA14 AB02 AC01 AC03 AC05 AC15 AC16 AC17 AC19 AD08 AD09 AD10 AE13 AE15 AE17 AE19 AF02 AF07 AF10 BB04 BB07 CA13 CA15 DA61 DP03 EH16 EH20

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 成膜室内に供給した原料ガスをプラズマ
    化してなる原料ガスプラズマを、前記成膜室内に設置し
    た基板の表面上に供給して前記基板上にシリコン薄膜を
    成膜する際に、 少なくともボロンを含むドーピング剤を前記成膜室に供
    給すると同時に、 前記基板または前記基板の裏面に置かれたバイアス電極
    に電圧を印加することにより加速されて、前記シリコン
    薄膜の結晶化に適したエネルギーを有することとなった
    加速イオンを、前記原料ガスプラズマから前記基板の表
    面に入射させることにより、大粒径の結晶粒からなるp
    型シリコン薄膜を成膜することを特徴とするシリコン薄
    膜製造方法。
  2. 【請求項2】 成膜室内に供給した原料ガスをプラズマ
    化してなる原料ガスプラズマを、前記成膜室内に設置し
    た基板の表面上に供給して前記基板上にシリコン薄膜を
    成膜する際に、 少なくとも燐,砒素,アンチモンを含むドーピング剤を
    前記成膜室に供給すると同時に、 前記基板または前記基板の裏面に置かれたバイアス電極
    に電圧を印加することにより加速されて、前記シリコン
    薄膜の結晶化に適したエネルギーを有することとなった
    加速イオンを、前記原料ガスプラズマから前記基板の表
    面に入射させることにより、大粒径の結晶粒からなるn
    型シリコン薄膜を成膜することを特徴とするシリコン薄
    膜製造方法。
  3. 【請求項3】 前記加速イオンの運動エネルギーが、1
    [eV] 〜200 [eV] であることを特徴とする請求項1
    または請求項2のシリコン薄膜製造方法。
JP10227765A 1998-08-12 1998-08-12 シリコン薄膜製造方法 Pending JP2000058460A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10227765A JP2000058460A (ja) 1998-08-12 1998-08-12 シリコン薄膜製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10227765A JP2000058460A (ja) 1998-08-12 1998-08-12 シリコン薄膜製造方法

Publications (1)

Publication Number Publication Date
JP2000058460A true JP2000058460A (ja) 2000-02-25

Family

ID=16866036

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10227765A Pending JP2000058460A (ja) 1998-08-12 1998-08-12 シリコン薄膜製造方法

Country Status (1)

Country Link
JP (1) JP2000058460A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014045252A1 (fr) * 2012-09-24 2014-03-27 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de formation d'une couche de silicium epitaxiee
CN110707006A (zh) * 2018-07-09 2020-01-17 日升存储公司 锑掺杂的硅和硅锗膜的原位制备的方法
CN117242205A (zh) * 2021-05-31 2023-12-15 Bei实验室株式会社 利用气相电还原法的硅的制备方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014045252A1 (fr) * 2012-09-24 2014-03-27 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de formation d'une couche de silicium epitaxiee
FR2995913A1 (fr) * 2012-09-24 2014-03-28 Commissariat Energie Atomique Procede de formation d'une couche de silicium epitaxiee.
CN104781455A (zh) * 2012-09-24 2015-07-15 原子能与替代能源委员会 用于形成硅外延层的方法
CN110707006A (zh) * 2018-07-09 2020-01-17 日升存储公司 锑掺杂的硅和硅锗膜的原位制备的方法
CN110707006B (zh) * 2018-07-09 2023-10-17 日升存储公司 锑掺杂的硅和硅锗膜的原位制备的方法
US11800716B2 (en) 2018-07-09 2023-10-24 Sunrise Memory Corporation Method for in situ preparation of antimony-doped silicon and silicon germanium films
CN117242205A (zh) * 2021-05-31 2023-12-15 Bei实验室株式会社 利用气相电还原法的硅的制备方法

Similar Documents

Publication Publication Date Title
JP2965094B2 (ja) 堆積膜形成方法
JP2005005280A (ja) 半導体基板を不動態化する方法
EP0571632B1 (en) Process for forming a polycrystalline silicon thin film at low temperature
JPH0512850B2 (ja)
US20140299056A1 (en) Low temperature migration enhanced Si-Ge epitaxy with plasma assisted surface activation
JPH0143449B2 (ja)
EP0582228A1 (en) Process for forming amorphous silicon hydride film
JP2000058460A (ja) シリコン薄膜製造方法
JPH07106611A (ja) Bsf型太陽電池の製造方法
JP2004519108A (ja) 部材製造方法と真空処理システム
JP2000188257A (ja) 結晶性シリコン系半導体薄膜の製造方法
JPH10139413A (ja) 微結晶膜およびその製造方法
JP2009035780A (ja) 水素化アモルファスシリコンの製造方法及び製膜装置
JPH11150283A (ja) 多結晶シリコン薄膜の製造方法
JPS6062113A (ja) プラズマcvd装置
JPH04298023A (ja) 単結晶シリコン薄膜の製造方法
RU2769751C1 (ru) Устройство для нанесения сверхтолстых слоев поликристаллического кремния
JPS62240768A (ja) 堆積膜形成法
JPH0639688B2 (ja) シリコン薄膜の形成方法
JPH11260726A (ja) 単結晶シリコン薄膜と多結晶シリコン薄膜の製造方法
JP2649331B2 (ja) プラズマ処理方法
JP3100668B2 (ja) 光起電力素子の製造方法
JP3505987B2 (ja) シリコン系薄膜の形成方法及び成膜装置
JP4010044B2 (ja) 成膜方法及び装置
JP3384312B2 (ja) 結晶性シリコン前段膜の形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050811

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060606

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20061017