JPS61232675A - 多結晶薄膜トランジスタとその製造方法 - Google Patents

多結晶薄膜トランジスタとその製造方法

Info

Publication number
JPS61232675A
JPS61232675A JP7393985A JP7393985A JPS61232675A JP S61232675 A JPS61232675 A JP S61232675A JP 7393985 A JP7393985 A JP 7393985A JP 7393985 A JP7393985 A JP 7393985A JP S61232675 A JPS61232675 A JP S61232675A
Authority
JP
Japan
Prior art keywords
thin film
polycrystalline
polycrystalline silicon
film
germanium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7393985A
Other languages
English (en)
Inventor
Ken Sumiyoshi
研 住吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP7393985A priority Critical patent/JPS61232675A/ja
Publication of JPS61232675A publication Critical patent/JPS61232675A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • H01L29/78687Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys with a multilayer structure or superlattice structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は非晶質基板上に形成された多結晶半導体薄膜を
素材とする薄膜トランジスタの構造と製造方法に関する
ものである。
従来技術とその問題点 液晶、薄膜発光素子を用いた画像表示装置や、アモルフ
ァス・シリコンを用いた光センサーの駆動に多結晶シリ
コン薄膜トランジスタが使用され始めている。これは、
例えば、ジャーナル・オン・アプライド・フィジックス
第55巻1984年1590ページの「スイン−フィル
ム・トランジスタ・オン・モレキュラービーム・デボジ
ッテ、ド・ポリクリスタルライン・シリコンJ(Tow
rnalof  AI)l)lied  Physic
s  55 1590(1984))やエクステンプイ
ツト・アブストラクッ・オン・ザ・シックスティーンス
(1984インターナシヨナル)コンファレンス・オン
・ソリッド・ステート・デバイシズ・アンド・マテリア
ルズ、コーベ、1984 (Extended A、b
stracts  of  the16th (198
4International ) 0onfer−e
nce  on  5olid  5tate Dev
ices andMaterials  Kobe +
 1984)中の555ページからの「セミトランスペ
アレント・メタル−8i・エレクトローズ・フォ・a−
8t:H・フォトダイオーズ・アンド・ゼア・アプリケ
ージ、ン・トウ・ア・コンタクト−タイプ・リニア・セ
ンサ・アレイ(’ Sem1trausparent 
Metal−8iElectngdes  for  
a−8i :RPhotodiodesand The
ir AI)I)lication  to  a C
ontact−type Linear  8enso
r ArraY ″)や563ページからの「ハイ・ト
ランスコンダクタンス・8i−TFTa・ユージング・
T a20.フィルムス・アズ・ゲート・インシュレイ
ターズj(’HighTranscondt+ct’a
nce  St −’I’FTh  UsingTa2
05Fi1ms as Gate In5ulator
s″)にみられる。
この多結晶シリコン薄膜トランジスタの動作速度を決め
るものは、キャリアの移動度であり、この移動度は、多
結晶薄膜中では、主に粒界散乱により、決まる。このた
め、多結晶薄膜中の結晶粒径が大きくなるに従い、粒界
散乱が減少すると移動度は大きくなる。そこで、十分な
動作速度をもつ薄膜トランジスタを得るためには結晶粒
径の大きな多結晶薄膜を得る必要がある。従来、多結晶
薄膜の結晶粒径の制御は、多結晶薄膜成長時の基板温度
によって行なわれていた。     。
しカ・しな妙Sら画像表示装置への応用などから、わか
る様に多結晶シリコン薄膜の形成は、大面積化が容易で
、安価なガラス基板上に行なわれることが望ましい。一
般の並ガラスの軟化点は630℃附近であり、多結晶薄
膜の成長は、この温度以下で行なわなければならない。
例えば、前出の1−スイン−フィルム・トランジスタ・
オン・モレキュラービームーデボジッテド・ポリクリス
タルライン・シリコンJ  (”I’hfn−fHm 
 transistoron  molecular−
beam−deposited  poly−crys
tallime  5ilicon“)では、基板にガ
ラスを用いているため、600℃において、多結晶シリ
コン薄膜を成膜している。
この様に、従来、多結晶成長時の基板温度がガラス基板
の軟化点という上限が存在するため、多結晶薄膜の結晶
粒径が限られ、結果として、移動度が限られるという欠
点を有していた。
発明の目的 本発明の目的は上記の欠点をなくした、移動度の大きな
トランジスタ特性を与える薄膜トランジスタ及びその製
造方法を提供することにある。
発明の・構成 本発明は絶縁物基板上に設けられた多結晶シリコン薄膜
を主要部とする多結晶薄膜トランジスタの構造において
、基板上に多結晶ゲルマニウム薄膜あるいは多結晶シリ
コン・ゲルマニウム薄膜ヲ設置し、その上に多結晶シリ
コン薄膜を設置し、その上に多結晶シリコン薄膜を設置
し、多結晶シリコン薄膜上に、相離れたソース領域上ド
レイン領を設け、2つの領域間に絶縁膜を設置し、絶縁
膜上にゲート電極、ソース領域上にンース鼠極、ドレイ
ン領域上にドレイン電極を設置することを特徴とする多
結晶薄膜トランジスタの構造である。
また、本発明は絶縁物基板上に形成された多結晶シリコ
シ薄膜を主要部とする多結晶薄膜トランジスタの製造方
法において、加熱された絶縁物基板上に多結晶ゲルマニ
ウム薄膜あるいけ多結晶シリコン・ゲルマニウム薄膜を
成長し、その後、表面がチャネル部分となる多結晶シリ
コン薄膜を、その上に成長させることを特徴とした多結
晶薄膜トランジスタの製造方法である。
発明の原理 本発明においては、加熱された非晶質基板上に多結晶ゲ
ルマニウム薄膜が成膜される。ゲルマニウムは結晶成長
温度がシリコンより低い。このため、同一の温度の非晶
質基板上に多結晶シリコン薄膜を成膜したときに較べ、
大きい結晶粒径の多結晶ゲルマニウム薄膜が得られる。
引き続き、こノ多結晶ゲルマニウム薄膜上に多結晶シリ
コン薄膜を成膜する。このとき、ゲルマニウムの格子定
数Fi5.657X、シリコンの格子定数は5.431
1と格子定数の不整合が小さいため、シリコン薄膜は、
下地の多結晶ゲルマニウム薄膜の結晶粒径をひき継いで
成長する。これにより、単に非晶質基板上に多結晶シリ
コン薄膜を設けたときよりも大きい結晶粒径をもつ、多
結晶シリコン薄膜が得られる。
このため移動度は、より太きくなっている。この、より
移動度の大きな多結晶シリコン薄膜表面に電界効果によ
りチャネルが形成される様、薄膜表面に絶縁膜をその上
にゲート電極を設ける。)ざらに、電流がチャネルに沿
って流れる様、チャネルの両端にソース領域ドレイン領
域、おのおのの領域上にソース電極、ドレイン電極を設
ける。この様に、ゲルマニウム薄膜上に設けられたシリ
コン薄膜にチャネルが形成される様な薄膜トランジスタ
の構造にすることにより、大きな移動度のトランジスタ
特性を得ることができる。
ゲY 、= t) ″薄膜″′を用iへ場合・′ル゛゛
(力  、   ゛ ラムのエネルギー・ギャップは0.75 e Vと小さ
く、温度による特性の変動が大きい。このため、ゲルマ
ニウム薄膜上に成膜したシリコン薄膜を薄膜トランジス
タのチャネルとして用いることが必要とされる。
しかし、ゲルマニウム簿膜は、エネルギー・ギャップも
小ざく、移動度も大きいため低抵抗である。このため、
ゲルマニウム薄膜上の多結晶シリコン薄膜を素材として
、薄膜トランジスタを形成した際、ソース領域とドレイ
ン領域間にゲルマニウム簿膜を通して、電流が流れる。
こりたhb薄膜トランジスタのオフ電流がおさえられず
、大きなオン・オフ電流比がとれなくなる。
そこで、大きなオン・オフ電流比を得る必要がある場合
は、非晶質基板上にゲルマニウム′f4i腺ではなく、
より抵抗の大きなシリコン・ゲルマニウム薄膜を形成し
、その上に多結晶シリコン薄膜を成膜し、それを素材と
して、′fdi膜トランジスタを形成することにより実
現される。
この様な、多結晶薄膜の製造方法として、反応炉中で加
熱された非晶質基板へゲルマニウムを含む化合物気体を
流す。この化合物気体は基板上で熱分解し、多結晶ゲル
マニウム薄膜が形成はれる。
多結晶シリコン・ゲルマニウム薄膜を得たい場合には、
ゲルマニウムを含む化合物気体とシリコンを含む化合物
気体を同時に流す。次にシリコンを含む化合物気体を流
し、同様にして多結晶シリコン薄膜を得ることができる
あるいけ、真空槽内で加熱された非晶質基板へ、ゲルマ
ニウムを蒸着することにより多結晶ゲルマニウム薄膜を
得ることができる。または、同時にシリコンを蒸着する
ことにより、多結晶シリコン・ゲルマニウム薄膜を得る
ことができる。次に、シリコンのみを蒸着し、この上に
多結晶シリコン薄膜を得ることができる。
この様にして得た多結晶ゲルマニウム薄膜上あるいけ、
多結晶シリコン・ゲルマニウム薄膜上に形成された多結
晶シリコン薄膜を素材として、薄膜トランジスタを作成
する。これ以後の薄膜トランジスタの製造方法について
は、以下の実施例で述べる。
実施例 多結晶haをシリコンあるいはゲルマニウムを含む化合
物気体を分解することにより形成し、薄膜トランジスタ
を作製した例を述べる。作成した薄膜トランジスタの断
面図を第1図に示す。
洗浄しブζガラス基板1を反応炉に装漬し、620℃ま
で加熱した。次に、水素希釈した水素化ゲルマニウム(
G e H4)を流しながら、反応炉中の圧力を10 
torrに保った。これにより2000Xの多結晶ゲル
マニウム薄膜2を得る。
続いて、反応炉中の圧力を0.1torrに設定し、水
素化シリコン(S 1H4)を流し、多結晶シリコン薄
膜を100X程度、成長速度20X/minで成長させ
る。この様に成長速度を一度低くした後、再び10 t
orrの圧力にもどし、合計、多結晶シリコン薄膜を3
000X得る。一度成長速度を下けることにより、多結
晶ゲルマニウム薄膜の結晶粒径を引き継ぐことができる
この後の薄膜トランジスタの製造工程を第2図にそって
述べる。第2図(a)に示す様にフォト・レジスト工程
により、多結晶薄膜を各素子に分離する。次に反応炉内
で450℃に加熱された基板に窒素希釈した、水素化シ
リコン(S I 、H4)と酸素を常圧下で流すことに
より、5i02膜10を60001形成した。この8i
0□膜をフォト・レジスト工程により、一部とり来る。
次に第2図I(b)に示す様に、リン・イオンを50K
eVで5 X l 015釧−2イオン注入し、ソース
領域4、ドレイン領域5を形成する。
8i0.膜をとり去り、600℃で1時間の熱処理を行
なう。次に上記と同様の方法で5f02膜6を1500
!形成し、第2図(c)に示す様に、フォト・レジスト
工程により、8102膜に穴開けを行なう。
終りにアルミニウムを真空蒸着し、フォト・レジこの様
にして得られた多結晶Npトランジスタの実効移動度は
15α2/V−setであり、オン・オフ電流比1−1
1X104である。比較のために、ガラス基板上に多結
晶シリコン薄膜た゛けを5000X成膜啼\ し、同じ工程で作製した薄膜トランジスタについては、
実効移動度は3cm”/V・Bee程度であり、改善さ
れているのがわかる。
けじめの多結晶ゲルマニウム薄膜を成膜する代わりに、
水崇希釈した水素化ゲルマニウム(GaF2)と同時に
水素化シリコン(84H+ )を流量比〔SiH+)/
 [:’Ge、H+ :) = 2で流し、2000X
の多結晶シリコン・ゲルマニウム薄膜を形成し、その後
、水素化シリコン(SiH,)を流して、多結晶シリコ
ン薄膜を3000X程度成膜した例を述べる。この成膜
の際、以前の実施例と同様、多結晶シリコン薄膜の成長
速度を一度20X/minに下げている。
第2図と同様の工程により、作製した薄膜トランジスタ
では実効移動度は10crn’/V−see前後であり
、オン・オフ電流比は8 X 10’程度である。
以前の実施例より、オン・オフ電流比は改善されている
次に、高真空中での方ラス基板への蒸着により成膜した
例を述べる。洗浄したガラス基板1を真空室に装着し、
600℃に基板温度を保った。次にta 電子銃を用いて、ゲルマニウムを200OA、ガラス基
板上に蒸着した。このとき、真空度は5〜9X 10 
’torr テ’jb ’)、10X/8ecで行なわ
れた。
この後、1−X/seeのゆっくりした蒸着速度で2X
IO″torrの真空度で100秒間シリコンを蒸着す
る。この後、蒸着速度10X/seeの蒸着速度にもど
して、6 X 10′torrの真空度で合計3000
1の多結晶シリコン薄膜を成膜した。この様に、一度、
成長速度を下げることにより、多結晶ゲルマニウム薄膜
の結晶粒径を引き継いで多結晶シリコン薄膜が成長する
この後、第2図と同様の工程により、薄膜トランジスタ
を作製した。このときの実効移動度は20υV■・Be
Q zオン・オフ電流比は2 X 104であった。
ガラス基板へ、シリコンを5000X蒸着した薄膜を用
いて、作成した薄膜トランジスタの実効移動度け537
V・Seeであり、改善されているのがわかる。
同様に、ガラス基板上へ多結晶シリコン・ゲルマニウム
薄膜を蒸着し、その上に多結晶シリコン薄膜を蒸着した
例を述べる。多結晶シリコン・ゲルマニウム薄膜を08
〜1.3 X 10−8t、orrの真空度でおよそ1
5X/seeの連さで蒸着した。次にシリ     ゛
コンをIX/seeの蒸着速度で真空度2 X 10−
tOr rで、やはり100X程度蒸着した後、10X
、/ secの蒸着速度にもどして、真空速度6 X 
10= torrの真空度で、合計3000λの多結晶
シリコン薄膜を成膜した。
その後、第2図の工程を通l−て、薄膜トランジスタを
作製した。このときの実効移動度td 15cm2/■
・See %オン・オフ電流比は8 X 10’であっ
た。
同様に、オン・オフ電流比が改善されているのがわかる
発明の効果 上記の実施例で述べた様に、多結晶ゲルマニウム薄膜を
成膜した後に、多結晶シリコン薄膜を成膜し、薄膜トラ
ンジスタを作製することにより、より大きな実効移動度
の特性が得られた。tた、多結晶シリコン・ゲルマニウ
ム薄膜を用いることにより、実効移動度は多結晶ゲルマ
ニウム薄膜を用いたときに較べ、小さくなるがより大き
なオン・オフ電流比が得られる。
【図面の簡単な説明】
第1図は本発明の薄膜トランジスタの構造の実施例を説
明するための断面図、第2図は、多結晶薄膜トランジス
タの製造工程を断面図を使って説明した図である。 1・・・ガラス基板、2・・・多結晶ゲルマニウム薄膜
、3・・・多結晶シリコン薄膜、4・・・リース領域、
5・・・ドレイン領域、6・・・ゲート酸化膜、7・・
・ソース電極、8・・・ドレイン電極、9・・・ゲート
電極、10・・・8i0.膜

Claims (1)

  1. 【特許請求の範囲】 1)絶縁物基板上に設けられた多結晶シリコン薄膜を主
    要部とする多結晶薄膜トランジスタの構造において、基
    板上に多結晶ゲルマニウム薄膜あるいは多結晶シリコン
    ・ゲルマニウム薄膜を設置しその上に多結晶シリコン薄
    膜を設置し、該多結晶シリコン薄膜上に相離れたリース
    領域とドレイン領域を設け、2つの領域間に絶縁膜を設
    置し、絶縁膜上にゲート電極、ソース領域上にソース電
    極、ドレイン領域上にドレイン電極を設置することを特
    徴とする多結晶薄膜トランジスタの構造。 2)絶縁物基板上に形成された多結晶シリコン薄膜を主
    要部とする多結晶薄膜トランジスタの製造方法において
    、加熱された絶縁物基板上に多結晶ゲルマニウム薄膜あ
    るいは多結晶シリコン・ゲルマニウム薄膜を成長し、そ
    の後、表面がチャネル部分となる多結晶シリコン薄膜を
    、その上に成長させることを特徴とした多結晶薄膜トラ
    ンジスタの製造方法。
JP7393985A 1985-04-08 1985-04-08 多結晶薄膜トランジスタとその製造方法 Pending JPS61232675A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7393985A JPS61232675A (ja) 1985-04-08 1985-04-08 多結晶薄膜トランジスタとその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7393985A JPS61232675A (ja) 1985-04-08 1985-04-08 多結晶薄膜トランジスタとその製造方法

Publications (1)

Publication Number Publication Date
JPS61232675A true JPS61232675A (ja) 1986-10-16

Family

ID=13532584

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7393985A Pending JPS61232675A (ja) 1985-04-08 1985-04-08 多結晶薄膜トランジスタとその製造方法

Country Status (1)

Country Link
JP (1) JPS61232675A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02284472A (ja) * 1989-04-25 1990-11-21 Nec Corp 薄膜トランジスタ
JPH0521798A (ja) * 1991-02-18 1993-01-29 Alps Electric Co Ltd 薄膜トランジスタ
US5899711A (en) * 1996-10-11 1999-05-04 Xerox Corporation Method for enhancing hydrogenation of thin film transistors using a metal capping layer and method for batch hydrogenation

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02284472A (ja) * 1989-04-25 1990-11-21 Nec Corp 薄膜トランジスタ
JPH0521798A (ja) * 1991-02-18 1993-01-29 Alps Electric Co Ltd 薄膜トランジスタ
US5899711A (en) * 1996-10-11 1999-05-04 Xerox Corporation Method for enhancing hydrogenation of thin film transistors using a metal capping layer and method for batch hydrogenation

Similar Documents

Publication Publication Date Title
JPH0794431A (ja) アモルファス半導体用基板、該基板を有するアモルファス半導体基板、及び該アモルファス半導体基板の製造方法
WO1992004731A1 (en) Isotopically enriched semiconductor devices
JPH0250630B2 (ja)
JP2000223419A (ja) 単結晶シリコン層の形成方法及び半導体装置の製造方法、並びに半導体装置
JP2002313721A (ja) 半導体積層体の製造方法、積層体の製造方法、半導体素子、および電子機器
JPS61232675A (ja) 多結晶薄膜トランジスタとその製造方法
JP3281431B2 (ja) 薄膜トランジスタ
JPS60152018A (ja) 半導体薄膜結晶層の製造方法
KR100469503B1 (ko) 비정질막을결정화하는방법
RU2333567C2 (ru) Способ изготовления тонких кристаллических пленок кремния для полупроводниковых приборов
JP2750330B2 (ja) 化合物半導体装置の製造方法
JP3181074B2 (ja) Cu系カルコパイライト膜の製造方法
JPH11251241A (ja) 結晶質珪素層の製造方法、太陽電池の製造方法及び薄膜トランジスタの製造方法
JPH11145484A (ja) 薄膜トランジスタの製造方法
JPH01214110A (ja) 半導体装置の製造方法
KR0128522B1 (ko) 저온 다결정질 실리콘 박막 구조 및 그 제조방법, 저온 다결정질 실리콘 박막 트랜지스터 및 그 제조 방법
JPH01214111A (ja) 半導体装置の製造方法
JPH04373171A (ja) 半導体素子の作製方法
JPH03257818A (ja) 半導体装置の製造方法
JPH0435019A (ja) 薄膜トランジスター
JP3005253B2 (ja) 多結晶半導体の形成方法
JPH02238617A (ja) 半導体薄膜の結晶成長方法
KR100786801B1 (ko) 실리콘 에피택시 층을 적용한 고품질의 다결정 실리콘박막의 제조방법 및 다결정 실리콘 박막을 포함하는전자소자
JP3051363B2 (ja) 半導体装置の作製方法
JPH08133881A (ja) 結晶薄膜の形成方法