JPH08133881A

JPH08133881A - 結晶薄膜の形成方法

Info

Publication number: JPH08133881A
Application number: JP27332494A
Authority: JP
Inventors: Masahiro Shigeniwa; 昌弘茂庭; Hidekazu Murakami; 英一村上; Yutaka Kujirai; 裕鯨井; Yukihiro Kiyota; 幸弘清田
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1994-11-08
Filing date: 1994-11-08
Publication date: 1996-05-28

Abstract

(57)【要約】【目的】転位および微小双晶のない良好な結晶性の結晶
Ｓｉ膜を、固相成長により非晶質絶縁膜上に形成する。【構成】非晶質絶縁膜上に非晶質Ｓｉ膜を堆積し、この
非晶質Ｓｉ膜を熱処理により結晶化する結晶薄膜の形成
方法において、特に非晶質Ｓｉ膜を堆積する工程の基板
温度，堆積速度，基板表面の不純物濃度によりＳｉマイ
グレーション長を制御し、まず格子定数値以下のマイグ
レーション長でＳｉを格子定数相当の膜厚に堆積し、次
いで格子定数値以上のマイグレーション長で所望の厚さ
までＳｉを堆積する。【効果】従来なみの高速動作でありながら低電圧で動作
できるＳＯＩ構造LSIを実現できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、結晶薄膜を異種材料の
上に形成する方法に係り、特に非晶質膜の固相成長によ
り結晶膜を形成する方法に関する。

【０００２】

【従来の技術】絶縁層の上に結晶Ｓｉ層を積層したＳＯ
Ｉ(Si On Insulator）構造は、２層トランジスタ型ＳＲ
ＡＭ(Static Random Access Memory）セル，立体構造ト
ランジスタ，ディスプレー用ＴＦＴ（Thin Film Transi
stor）の基本構造として研究され、実用化も進んでい
る。

【０００３】その形成法にはいくつかあるが、主流の技
術は固相成長法である。これは、一旦Ｓｉ膜を非晶質の
状態で堆積し、電気炉やエキシマレーザなどを用いた熱
処理により結晶化させる方法である。適用可能な熱処理
温度が低温域（４００℃〜７００℃）にまで及ぶため、
微細素子を形成してあるＳｉチップやガラスを基板とす
ることが可能で、上記の応用と適合性が高い。

【０００４】また、ＳＯＩ構造はＳｉ層厚さの制御精度
が高いのも特長である。非晶質Ｓｉの堆積には、化学気
相成長法(ＣＶＤ；Chemical Vapor Deposition）と、超
高真空蒸着法がある。固相成長法は、他に、「金属／酸
化膜／半導体」構造の電界効果トランジスタ（Metal-Ox
ide-Semiconductor Field Effect Transisitor；MOSFE
T）やフラッシュメモリのゲート電極の形成法としても
重要である。

【０００５】上記固相成長法には、シード領域を用いな
い手法と、シード領域を用いる手法の２つがある。

【０００６】シード領域無しで固相成長を行えば、ジャ
パニーズ・ジャーナル・オブ・アプライド・フィジクス
(Japanese Journal of Applied Physics）第３２巻(199
3年)第３１２頁から第３１７頁において論じられている
ように、まず非晶質Ｓｉ中にランダムに結晶核が発生
し、これを種結晶にした結晶成長が進行し、最終的には
多結晶Ｓｉ層が得られる。結晶粒界には未結合手が多数
存在し、素子を形成した場合の特性劣化の原因となる
が、これらは大粒径化や水素パッシベーションにより低
減できる。

【０００７】一方、単結晶Ｓｉ基板表面に絶縁層を形成
し、その絶縁層に穴をあけて基板のＳｉが露出する領域
（シード領域）を形成し、この上に非晶質Ｓｉ膜を堆積
する手順をとれば、シード領域において非晶質Ｓｉ膜の
一部が基板の単結晶Ｓｉに接するため、ここから基板の
結晶方位を引き継いだ結晶化（固相エピタキシャル成
長）が進行し、絶縁層上に単結晶Ｓｉ層が得られる。

【０００８】

【発明が解決しようとする課題】固相成長法の問題は、
Ｓｉ結晶膜中に微小双晶や転位などの結晶欠陥が高密度
にできてしまうことである。結晶欠陥が存在すると、モ
ビリティの低下や生成再結合電流の増加が生じ、トラン
ジスタ特性においてオン電流の減少や接合リーク電流の
増加等の問題が生ずる。従来は、これらの問題を抱えな
がらも、回路上の仕様を満たすことができた。しかし、
製品の進化に伴って仕様は年々厳しくなり、今後はこれ
らの問題を低減することが不可避となる。

【０００９】例えば、ＳＲＡＭでは、集積度が４Ｍ，１
６Ｍと向上するに伴って、電源電圧が５Ｖ，３.３Ｖと
低下した。今後もこの傾向は続き、やがては電池動作に
必要な１.５Ｖ以下の電圧での動作が求められる。但
し、オン電流に比例する量である動作速度に関しては、
今後も従来なみの高速が求められる。動作速度∝オン電
流∝（チャネル幅／チャネル長）×モビリティ×動作電
圧であるから、動作電圧の減少分を（チャネル幅／チャ
ネル長）およびモビリティの向上で補わなくてはならな
い。

【００１０】チャネル幅とチャネル長は、回路構成上の
要請と，高集積化のための素子の高密度配置の観点から
ある程度決まってしまう。よって、結晶性を改善し、モ
ビリティを向上させることが必須となる。また、結晶性
の改善によるリーク電流の低減も重要である。ＳＲＡＭ
チップ１個あたりの消費電力はリーク電流と素子数の積
で決まるが、高集積化しても消費電力を一定値以下に保
つ必要から、素子１個あたりのリーク電流を減らすこと
が必要である。

【００１１】結晶欠陥の形成は、非晶質Ｓｉ膜の密度が
結晶より小さいことと、しかもそれが不均一性を有する
ことに起因している。結晶化に際してＳｉ膜は、膜の密
度を結晶なみにするため体積収縮を起こし、膜中に引っ
張り応力を導入する。このとき、膜の密度に粗密がある
と、粗の領域で「すべり」が生じ、転位や微小双晶が生
じる。したがって、均一で、単結晶なみに高密度の非晶
質Ｓｉ膜を作ることが課題である。

【００１２】

【課題を解決するための手段】非晶質Ｓｉ膜の均一化を
達成するための手段は、非晶質Ｓｉ膜堆積時の基板温度
低減，堆積速度の増加、もしくは、基板表面への不純物
添加である。但し、シード領域を用いる固相成長におい
て不純物添加法を用いる場合には、不純物添加前に、基
板をフッ素化合物水溶液に浸す。そのうえで、不純物の
添加は、不純物として用いる原子を含んだガス分子を、
熱クラッキングあるいはプラズマ化や紫外線の照射によ
って励起，イオン化し、基板に照射することにより行
う。

【００１３】非晶質Ｓｉ膜の高密度化を達成するための
手段は、非晶質Ｓｉ堆積時における基板温度の高温化あ
るいは堆積速度の低減である。

【００１４】一旦、均一化のための堆積を１原子層厚さ
から格子定数相当の厚さだけ行い、その上で、高密度化
のための堆積を所望の厚さまで行う。

【００１５】

【作用】

１.密度の均一な非晶質Ｓｉ膜を形成するための手段に
ついて。

【００１６】まず、非晶質Ｓｉ膜の密度に不均一性がで
きるメカニズムを説明する。非晶質Ｓｉを堆積する際、
気相から供給されたＳｉ原子は、基板表面でマイグレー
ションする。原子は、ある決まった表面移動距離である
“マイグレーション長”だけ移動した後、他のＳｉ原子
と遭遇し、結合してＳｉ凝集体を作る。Ｓｉ凝集体は、
マイグレーションしてきたＳｉ原子を次々に捕獲して成
長する。Ｓｉ凝集体は基板上にいくつも発生する。Ｓｉ
凝集体は、その出自のためＳｉマイグレーション長程度
の間隔をあけて発生する。ランダムな方向からやってき
たＳｉ原子が付着してできるので、凝集体内部のＳｉ原
子の位置関係は結晶位置からずれており、凝集体は非晶
質になる。

【００１７】非晶質構造は、秩序性のない原子配置をし
ているため、原子間結合に歪みを有する。結合角や結合
長が結晶における値とずれており、その分内部エネルギ
ーが高く不安定になっている。このため、少しでもエネ
ルギーを放出するために、Ｓｉ凝集体は基板の熱エネル
ギーを利用して原子間結合ネットワークに構造緩和を起
こす。結合角や結合長を相応に修正する。たとえば、結
晶の最小構造である６員環が、ある程度ある方向をむい
てランダムな原子間結合ネットワークの中に混在するよ
うになる。即ち、結晶のような完全な秩序性は持たない
が、多少の秩序性を含んだ非晶質構造に変化する。

【００１８】Ｓｉ凝集体は、成長を続け、やがて直近の
凝集体と接触し、連結する。それぞれの凝集体の含有す
る規則性の方向性は、構造緩和の際のそれぞれの初期条
件によって異なるため、多結晶における結晶粒界のよう
に、連結面において構造の不連続性が生じてしまう。こ
こに結合歪みや原子空孔が集中して形成されることにな
る。結合歪みや空孔が存在すれば原子密度は低下する。
即ち、Ｓｉ凝集体が構造緩和を起こして何らかの規則性
を会得するため、非晶質Ｓｉ膜に密度不均一性が生じる
ことになる。

【００１９】密度不均一性の発生を阻止するには、凝集
体が規則性を会得できないようにすればよい。ところ
で、Ｓｉ−Ｓｉ結合体の規則構造は結晶構造をみること
でよく理解できる。その最小単位は６員環である。従っ
て、凝集体が６員環よりも小さければ、規則性は会得で
きない。もし、凝集体を６員環サイズ（約６Å，格子定
数相当）よりも隣接して発生させれば、６員環のサイズ
を越える前に凝集体同志は連結して連続膜になる。凝集
体が規則性を会得するチャンスがないので、均質な非晶
質になる。凝集体の発生間隔はマイグレーション長に相
当するから、マイグレーション長を６員環サイズ以下に
縮めれば、均質な非晶質Ｓｉ膜形成を実現できる。

【００２０】基板温度を低くすれば、マイグレーション
の運動エネルギーとして原子に供給される熱エネルギー
が減るため、マイグレーション長は縮小する。堆積速度
を速くすれば、マイグレーションの途上で新たに気相か
ら降り立った原子と出会う確率が増えるので、やはりマ
イグレーション長は縮小する。他の原子と出会えば、凝
集体となって停止するため、わずかの移動でマイグレー
ションが終了するのである。また、基板表面に異種原子
を配すれば、異種原子がマイグレーション中のＳｉ原子
を捕獲するため、やはりマイグレーション長は縮小す
る。

【００２１】基板温度と堆積速度は、図１中の特性線に
示すように、互いに関連しながらマイグレーション長に
影響する。例えば、基板温度が低くとも堆積速度が低け
ればマイグレーション長は相応に長くなる。ＳｉＯ₂上
にＳｉを蒸着した時、マイグレーション長が格子定数値
以下になり、密度の均一な非晶質膜が得られる領域を、
図１中、細かいドット模様で染めた「領域１」として示
した。特性線のうちの、この領域内に入った部分が、密
度の均一な非晶質膜を得るための成膜条件を示す。な
お、基板温度を固相成長温度より高くすれば、成膜の最
中から固相成長が生じてしまい、結晶化を制御できな
い。ＳｉＯ₂上にＳｉを堆積する場合、固相成長温度は
約２４０℃である。よって、図１に示すように、この温
度域はＳiＯ₂上での成膜温度の対象外となる。

【００２２】異種原子を配する手法においては、配置密
度が２×１０¹⁴個／cm²以上であることが求められる。
異種原子が基板表面にある場合、凝集体は異種原子を起
点に成長を開始するので、異種原子の配置密度が凝集体
の発生密度に相当する。従って、凝集体を６員環サイズ
よりも密な間隔で形成するためには、６員環を基板上に
敷き詰めた密度よりも高い密度で異種原子を配置しなけ
ればならない。Ｓｉの面密度は１.３６×１０¹⁵個／cm²
であるから、ぎっしり敷き詰めた時の６員環の配置密度
は、Ｓｉ原子面が６個１組として何組含むかを計算する
（１.３６×１０¹⁵÷６）ことにより、２×１０¹⁴組／c
m²と求められる。これにより、異種原子の配置密度
は、２×１０¹⁴個／cm²以上とすることになる。

【００２３】シード領域を用いる固相成長において不純
物添加法を用いる場合には、シード領域表面には、不純
物が付着しないようにする必要がある。シード領域表面
に不純物原子があると、エピタキシャル成長が阻害され
るからである。しかし、ＳｉＯ₂膜上には、不純物を付
着させなければならない。単結晶Ｓｉ基板を開口部を有
するＳｉＯ₂膜で被覆し、フッ素化合物水溶液に浸せ
ば、溶液との反応により、開口部内に露出したＳｉ表面
はＳｉ−Ｈで被覆され、化学的に不活性化する。この
時、ＳｉＯ₂表面には、Ｓｉ−Ｏ−Ｈが形成され、これ
は化学的に不安定である。したがって、付着させたい原
子を含む化学種に反応性を持たせ、試料表面に照射すれ
ば、ＳｉＯ₂表面において選択的に反応が生じ、そこに
原子を付着させることができる。例えば、ＣＨ₄ガスを
熱クラッキング・セルを通して照射すれば、ＳｉＯ₂表
面にのみＣを付着させることができる。

【００２４】２.高密度の非晶質Ｓｉ膜を作るための手
段について。

【００２５】膜を堆積する際、マイグレーション長が十
分長いと、供給された原子は基板上を十分動き回ってか
ら停止する。したがって、原子は納まるべき場所（サイ
ト）にもれなく供給され、膜は高密度になる。一方、マ
イグレーション長が非常に短いと、原子があまり動き回
らずに定着してしまい、空のまま埋もれてしまうサイト
もでてくる。その分、膜密度は低下する。例えば、基板
温度を低くして原子を基板表面に蒸着すると、先に付着
した原子の陰に次なる原子は供給されない。これは、セ
ルフ・シャドゥイングと呼ばれる現象で、よく知られて
いる。原子を堆積すれば、同時にこの「原子の陰」を供
給することになるから、出来上がりの膜は低密度にな
る。基板温度が高ければ、マイグレーションにより原子
は「原子の陰」にも回り込んでサイトを埋め、高密度の
膜が出来上がる。即ち、マイグレーション長を長くすれ
ば、高密度の膜が形成できる。

【００２６】ただし、前述したように、初めからマイグ
レーション長を長くして膜の堆積を行えば、膜密度が不
均一になり、固相成長膜の結晶性はかえって悪くなって
しまう。

【００２７】そこで、本発明では、一旦、マイグレーシ
ョン長を短くして薄く堆積し、しかる後に、マイグレー
ション長を長くして所望の厚さまで堆積する。

【００２８】一旦低温の堆積でＳｉ原子を均一に敷き詰
めれば、基板表面には無数のＳｉ未決合手が均一に突き
出している。これはＳｉ原子の捕獲サイトとして働く。
ここで、基板温度の高温化もしくは堆積速度の低減によ
ってマイグレーション長を長くして、再度堆積を行う。
気相から降り立ったＳｉ原子は活発に動くが、落ち着く
場所は、均一に敷き詰められたＳｉ原子の未結合手であ
る。このため、Ｓｉ原子は凝集せず、凝集体の連結に伴
う不均一性の形成は回避でき、膜の不均一化を回避し
て、高密度な膜の形成が行える。

【００２９】均一な堆積のためには、第１段階の堆積は
１原子層で充分である。これが厚くても第２段階の堆積
にとっては問題ない。しかし、この場合、均一だが低密
度の膜と高密度の膜の２層膜になる。膜のすべてが均一
で高密度であることが望ましい。その様な成膜は、第２
の堆積によって供給された原子により、第１の堆積膜の
すべてのサイトが埋められる場合に実現する。

【００３０】第１の堆積膜の厚さが格子定数程度までの
間は、マイグレーション長が格子定数より長ければ、表
面の原子は１原子層目のサイトにも回り込むことができ
る。それ以上厚くなると、第１層目のサイトへの道筋は
その後の堆積で埋もれてしまい、表面原子はこのサイト
へ到達できない。即ち、第１の堆積膜の厚さは、１原子
層厚さから格子定数相当の厚さ（６員環サイズ相当であ
り、約３原子層厚さ）とすべきである。

【００３１】第２の堆積は、Ｓｉ膜上へのＳｉ原子の堆
積である。異種材料(ＳｉＯ₂）上への堆積である第１の
堆積に比べ、下地基板と表面原子との相互作用は強い。
このため、マイグレーション長の活性化エネルギーは、
第１の堆積の場合より大きく、図１に見るように、温度
依存性が強くなる。下地Ｓｉ原子の未結合手が表面Ｓｉ
原子の凝集を妨げるため、結晶核の生成が抑制され、固
相成長温度はＳiＯ₂上の場合に比べ高くなる。図１に示
すように約４３０℃である。第２の堆積の成膜条件は、
図１中、非晶質Ｓｉ上のＳｉ堆積に関する特性線のう
ち、粗いドット模様で示した「領域４」に入る部分であ
る。

【００３２】

【実施例】

（実施例１）シード領域を用いない固相成長の非晶質Ｓ
ｉ成膜において、基板温度でマイグレーション長を制御
することにより、結晶性の良好なＳｉ結晶膜を形成した
例について述べる。

【００３３】Ｓｉウエハ１を酸素雰囲気中で熱処理し、
その表面に厚さ２０００ÅのＳiＯ₂膜２を形成した。こ
れを超高真空槽に導入し、電子ビーム蒸着で厚さ１００
０Åの非晶質Ｓｉ膜を堆積した。その際の、成膜の条件
は、以下のように制御した。堆積速度は、一貫して０.
４Å／sec. とした。まず、基板温度を０℃とすること
によりマイグレーション長を２Åに設定し、非晶質Ｓｉ
膜３を厚さ４Å堆積した（図２ａ）。次に、基板温度を
３５０℃に変更することによりマイグレーション長を１
００Åに設定し、非晶質Ｓｉ膜４を、膜厚が１０００Å
に達するまで堆積した（図２ｂ）。

【００３４】次いで、電気炉を用い、Ｎ₂雰囲気中で、
６００℃，１０時間の熱処理を行った。この熱処理によ
り非晶質Ｓｉ膜３，４は、結晶化した。シード領域を形
成しなかったので、膜は多結晶である。この試料を基板
に用い、通常のMOSFET製造プロセスを適用し、Ｎチャネ
ルおよびＰチャネルのMOSFETを作製した（図２ｃ）。た
だし、ゲート絶縁膜は、粒界における異常酸化を避ける
ためＣＶＤ法で成膜した。また、粒界の未結合手は、Ｈ
₂雰囲気中で４５０℃，１時間の熱処理を行うことによ
り、Ｈ原子で終端・不活性化した。MOSFETのチャネル長
およびチャネル幅は、それぞれ、２μｍ，５μｍとし
た。

【００３５】作製したMOSFETの動作特性を調べたとこ
ろ、Ｎ，Ｐ双方において、従来法の多結晶Ｓｉ膜を用い
たMOSFETの約３倍のモビリティが得られた。また、リー
ク電流も約１桁低減できた。

【００３６】本実施例による多結晶Ｓｉ膜を、透過型電
子顕微鏡を用いて観察し、転位および微小双晶のないこ
とを確認した。即ち、本発明により良好な結晶性が実現
し、素子特性が向上した。

【００３７】（実施例２）シード領域を用いない固相成
長の非晶質Ｓｉ成膜において、堆積速度でマイグレーシ
ョン長を制御することにより、結晶性の良好なＳｉ結晶
膜を形成した例について述べる。

【００３８】Ｓｉウエハ１を酸素雰囲気中で熱処理し、
その表面に厚さ２０００ÅのＳiＯ₂膜２を形成した。こ
れを超高真空槽に導入し、電子ビーム蒸着で厚さ１００
０Åの非晶質Ｓｉ膜を堆積した。その際の、成膜の条件
は、以下のように制御した。基板温度は、一貫して２０
０℃とした。まず、堆積速度を４Å／sec.とすることに
よりマイグレーション長を２Åに設定し、非晶質Ｓｉ膜
３を厚さ４Å堆積した（図２ａ)。次に、堆積速度を０.
０４Å／sec.に変更することによりマイグレーション長
を２０Åに設定し、非晶質Ｓｉ膜４を、膜厚が１０００
Åに達するまで堆積した（図２ｂ）。

【００３９】次いで、電気炉を用い、Ｎ₂雰囲気中で、
６００℃，１０時間の熱処理を行った。この熱処理によ
り非晶質Ｓｉ膜３，４は、結晶化した。シード領域を形
成しなかったので、膜は多結晶である。この試料を基板
に用い、通常のMOSFET製造プロセスを適用し、Ｎチャネ
ルおよびＰチャネルのMOSFETを作製した（図２ｃ）。

【００４０】本実施例においても、ゲート絶縁膜は、粒
界における異常酸化を避けるためＣＶＤ法で成膜した。
また、粒界の未結合手は、Ｈ₂雰囲気中で４５０℃，１
時間の熱処理を行うことにより、Ｈ原子で終端・不活性
化した。MOSFETのチャネル長およびチャネル幅は、それ
ぞれ、２μｍ，５μｍとした。

【００４１】作製したMOSFETの動作特性および多結晶膜
の結晶性を調べたところ、実施例１と同様の良好な結果
が得られた。即ち、本実施例においても、本発明により
良好な結晶性が実現し、素子特性が向上した。

【００４２】（実施例３）シード領域を用いない固相成
長の非晶質Ｓｉ成膜において、基板温度と堆積速度でマ
イグレーション長を制御することにより、結晶性の良好
なＳｉ結晶膜を形成した例について述べる。

【００４３】Ｓｉウエハ１を酸素雰囲気中で熱処理し、
その表面に厚さ２０００ÅのＳiＯ₂膜２を形成した。こ
れを超高真空槽に導入し、電子ビーム蒸着で厚さ１００
０Åの非晶質Ｓｉ膜を堆積した。その際の、成膜の条件
は、以下のように制御した。まず、基板温度を０℃、堆
積速度を４Å／sec.とすることによりマイグレーション
長を１Å以下に設定し、非晶質Ｓｉ膜３を厚さ４Å堆積
した（図２ａ）。次に、基板温度を４０００℃、堆積速
度を０.４Å／sec. に変更することによりマイグレーシ
ョン長を３００Åに設定し、非晶質Ｓｉ膜４を、膜厚が
１０００Åに達するまで堆積した（図２ｂ）。

【００４４】次いで、電気炉を用い、Ｎ₂雰囲気中で、
６００℃，１０時間の熱処理を行った。この熱処理によ
り非晶質Ｓｉ膜３，４は、結晶化した。シード領域を形
成しなかったので、膜は多結晶である。この試料を基板
に用い、通常のMOSFET製造プロセスを適用し、Ｎチャネ
ルおよびＰチャネルのMOSFETを作製した（図２ｃ）。た
だし、ゲート絶縁膜は、粒界における異常酸化を避ける
ためＣＶＤ法で成膜した。また、粒界の未結合手は、Ｈ
₂雰囲気中で４５０℃，１時間の熱処理を行うことによ
り、Ｈ原子で終端・不活性化した。MOSFETのチャネル長
およびチャネル幅は、それぞれ、２μｍ，５μｍとし
た。

【００４５】作製したMOSFETの動作特性を調べたとこ
ろ、Ｎ，Ｐ双方において、従来法の多結晶Ｓｉ膜を用い
たMOSFETの約３倍のモビリティが得られた。また、リー
ク電流も約２桁低減できた。本発明による多結晶Ｓｉ膜
を、透過型電子顕微鏡を用いて観察し、転位および微小
双晶のないことを確認した。即ち、本発明により良好な
結晶性が実現し、素子特性が向上した。

【００４６】以上の実施例においては、シード領域のな
い固相成長について述べたが、本発明は、シード領域を
用いた固相成長においても有効である。

【００４７】（実施例４）シード領域を用いない固相成
長の非晶質Ｓｉ成膜において、基板表面に不純物原子を
付着せしめ、このことにより成膜初期のマイグレーショ
ン長を低減して結晶性の良好なＳｉ結晶膜を形成した例
について述べる。

【００４８】Ｓｉウエハ１を酸素雰囲気中で熱処理し、
その表面に厚さ２０００ÅのＳiＯ₂膜２を形成した。次
に、超高真空槽に導入し、そこでＳｉＯ₂膜２表面に炭
素原子（Ｃ）を蒸着法で照射し、このことにより基板表
面に８×１０¹⁴atoms／cm²の濃度でＣを付着せしめた。

【００４９】その上で、電子ビーム蒸着で厚さ１０００
Åの非晶質Ｓｉ膜を堆積した。その際、基板温度と堆積
速度は、一貫してそれぞれ、３５０℃および０.４Å／s
ec.とした。この条件の場合、基板表面が清浄ならば、
堆積初期すなわちＳｉＯ₂上への堆積において、図１に
示すように、マイグレーション長は３０Åになる。但
し、本実施例では、ＳｉＯ₂上にＣ原子を付着させてあ
る。このため、マイグレーション長は、その付着間隔す
なわち３〜４Åに抑制される。このため、均一な密度で
非晶質膜は堆積される。Ｓｉ膜厚が３原子層を越えれ
ば、ＣはＳｉに埋もれ、表面からは見えなくなりＳｉ堆
積に影響しなくなる。この場合、通常のＳｉ上のＳｉ堆
積と同じであるから、図１に示すとおり、マイグレーシ
ョン長は100Åである。即ち、Ｃを基板表面に付着させ
ることにより、成膜条件は一定に保ちつつ、密度を均一
化する初期堆積（図２ａ）と高密度成膜の第２の堆積
(図２ｂ)が順次自動的に実現した。

【００５０】次いで、電気炉を用い、Ｎ₂雰囲気中で、
６００℃，１０時間の熱処理を行った。この熱処理によ
り非晶質Ｓｉ膜３，４は、結晶化した。シード領域を形
成しなかったので、膜は多結晶である。この試料を基板
に用い、通常のMOSFET製造プロセスを適用し、Ｎチャネ
ルおよびＰチャネルのMOSFETを作製した（図２ｃ）。た
だし、ゲート絶縁膜は、粒界における異常酸化を避ける
ためＣＶＤ法で成膜した。また、粒界の未結合手は、Ｈ
₂雰囲気中で４５０℃，１時間の熱処理を行うことによ
り、Ｈ原子で終端・不活性化した。MOSFETのチャネル長
およびチャネル幅は、それぞれ、２μｍ，５μｍとし
た。

【００５１】作製したMOSFETの動作特性および多結晶膜
の結晶性を調べたところ、実施例１と同様の良好な結果
が得られた。即ち、本実施例においても、本発明により
良好な結晶性が実現し、素子特性が向上した。

【００５２】以上の実施例においては、ＳｉＯ₂膜２厚
さを２０００Å，非晶質Ｓｉ膜厚さを１０００Åとし
た。しかし、本発明は、その原理により容易にわかるよ
うに、他の膜厚においても有効である。

【００５３】（実施例５）シード領域を用いた固相成長
の非晶質Ｓｉ成膜において、ＳｉＯ₂膜表面に不純物原
子を付着せしめ、このことにより成膜初期のマイグレー
ション長を低減して結晶性の良好なＳｉ結晶膜を形成し
た例について述べる。

【００５４】面方位＜１００＞の単結晶Ｓｉウエハ１表
面に熱酸化法により厚さ６００ÅのＳｉＯ₂膜２を形成
した。通常のリソグラフィ技術とマスクを用いた選択エ
ッチングにより、ＳｉＯ₂膜２に矩形の開口部（シード
領域）を形成した（図３ａ)。この試料を濃度１％のフ
ッ酸水溶液に３分間浸し、シード領域に露出したＳｉ表
面およびその他の領域のＳｉＯ₂膜２表面を、それぞ
れ、Ｓｉ−Ｈ，Ｓｉ−Ｏ−Ｈで被覆した（図３ｂ）。

【００５５】これを超高真空槽に導入し、試料の表面
に、クラッキング・セルを通して化学的に活性化したＣ
Ｈ₄ガスを照射した。ガス種がＳｉＯ₂膜２表面のＳｉ−
Ｏ−Ｈと反応した結果、ＳｉＯ₂膜表面のみにおけるＣ
原子の付着が実現した(図３ｃ)。付着濃度は８×１０¹⁴
atoms／cm²とした。

【００５６】この後、試料を一旦５００℃に昇温し、シ
ード領域表面からＨ原子を脱離させた（図４ａ）。次
に、電子ビーム蒸着で厚さ１０００Åの非晶質Ｓｉ膜を
堆積した。その際、基板温度と堆積速度は、一貫してそ
れぞれ、３５０℃および０.４Å／sec.とした。

【００５７】実施例４と同様に、堆積初期におけるＳｉ
原子のマイグレーション長は３〜４Åであり、堆積が進
みＣがＳｉに埋もれた後は１００Åである。

【００５８】次いで、電気炉を用い、Ｎ₂雰囲気中で、
６００℃，１０時間の熱処理を行った。この熱処理によ
り非晶質Ｓｉ膜３，４は、結晶化した。シード領域を形
成したので、これを種結晶とした固相エピタキシャル成
長がＳｉＯ₂膜上を這うように８μｍほど進行した（図
４ｂ）。これよりもシード領域から遠い位置の非晶質Ｓ
ｉは、エピタキシャル成長が到達するのを待ちきれず、
多結晶となった。この試料を基板に用い、他の実施例と
同様に、通常のMOSFET製造プロセスを適用し、Ｎチャネ
ルおよびＰチャネルのMOSFETを、エピタキシャル成長し
た領域に作製した（図４ｃ）。

【００５９】作製したMOSFETの動作特性を調べたとこ
ろ、Ｎ，Ｐ双方において、通常の単結晶Ｓｉ基板を用い
たMOSFETと同様の特性が確認された。透過型電子顕微鏡
を用いた観察により、本発明による結晶Ｓｉ膜は転位お
よび微小双晶を含まないことを確認した。即ち、本発明
により単結晶Ｓｉ基板なみの結晶性が実現し、良好な素
子特性が実現できた。

【００６０】

【発明の効果】本発明によれば、非晶質絶縁膜上に均一
で高密度の非晶質Ｓｉ膜が形成でき、このため、固相成
長によって良好な結晶性の結晶Ｓｉ膜を得ることができ
る。これにより、従来の動作速度を維持しつつ、低電圧
動作も可能なＳＯＩ素子搭載のＬＳＩが実現できる。

【図面の簡単な説明】

【図１】本発明の原理説明図。

【図２】本発明の実施例の半導体装置製造工程を示す断
面図。

【図３】本発明の実施例の半導体装置製造工程を示す断
面図。

【図４】本発明の実施例の半導体装置製造工程を示す断
面図。

【符号の説明】

１…Ｓｉウエハ、２…ＳｉＯ₂膜、３…短マイグレーシ
ョン長で堆積した非晶質Ｓｉ膜、４…長マイグレーショ
ン長で堆積した非晶質Ｓｉ膜、５…結晶Ｓｉ膜、６…Ｎ
チャネルMOSFET、７…ＰチャネルMOSFET、８…ゲート電
極、９…Ｎ型高不純物濃度領域、１０…Ｐ型高不純物濃
度領域、１１…固相エピタキシャル成長の経路。

フロントページの続き (72)発明者清田幸弘東京都国分寺市東恋ケ窪１丁目280番地株式会社日立製作所中央研究所内

Claims

【特許請求の範囲】

【請求項１】第１の材料から成る基板上に第２の材料よ
り成る薄膜を非晶質状態で堆積し、その後、これを熱処
理により結晶化せしめる結晶薄膜の形成方法において、
第２の材料の構成原子のマイグレーション長を第２の材
料の格子定数の値もしくはそれ以下に保ちつつ、第２の
材料をまず１原子層から格子定数相当の厚さだけ堆積
し、その後、第２の材料上における第２の材料の構成原
子のマイグレーション長を第２の材料の格子定数の値よ
りも長くして、所望の厚さまで堆積することを特徴とす
る結晶薄膜の形成方法。
【請求項２】請求項１において、上記マイグレーション
長の調整が、基板温度を低くすることでマイグレーショ
ン長を短くし、基板温度を高くすることでマイグレーシ
ョン長を長くする、ことによって行われる結晶薄膜の形
成方法。
【請求項３】請求項１において、上記マイグレーション
長の調整が、堆積速度を高くすることでマイグレーショ
ン長を短くし、堆積速度を低くすることでマイグレーシ
ョン長を長くする、ことによって行われる結晶薄膜の形
成方法。
【請求項４】第１の材料から成る基板上に第２の材料よ
り成る薄膜を非晶質状態で堆積し、その後、これを熱処
理により結晶化せしめる結晶薄膜の形成方法において、
第２の材料を堆積する前に第１の材料の表面に第３の材
料を付着せしめることを特徴とする結晶薄膜の形成方
法。
【請求項５】請求項４において、上記第３の材料の濃度
が、２×１０¹⁴atoms／cm²以上である結晶薄膜の形成方
法。
【請求項６】請求項４において、上記第１の材料がＳｉ
Ｏ₂であり、上記第２の材料がＳｉであり、上記第３の
材料が炭素である結晶薄膜の形成方法。
【請求項７】請求項６において、第１の材料の下に第２
の材料の単結晶があり、第１の材料には１個もしくは複
数個の開口部があって、第２の材料の堆積前に、フッ素
化合物水溶液に浸し、その後、表面に第３の材料の元素
もしくは元素を含む化合物をイオンもしくはラジカルの
状態で照射する結晶薄膜の形成方法。