JP2954407B2 - 薄膜形成方法 - Google Patents

薄膜形成方法

Info

Publication number
JP2954407B2
JP2954407B2 JP29268491A JP29268491A JP2954407B2 JP 2954407 B2 JP2954407 B2 JP 2954407B2 JP 29268491 A JP29268491 A JP 29268491A JP 29268491 A JP29268491 A JP 29268491A JP 2954407 B2 JP2954407 B2 JP 2954407B2
Authority
JP
Japan
Prior art keywords
thin film
target
melting point
substrate
point metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP29268491A
Other languages
English (en)
Other versions
JPH059721A (ja
Inventor
正倫 寺門
裕 斉藤
新治 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP29268491A priority Critical patent/JP2954407B2/ja
Publication of JPH059721A publication Critical patent/JPH059721A/ja
Application granted granted Critical
Publication of JP2954407B2 publication Critical patent/JP2954407B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Physical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、薄膜の形成方法及び薄
膜素子に係り、特に半導体装置の配線膜をスパッタリン
グにより形成するのに好適な薄膜形成方法に関する。
【0002】
【従来の技術】高融点金属の薄膜形成に関しては、例え
ば、ジャーナル・オブ・アプライド・フィジックス36
(1965年)第237頁から第242頁(J.App
l.Phys.36(1965),pp237−24
2)において、タンタル(以下Taと記す)のスパッタ
リングが紹介されており、膜の抵抗値を低減するために
はバイアススパッタが有効であることが提示されてい
る。また、アプライド・サーフェス・サイエンス38
(1989年)第295頁から第303頁(Appl.
Surf.Sci.38(1989),pp295−3
03)には、タングステン(以下Wと記す)のスパッタ
リングが紹介されており、ターゲット電力を小さくと
り、負のバイアス電圧を印加して成膜すると、膜の応力
を小さく押さえられることが報告されている。
【0003】一方、半導体装置の配線膜の配線寿命は、
配線に電流が流れることによって原子が移動する現象
(エレクトロマイグレーション)及び配線に応力がかかる
ことによって原子が移動する現象(ストレスマイグレー
ション)による配線の断線に支配されていると考えられ
ている。従来、半導体装置の配線膜形成に関しては、例
えば特公昭55-31619において配線寿命の向上を目的とし
た積層配線構造が提案されており、該構造により配線を
構成する原子の移動が抑制され配線寿命の向上が実現さ
れるとされている。さらに特開昭60-206045においては
配線膜の結晶粒を制御することでエレクトロマイグレー
ション耐性が向上し、配線寿命向上に寄与すると述べら
れている。
【0004】
【発明が解決しようとする課題】前記ジャーナル・オブ
・アプライド・フィジックス36(1965年)第23
7頁から第242頁(J.Appl.Phys.36
(1965),pp237−242)では、Taにおい
てバイアススパッタリングが膜の抵抗値を低減するため
に有効であることが提示されているが、単にバイアスを
印加しただけでは膜の応力が大きくなってしまい、低応
力で、かつ、低抵抗の薄膜を得ることは難しい。
【0005】また、アプライド・サーフェス・サイエン
ス38(1989年)第295頁から第303頁(Ap
pl.Surf.Sci.38(1989),pp29
5−303)では、Wのバイアススパッタリングにおい
て、ターゲット電力を小さくして成膜すると、膜の応力
を小さく押さえられると述べているが、ターゲット電力
を小さくすると成膜速度が低下するほか、これも上述し
た如く、単にバイアスを印加しただけでは、低応力で、
かつ、低抵抗の薄膜を得ることは難しい。
【0006】更に、前記特公昭55-31619においては、ア
ルミニウム(以下Alと記す)と遷移金属との化合物層と
Alの積層配線を用いてエレクトロマイグレーション耐
性を有する配線を提供できると述べており、Alと遷移
金属との化合物層を迅速に形成するためにAlの結晶粒
の微細化が必要であるとしているが、現在では結晶粒径
が微細であるとエレクトロマイグレーション耐性が劣る
と考えられており、この方法では電極配線の幅が1μm
より小さいいわゆるサブミクロン配線においては実用的
な配線の信頼性を得ることは難しい。
【0007】また、特開昭60-206045においては半導体
装置の電極配線に関し、それを構成するAl合金の結晶
粒を制御することにより断線不良を低減できると述べて
いるが、電極配線の幅が1μmより小さいいわゆるサブ
ミクロン配線においては、Al合金を単層で用いるかぎ
り、結晶粒径を制御しても実用的な配線の信頼性を得る
ことは難しい。
【0008】そこで、本発明の第一の目的は、上記従来
技術の問題点に鑑み、高融点材料の低抵抗かつ低応力の
薄膜を形成するスパッタリング方法を提供することにあ
る。
【0009】本発明の第二の目的は、半導体装置におい
てエレクトロマイグレーションおよび、ストレスマイグ
レーション耐性の優れた信頼性の高い配線膜を得るため
に、高融点金属の薄膜と低融点金属の薄膜を重ねあわせ
た積層配線膜を形成する方法を提供することにある。
【0010】
【課題を解決するための手段】本発明における第一の目
的を達成するために、本発明の第一の手段においては、
成膜圧力Pが3Pa 以上、ターゲットと基板との間の距
離TSが60mm以上、かつ、基板バイアス電圧Vが−7
5Vから−150Vの間であリ、かつ、成膜圧力P,タ
ーゲットと基板との間の距離TS,及び、バイアス電圧
Vとの間に 1≦1.3×105・P・TS/V2≦5[Pa・m・V~2] の関係が成り立つように前記P,TS,Vの値を設定す
るような、高融点金属の薄膜形成方法を提供する。
【0011】更に、本発明の第二の目的を達成するため
に、本発明の第二の手段においては、Wを主成分とした
高融点金属の第一の薄膜の形成においては、成膜圧力が
3Pa 以上、ターゲットと基板との間の距離が60mm以
上、かつ、基板バイアス電圧が−75Vから−150V
の間である第一の成膜条件を設定することで高エネルギ
粒子が基板に入射するのを防止し、低融点金属を主成分
とする導電性材料の第二の薄膜の形成においては、基板
バイアス電圧を−40Vから−100Vの間に設定する
ことで前記第二の薄膜の結晶成長を促進する成膜方法で
あって、かつ、前記第一の薄膜の形成と前記第二の薄膜
形成との間は、前記第一の薄膜を形成した基板を1.0
×10~4Pa 以下の高真空中に保持することで前記第一
の薄膜の表面を清浄な状態に維持しつつ前記第二の薄膜
を形成する。
【0012】
【作用】前記本発明の第一の手段における作用を説明す
る。
【0013】前記第一の手段に示した条件に設定するこ
とにより、基板に入射する高エネルギ粒子を減少させる
ことが出来る。
【0014】即ち、ターゲットと基板との間隔を広げる
ことで、ターゲット近傍の比較的大きな電界で加速され
てターゲットに衝突しその一部が弾性衝突的にターゲッ
ト表面から反射される、大きな運動エネルギを持ったい
わゆる反跳原子の基板への入射量を減少させ、更に、成
膜時の動作ガス圧力を高くすることで、ガス分子の衝突
頻度を増加させて前記反跳原子及びプラズマ中の高エネ
ルギイオンの運動エネルギを減少させる。
【0015】この結果、基板上に形成される薄膜は、高
エネルギ粒子によるダメ−ジを受けることが少なくな
り、更に、基板に比較的弱いバイアスを印加すること
で、基板上に成長する薄膜の表面は比較的小さい運動エ
ネルギのイオンで衝撃されて表面の原子の拡散が助長さ
れながら膜が成長するので、膜の比抵抗はバルクの値に
近づいて小さくなり、かつ、応力の極端な上昇も押さえ
られる。
【0016】これにより、比抵抗が小さく、かつ、応力
も小さい高融点金属の薄膜が安定して得られるようにな
る。
【0017】次に、前記本発明の第二の手段による積層
薄膜の形成について述べる。
【0018】まず、第一のWを主成分とする高融点金属
のターゲットのスパッタにおいては、前記した本発明の
第二の手段における第一の成膜条件を設定することによ
り、上述した本発明の第一の手段による高融点金属薄膜
の形成の場合と同様に、基板に入射する高エネルギ粒子
を減少させることができ、比抵抗が小さく、かつ、応力
も小さい高融点金属の薄膜が安定して得られる。
【0019】次に、第二の低融点金属を主成分とする導
電性材料のターゲットのスパッタを開始するまでの間、
該Wを主成分とする高融点金属薄膜を形成した基板を
1.0×10~4Pa 以下の高真空中に保持することによ
り、前記Wを主成分とする高融点金属薄膜の表面が酸化
膜等で覆われることなく清浄な面を維持した状態で、前
記第二の低融点金属を主成分とする導電性材料のターゲ
ットのスパッタが行なわれる。該スパッタにおいては、
前記基板に比較的弱いバイアス電圧を印加して比較的弱
いエネルギのイオンで前記基板の表面を衝撃することに
より、薄膜表面の原子の拡散を助長しながら薄膜を成長
させて結晶の成長を促進させることで、前記Wを主成分
とする高融点金属薄膜の上に比較的結晶粒径の大きな低
融点金属を主成分とする導電性材料の薄膜を積層形成す
る。
【0020】このような積層構造の配線膜において、エ
レクトロマイグレーションやストレスマイグレーション
などに対する耐性は下地層である高融点金属膜が持ち、
抵抗値に対しては主に上層の導電性材料の薄膜が持ち低
抵抗化した下地層の高融点金属の薄膜も寄与する。
【0021】これにより、抵抗値が小さくかつエレクト
ロマイグレーションやストレスマイグレーションに対す
る耐性が強い、配線寿命の長い半導体積層配線膜が得ら
れる。
【0022】
【実施例】本発明における第一の手段の一実施例を図
1,図3,図4,図5および図6を用いて説明する。
【0023】図1は、本発明の薄膜形成方法を実現する
ための典型的なマグネトロンスパッタリング装置の一実
施例を示す縦断面図である。
【0024】図1において、1は真空容器、2は真空容
器1に設けられた開口部で絶縁物3を介して取り付けら
れたスパッタ電極4のターゲット5が真空容器1の内部
に面している。6は電磁石、7は電磁石6の電源、8は
アノード電極、9は真空容器1に設けられた開口部で基
板電極10を取り付ける。11はアースシールド、12
は基板押さえで絶縁物13及び14を介してアースシー
ルド11及び基板電極10に支持されている。15は基
板、16は電磁石、17は電磁石16のカバー、18は
電磁石16の電源、20は直流電源、21は直流電源、
22はガス導入手段、23は真空排気手段である。
【0025】以上の構成において、基板15をセットし
た状態で真空容器1を真空排気手段23により高真空に
排気した後、ガス導入手段22からガス(例えばアルゴ
ンガス;Ar)を導入して真空容器1の内部を所定の圧
力に維持する。ここで、電源7及び18で電磁石6及び
16をそれぞれ励磁する。次に、直流電源20でスパッ
タ電極4に電力を印加してターゲット5の表面近傍でマ
グネトロン放電を発生させ、ターゲット5をスパッタす
る。このときターゲットの表面近傍には電磁石6及び1
6によりマグネトロン放電に適した磁界が形成されてい
る。
【0026】上記マグネトロンスパッタを行なうとき、
同時に基板15にも基板押さえ12を介して直流電源2
1により電圧を印加していわゆるバイアススパッタを行
なう。
【0027】このようなバイアススパッタ成膜におい
て、タングステン(W)からなるターゲットを用いた場合
のターゲットと基板との間の距離TSおよび成膜圧力P
と基板15に形成された膜の応力との関係は、図3に示
すようになる。図3において、(a)はTSが80mmの
場合を示し、(b)はTSが40mmの場合を示す。この
図から分かるように、TSは広げることにより、Pは高
くすることにより、膜の引っ張り又は圧縮応力が1GP
a以下になるバイアス印加条件の範囲が広くなる。すな
わち、TSを80mm,Pを3.5Pa に設定すれば、膜
の引っ張り又は圧縮応力を1GPa 以下にするためのバ
イアス電圧Vの設定範囲はおおよそ−75Vから−15
0Vまでと比較的広くすることができる。TS及びPの
値をそれぞれ更に大きくすれば、上記Vの設定範囲は更
に拡大される。
【0028】次に、成膜圧力Pと基板15に形成された
膜の比抵抗との関係は図4に示すようになる。図4にお
いて、(a)はTSが80mmの場合、(b)はTSが40mm
の場合を示す。この図から分かるように、TSは広げる
ことにより、Pは高くすることにより薄膜の比抵抗値が
小さくなる。さらに、TSが80mmのときは、バイアス
電圧がフローティングポテンシャルから−150Vまで
の間は比抵抗が殆ど変化しない。すなわち、TSを80
mm、Pを3.5Pa に設定すれば、比抵抗が約1.0×1
0~7Ω・m の薄膜が得られる。TS及びPを更に大きく
すれば、より小さな比抵抗値の薄膜が得られる。
【0029】上記実験データより成膜圧力Pと、ターゲ
ットと基板との間の距離TS、及びバイアス電圧Vとの
間には、 1≦1.3×105・P・TS/V2≦5〔Pa・m・V~2〕 で表される関係が成り立つ。
【0030】即ち、P,TS,Vの間に上記した式の関
係が成り立つように各値を設定すれば、応力、比抵抗共
に小さい薄膜が得られる。
【0031】以上に説明したように、ターゲットと基板
との間の距離TSを広げ、成膜圧力Pを高くすることに
より、ターゲット近傍の比較的強い電界で加速されてタ
ーゲットに衝突しその一部が弾性衝突的にターゲット表
面から反射される、大きな運動エネルギを持ったいわゆ
る反跳原子、及び、プラズマ中及びその周辺の比較的強
い電界で加速された荷電粒子、と成膜ガス分子との衝突
頻度が増加し、前記反跳原子や荷電粒子等のいわゆる高
エネルギ粒子の運動エネルギは減少させられ、成膜中に
基板に入射する高エネルギ粒子が減少する。
【0032】この結果、基板上に形成される薄膜は、高
エネルギ粒子によるダメージを受けることが少なくな
り、更に、基板に比較的弱いバイアスを印加すること
で、基板上に成長する薄膜の表面は比較的小さい運動エ
ネルギのイオンで衝撃されて表面の原子が拡散しながら
膜が成長するので、膜の比抵抗はバルクの値に近づいて
小さくなり、かつ、応力の極端な上昇も押さえられる。
【0033】これにより、比抵抗が小さく、かつ、応力
も小さい高融点金属の薄膜が安定して得られるようにな
る。
【0034】なお、上記実施例は、直流電源20及び2
1を用いた場合を示したが、直流電源20及び21は一
方又は双方とも高周波電源又はパルス電源に置き換えて
もよい。
【0035】図5は、前記した方法により形成された高
融点金属の薄膜を有する半導体装置の一実施例を示す断
面図である。101は基板、102は第1の絶縁膜、1
03は第1層目の配線膜、104は第2の絶縁膜、10
5は第2層目の配線膜である。
【0036】前記第1層目103及び第2層目105の
配線の断面の拡大図を図6に示す。111は配線の下地
膜である。この配線の下地膜として、比抵抗が小さく、
かつ、応力も小さい上記高融点金属の薄膜を用いること
により、上部配線膜112の信頼性が確保される。ま
た、配線の下地膜111および上部配線膜112を上記
高融点金属の薄膜を用いて一体として形成してもよい。
【0037】次に、本発明における第二の手段による積
層膜の形成方法について、その一実施例を図1,図2,
図7,図8,図9,図10,図11,図12および図1
3を用いて説明する。図1の構成は、前記本発明におけ
る第一の手段の実施例で説明したとうりである。図2に
おいては、31は真空容器、32は真空容器31に設け
られた開口部で絶縁物33を介して取り付けられたスパ
ッタ電極34のターゲット35が真空容器31の内部に
面している。36は電磁石、37は電磁石36の電源、
38はアノード電極、39は真空容器31に設けられた
開口部で基板電極40を取り付ける。41はアースシー
ルド、42は基板押さえで絶縁物43及び44を介して
アースシールド41及び基板電極40に支持されてい
る。15は基板、46は電磁石、47は電磁石46のカ
バー、48は電磁石46の電源、50は直流電源、51
は直流電源、52はガス導入手段、53は真空排気手段
である。
【0038】60は真空容器で、図1に示す真空容器1
と図2に示す真空容器31とを接続している。
【0039】以上の構成による積層薄膜の形成手順を、
説明する。まず、真空容器1の中における第一層目高融
点金属の薄膜の形成の手順は、前記本発明の第一の手段
の一実施例において説明したものと同じである。
【0040】次に、第二層目の導電性薄膜の形成につい
て図2により説明する。
【0041】高融点金属の薄膜を形成した基板15を、
搬送手段(図示せず)により真空容器60を通り真空容
器31に搬送して基板電極40の上に載置し、基板押さ
え42で押さえる。ここで、基板15を搬送するとき、
真空容器1,31,60の内部は1.0×10~4Pa よ
り低い圧力に維持されており、搬送中の基板の表面に酸
化膜等が成長しないようにしている。この状態で真空容
器31を真空排気手段53により高真空に排気した後、
ガス導入手段52からガス(例えばアルゴンガス;A
r)を導入して真空容器31の内部を所定の圧力に維持
する。ここで、電源37及び48で電磁石36及び46
をそれぞれ励磁する。次に、直流電源50でスパッタ電
極34に電力を印加してターゲット35の表面近傍でマ
グネトロン放電を発生させ、ターゲット35をスパッタ
する。このときターゲットの表面近傍には電磁石36及
び46によりマグネトロン放電に適した磁界が形成され
ている。
【0042】上記マグネトロンスパッタによる成膜を行
なうとき、同時に基板15にも基板押さえ42を介して
直流電源51により電力を印加していわゆるバイアスス
パッタ成膜を行ない、基板15上に低融点金属から成る
導電性材料の薄膜を形成する。 このような高融点金属
と低融点金属との積層膜の形成において、ターゲット5
は高融点金属の材料としてTiとWとの合金から成り、
ターゲット35は低融点金属から成る導電性材料として
AlとCuとSiとの合金から成る場合について述べ
る。
【0043】上記バイアススパッタ成膜において、第一
層目の高融点金属の薄膜を形成するWとTi(10wt
%)との合金から成るターゲット5を用いた場合の成膜
圧力Pをパラメータにしたときの基板バイアス電圧と基
板15に形成された膜の応力との関係は、図7に示すよ
うになる。この図から分かるように、Pが高い方が、膜
の引っ張り又は圧縮応力が1GPa 以下になるバイアス
印加条件の範囲が広い。すなわち、Pを3.5Pa に設
定すれば、膜の引っ張り又は圧縮応力を1GPa以下に
するためのバイアス電圧Vの設定範囲は、基板をアース
から絶縁した状態、即ちフローティングポテンシャル
(おおよそ−30V)からー100Vまでと比較的広く
することができる。Pの値を更に大きくすれば、上記V
の設定範囲は更に拡大される。なお、この時のターゲッ
トと基板との間の距離TSは、60mmである。
【0044】次に、成膜圧力Pをパラメータとしたとき
の基板バイアス電圧と基板15に形成された膜の比抵抗
との関係は、図8に示すようなものになる。この図から
分かるように、Pが高い方が薄膜の比抵抗値は小さく、
かつ、Pが2Paと3.5Paの場合、共にバイアス電圧
Vが−150Vで比抵抗値が最小になる。即ち、バイア
ス電圧Vがフローティング電位(FL)のときと比較す
ると、VがFLから−150Vまではバイアス電圧印加
の効果が現われて比抵抗値が単調に減少し、Vが−15
0Vを超えると膜はダメージを受けて、比抵抗値が増加
する。実験の結果からは、比抵抗に対するバイアス電圧
印加の効果は−50Vですでにはっきり現われている。
【0045】以上に説明したように、WとTi(10w
t%)との合金から成る高融点金属ターゲットを用いた
バイアススパッタにおいては、成膜圧力Pを3Pa 以
上、ターゲットと基板との間の距離TSを60mm以上、
基板バイアス電圧を−40Vから−100Vの間に設定
することで、膜応力,比抵抗が共に小さい高融点金属の
薄膜が得られる。
【0046】即ち、成膜圧力Pを高くすることにより、
ターゲット近傍の比較的強い電界で加速されてターゲッ
トに衝突しその一部が弾性衝突的にターゲット表面から
反射される、大きな運動エネルギを持ったいわゆる反跳
原子、及び、プラズマ中及びその周辺の比較的強い電界
で加速された荷電粒子、などと成膜ガス分子との衝突頻
度が増加し、前記反跳原子や荷電粒子などのいわゆる高
エネルギ粒子の運動エネルギが低下するので、成膜中に
基板に入射する高エネルギ粒子の量が減少する。この結
果、基板上に形成される薄膜は、高エネルギ粒子による
ダメージを受けることが少なくなり、更に、基板に比較
的弱いバイアス電圧を印加することで、基板上に成長す
る薄膜の表面は比較的小さい運動エネルギのイオンで衝
撃されて原子の拡散が促進されながら膜が成長するの
で、膜の比抵抗はバルクの値に近づいて小さくなり、か
つ、応力の極端な上昇も押さえられる。
【0047】これにより、比抵抗が小さく、かつ、応力
も小さい高融点金属の薄膜が安定して得られるようにな
る。
【0048】次に、第二層目の導電性薄膜を形成するA
lとCu(0.5wt%)とSi(1.5wt%)との合
金(以下Al合金という)から成るターゲットをスパッ
タしたときのバイアス電圧とAl合金膜の結晶粒径との
関係は、図9に示すようなものになる。
【0049】即ち、基板にバイアス電圧を印加しないフ
ローティングポテンシャルのときのAl合金膜の結晶粒
径は0.5μm程度であるのに対して、バイアス電圧を
−5 0Vから−100Vの範囲に設定してバイアススパ
ッタ成膜すると、3倍の1.5μm以上の結晶粒径が得
られ、−40V程度でも2倍以上の粒径に成長する。ま
た、特に、バイアス電圧が−75Vのとき、結晶粒径は
3倍以上の1.7μmにまで成長する。
【0050】一方、バイアス電圧を−100Vより大き
くすると、Al合金膜は損傷を受けることが知られてい
る。
【0051】従って、フローティングポテンシャルのと
きに比べて2倍以上の大きな結晶粒径を持ち、かつ、損
傷のないAl合金膜を形成するには、バイアス電圧を−
40Vから−100Vの間に設定すれば良い。
【0052】以上のような条件で形成した二層構造の積
層配線膜の、Al合金膜形成時の基板バイアス電圧と膜
応力との関係を図10に、及び基板バイアス電圧と比抵
抗値との関係を図11に示す。
【0053】各層の薄膜を前記したそれぞれの条件の範
囲で形成すれば、積層膜の応力、比抵抗は十分に小さ
く、かつ、Al合金膜は前述したように、十分に大きな
結晶粒径が得られる。
【0054】なお、上記実施例は、スパッタ用及びバイ
アス印加用電源として、直流電源20と21及び直流電
源50と51を用いた場合を示したが、直流電源20と
21及び直流電源50と51はそれぞれ高周波電源又は
パルス電源に置き換えてもよい。図12は、前記した方
法により形成された半導体装置の一実施例を示す断面図
である。201は基板、202は第1の絶縁膜、203
は第1層目の配線膜、204は第2の絶縁膜、205は
第2層目の配線膜である。
【0055】前記第1層目203及び第2層目205の
配線の断面の拡大図を図13に示す。211は配線の下
地膜、212は主配線膜である。この配線の下地膜21
1には、比抵抗が小さく、かつ、応力も小さい上述した
方法により形成された上記Wと Tiとの合金から成る
高融点金属の薄膜を用い、主配線膜212には、上述し
た方法により形成された結晶粒径の大きい上記Al合金
より成る低融点金属膜を用いることにより、寿命が長
く、かつ、信頼性が高い配線膜が確保される。
【0056】上記実施例では、第一のWを主成分とした
高融点金属ターゲットの材料として、WとTi(10w
t%)との合金の場合について説明したが、W単体であ
っても良い。また、第二の低融点金属を主成分とする導
電性材料のターゲットとして、 AlとCu(0.5w
t%)とSi(1.5wt%)との合金を用いた場合に
ついて述べたが、AlとSiの合金またはAlとCuの
合金であっても良く、更に、Al,Cu,Au,Ag,
Ptなどの金属またはそれらを一つの主たる合金元素と
する合金であっても良い。
【0057】図13において、本発明の半導体装置への
実施例として、高融点金属から成る配線の下地膜211
と低融点金属からなる主配線膜212から成る二層構造
の配線膜を示したが、主配線膜212の上に更に高融点
金属膜を形成して三層構造にすれば、より信頼性の高い
配線膜が得られる。
【0058】
【発明の効果】以上説明したように、本発明における第
一の発明によれば、比抵抗値及び応力ともに小さい良質
な高融点金属の薄膜を安定に得られるという効果があ
る。
【0059】また、本第一の発明による高融点金属の薄
膜を半導体装置に用いれば、信頼性の高い配線膜が得ら
れるという効果もある。
【0060】更に、本発明における第二の発明によれ
ば、比抵抗及び応力が共に小さい高融点金属の薄膜と、
結晶粒径が大きい低融点金属から成る導電性薄膜とを積
層して形成することにより、比抵抗及び応力が共に小さ
い積層膜を形成できるという効果がある。
【0061】また、本第二の発明による積層膜を半導体
装置に用いれば、寿命が長く、かつ、信頼性が高い配線
膜が得られるという効果もある。
【図面の簡単な説明】
【図1】本発明を実現するための薄膜形成装置の第一の
成膜室の一実施例を示す縦断面図である。
【図2】本発明を実現するための薄膜形成装置の第二の
成膜室の一実施例を示す縦断面図である。
【図3】Wをスパッタ成膜したときのバイアス電圧と膜
応力の関係の一例を示す図で、(a)はTSが80mmの
場合の例を示し、(b)はTSが40mmの場合の例を示
す。
【図4】Wをバイアススパッタ成膜したときのバイアス
電圧と比抵抗の関係の一例を示す図で、(a)はTSが
80mmの場合の例を示し、(b)はTSが40mmの場合
の例を示す。
【図5】本発明により形成したW薄膜を用いた半導体装
置の一実施例を示す断面図である。
【図6】図5の配線膜部を示す詳細断面図である。
【図7】WとTi(10wt%)との合金ターゲットを
スパッタ成膜したときの基板バイアス電圧と膜応力との
関係の一例を示す図である。
【図8】WとTi(10wt%)との合金ターゲットを
スパッタ成膜したときの基板バイアス電圧と膜比抵抗と
の関係の一例を示す図である。
【図9】基板バイアス電圧とAl合金膜の結晶粒径との
関係の一例を示す図である。
【図10】Al合金膜形成時の基板バイアス電圧と積層
配線膜の膜応力との関係を示す図である。
【図11】Al合金膜形成時の基板バイアス電圧と積層
配線膜の比抵抗値との関係を示す図である。
【図12】本発明の薄膜形成方法に基づいて形成された
積層薄膜を配線膜として用いた半導体装置の一実施例を
示す断面図である。
【図13】図13は図12の配線膜部の詳細断面図であ
る。
【符号の説明】
1…真空容器、 4…スパッタ電極、 5…ターゲット、 10…基板電極、 12…基板押さえ、 15…基板、 20…直流電源、 21…直流電源、 31…真空容器、 34…スパッタ電極、 35…ターゲット、 40…基板電極、 42…基板押さえ、 50…直流電源、 51…直流電源、 60…真空容器。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平2−166268(JP,A) 特開 昭62−243765(JP,A) 特開 昭61−111525(JP,A) 特開 昭61−245525(JP,A) (58)調査した分野(Int.Cl.6,DB名) C23C 14/00 - 14/58 H01L 21/88 - 21/90

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項1】タングステン(以下Wと記す)を主成分とす
    る高融点金属のターゲットを用いて基板にバイアス電圧
    を印加しながら基板上に高融点金属の薄膜を形成するた
    バイアススパッタ方法であって、基板に印加するバイア
    ス電圧Vと、前記ターゲットと前記基板との間隔TS
    と、成膜時のガス圧力Pとの間に、 1≦1.3×10 5 ・P・TS/ 2 ≦5[Pa・m・ -2 ] が成り立ち、かつ、−40>V(V) >−150,TS
    (mm) ≧60,P(Pa)≧3の範囲で前記V,TS及
    びPをそれぞれ設定して前記ターゲットをスパッタする
    ことにより、該ターゲットからスパッタされた高エネル
    ギ粒子の前記ガスの分子との衝突頻度を増加させて前記
    基板に入射する高エネルギ粒子を減少させ、比抵抗が4
    ×10 -7 Ω・m以下で、応力が1GPa以下のWを主成
    分とする高融点金属薄膜を形成することを特徴とする高
    融点金属の薄膜形成方法。
  2. 【請求項2】 Wを主成分とする高融点金属の第一のター
    ゲットと低融点金属を主成分とする導電性材料の第二の
    ターゲットを用いたバイアススパッタ法であって、前記
    Wを主成分とする高融点金属の第一のターゲットのスパ
    ッタにおいて、基板に−75Vから−150Vの範囲の
    バイアス電圧を印加した状態で、前記第1のターゲット
    と基板との間隔を60mm以上、成膜時のガス圧力を3
    Pa以上に設定してバイアススパッタすることにより、
    基板上に比抵抗が4×10 -7 Ω・m以下で、応力が1G
    Pa以下のWを主成分とする高融点金属薄膜を形成し、
    次に、前記低融点金属を主成分とする導電性材料の第二
    のターゲットのスパッタにおいて、基板に−40Vから
    −100Vの範囲のバイアス電圧を印加した状態で、前
    記Wを主成分とする高融点金属の薄膜上に低融点金属を
    主成分とする導電性材料の薄膜を積層形成することを特
    徴とする薄膜形成方法。
  3. 【請求項3】 前記低融点金属を主成分とする導電性材料
    の第二のターゲットの材料がAl,Cu,Au,Ag,
    Pt等の金属またはそれらの一つを主たる合金元素とす
    る合金であることを特徴とする請求項記載の薄膜形成
    方法。
  4. 【請求項4】 前記Wを主成分とした高融点金属の第一の
    ターゲットの材料がTiとWとの合金から成り、前記低
    融点金属を主成分とする導電性材料の第二のターゲット
    の材料がAlとCuとSiとの合金またはAlとSiと
    の合金またはAlとCuとの合金から成ることを特徴と
    する請求項記載の薄膜形成方法。
  5. 【請求項5】 前記Wを主成分とした高融点金属の薄膜を
    形成してから次の前記低融点金属を主成分とする導電性
    材料の薄膜を積層形成するまでの間、前記Wを主成分と
    した高融点金属の薄膜を形成した前記基板を、1×10
    -4 Pa 以下の真空中に保持することを特徴とする請求項
    記載の薄膜形成方法。
  6. 【請求項6】 前記Wを主成分とした高融点金属の第一の
    ターゲットの材料がTiとWとの合金から成り、前記低
    融点金属を主成分とする導電性材料の第二のターゲット
    の材料がAlとCuとSiとの合金またはAlとSiと
    の合金またはAlとCuとの合金から成り、請求項2、
    3、4または5の何れかに記載した方法により形成され
    た薄膜を配線膜として持つことを特徴とする半導体装
    置。
JP29268491A 1990-11-30 1991-11-08 薄膜形成方法 Expired - Lifetime JP2954407B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29268491A JP2954407B2 (ja) 1990-11-30 1991-11-08 薄膜形成方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP32944090 1990-11-30
JP2-329440 1990-11-30
JP29268491A JP2954407B2 (ja) 1990-11-30 1991-11-08 薄膜形成方法

Publications (2)

Publication Number Publication Date
JPH059721A JPH059721A (ja) 1993-01-19
JP2954407B2 true JP2954407B2 (ja) 1999-09-27

Family

ID=26559084

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29268491A Expired - Lifetime JP2954407B2 (ja) 1990-11-30 1991-11-08 薄膜形成方法

Country Status (1)

Country Link
JP (1) JP2954407B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170082185A (ko) * 2016-01-05 2017-07-14 삼성디스플레이 주식회사 스퍼터링 장치

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0794431A (ja) * 1993-04-23 1995-04-07 Canon Inc アモルファス半導体用基板、該基板を有するアモルファス半導体基板、及び該アモルファス半導体基板の製造方法
US5578351A (en) * 1995-01-20 1996-11-26 Geo-Centers, Inc. Liquid crystal composition and alignment layer
KR100431990B1 (ko) * 2001-06-29 2004-05-22 주식회사 하이닉스반도체 텅스텐 막의 형성방법
JP4225081B2 (ja) 2002-04-09 2009-02-18 株式会社村田製作所 電子部品の製造方法、電子部品及び弾性表面波フィルタ
US8735861B2 (en) * 2012-08-31 2014-05-27 Kabushiki Kaisha Toshiba Semiconductor storage device and method of manufacturing same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170082185A (ko) * 2016-01-05 2017-07-14 삼성디스플레이 주식회사 스퍼터링 장치
KR102580293B1 (ko) 2016-01-05 2023-09-19 삼성디스플레이 주식회사 스퍼터링 장치

Also Published As

Publication number Publication date
JPH059721A (ja) 1993-01-19

Similar Documents

Publication Publication Date Title
US5540820A (en) Thin film forming method
US5897752A (en) Wafer bias ring in a sustained self-sputtering reactor
US5830330A (en) Method and apparatus for low pressure sputtering
JP4739502B2 (ja) プラズマを確実に点弧させるスパッタリングチャンバシールド
JPH0359986B2 (ja)
JP2008541428A (ja) 導電性バリヤ層、特にルテニウムとタンタルの合金及びそのスパッタ堆積
KR20010032498A (ko) 손상없는 스컵쳐 코팅 증착
JPS5929111B2 (ja) 強磁性材料のマグネトロンスパッタリング方法及びカソ−ド・タ−ゲット
KR20000062914A (ko) 스퍼터 증착용 구리 타깃
US6444099B1 (en) Ionizing sputtering method
JP2001192824A (ja) スパッタ装置および成膜方法
JP4976132B2 (ja) 金属のイオン物理蒸着におけるスパッタリングソース
US20060014378A1 (en) System and method to form improved seed layer
JP2954407B2 (ja) 薄膜形成方法
US5876861A (en) Sputter-deposited nickel layer
JP5809476B2 (ja) 成膜装置および成膜方法
JP2001214264A (ja) スパッタ堆積用コイル
JPH10308363A (ja) メタライゼーション構造を製造する方法
US6220204B1 (en) Film deposition method for forming copper film
US6596138B2 (en) Sputtering apparatus
EP0230652A1 (en) Apparatus for creating a vacuum deposited alloy or composition and application of such an apparatus
JPH06158299A (ja) 薄膜形成法及び装置並びに集積回路装置
JP2001140066A (ja) 薄膜形成方法及び形成装置
JPH11214332A (ja) イオン化された薄膜形成物質を用いたスパッタリング方法
JPH07258827A (ja) 金属薄膜,その形成方法,半導体装置およびその製造方法