JPH0359986B2 - - Google Patents
Info
- Publication number
- JPH0359986B2 JPH0359986B2 JP61131188A JP13118886A JPH0359986B2 JP H0359986 B2 JPH0359986 B2 JP H0359986B2 JP 61131188 A JP61131188 A JP 61131188A JP 13118886 A JP13118886 A JP 13118886A JP H0359986 B2 JPH0359986 B2 JP H0359986B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- susceptor
- forming
- bias
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000010409 thin film Substances 0.000 claims description 40
- 239000010408 film Substances 0.000 claims description 38
- 239000000758 substrate Substances 0.000 claims description 34
- 150000002500 ions Chemical class 0.000 claims description 32
- 238000004544 sputter deposition Methods 0.000 claims description 25
- 238000000034 method Methods 0.000 claims description 24
- 238000000151 deposition Methods 0.000 claims description 23
- 230000015572 biosynthetic process Effects 0.000 claims description 16
- 230000010355 oscillation Effects 0.000 claims description 7
- 235000012431 wafers Nutrition 0.000 description 23
- 238000009826 distribution Methods 0.000 description 13
- 230000008021 deposition Effects 0.000 description 9
- 239000004065 semiconductor Substances 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 238000007796 conventional method Methods 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000013077 target material Substances 0.000 description 2
- 229910018125 Al-Si Inorganic materials 0.000 description 1
- 229910018520 Al—Si Inorganic materials 0.000 description 1
- 229910016006 MoSi Inorganic materials 0.000 description 1
- 229910018594 Si-Cu Inorganic materials 0.000 description 1
- 229910008465 Si—Cu Inorganic materials 0.000 description 1
- 229910008484 TiSi Inorganic materials 0.000 description 1
- -1 W and Mo Chemical class 0.000 description 1
- 229910008812 WSi Inorganic materials 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 230000004941 influx Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000005596 ionic collisions Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
- C23C14/34—Sputtering
- C23C14/3435—Applying energy to the substrate during sputtering
- C23C14/345—Applying energy to the substrate during sputtering using substrate bias
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
- C23C14/34—Sputtering
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
- C23C14/34—Sputtering
- C23C14/35—Sputtering by application of a magnetic field, e.g. magnetron sputtering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32431—Constructional details of the reactor
- H01J37/32697—Electrostatic control
- H01J37/32706—Polarising the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
- H01J37/3402—Gas-filled discharge tubes operating with cathodic sputtering using supplementary magnetic fields
- H01J37/3405—Magnetron sputtering
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Organic Chemistry (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Analytical Chemistry (AREA)
- Physical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は薄膜の形成装置および形成方法に係
り、特に高品質な薄膜を高速度で堆積できるバイ
アス・スパツタ装置および方法に関するものであ
る。
り、特に高品質な薄膜を高速度で堆積できるバイ
アス・スパツタ装置および方法に関するものであ
る。
［従来技術とその課題］
現在、集積回路の配線材料の薄膜形成にはスパ
ツタ法が広く用いられている。スパツタ法とは真
空容器内にArガスを導入し、ターゲツト材料を
取り付けたカソードに直流または高周波電力を加
えてグロー放電を発生させ成膜を行う方法であ
る。グロー放電の結果、ターゲツト表面はプラズ
マに対し負にバイアス（これを自己バイアスと呼
ぶ）されるが、このバイアス電圧によつて加速さ
れたArイオンがターゲツト表面にぶつかつてタ
ーゲツト材料をスパツタエツチングする。こうし
てエツチングされた材料粒子は、対向して設置さ
れたウエーハ上に堆積して成膜が行われる。これ
に対し、ターゲツトだけではなく、ウエーハを取
りつけるサセプタ自身にも高周波電力を加え、ウ
エーハ表面に膜の堆積を行うとともに、ウエーハ
表面に形成された自己バイアスによつてスパツタ
エツチングを同時に行うようにしたものが高周波
バイアス・スパツタと呼ばれる方法である。第５
図に従来用いられている代表的なバイアス・スパ
ツタ装置の断面構造の模式図を示す。５０１は例
えばAlやSiO2のターゲツトであり、５０２はタ
ーゲツトをとりつけてあるターゲツト電極であ
る。また５０３，５０４はそれぞれ半導体ウエー
ハ及びサセプタの電極である。ターゲツト電極５
０２及びサセプタ電極５０４にはそれぞれ整合回
路を介して高周波電力が供給されており、真空容
器５０５はアースされている。ここで高周波電源
（RF電源）は、発振周波数13.56MHzのものを用
いるのが普通である。なお、実際の装置では、以
上に述べた以外に、真空用の排気ユニツトやガス
の導入口、その他ウエーハの出し入れのための機
構が設けられているが本図では簡単のために省略
してある。
ツタ法が広く用いられている。スパツタ法とは真
空容器内にArガスを導入し、ターゲツト材料を
取り付けたカソードに直流または高周波電力を加
えてグロー放電を発生させ成膜を行う方法であ
る。グロー放電の結果、ターゲツト表面はプラズ
マに対し負にバイアス（これを自己バイアスと呼
ぶ）されるが、このバイアス電圧によつて加速さ
れたArイオンがターゲツト表面にぶつかつてタ
ーゲツト材料をスパツタエツチングする。こうし
てエツチングされた材料粒子は、対向して設置さ
れたウエーハ上に堆積して成膜が行われる。これ
に対し、ターゲツトだけではなく、ウエーハを取
りつけるサセプタ自身にも高周波電力を加え、ウ
エーハ表面に膜の堆積を行うとともに、ウエーハ
表面に形成された自己バイアスによつてスパツタ
エツチングを同時に行うようにしたものが高周波
バイアス・スパツタと呼ばれる方法である。第５
図に従来用いられている代表的なバイアス・スパ
ツタ装置の断面構造の模式図を示す。５０１は例
えばAlやSiO2のターゲツトであり、５０２はタ
ーゲツトをとりつけてあるターゲツト電極であ
る。また５０３，５０４はそれぞれ半導体ウエー
ハ及びサセプタの電極である。ターゲツト電極５
０２及びサセプタ電極５０４にはそれぞれ整合回
路を介して高周波電力が供給されており、真空容
器５０５はアースされている。ここで高周波電源
（RF電源）は、発振周波数13.56MHzのものを用
いるのが普通である。なお、実際の装置では、以
上に述べた以外に、真空用の排気ユニツトやガス
の導入口、その他ウエーハの出し入れのための機
構が設けられているが本図では簡単のために省略
してある。
半導体ウエーハ５０３及びサセプタ５０４表面
は、サセプタに加えられたRF電力のためにプラ
ズマに対し負の自己バイアスがかかり、この電界
で加速されたArイオンがぶつかるため、堆積膜
の一部が再びスパツタされる。本方法を用いる
と、機械的強度の優れた薄膜が得られる。また段
差部に形成された膜がスパツタされやすいという
性質を利用して表面形状の平坦な膜を形成できる
という特徴ももつている。しかし、膜の堆積と同
時にエツチングを行うため、成膜速度が著しく小
さいという問題がある。さらに半導体ウエーハに
自己バイアスで加速されたArイオンが衝突する
ため、下地に損傷を与え素子の特性を劣化させる
という半導体集積回路製造上重大な問題を生じて
いる。これらの問題が、バイアス・スパツタ装置
を実用化する上で大きな障害となつていた。
は、サセプタに加えられたRF電力のためにプラ
ズマに対し負の自己バイアスがかかり、この電界
で加速されたArイオンがぶつかるため、堆積膜
の一部が再びスパツタされる。本方法を用いる
と、機械的強度の優れた薄膜が得られる。また段
差部に形成された膜がスパツタされやすいという
性質を利用して表面形状の平坦な膜を形成できる
という特徴ももつている。しかし、膜の堆積と同
時にエツチングを行うため、成膜速度が著しく小
さいという問題がある。さらに半導体ウエーハに
自己バイアスで加速されたArイオンが衝突する
ため、下地に損傷を与え素子の特性を劣化させる
という半導体集積回路製造上重大な問題を生じて
いる。これらの問題が、バイアス・スパツタ装置
を実用化する上で大きな障害となつていた。
［発明の目的］
本発明は以上の点に鑑みなされたものであり、
高品質の薄膜を十分に大きな成膜速度で、しかも
下地基板に損傷を与えることなく形成できる薄膜
の形成装置および形成方法を提供することを目的
とするものである。
高品質の薄膜を十分に大きな成膜速度で、しかも
下地基板に損傷を与えることなく形成できる薄膜
の形成装置および形成方法を提供することを目的
とするものである。
［課題を解決するための手段］
本発明の第１の要旨は、基板表面に薄膜を堆積
させる方法において、前記基板を装置内にて保持
するサセプタと、ターゲツト電極との少なくとも
一方に、発振周波数が100MHz以上の高周波電源
とともに所望の直流バイアスを印加しつつ薄膜を
堆積させることを特徴とする。
させる方法において、前記基板を装置内にて保持
するサセプタと、ターゲツト電極との少なくとも
一方に、発振周波数が100MHz以上の高周波電源
とともに所望の直流バイアスを印加しつつ薄膜を
堆積させることを特徴とする。
本発明の第２の要旨は、基板表面に薄膜を堆積
させる方法において、前記基板を装置内にて保持
するサセプタと、ターゲツト電極の両方に、それ
ぞれ独立に、高周波電源とともに所望の直流バイ
アスを印加しつつ薄膜を堆積させることを特徴と
する。
させる方法において、前記基板を装置内にて保持
するサセプタと、ターゲツト電極の両方に、それ
ぞれ独立に、高周波電源とともに所望の直流バイ
アスを印加しつつ薄膜を堆積させることを特徴と
する。
本発明の第３の要旨は、基板表面に薄膜を堆積
させる装置に於て、発振周波数100MHz以上を供
給し得る高周波電源と排気ユニツトを備え、且
つ、前記基板を装置内にて保持するサセプタと、
ターゲツト電極との少なくとも一方に、所望の直
流バイアスを印加する手段とを有していることを
特徴とする。
させる装置に於て、発振周波数100MHz以上を供
給し得る高周波電源と排気ユニツトを備え、且
つ、前記基板を装置内にて保持するサセプタと、
ターゲツト電極との少なくとも一方に、所望の直
流バイアスを印加する手段とを有していることを
特徴とする。
本発明の第４の要旨は、基板表面に薄膜を堆積
させる装置に於て、高周波電源と排気ユニツトを
備え、且つ、前記基板を装置内にて保持するサセ
プタと、ターゲツト電極との両方に、それぞれ独
立に所望の直流バイアスを印加できるようにした
ことを特徴とする。
させる装置に於て、高周波電源と排気ユニツトを
備え、且つ、前記基板を装置内にて保持するサセ
プタと、ターゲツト電極との両方に、それぞれ独
立に所望の直流バイアスを印加できるようにした
ことを特徴とする。
［実施例］
以下図面を用いて本発明の実施例を説明する。
なお、当然のことではあるが、本発明の範囲は
以下の実施例により限定されるものではない。
以下の実施例により限定されるものではない。
第１図は、本発明の第１の実施例であるAl等
の導電性材料のバイアス・スパツタ装置を示す模
式図である。１０１は例えばAlのターゲツトで
あり、ターゲツト電極１０２上に取り付けられて
いる。ターゲツト電極には従来例（第５図）と同
様に整合回路を介して高周波電力が加えられてい
るが、その周波数は13.56MHzに替つて例えば
100MHzのものが用いられている。更にターゲツ
ト電極は高周波をカツトするフイルターを通して
直流電源１０６につながれている。またシリコン
ウエーハ１０３及びサセプタ１０４はコンデンサ
１０４′によつて高周波的に接地され、且つ高周
波フイルタを介して直流電源１０７につながれて
いる。真空容器１０５はアースにつながれてい
る。また１０８はマグネトロン放電のための永久
磁石である。さらに装置には、真空容器を真空に
引く排気ユニツトや、ガスを導入する機構、さら
にウエーハを出し入れする機構が設けられている
が、ここには詳しく描かれていない。
の導電性材料のバイアス・スパツタ装置を示す模
式図である。１０１は例えばAlのターゲツトで
あり、ターゲツト電極１０２上に取り付けられて
いる。ターゲツト電極には従来例（第５図）と同
様に整合回路を介して高周波電力が加えられてい
るが、その周波数は13.56MHzに替つて例えば
100MHzのものが用いられている。更にターゲツ
ト電極は高周波をカツトするフイルターを通して
直流電源１０６につながれている。またシリコン
ウエーハ１０３及びサセプタ１０４はコンデンサ
１０４′によつて高周波的に接地され、且つ高周
波フイルタを介して直流電源１０７につながれて
いる。真空容器１０５はアースにつながれてい
る。また１０８はマグネトロン放電のための永久
磁石である。さらに装置には、真空容器を真空に
引く排気ユニツトや、ガスを導入する機構、さら
にウエーハを出し入れする機構が設けられている
が、ここには詳しく描かれていない。
最初に、高周波バイアス・スパツタリングにお
いて成膜速度を大きくするための基本的な考え方
を明らかにする。次に本発明によつて、いかにし
て成膜速度を大きくすることに成功し、且つ半導
体基板への損傷を極限にまで小さくできたかにつ
いて説明する。
いて成膜速度を大きくするための基本的な考え方
を明らかにする。次に本発明によつて、いかにし
て成膜速度を大きくすることに成功し、且つ半導
体基板への損傷を極限にまで小さくできたかにつ
いて説明する。
サセプタ電極１０４に直流バイアスをかけない
場合、即ち通常のスパツタリングによる成膜速度
は基本的に次式で表される。
場合、即ち通常のスパツタリングによる成膜速度
は基本的に次式で表される。
成膜速度＝AIipo・Ys・ｆ …(1)
ここでIipoはターゲツトに流れ込むイオン電流
でありプラズマのイオン密度に比例している。
YsはArイオンによるAlのスパツタ率で、第２図
ａに示したように入射Arイオンの運動エネルギ
ーのみによつて決まる量であることが分る。ただ
し、このデータはAl表面が清浄な状態、すなわ
ちAl2O3等の絶縁膜が存在しない状態の時にだけ
正しい。尚、同図のデータは、Lacgreid and
Wehnerのデータ（○―印で示す）及びWeijsenfeld
のデータ（〓印で示す）を同じグラフにまとめ直
したものであるが、よく一つの直線にのつている
ことが分る。ｆはスパツタされたAl原子がウエ
ーハ上まで飛んで来る確率であり１次近似とし
て、 ｆ＝Ｂ〔１−Ｃ（Ｌ／λ）〕 …(2) で表されると考えられる。ここでＢ，Ｃは定数で
ある。λはガス分子の平均自由工程であり、λが
電極間間隔Ｌにくらべて十分大きい（λ≫Ｌ）と
き第２項は無視できてｆ＝Ｂ（定数）となり装置
の構造だけで決まる量となる。式(2)のλは本来は
スパツタされる原子の平均自由工程を取るべきで
あるが、スパツタ原子が衝突散乱される相手は殆
どすべてガス分子であるため、その平均自由工程
を取つている。逆にλ≦Ｌとなると、スパツタさ
れたAlはウエーハに到着するまでにArの中性分
子等との衝突により散乱され、それだけウエーハ
への到達確率が小さくなる。
でありプラズマのイオン密度に比例している。
YsはArイオンによるAlのスパツタ率で、第２図
ａに示したように入射Arイオンの運動エネルギ
ーのみによつて決まる量であることが分る。ただ
し、このデータはAl表面が清浄な状態、すなわ
ちAl2O3等の絶縁膜が存在しない状態の時にだけ
正しい。尚、同図のデータは、Lacgreid and
Wehnerのデータ（○―印で示す）及びWeijsenfeld
のデータ（〓印で示す）を同じグラフにまとめ直
したものであるが、よく一つの直線にのつている
ことが分る。ｆはスパツタされたAl原子がウエ
ーハ上まで飛んで来る確率であり１次近似とし
て、 ｆ＝Ｂ〔１−Ｃ（Ｌ／λ）〕 …(2) で表されると考えられる。ここでＢ，Ｃは定数で
ある。λはガス分子の平均自由工程であり、λが
電極間間隔Ｌにくらべて十分大きい（λ≫Ｌ）と
き第２項は無視できてｆ＝Ｂ（定数）となり装置
の構造だけで決まる量となる。式(2)のλは本来は
スパツタされる原子の平均自由工程を取るべきで
あるが、スパツタ原子が衝突散乱される相手は殆
どすべてガス分子であるため、その平均自由工程
を取つている。逆にλ≦Ｌとなると、スパツタさ
れたAlはウエーハに到着するまでにArの中性分
子等との衝突により散乱され、それだけウエーハ
への到達確率が小さくなる。
λ∝Ｐ（ガスの圧力）なので結局(2)式は
ｆ＝Ｂ（１−C′P），C′＝定数(3)
と表され、Ｐを小さくする程ｆを大きくできるこ
とが分かる。結局(1)式で表される成膜速度を大き
くするには、Iipo，Ys，ｆのそれぞれを大きくし
なければならない。即ちそれぞれに対応して、 プラズマの高密度化 Arイオンのターゲツト上への加速電圧の増
大 ガス圧力の低圧化 の３つの要件を達成する必要がある。
とが分かる。結局(1)式で表される成膜速度を大き
くするには、Iipo，Ys，ｆのそれぞれを大きくし
なければならない。即ちそれぞれに対応して、 プラズマの高密度化 Arイオンのターゲツト上への加速電圧の増
大 ガス圧力の低圧化 の３つの要件を達成する必要がある。
さて(1)式に基く考え方が正しいことを実験デー
タを参照しながら次に示す。第２図ｂは成膜速
度／Iipoで定義される成膜係数（η）をV1の関数
としてプロツトしたものである。今、圧力は一定
だから(1)式より η∝Ys、即ち、η∝｜V1−Vth｜ となるが、同図は正しくその結果を示している。
ただし、VthはAlがArイオンによりスパツタされ
始める電圧（≒50V）である。RF電力の変化は
プラズマ密度を変化させるが、ηはIipoで規格化
された値であるため同図は当然のことながら電力
に依存しない特性となつている。
タを参照しながら次に示す。第２図ｂは成膜速
度／Iipoで定義される成膜係数（η）をV1の関数
としてプロツトしたものである。今、圧力は一定
だから(1)式より η∝Ys、即ち、η∝｜V1−Vth｜ となるが、同図は正しくその結果を示している。
ただし、VthはAlがArイオンによりスパツタされ
始める電圧（≒50V）である。RF電力の変化は
プラズマ密度を変化させるが、ηはIipoで規格化
された値であるため同図は当然のことながら電力
に依存しない特性となつている。
また第２図ｃは、η−V1特性が圧力Ｐによつ
てどのように変化するかを示している。圧力が８
×10-3Torrから５×10-3Torr，３×10-3Torrと
減少してして行くに従つてηの増大しているのが
分る。３×10-3Torrと１×10-3Torrは殆ど差が
ない。これは(3)式から予想される通りである。尚
８×10-3TorrにおけるArの平均自由工程は常温
で約１cmであり、典型的な装置の大きさ（この装
置の場合３cm）にくらべて小さく、(2)式の第２項
が無視できない領域である。３×10-3Torrにな
ると、電極間隔とArの平均自由工程が略々等し
くなり、それ以下の真空度たとえば１×
10-3Torrでは成膜係数ηは飽和している。
てどのように変化するかを示している。圧力が８
×10-3Torrから５×10-3Torr，３×10-3Torrと
減少してして行くに従つてηの増大しているのが
分る。３×10-3Torrと１×10-3Torrは殆ど差が
ない。これは(3)式から予想される通りである。尚
８×10-3TorrにおけるArの平均自由工程は常温
で約１cmであり、典型的な装置の大きさ（この装
置の場合３cm）にくらべて小さく、(2)式の第２項
が無視できない領域である。３×10-3Torrにな
ると、電極間隔とArの平均自由工程が略々等し
くなり、それ以下の真空度たとえば１×
10-3Torrでは成膜係数ηは飽和している。
以上の議論をもとに第１図に示した本発明の一
実施例なるバイアススパツタ装置についてその動
作原理を説明する。
実施例なるバイアススパツタ装置についてその動
作原理を説明する。
第２図ｄは放電状態における、ターゲツト電極
１０２、サセプタ電極１０４間の電位分布の様子
を模式図に示したものである。ここでV1，V2は
第１図における直流電源１０，１０６の出力電圧
であり、通常負の値を用いる。またVpはプラズ
マポテンシヤルである。従来技術では、Vp＋｜
V1｜、Vp＋｜V2｜等の電位差は自己バイアスと
呼ばれ、電極１０２，１０４や容器１０５の形
状、Arガスの圧力、高周波電力や周波数等によ
つて変化するものであり、これらの条件の組合せ
で決まる値であつた。従つて任意の値に設定する
ことはできなかつたが本発明ではV1，V2等は外
部の電源より与えているため、所望の値に任意に
決定することが可能となつた。つまり｜V1｜を
大きくすることで上記（）の要件を満足し、ス
パツタ率を大きくして成膜速度を増大させること
が可能となつた。更に本発明の実施例では要件の
（），（）を同時に満足させるため、磁石１０
８を用いてマグネトロン放電を起こし、しかも高
周波電源に100MHzの高周波を用いているため低
圧力下でも効率よくイオンを生成し、プラズマを
高密度化している。以上述べたように本発明の装
置は，，のすべての要件を満たすことによ
り膜の堆積速度を大きくすることに成功した。第
２図ｃのデータでは、V1＝−500Volt、Ｐ＝３×
10-3に対しη＝７Å／min・mA程度であり、こ
のときのIipo＝110mAであることから成膜速度は
770Å／min.程度である。ターゲツトに流れ込む
イオン電流密度は3.4mA／cm2である。これは、真
空容器やガスを供給する配管系からくる、H2O
の残留ガス成分によりスパツタ中にターゲツトの
表面が酸化されてアルミナ（Al2O3）層が形成さ
れ、スパツタ率Ysが10％程度に落ちていたため
である。こうした高真空対応の装置ではチヤンバ
内に流れ込むガス流量はきわめて少ない。そのた
め、配管系管壁からの水分の混入の割合が多くな
る。純化Arの水分量は0.3ppmであるが、チヤン
バでは0.5％程度になつていた。その後これらの
系のベーキングを十分に行い配管系に工夫を加え
ることによつてほとんどの吸着ガスを取り除いた
状態で成膜した結果、2000〜3000Å／min.程度
の成膜速度が得られている。更にV1を大きくし
たり、高周波電力を上げてイオン密度を高くした
り、あるいは磁界強度を強くしてイオン化率を高
くすることでもつと大きな速度を得ることも可能
である。以上で本発明によつてスパツタリングに
よる成膜速度を従来にくらべて著しく増大させら
れることは明らかになつた。
１０２、サセプタ電極１０４間の電位分布の様子
を模式図に示したものである。ここでV1，V2は
第１図における直流電源１０，１０６の出力電圧
であり、通常負の値を用いる。またVpはプラズ
マポテンシヤルである。従来技術では、Vp＋｜
V1｜、Vp＋｜V2｜等の電位差は自己バイアスと
呼ばれ、電極１０２，１０４や容器１０５の形
状、Arガスの圧力、高周波電力や周波数等によ
つて変化するものであり、これらの条件の組合せ
で決まる値であつた。従つて任意の値に設定する
ことはできなかつたが本発明ではV1，V2等は外
部の電源より与えているため、所望の値に任意に
決定することが可能となつた。つまり｜V1｜を
大きくすることで上記（）の要件を満足し、ス
パツタ率を大きくして成膜速度を増大させること
が可能となつた。更に本発明の実施例では要件の
（），（）を同時に満足させるため、磁石１０
８を用いてマグネトロン放電を起こし、しかも高
周波電源に100MHzの高周波を用いているため低
圧力下でも効率よくイオンを生成し、プラズマを
高密度化している。以上述べたように本発明の装
置は，，のすべての要件を満たすことによ
り膜の堆積速度を大きくすることに成功した。第
２図ｃのデータでは、V1＝−500Volt、Ｐ＝３×
10-3に対しη＝７Å／min・mA程度であり、こ
のときのIipo＝110mAであることから成膜速度は
770Å／min.程度である。ターゲツトに流れ込む
イオン電流密度は3.4mA／cm2である。これは、真
空容器やガスを供給する配管系からくる、H2O
の残留ガス成分によりスパツタ中にターゲツトの
表面が酸化されてアルミナ（Al2O3）層が形成さ
れ、スパツタ率Ysが10％程度に落ちていたため
である。こうした高真空対応の装置ではチヤンバ
内に流れ込むガス流量はきわめて少ない。そのた
め、配管系管壁からの水分の混入の割合が多くな
る。純化Arの水分量は0.3ppmであるが、チヤン
バでは0.5％程度になつていた。その後これらの
系のベーキングを十分に行い配管系に工夫を加え
ることによつてほとんどの吸着ガスを取り除いた
状態で成膜した結果、2000〜3000Å／min.程度
の成膜速度が得られている。更にV1を大きくし
たり、高周波電力を上げてイオン密度を高くした
り、あるいは磁界強度を強くしてイオン化率を高
くすることでもつと大きな速度を得ることも可能
である。以上で本発明によつてスパツタリングに
よる成膜速度を従来にくらべて著しく増大させら
れることは明らかになつた。
次に、バイアス・スパツタを行つた場合に半導
体基板への損傷を著しく低減できたことについて
述べる。従来法では、スパツタ率増加のためVp
＋｜V1｜を大きくするには高周波電力やガス圧
などを変化させ自己バイアスの値を大きくするし
かなかつた。この場合基板にかかる自己バイアス
Vp＋｜V2｜も連動して大きくなり、結局成膜速
度を上げようと思えば、基板への損傷も増加する
結果となつていた。しかるに本発明ではV1，V2
をともに独立に任意の値に設定できるためV1を
大きく、且つV2を適度な値に保つことにより成
膜速度を大きくできると同時に基板への損傷を小
さくできた訳である。
体基板への損傷を著しく低減できたことについて
述べる。従来法では、スパツタ率増加のためVp
＋｜V1｜を大きくするには高周波電力やガス圧
などを変化させ自己バイアスの値を大きくするし
かなかつた。この場合基板にかかる自己バイアス
Vp＋｜V2｜も連動して大きくなり、結局成膜速
度を上げようと思えば、基板への損傷も増加する
結果となつていた。しかるに本発明ではV1，V2
をともに独立に任意の値に設定できるためV1を
大きく、且つV2を適度な値に保つことにより成
膜速度を大きくできると同時に基板への損傷を小
さくできた訳である。
本発明のもう一つの大きな特徴は高周波電源の
周波数を従来の13.56MHzから100MHzに高くした
ことである。この結果、プラズマ中のイオンの運
動エネルギ分布の幅が従来の場合（13.56MHz）
の約1/10以下にまで小さくすることができた。第
３図のデータはこの事実を物語る一例である。同
図はターゲツト電極の電流電圧特性を３つの異つ
た周波数に対してとつたものである。電流値がゼ
ロとなるバイアス値が自己バイアスの値に等し
い。ここではターゲツトに流れ込むArイオンと
電子の数が等しく、バランスしているため電流が
ゼロとなるのである。バイアス値（V1）を自己
バイアスの値より負側に大きくしてやると正の
Arイオンの電流はほとんど変化しないが、電子
に対するポテンシヤルバリヤが高くなるため電子
の流入が減少しその結果電流が増加する。例えば
100MHzの特性をみると−120Vより負のバイアス
値ではイオン電流だけの一定値となつている。こ
れに対し40.68MHzの特性では−400V以上にバリ
ヤを高くしてはじめて電子の流入が０となつてい
る。これらの結果から周波数が高い程電子のエネ
ルギ分布は平均値が小さくなり且つ分布がシヤー
プになつていることが分る。電子はプラズマ中で
Arと弾性及び非弾性衝突を繰り返した結果、あ
るエネルギ分布をもつており、その分布はとりも
直さずArの原子及びイオンの運動エネルギ分布
を反映していると言える。即ち、プラズマ中のイ
オン）エネルギ分布も周波数が高い程平均値、分
布の拡がりともに小さくなつていることを第３図
は示している。
周波数を従来の13.56MHzから100MHzに高くした
ことである。この結果、プラズマ中のイオンの運
動エネルギ分布の幅が従来の場合（13.56MHz）
の約1/10以下にまで小さくすることができた。第
３図のデータはこの事実を物語る一例である。同
図はターゲツト電極の電流電圧特性を３つの異つ
た周波数に対してとつたものである。電流値がゼ
ロとなるバイアス値が自己バイアスの値に等し
い。ここではターゲツトに流れ込むArイオンと
電子の数が等しく、バランスしているため電流が
ゼロとなるのである。バイアス値（V1）を自己
バイアスの値より負側に大きくしてやると正の
Arイオンの電流はほとんど変化しないが、電子
に対するポテンシヤルバリヤが高くなるため電子
の流入が減少しその結果電流が増加する。例えば
100MHzの特性をみると−120Vより負のバイアス
値ではイオン電流だけの一定値となつている。こ
れに対し40.68MHzの特性では−400V以上にバリ
ヤを高くしてはじめて電子の流入が０となつてい
る。これらの結果から周波数が高い程電子のエネ
ルギ分布は平均値が小さくなり且つ分布がシヤー
プになつていることが分る。電子はプラズマ中で
Arと弾性及び非弾性衝突を繰り返した結果、あ
るエネルギ分布をもつており、その分布はとりも
直さずArの原子及びイオンの運動エネルギ分布
を反映していると言える。即ち、プラズマ中のイ
オン）エネルギ分布も周波数が高い程平均値、分
布の拡がりともに小さくなつていることを第３図
は示している。
このことは非常に重要である。今Arイオンの
運動エネルギの平均値をEipo、エネルギの平均値
からのずれを△Eipoと表すと、ウエーハにぶつか
る際のArイオンの運動エネルギはEipo＋△Eipo＋
ｑ（Vp＋V2）となる。従つて従来の周波数
（13.56MHz）で放電させている限りV2をいくら小
さくしてもある確率で△Eipoの大きなArイオンが
入射するため、ウエーハ表面に大きな衝撃を与え
る。平均運動エネルギ値から大幅にずれたエネル
ギを持つたイオンが多数存在するため、サセプタ
電極に加える電圧V2をいくら小さくしても、ウ
エーハに損傷を与えるエネルギーの大きなイオン
がウエーハに流れ込んでいたのである。即ちV2
を小さくするだけではウエーハへの損傷は避ける
ことができない。しかるに本発明の装置では、基
板に入射するArイオンのEipoはその分布の幅が従
来の1/10程度以下と小さくなつているため、エネ
ルギ値にバラツキがなくほとんど同じエネルギで
ウエーハ表面に到達する。即ちV2の調整によつ
て、ほとんどすべてのArイオンを所望の運動エ
ネルギでウエーハ表面にぶつけることができるの
である。この事実によつて、ほとんどシリコン基
板に損傷を与えることなくバイアススパツタを行
うことが可能になつた。その結果、従来問題とな
つていたようなMCSトランジスタの閾値をシフ
トさせたり、あるいはゲート酸化膜中の電子のト
ラツプ濃度を増加させ、ホツトエレクトロン注入
による特性の不安定性を招く問題も解決できた。
このようにしてLSIの信頼性を著しく向上させる
ことができた。
運動エネルギの平均値をEipo、エネルギの平均値
からのずれを△Eipoと表すと、ウエーハにぶつか
る際のArイオンの運動エネルギはEipo＋△Eipo＋
ｑ（Vp＋V2）となる。従つて従来の周波数
（13.56MHz）で放電させている限りV2をいくら小
さくしてもある確率で△Eipoの大きなArイオンが
入射するため、ウエーハ表面に大きな衝撃を与え
る。平均運動エネルギ値から大幅にずれたエネル
ギを持つたイオンが多数存在するため、サセプタ
電極に加える電圧V2をいくら小さくしても、ウ
エーハに損傷を与えるエネルギーの大きなイオン
がウエーハに流れ込んでいたのである。即ちV2
を小さくするだけではウエーハへの損傷は避ける
ことができない。しかるに本発明の装置では、基
板に入射するArイオンのEipoはその分布の幅が従
来の1/10程度以下と小さくなつているため、エネ
ルギ値にバラツキがなくほとんど同じエネルギで
ウエーハ表面に到達する。即ちV2の調整によつ
て、ほとんどすべてのArイオンを所望の運動エ
ネルギでウエーハ表面にぶつけることができるの
である。この事実によつて、ほとんどシリコン基
板に損傷を与えることなくバイアススパツタを行
うことが可能になつた。その結果、従来問題とな
つていたようなMCSトランジスタの閾値をシフ
トさせたり、あるいはゲート酸化膜中の電子のト
ラツプ濃度を増加させ、ホツトエレクトロン注入
による特性の不安定性を招く問題も解決できた。
このようにしてLSIの信頼性を著しく向上させる
ことができた。
ここで注意しておきたいのは従来法では、例え
周波数を高くしても同様の効果は得られないとい
うことである。第３図より明らかなように、周波
数を大きくすると自己バイアス値（IT＝０となる
VT）が小さくなりスパツタ率を小さくしてしま
うからである。本発明の様に、V1を独立に制御
できてはじめて成膜速度の増大と損傷の低減が同
時に可能となつたのである。
周波数を高くしても同様の効果は得られないとい
うことである。第３図より明らかなように、周波
数を大きくすると自己バイアス値（IT＝０となる
VT）が小さくなりスパツタ率を小さくしてしま
うからである。本発明の様に、V1を独立に制御
できてはじめて成膜速度の増大と損傷の低減が同
時に可能となつたのである。
本発明の基本的考え方をまとめると、低圧力下
で可能な限り効率よくプラズマを発生させ、これ
らを外部より与えた十分大きな直流電界で加速し
効率よくターゲツトをスパツタすると同時に、半
導体基板に到着Arイオンは、そのエネルギ分布
を十分狭くした上で、外部より与えた直流電圧に
よつてそのエネルギを精度よくコントロールし、
半導体ウエーハ表面に供給することにより、基板
の損傷低減だけでなく形成された膜の高品質化も
計るものである。
で可能な限り効率よくプラズマを発生させ、これ
らを外部より与えた十分大きな直流電界で加速し
効率よくターゲツトをスパツタすると同時に、半
導体基板に到着Arイオンは、そのエネルギ分布
を十分狭くした上で、外部より与えた直流電圧に
よつてそのエネルギを精度よくコントロールし、
半導体ウエーハ表面に供給することにより、基板
の損傷低減だけでなく形成された膜の高品質化も
計るものである。
更にシリコン基板上に単結晶のAl薄膜も形成
できるようになつた。即ち正しい結晶サイトに着
いたAl原子とそうでない原子の結合エネルギの
差に着目し、後者のみを再スパツタするよう前述
のV2を調整することにより、正しい結晶サイト
にのみAl原子を積み上げて行けるからである。
正常な結晶位置に存在するAl原子50eV程度以上
のArイオンが衝突しなければスパツタされない。
ところがランダムに表面に吸着したAl原子は、
それよりも低いArイオン衝突でスパツタされて
しまうのである。こうして得られたAl膜、エレ
クトロマイグレーシヨンによる配線の寿命が非常
に大きく、またSiとの界面で生じるスパイク現象
も500℃のアニールでも生じないなど、配線材料
として非常に優れた特性をもつている。
できるようになつた。即ち正しい結晶サイトに着
いたAl原子とそうでない原子の結合エネルギの
差に着目し、後者のみを再スパツタするよう前述
のV2を調整することにより、正しい結晶サイト
にのみAl原子を積み上げて行けるからである。
正常な結晶位置に存在するAl原子50eV程度以上
のArイオンが衝突しなければスパツタされない。
ところがランダムに表面に吸着したAl原子は、
それよりも低いArイオン衝突でスパツタされて
しまうのである。こうして得られたAl膜、エレ
クトロマイグレーシヨンによる配線の寿命が非常
に大きく、またSiとの界面で生じるスパイク現象
も500℃のアニールでも生じないなど、配線材料
として非常に優れた特性をもつている。
以上本発明の一実施例を述べたが、本発明は第
１図の構成に限定されることはない。例えば直流
電源１０６，１０７はどちらか一方を省略しても
もちろんかまわない。例えば自己バイアスで十分
なスパツタ率が得られる場合には１０６を省略し
てもよい。また例えば基板の損傷を問題にしない
場合は１０７を省略してもよい。
１図の構成に限定されることはない。例えば直流
電源１０６，１０７はどちらか一方を省略しても
もちろんかまわない。例えば自己バイアスで十分
なスパツタ率が得られる場合には１０６を省略し
てもよい。また例えば基板の損傷を問題にしない
場合は１０７を省略してもよい。
またターゲツト電極１０２裏面に設置した磁石
１０８は第１図に示した構成に限ることはない。
たとえば第４図の本発明の第２の実施例に示した
ように強力な競争路形磁石４０９を設置し均一性
を上げるために走査を行つてもよい。この場合、
例えば第４図に示したように走査系４１０を真空
容器４０５の外に出しておけば反応系が機械的な
動作から生じる発じんにより汚染されることが妨
げて好都合である。また不必要ならば磁石１０８
を省略しても、もちろん本発明の主旨から逸脱す
ることはない。
１０８は第１図に示した構成に限ることはない。
たとえば第４図の本発明の第２の実施例に示した
ように強力な競争路形磁石４０９を設置し均一性
を上げるために走査を行つてもよい。この場合、
例えば第４図に示したように走査系４１０を真空
容器４０５の外に出しておけば反応系が機械的な
動作から生じる発じんにより汚染されることが妨
げて好都合である。また不必要ならば磁石１０８
を省略しても、もちろん本発明の主旨から逸脱す
ることはない。
またここで述べたRF周波数100MHzはあくまで
の一例でありこれにこだわる必要はない。しかし
ここで述べたイオンのエネルギ分布を制御する目
的から言えば100MHz以上の高周波を用いるのが
よいことは言うまでもない。
の一例でありこれにこだわる必要はない。しかし
ここで述べたイオンのエネルギ分布を制御する目
的から言えば100MHz以上の高周波を用いるのが
よいことは言うまでもない。
また基板への損傷をさらに小さくするため例え
ば次の様な方法をとることも可能である。例えば
コンタクトホールを介してシリコン表面にAlな
どの金属を堆積させる場合、まず最初の数10Å〜
100Å程度の膜が形成される間はシリコン基板の
バイアスをゼロとして再スパツタしないでつけ、
その後、バイアス・スパツタに切りかえる方式で
ある。こうすればシリコン表面の出ている間は再
スパツタを行わず、表面に薄膜が形成されてから
スパツタを開始するため基板シリコンへの損傷を
ほとんど０とすることが可能である。
ば次の様な方法をとることも可能である。例えば
コンタクトホールを介してシリコン表面にAlな
どの金属を堆積させる場合、まず最初の数10Å〜
100Å程度の膜が形成される間はシリコン基板の
バイアスをゼロとして再スパツタしないでつけ、
その後、バイアス・スパツタに切りかえる方式で
ある。こうすればシリコン表面の出ている間は再
スパツタを行わず、表面に薄膜が形成されてから
スパツタを開始するため基板シリコンへの損傷を
ほとんど０とすることが可能である。
以上ターゲツトとしてはAlの場合のみを例に
とつて述べたが、これに限ることはなく、例えば
Al−Si，Al−Si−Cu等の合金、MoSi，WSi2，
TaSi2，TiSi2他のシリサイド、ＷやMoの金属、
SiO2，Al2O3，Si3N4他の絶縁膜など、他のいか
なる材料の堆積に用いてもよいことは言うまでも
ない。
とつて述べたが、これに限ることはなく、例えば
Al−Si，Al−Si−Cu等の合金、MoSi，WSi2，
TaSi2，TiSi2他のシリサイド、ＷやMoの金属、
SiO2，Al2O3，Si3N4他の絶縁膜など、他のいか
なる材料の堆積に用いてもよいことは言うまでも
ない。
［発明の効果］
本発明によれば、基板への損傷を生じることな
く、大きな堆積速度で膜を形成し、しかも高品質
の膜を容易に得ることが可能となつた。
く、大きな堆積速度で膜を形成し、しかも高品質
の膜を容易に得ることが可能となつた。
第１図は本発明の第１の実施例を示す装置の模
式図、第２図はポテンシヤル分布を表すグラフ、
第３図はターゲツトの電流電圧特性の実験データ
を示すグラフ、第４図は本発明の第２の実施例を
示す模式図、第５図は従来例を表す模式図であ
る。 １０１，４０１，５０１…ターゲツト、１０
２，４０２，５０２…ターゲツト電極、１０３，
４０３，５０３…ウエーハ、１０４，４０４，５
０４…サセプタ、１０５，４０５，５０５…真空
容器、１０６，１０７…直流電源。
式図、第２図はポテンシヤル分布を表すグラフ、
第３図はターゲツトの電流電圧特性の実験データ
を示すグラフ、第４図は本発明の第２の実施例を
示す模式図、第５図は従来例を表す模式図であ
る。 １０１，４０１，５０１…ターゲツト、１０
２，４０２，５０２…ターゲツト電極、１０３，
４０３，５０３…ウエーハ、１０４，４０４，５
０４…サセプタ、１０５，４０５，５０５…真空
容器、１０６，１０７…直流電源。
Claims (1)
- 【特許請求の範囲】 １ 基板表面に薄膜を堆積させる方法において、
前記基板を装置内にて保持するサセプタと、ター
ゲツト電極との少なくとも一方に、発振周波数が
100MHz以上の高周波電源とともに所望の直流バ
イアスを印加しつつ薄膜を堆積させることを特徴
とする薄膜の形成方法。 ２ 基板表面に薄膜を堆積させる方法において、
前記基板を装置内にて保持するサセプタと、ター
ゲツト電極の両方に、それぞれ独立に、高周波電
源とともに所望の直流バイアスを印加しつつ薄膜
を堆積させることを特徴とする薄膜の形成方法。 ３ 前記高周波電源の発振周波数が100MHz以上
である特許請求範囲第２項に記載の薄膜の形成方
法。 ４ 基板表面への照射イオンのエネルギーが、形
成しようとする薄膜の正しい結晶サイトにおける
原子の結合エネルギーとほぼ同じエネルギーとな
るように、サセプタに印加する直流バイアスを調
整して成膜を行う特許請求の範囲第１項に記載の
薄膜の形成方法。 ５ 基板表面への照射イオンのエネルギーが、形
成しようとする薄膜の正しい結晶サイトにおける
原子の結合エネルギーとほぼ同じエネルギーとな
るように、サセプタに印加する直流バイアスを調
整して成膜を行う特許請求の範囲第２項又は第３
項のいずれかに記載の薄膜の形成方法。 ６ 成膜初期にはサセプタへ印加する直流バイア
スを０とし、所定量の膜厚に形成後、サセプタへ
直流バイアスを印加してスパツタを行う特許請求
の範囲第１項又は第４項のいずれかに記載の薄膜
の形成方法。 ７ 成膜初期にはサセプタへ印加する直流バイア
スを０とし、所定量の膜厚に形成後、サセプタへ
直流バイアスを印加してスパツタを行う特許請求
の範囲第２項、第３項又は第５項のいずれかに記
載の薄膜の形成方法。 ８ 放電空間に磁界を重畳して成膜を行う特許請
求の範囲第１項、第４項又は第６項のいずれかに
記載の薄膜の形成方法。 ９ 放電空間に磁界を重畳して成膜を行う特許請
求の範囲第２項、第３項、第５項又は第７項のい
ずれかに記載の薄膜の形成方法。 １０ 磁界を走査しつつ成膜を行う特許請求の範
囲第８項に記載の薄膜の形成方法。 １１ 磁界を走査しつつ成膜を行う特許請求の範
囲第９項に記載の薄膜の形成方法。 １２ 基板表面に薄膜を堆積させる装置に於て、
発振周波数100MHz以上を供給し得る高周波電源
と排気ユニツトを備え、且つ、前記基板を装置内
にて保持するサセプタと、ターゲツト電極との少
なくとも一方に、所望の直流バイアスを印加する
手段とを有していることを特徴とする薄膜の形成
装置。 １３ 基板表面に薄膜を堆積させる装置に於て、
高周波電源と排気ユニツトを備え、且つ、前記基
板を装置内にて保持するサセプタと、ターゲツト
電極との両方に、それぞれ独立に所望の直流バイ
アスを印加できるようにしたことを特徴とする薄
膜の形成装置。 １４ 前記高周波電源の発振周波数が100MHz以
上である特許請求範囲第１３項に記載の薄膜の形
成装置。 １５ 放電空間に磁界を重畳するための手段を設
けた特許請求の範囲第１２項に記載の薄膜の形成
装置。 １６ 放電空間に磁界を重畳するための手段を設
けた特許請求の範囲第１３項又は第１４項のいず
れかに記載の薄膜の形成装置。 １７ 磁界を重畳するための手段を走査可能とし
た特許請求の範囲第１５項に記載の薄膜の形成装
置。 １８ 磁界を重畳するための手段を走査可能とし
た特許請求の範囲第１６項に記載の薄膜の形成装
置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61131188A JPS62287071A (ja) | 1986-06-06 | 1986-06-06 | 薄膜の形成装置および形成方法 |
| US07/157,507 US4874494A (en) | 1986-06-06 | 1987-06-06 | Semiconductor manufacturing apparatus |
| PCT/JP1987/000357 WO1987007651A1 (en) | 1986-06-06 | 1987-06-06 | Semiconductor manufacturing apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61131188A JPS62287071A (ja) | 1986-06-06 | 1986-06-06 | 薄膜の形成装置および形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62287071A JPS62287071A (ja) | 1987-12-12 |
| JPH0359986B2 true JPH0359986B2 (ja) | 1991-09-12 |
Family
ID=15052073
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61131188A Granted JPS62287071A (ja) | 1986-06-06 | 1986-06-06 | 薄膜の形成装置および形成方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4874494A (ja) |
| JP (1) | JPS62287071A (ja) |
| WO (1) | WO1987007651A1 (ja) |
Families Citing this family (48)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5594280A (en) * | 1987-10-08 | 1997-01-14 | Anelva Corporation | Method of forming a thin film and apparatus of forming a metal thin film utilizing temperature controlling means |
| JP2501118B2 (ja) * | 1988-06-17 | 1996-05-29 | 忠弘 大見 | 半導体装置の製造方法 |
| DE3821207A1 (de) * | 1988-06-23 | 1989-12-28 | Leybold Ag | Anordnung zum beschichten eines substrats mit dielektrika |
| JP2759983B2 (ja) * | 1988-10-11 | 1998-05-28 | 日本電気株式会社 | 金属薄膜の付着方法 |
| US5312778A (en) * | 1989-10-03 | 1994-05-17 | Applied Materials, Inc. | Method for plasma processing using magnetically enhanced plasma chemical vapor deposition |
| US5316645A (en) * | 1990-08-07 | 1994-05-31 | Canon Kabushiki Kaisha | Plasma processing apparatus |
| JP3076367B2 (ja) * | 1990-11-29 | 2000-08-14 | キヤノン株式会社 | プラズマ処理装置 |
| WO1992019960A1 (en) * | 1991-05-09 | 1992-11-12 | Nanophore, Inc. | Methods for the electrophoretic separation of nucleic acids and other linear macromolecules in gel media with restrictive pore diameters |
| US5302882A (en) * | 1991-09-09 | 1994-04-12 | Sematech, Inc. | Low pass filter for plasma discharge |
| DE69229590T2 (de) * | 1991-11-08 | 2000-03-30 | Canon Kk | Schichtförmiger Festkörperbildsensor und Verfahren zu seiner Herstellung |
| US5747427A (en) * | 1991-11-15 | 1998-05-05 | Hokkaido Electric Power Co., Inc. | Process for forming a semiconductive thin film containing a junction |
| JPH0653137A (ja) * | 1992-07-31 | 1994-02-25 | Canon Inc | 水素化アモルファスシリコン膜の形成方法 |
| US5325019A (en) * | 1992-08-21 | 1994-06-28 | Sematech, Inc. | Control of plasma process by use of harmonic frequency components of voltage and current |
| JP2905342B2 (ja) * | 1992-09-07 | 1999-06-14 | 財団法人国際超電導産業技術研究センター | ＹＢａ２Ｃｕ３Ｏｘ超電導薄膜の製造方法 |
| JP3231900B2 (ja) * | 1992-10-28 | 2001-11-26 | 株式会社アルバック | 成膜装置 |
| US5510011A (en) * | 1992-11-09 | 1996-04-23 | Canon Kabushiki Kaisha | Method for forming a functional deposited film by bias sputtering process at a relatively low substrate temperature |
| DE4301188C2 (de) * | 1993-01-19 | 2001-05-31 | Leybold Ag | Vorrichtung zum Beschichten oder Ätzen von Substraten |
| DE4301189C2 (de) * | 1993-01-19 | 2000-12-14 | Leybold Ag | Vorrichtung zum Beschichten von Substraten |
| JP3351843B2 (ja) * | 1993-02-24 | 2002-12-03 | 忠弘 大見 | 成膜方法 |
| JPH06306599A (ja) * | 1993-04-23 | 1994-11-01 | Toshiba Corp | 半導体素子用製造装置 |
| JP2642849B2 (ja) * | 1993-08-24 | 1997-08-20 | 株式会社フロンテック | 薄膜の製造方法および製造装置 |
| US5427621A (en) * | 1993-10-29 | 1995-06-27 | Applied Materials, Inc. | Method for removing particulate contaminants by magnetic field spiking |
| US6699530B2 (en) * | 1995-07-06 | 2004-03-02 | Applied Materials, Inc. | Method for constructing a film on a semiconductor wafer |
| US6155198A (en) * | 1994-11-14 | 2000-12-05 | Applied Materials, Inc. | Apparatus for constructing an oxidized film on a semiconductor wafer |
| US5572020A (en) * | 1995-12-29 | 1996-11-05 | Alvarez; Bernard V. | Simplified radon testing package |
| US6902683B1 (en) | 1996-03-01 | 2005-06-07 | Hitachi, Ltd. | Plasma processing apparatus and plasma processing method |
| TW358964B (en) * | 1996-11-21 | 1999-05-21 | Applied Materials Inc | Method and apparatus for improving sidewall coverage during sputtering in a chamber having an inductively coupled plasma |
| US6187151B1 (en) * | 1997-01-02 | 2001-02-13 | Micron Technology, Inc. | Method of in-situ cleaning and deposition of device structures in a high density plasma environment |
| JP4120974B2 (ja) * | 1997-06-17 | 2008-07-16 | キヤノンアネルバ株式会社 | 薄膜作製方法および薄膜作製装置 |
| US6013159A (en) * | 1997-11-16 | 2000-01-11 | Applied Materials, Inc. | Particle trap in a magnetron sputtering chamber |
| US6287977B1 (en) * | 1998-07-31 | 2001-09-11 | Applied Materials, Inc. | Method and apparatus for forming improved metal interconnects |
| US6080285A (en) | 1998-09-14 | 2000-06-27 | Applied Materials, Inc. | Multiple step ionized metal plasma deposition process for conformal step coverage |
| US20050061445A1 (en) * | 1999-05-06 | 2005-03-24 | Tokyo Electron Limited | Plasma processing apparatus |
| KR100748798B1 (ko) * | 1999-05-06 | 2007-08-13 | 동경 엘렉트론 주식회사 | 플라즈마 에칭 장치 |
| US6350353B2 (en) * | 1999-11-24 | 2002-02-26 | Applied Materials, Inc. | Alternate steps of IMP and sputtering process to improve sidewall coverage |
| US6344419B1 (en) | 1999-12-03 | 2002-02-05 | Applied Materials, Inc. | Pulsed-mode RF bias for sidewall coverage improvement |
| US6554979B2 (en) | 2000-06-05 | 2003-04-29 | Applied Materials, Inc. | Method and apparatus for bias deposition in a modulating electric field |
| US6746591B2 (en) | 2001-10-16 | 2004-06-08 | Applied Materials Inc. | ECP gap fill by modulating the voltate on the seed layer to increase copper concentration inside feature |
| US7378356B2 (en) * | 2002-03-16 | 2008-05-27 | Springworks, Llc | Biased pulse DC reactive sputtering of oxide films |
| US20050266173A1 (en) * | 2004-05-26 | 2005-12-01 | Tokyo Electron Limited | Method and apparatus of distributed plasma processing system for conformal ion stimulated nanoscale deposition process |
| FR2871812B1 (fr) * | 2004-06-16 | 2008-09-05 | Ion Beam Services Sa | Implanteur ionique fonctionnant en mode plasma pulse |
| WO2006083929A2 (en) * | 2005-02-03 | 2006-08-10 | Applied Materials, Inc. | A physical vapor deposition plasma reactor with rf source power applied to the target |
| US7820020B2 (en) | 2005-02-03 | 2010-10-26 | Applied Materials, Inc. | Apparatus for plasma-enhanced physical vapor deposition of copper with RF source power applied through the workpiece with a lighter-than-copper carrier gas |
| US9752228B2 (en) | 2009-04-03 | 2017-09-05 | Applied Materials, Inc. | Sputtering target for PVD chamber |
| US8992747B2 (en) * | 2010-03-12 | 2015-03-31 | Applied Materials, Inc. | Apparatus and method for improved darkspace gap design in RF sputtering chamber |
| US10964590B2 (en) * | 2017-11-15 | 2021-03-30 | Taiwan Semiconductor Manufacturing Co., Ltd. | Contact metallization process |
| KR102154899B1 (ko) * | 2018-10-08 | 2020-09-10 | 동의대학교 산학협력단 | 몰리브덴 박막 표면의 미세구조 제어방법 |
| CN113061863A (zh) * | 2019-12-16 | 2021-07-02 | 深圳市万普拉斯科技有限公司 | 一种镀膜治具、镀膜设备及镀膜方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS602663A (ja) * | 1983-06-20 | 1985-01-08 | Oki Electric Ind Co Ltd | 薄膜の製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3461054A (en) * | 1966-03-24 | 1969-08-12 | Bell Telephone Labor Inc | Cathodic sputtering from a cathodically biased target electrode having an rf potential superimposed on the cathodic bias |
| JPS5918625A (ja) * | 1982-07-23 | 1984-01-31 | Hitachi Ltd | 薄膜製造方法 |
-
1986
- 1986-06-06 JP JP61131188A patent/JPS62287071A/ja active Granted
-
1987
- 1987-06-06 US US07/157,507 patent/US4874494A/en not_active Expired - Lifetime
- 1987-06-06 WO PCT/JP1987/000357 patent/WO1987007651A1/ja unknown
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS602663A (ja) * | 1983-06-20 | 1985-01-08 | Oki Electric Ind Co Ltd | 薄膜の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62287071A (ja) | 1987-12-12 |
| WO1987007651A1 (en) | 1987-12-17 |
| US4874494A (en) | 1989-10-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0359986B2 (ja) | ||
| US6709553B2 (en) | Multiple-step sputter deposition | |
| US5728278A (en) | Plasma processing apparatus | |
| US5801098A (en) | Method of decreasing resistivity in an electrically conductive layer | |
| JP4344019B2 (ja) | イオン化スパッタ方法 | |
| WO2022089288A1 (zh) | 氧化物薄膜的制备方法 | |
| JPH08321491A (ja) | ウエハ清浄化スパッタリングプロセス | |
| US5705042A (en) | Electrically isolated collimator and method | |
| EP0779651A2 (en) | Method and apparatus for plasma processing | |
| KR20010051740A (ko) | 시드층의 개선된 스텝 커버리지를 얻기 위한 압력 변조 방법 | |
| JPH0610125A (ja) | 薄膜形成方法 | |
| JPH07258827A (ja) | 金属薄膜，その形成方法，半導体装置およびその製造方法 | |
| JP4167749B2 (ja) | スパッタリング方法及びスパッタリング装置 | |
| KR100277849B1 (ko) | 챔버를 갖는 스퍼터 장치를 이용한 박막형성방법 | |
| JPS6350025A (ja) | 半導体製造装置 | |
| JP2000273629A (ja) | 低抵抗金属薄膜の形成方法 | |
| JP3727693B2 (ja) | ＴｉＮ膜製造方法 | |
| JP3049799B2 (ja) | プラズマ処理装置 | |
| JP7488147B2 (ja) | ハードマスク及びハードマスクの製造方法 | |
| US5047394A (en) | Sputtering method | |
| US10665426B2 (en) | Methods for thin film material deposition using reactive plasma-free physical vapor deposition | |
| JP2744505B2 (ja) | シリコンスパッタリング装置 | |
| JP2003073801A (ja) | スパッタ装置およびその方法 | |
| JPH09171976A (ja) | 高アスペクト比フィーチャの側面と底部に膜厚制御可能な被膜を付着する方法および装置 | |
| JPH0678583B2 (ja) | 薄膜形成装置および薄膜形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |