JPS62287071A - 薄膜の形成装置および形成方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ３、発明の詳細な説明 （産業上の利用分野） 本発明は半導体装置の製造装置に係り、特に高品質な薄
膜を高速度で堆積できるバイアス・スパッタ装置を提供
するものである。

（従来技術とその問題点） 現在、集積回路の配線材料の薄膜形成にはスパッタ法が
広く用いられている。スパッタ法とは真空容器内にＡｒ
ガスを導入し、ターゲット材料を取り付けたカンードに
直流または高周波電力を加えてグロー放電を発生させ成
膜を行う方法である。グロー放電の結果、ターゲット表
面はプラズマに対し負にバイアス（これを自己バイアス
と呼ぶ）されるが、このバイアス電圧によって加速され
たＡｒイオンがターゲット表面にぶつかってターゲット
材料をスパッタエツチングする。こうしてエツチングさ
れた材料粒子は１、対向して設置されたウェーハ上に堆
積して成膜が行われる。これに対し、ターゲットだけで
なく、ウェーハを取りつけるサセプタ自身にも高周波電
力を加え、ウェーハ表面に膜の堆積を行うとともに、ウ
ェーハ表面に形成された自己バイアスによってスパッタ
エツチングを同時に行うようにしたものが高周波バイ゛
７ス・スパッタと呼ばれる方法である。ｔ５５図に従来
用いられている代表齢なバイアス・スパッタ装置の断面
構造の模式図を示す、５０１は例えばＡｆＬやＳ　ｉ　
０２のターゲットであり、５０２はターゲットをとりつ
けであるターゲット電極である。また５０３．５０４は
それぞれ半導体ウェーハ及びサセプタの電極である。タ
ーゲット電極５０２及びサセプタ電極５０４にはそれぞ
れ整合回路を介して高周波電力が供給されており、真空
容器５０５はアースされている。ここで高周波電源（Ｒ
Ｆ電源）は、発振周波数１３．５６７ＬＨ２のものを用
いるのが普通である。尚、実際の装置では、以上に述べ
た以外に、真空用の排気ユニットやガスの導入口、その
化ウェーへの出し入れのための機構が設けられているが
本図では簡単のために省略しである。

半導体ウェーハ５０３及びサセプタ５０４表面は、サセ
プタに加えられたＲＦ主電力ためにプラズマに対し負の
自己バイアスがかかり、この電界で加速されたＡｒイオ
ンがぶつかるため、堆積膜の一部が再びスパッタされる
０本方法を用いると、機械的強度の優れた薄膜が得られ
る。また段差部に形成された膜がスパッタされやすいと
いう性質を利用して表面形状の平坦な膜を形成できると
いう特徴ももっている。しかし、膜の堆積と同時にエツ
チングを行うため、成膜速度が著しく小さいという問題
がある。さらに半導体ウェー八に自己バイアスで加速さ
れたＡｒイオンが衝突するため、下地に損傷を与え素子
の特性を劣化させるという半導体集積回路製造上重大な
問題を生じている。これらの問題が、バイアス・スパッ
タ装置を実用化する上で大きな障害となっていた。

（発明の目的） 本発明は以上の点に鑑みなされたものであり、高品質の
薄膜を十分に大きな成膜速度で、しかも下地基板に損傷
を与えることなく形成できる半導体装置の製造装置を提
供するものである。

（発明の概要）　＼ 本発明のバイアス・スパッタ装置は、高周波電源と排気
ユニットを有し、サセープタとターゲットの両電極の少
なくとも一方に直流バイアスを印加できるようにしたこ
とを特徴としている。

すなわち、本発明は、半導体基板表面に薄膜を堆積させ
る装置に於て、高周波電源と排気ユニットを備え、且つ
、前記半導体基板を装置内にて保持するサセプタと、薄
膜材料より構成され′るターゲットの少なくとも一方に
、所望の直流バイアスを印加できる様にしたことを特徴
とする半導体製造装置である。

（発明の実施例） 以下図面を用いて本発明の詳細な説明する。

なお、当然のことではあるが、本発明の範囲は以下の実
施例により限定されるものではない。

第１図は、本発明の第１の実施例であるＡｉ等の導電性
材料のバイアス・スパッタ装置を示す模式図である。１
０１は例えばＡ見のターゲットであり、ターゲット電極
１０２上に取り付けられている。ターゲット電極には従
来例（第５図）と同様に整合回路を介して高周波電力が
加えられているが、その周波数は１３．５６ＪＬＨｚに
替って例えば１００ＪＬＨｚのものが用いられている。

更にターゲット電極は高周波をカットするフィルターを
通して直流電源１０６につながれている。またシリコン
ウェーハ１０３及びサセプタ１０４はコンデンサ１０４
°によって高周波的に接地され、且つ高周波フィルタを
介して直流電源１０７につながれている。真空容器１０
５はアースにつながれている。また１０８はマグネトロ
ン放電のための永久磁石である。さらに装置には、真空
容器を真空に引く排気ユニットや、ガスを導入する機構
、さらにウェー八を出し入れする機構が設けられている
が、ここには詳しく描かれていない。

最初に、高周波バイアス・スパッタリングにおいて成膜
速度を大きくするための基本的な考え方を明らかにする
０次に本発明によって、いかにして成膜速度を大きくす
ることに成功し、且つ半導体基板への損傷を極限にまで
小さくできたかについて説明する。

サセプタ電極１０４に直流バイアスをかけない場合、即
ち通常のスパッタリングによる成膜速度は基本的に次式
で表される。

成膜速度＝Ａ工１ｏｏ　−Ｙｓ　−ｆ　・・・（１）こ
こでｌ１ｏｎはターゲットに流れ込むイオン電流であり
プラズマのイオン密度に比例している。

ｙｓはＡｒイオンによるＡｎのスパッタ率で、第２図（
ａ）に示したように入射Ａｒイオンの運動エネルギーの
みによって決まる量であることが分る。ただし、このデ
ータはＡ１表面が清浄な状態、すなわちＡｌ２Ｏ３等の
絶縁膜が存在しない状態の時にだけ正しい。尚、同図の
データは、Ｌａｃｇｒｅｉｄ　ａｎｄ　Ｗｅｈｍｅｒ　
（７）データ（印で示す）及び冒ｅｉｊｓｅｎｆｅｌｄ
のデータ（印で示す）を同じグラフにまとめ直したもの
であるが、よく一つの直線にのっていることが分る。ｆ
はスパッタされたＡＪＪ原子がウェーハ」二まで飛んで
来る確率であり１次近似として、 ｆ＝Ｂ　（１−Ｃ（Ｌ／入））−、、、（２）で表され
ると考えられる。ここでＢ、Ｃは定数である。λはガス
分子の平均自由工程であり、λが電極間間隔りにくらべ
て十分大きい（λ）Ｌ）とき第２項は無視できてＰ＝Ｂ
　（定数）となり装置の構造だけで決まる量となる０式
（２）のλは本来はスパッタされる原子の平均自由工程
を取るべきであるが、スパッタ原子が衝突散乱される相
手は殆どすべてガス分子であるため、その平均自由工程
を取っている。逆に入≦Ｌとなると、スパッタされたＡ
ｎはウェーハに到着するまでにＡｒの中性分子等との衝
突により散乱され、それだけウェーハへの到達確率が小
さくなる。

λｏＣＰ（ガスの圧力）なので結局（２）式はｆ＝Ｂ　
（１−Ｃ’Ｐ）、　　Ｃ’一定数（３）と表され、Ｐを
小さくする程ｆを大きくできることが分る。結局（１）
式で表される成膜速度を大きくするには、ｌ１ｏｎ　　
ｌｙｓ　　Ｉ　ｆのそれぞれを大きくしなければならな
い、即ちそれぞれに対応して、 １、プラズマの高密度化 ＩＩ、Ａｒイオンのターゲット上への加速電圧の増大 ■、ガス圧力の低圧化 の３つの要件を達成する必要がある。

さて（１）式に基く考え方が正しいことを実験データを
参照しながら次に示す。第２図（ｂ）は成膜速度／ｌ１
ｏｎで定義される成膜係数（η）を■１の関数としてプ
ロットしたものである。今、圧力は一定だから（１）式
より ηｏＣｙＳ、即ち、７７　ＱＣＩ　Ｖｌ−Ｖｔｈ　１と
なるが、同図は正しくその結果を示している。

ただし、ＶｔｈはＡｉがＡｒイオンによりスパッタされ
始める電圧（ζ５０Ｖ）である。ＲＦ主電力変化はプラ
ズマ密度を変化させるが、ηはＩｉ。ｎで規格化された
値であるため同図は当然のことながら電力に依存しない
特性となっている。

また第２図（Ｃ）は、η−■１特性が圧力Ｐによってど
のように変化するかを示している。圧力が８　Ｘ　１０
−３Ｔｏｒｒから５　Ｘ　１０　”Ｔｏｒｒ、　３　Ｘ
ｌ　０−３Ｔｏｒｒと減少してして行くに従ってηの増
大しているのが分る。　３　Ｘ　Ｉ　０−３Ｔｏｒｒと
ｌＸｌ０−３Ｔｏｒｒは殆ど差がない。これは（３）式
から予想される通りである。尚８Ｘ　１０−３Ｔｏｒｒ
におけるＡｒの平均自由工程は常温で約１ｃｍであり、
典型的な装置の大きさくこの装置の場合３ｃｍ）にくら
べて小さく、（２）式の第２項が無視できない領域であ
る。　３　Ｘ　１０−３Ｔｏｒｒになると、電極間隔と
Ａｒの平均自由工程が略々等しくなり、それ以下の真空
度たとえばＩ　Ｘ　１　（１３Ｔｏｒｒでは成膜係数η
は飽和している。

以上の議論をもとに第１図に示した本発明の一実施例な
るバイアススパッタ装置についてその動作原理を説明す
る。

第２図（ｄ）は放電状態における、ターゲット電極１０
２、サセプタ電極１０４間の電位分布の様子を模式的に
示したものである。ここでＶＩ＋ｖ２は第１図における
直流電源１０７，１０６の出力電圧であり１通常負の値
を用いる。またＶｐはプラズマポテンシャルである。従
来技術では、Ｖｐ　＋　Ｉ　Ｖ＋　　ｌ、Ｖｐ　＋　ｌ
　Ｖ２　１等の電位差は自己バイアスと呼ばれ、電極１
０２，１０４や容器１０５の形状、Ａｒガスの圧力、高
周波電力や周波数等によって変化するものであり、これ
らの条件の組合せで決まる値であった。従って任意の値
に設定することはできなかったが本発明ではｖＩ　　＋
　Ｖ　２等は外部の電源より与えているため。

所望の値に任意に決定することが可能となった。

つまり１ｖ１１を大きくすることで上記（ＩＦ）の要件
を満足し、スパッタ率を大きくして成膜速度を増大させ
ることが回部となった。更に本発明の実施例では要件の
（Ｉ）、（ｍ）を同時に満足させるため、磁石１０８を
用いてマグネトロン放電を起こし、しかも高周波電源に
１００７ＬＨ２の高周波を用いているため低圧力下でも
効率よくイオンを生成し、プラズマを高密度化している
。以上述べたように本発明の装置は工、■、■のすべで
の要件を満たすことにより膜の堆積速度を大きくするこ
とに成功した。第２図（Ｃ）のデータではＶｒ　＝−５
００Ｖｏｌｔ、Ｐ＝３Ｘ１０−３に対シη−７Ａ／ｍｉ
ｎｍｍＡ程度であり、このときのＩｉｏｎ＝１１０ｍＡ
であることから成膜速度は７７０Ａ／ｗｉｎ、程度であ
る。ターゲットに流れ込むイオン電流密度は３．４ｍＡ
／　ｃｒｒｉ″である。これは、真空容器やガスを供給
する配管系からくる、Ｈ２０の残留ガス成分によりスパ
ッタ中にターゲットの表面が酸化されてアルミナ（Ａ　
ｌ　２０３）　ｍ　カ形成され、スパッタ率Ｙ、が１０
％程度に落ちていたためである。こうした高真空対応の
装置ではチャンバ内に流れ込むガス流量はきわめて少な
い。

そのため、配管系管壁からの水分の混入の割合が多くな
る。純化Ａｒの水分量は０．３ｐｐｍであるが、チャン
バでは０．５％程度になっていた。

その後これらの系のベーキングを十分に行い配管系に工
夫を加えることによってほとんどの吸着ガスを取り除い
た状態で成膜した結果、２０００〜３０００Ａ　／　ｗ
ｉｎ、程度の成膜速度が得られている。更にＶｌ　を大
きくしたり、高周波電力を上げてイオン密度を高くした
り、あるいは磁界強度を強くしてイオン化率を高くする
ことでもっと大きな速度を得ることも可能である０以上
で本発明によってスパッタリングによる成膜速度を従来
にくらべて著しく増大させられることは明らかになった
。

次に、バイアス・スパッタを行った場合に半導体基板へ
の損傷を著しく低減できたことについて述べる。従来法
では、スパッタ率増加のためｖｐ＋ｌＶ＋１を大きくす
るには高周波電力やガス圧などを変化させ自己バイアス
の値を大きくするしかなかった。この場合基板にかかる
自己バイアスＶｐ＋ｌＶ２１も連動して大きくなり、結
局成膜速度を上げようと思えば、基板への損傷も増加す
る結果となっていた。しかるに本発明ではｖｌ　。

ｖ２をともに独立に任意の値に設定できるためｖｌを大
きく、且つｖ２を適度な値に保つことにより成膜速度を
大きくできると同時に基板への損傷を小さくできた訳で
ある。

本発明のもう一つの大きな特徴は高周波電源の周波数を
従来の１３．５６＃ＬＨ２から１００１ＬＨｚに高くし
たことである。この結果、プラズマ中のイオンの運動エ
ネルギ分布の幅が従来の場合（１３，５６ｐＨｚ）ｃ７
）約１／Ｉ　Ｏ以下にまで小さくすることができた。第
３図のデータはこの事実を物語る一例である。同図はタ
ーゲット電極の電流電圧特性を３つの異った周波数に対
してとっｌ　ま たものである、電流値がゼロとなるバイアス値が自己バ
イアスの値に等しい、ここではターゲットに流れ込むＡ
ｒイオンと電子の数が等しく、バランスしているため電
流がゼロとなるのである。バイアス値（ｖｌ）を自己バ
イアスの値より負側に大きくしてやると正のＡｒイオン
の電流はほとんど変化しないが、電子に対するポテンシ
ャルバリヤが高くなるため電子の流入が減少しその結果
電流が増加する０例えば１００ｐ、Ｈｚの特性をみると
一１２０Ｖより負のバイアス値ではイオン電流だけの一
定値となっている。これに対し４０．６８１ＬＨｚの特
性では一４００ｖ以上にバリヤを高くしてはじめて電子
の流入が０となっている。これらの結果から周波数が高
い程電子のエネルギ分布は平均値が小さくなり且つ分布
がシャープになっていることが分る。電子はプラズマ中
でＡｒと弾性及び非弾性衝突を繰り返した結果、あるエ
ネルギ分布をもっており、その分布はとりも直さすＡｒ
の原子及びイオンの運動エネルギ分布を反映していると
言える。即ち、プラズマ中のイオンのエネルギ分布も周
波数が高い程平均値、分布の拡がりともに小さくなって
いることを第３図は示している。

このことは非常に重要である。今Ａｒイオンの運動エネ
ルギの平均値をＥｉｏｎ　、エネルギの平均値からのず
れをΔＥｉｏｎ　と表すと、ウェーハにぶつかる際のＡ
ｒイオンの運動エネルギはＥｉｏｎ　＋ΔＥｉｏｎ　＋
　ｑ（Ｖｌｌ　＋Ｖ２　）となる。従ッテ従来の周波数
（１３，５６ＩＬＨｚ）で放電させている限り■２をい
くら小さくしてもある確率で△Ｅｌｏｎの大きなＡｒイ
オンが入射するため、ウェーハ表面に大きな衝撃を与え
る。平均運動エネルギ値から大幅にずれたエネルギを持
ったイオンが多数存在するため、サセプタ電極に加える
電圧■２をいくら小さくしても、ウェーハに損傷を与え
るエネルギーの大きなイオンがウェーハに流れ込んでい
たのである。即ちＶ２を小さくするだけではウェーハへ
の損傷は避けることができない。

しかるに本発明の装置では、基板に入射するＡｒイオン
のＥｌｏｎはその分布の幅が従来のｌ／１０程度以下と
小さくなっているため、エネルギ値にバラツキがなくほ
とんど同じエネルギでウェーハ表面に到達する。即ち■
２の調整によって、はとんどすべてのＡｒイオンを所望
の運動エネルギでウェーハ表面にぶつけることができる
のである。

この事実によって、はとんどシリコン基板に損傷を与え
ることなくバイアススパッタを行うことが可１１ｉＪ、
になった。その結果、従来問題となっていたようなＭＯ
Ｓトランジスタの閾値をシフトさせたり、あるいはゲー
ト酸化膜中の電子のトラップ濃度を増加させ、ホットエ
レクトロン注入による特性の不安定性を招く問題も解決
できた。このようにしてＬＳＩの信頼性を著しく向上さ
せることができた。

ここで注意しておきたいのは従来法では、例え周波数を
高くしても同様の効果は得られないということである。

第３図より明らかなように、周波数を大きくすると自己
バイアス値（ＩＴ−０となるＶＴ）が小さくなりスパッ
タ率を小さくしてしまうからである０本発明の様に、■
１を独立に制御できてはじめて成膜速度の増大と損傷の
低減が同時に可能となったのである。

本発明の基本的考え方をまとめると、低圧力Ｆで可能な
限り効率よくプラズマを発生させ、これらを外部より与
えた十分大きな直流電界で加速し効率よくターゲットを
スパッタすると同時に、半導体基板に到着Ａｒイオンは
、そのエネルギ分布を十分狭くした上で、外部より与え
た直流電圧によってそのエネルギを精度よくコントロー
ルし、半導体ウェーハ表面に供給することにより、基板
の損傷低減だけでなく形成された膜の高品質化も計るも
のである。

更にシリコン基板上に単結晶のＡｎ薄膜も形成できるよ
うになった。即ち正しい結晶サイトに着いたＡＪＪ原子
とそうでない原子の結合エネルギの差に着目し、後者の
みを再スパツタするよう前述のｖ２を調整することによ
り、正しい結晶サイトにのみＡｎ原子を積み上げて行け
るからである。

正常な結晶位置に存在するＡ文原子５０ｅＶ程度以上の
Ａｒイオンが衝突しなければスパッタされない。ところ
がランダムに表面に吸着したＡｎ原子は、それよりも低
いＡｒイオン衝突でスパッタされてしまうのである。こ
うして得られたＡ文膜は、エレクトロマイグレーション
による配線の寿命が非常に大きく、またＳｉとの界面で
生じるスパイク現象も５００℃のアニールでも生じない
など、配線材料として非常に優れた特性をもっている。

以上本発明の一実施例を述べたが、本発明は第１図の構
成に限定されることはない０例えば直流電源１０６，１
０７はどちらか一方を省略してももちろんかまわない。

例えば自己バイアスで十分なスパッタ率が得られる場合
には１０６を省略してもよい、また例えば基板の損傷を
問題にしない場合は１０７を省略してもよい。

またターゲット電極１０２裏面に設置した磁石１０８は
第１図に示した構成に限ることはない。

たとえば第４図の本発明の第２の実施例に示したように
強力な競争路形磁石４０９を設置し均一性を上げるため
に走査を行ってもよい、この場合、例えば第４図に示し
たよう゛に走査系４１０を真空容器４０５の外に出して
おけば反応系が機械的な動作から生じる発しんにより汚
染されることが妨げて好都合である。また不必要ならば
磁石１０８を省略しても、もちろん本発明の主旨から逸
脱することはない。

またここで述べたＲＦ周波数１００１ＬＨｚはあくまで
の一例でありこれにこだわる必要はない。

しかしここで述べたイオンのエネルギ分布を制御する目
的から言えば１００＃ＬＨｚ以上の高周波を用いるのが
よいことは言うまでもない。

また基板への損傷をさらに小さくするため例えば次の様
な方法をとることも可能である０例えばコンタクトホー
ルを介してシリコン表面にＡｎなどの金属を堆積させる
場合、まず最初の数１０Ａ〜１００Ａ程度の膜が形成さ
れる間はシリコン基板のバイアスをゼロとして再スパツ
タしないでつけ、その後、バイアス・スパッタに切りか
える方式である。こうすればシリコン表面の出ている間
は再スパツタを行わず、表面に薄膜が形成されてからス
パッタを開始するため基板シリコンへの損傷をほとんど
０とすることが可能である。

以上ターゲットとしてはＡｎの場合のみを例にとって述
べたが、これに限ることはなく、例えばＡｎ−Ｓ　ｉ　
、　ＡＪＬ−Ｓ　１−Ｃｕ等の含金、ＭｏＳｉ、ＷＳｉ
２　、ＴａＳｉ２　、Ｔｉ５ｉｚ他のシリサイド、Ｗや
ＭＯのメタル、５ｉ０２゜Ａ立２０３．Ｓｉ３　Ｎ４他
の絶縁膜など、他のいかなる材料の堆積に用いてもよい
ことは言うまでもない。

（発明の効果） 本発明によれば、基板への損傷を生じることなく、大き
な堆積速度で膜を形成し、しかも高品質の膜を容易に得
ることが可能となった。

【図面の簡単な説明】

第１図は本発明の第１の実施例を示す装置の模式図、第
２図はポテンシャル分布を表すグラフ。 第３図はターゲットの電流電圧特性の実験データを示す
グラフ、第４図は本発明の第２の実施例を示す模式図、
第５図は従来例を表す模式模式図である。 １０１．４０１，５０１．、、、、、、ｌ−ゲ−／　）
１０２．４０２，５０２．、、、、、、　ターゲット電
極 １０３．４０３，５０３．、、、、、、、ウェーハ１０
４．４０４，５０４．、．０．、、、サセプタ１０５．
４０５，５０５．、、、、、、、真空容器１０６　、１
０７　　、、、、、、、、、、、、、、、直流電源ＲＦ
電源 第２図 （ａ） エネルギー（ＫｅＶ） 第２図 （ｂ） 印加バイアス電圧　Ｖ（Ｖｏｌｔ） 第２図 （Ｃ） 印加バイアス電圧　　ｖＴ（Ｖ） 第２図 （ｄ）

Claims (1)

1. 【特許請求の範囲】 １、半導体基板表面に薄膜を堆積させる装置に於て、高
   周波電源と排気ユニットを備え、且つ、前記半導体基板
   を装置内にて保持するサセプタと、薄膜材料より構成さ
   れるターゲットの少なくとも一方に、所望の直流バイア
   スを印加できる様にしたことを特徴とする半導体製造装
   置。 ２、前記サセプタと前記ターゲットの両方に、それぞれ
   独立に所望の直流バイアスを印加できるようにした特許
   請求範囲第１項記載の半導体製造装置。 ３、前記高周波電源の発振周波数が１００μＨｚ以上で
   ある特許請求範囲第１項又は第２項記載の半導体装置の
   製造装置。