JP2642849B2 - 薄膜の製造方法および製造装置 - Google Patents

薄膜の製造方法および製造装置

Info

Publication number
JP2642849B2
JP2642849B2 JP5209760A JP20976093A JP2642849B2 JP 2642849 B2 JP2642849 B2 JP 2642849B2 JP 5209760 A JP5209760 A JP 5209760A JP 20976093 A JP20976093 A JP 20976093A JP 2642849 B2 JP2642849 B2 JP 2642849B2
Authority
JP
Japan
Prior art keywords
electrode
film
chamber
thin film
film forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP5209760A
Other languages
English (en)
Other versions
JPH07115062A (ja
Inventor
洋文 福井
正己 相原
航一 福田
正徳 宮崎
千里 岩崎
泰彦 笠間
忠弘 大見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
FURON TETSUKU KK
Original Assignee
FURON TETSUKU KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by FURON TETSUKU KK filed Critical FURON TETSUKU KK
Priority to JP5209760A priority Critical patent/JP2642849B2/ja
Priority to US08/289,713 priority patent/US5609737A/en
Priority to KR1019940020241A priority patent/KR0149843B1/ko
Publication of JPH07115062A publication Critical patent/JPH07115062A/ja
Priority to US08/556,188 priority patent/US5755938A/en
Application granted granted Critical
Publication of JP2642849B2 publication Critical patent/JP2642849B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0227—Pretreatment of the material to be coated by cleaning or etching
    • C23C16/0245—Pretreatment of the material to be coated by cleaning or etching by etching with a plasma
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4405—Cleaning of reactor or parts inside the reactor by using reactive gases
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • C23C16/509—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges using internal electrodes
    • C23C16/5096—Flat-bed apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/20—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials
    • H01L31/202—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials including only elements of Group IV of the Periodic System
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はＴＦＴ（薄膜トランジス
タ）などのように、薄膜を多数積層することにより形成
される素子を製造するための薄膜の製造方法およびこの
製造方法を効果的に実施するための薄膜の製造装置に関
するものである。
【０００２】
【従来の技術】従来から、ＴＦＴなどのように、基体上
に複数の薄膜を積層することにより形成される素子を製
造する際には、積層する薄膜毎に専用のＣＶＤ成膜室を
設け、各々の薄膜を専用の成膜室において成膜するのが
一般的であった。この理由は、製造しようとする薄膜に
よって反応ガスや成膜条件が異なり、同じ成膜室で基体
上に順次別種の薄膜を形成したのでは、先の成膜工程で
用いた反応ガスなどの成分が成膜室内に付着するなどし
て残留し、これが後工程で形成する薄膜の内部に取り込
まれるおそれが高く、膜質の安定したものが到底得られ
ないことに起因している。
【０００３】ところが、前述の如く別々の成膜室で基体
上に順次成膜処理を行なうと、１つの成膜室から他の成
膜室に基体を搬送する際に、搬送途中の雰囲気によって
は薄膜を汚染させてしまうおそれがあった。このため従
来、一般には、ＣＶＤ装置の各成膜室を接続し、各成膜
室間で基体を搬送する構成を採用している。例えば、Ｔ
ＦＴ用のゲート絶縁膜と半導体膜とオーミックコンタク
ト層を基体上に成膜する場合、各薄膜の界面の汚染を避
けるためには、ロード室とゲート絶縁膜成膜室と半導体
膜成膜室とオーミックコンタクト層成膜室とアンロード
室を接続した５室構成を採用していた。ところがこのよ
うな装置構成では、装置自体が大型になり、装置自体の
価格が高くなるとともに、装置を設置するクリーンルー
ムの専有面積も広くなる問題があった。
【０００４】
【発明が解決しようとする課題】そこで従来、このよう
な問題を解決する手段として、複数の薄膜を同一の成膜
室で成膜しようとする試みがなされている。その技術に
よると、ロード室とゲート絶縁膜・半導体成膜室とオー
ミックコンタクト層成膜室とアンロード室の４室構成と
し、ゲート絶縁膜と半導体膜を同一の成膜室で成膜する
構成を採用している。この薄膜製造装置では、ゲート絶
縁膜の成膜と半導体膜の成膜を同一の成膜室で行うこと
によって成膜室数の削減を図っている。ところが、この
構成においては、ゲート絶縁膜の成膜処理と半導体膜の
成膜処理との間に、プラズマクリーニングを行ない、ゲ
ート絶縁膜成膜時の原料ガス（ＮＨ3等）による成膜室
内壁面の汚染を除去する必要がある。
【０００５】なお、本来であれば、ゲート絶縁膜・半導
体成膜室とオーミックコンタクト層成膜室とも同一の成
膜室としたいところであるが、オーミックコンタクト層
を成膜するために使用する特殊な原料ガス（例えば、ホ
スファン：ＰＨ3、ジボラン：Ｂ2Ｈ6）が成膜室の内壁
面等を汚染しやすく、従来のプラズマクリーニングでは
前記の特殊な原料ガスによる成膜室内壁面の汚染を除去
できないために、ゲート絶縁膜・半導体成膜室とオーミ
ックコンタクト層成膜室を独立構成とする必要があつ
た。したがって、複数の薄膜を積層するこの種の薄膜製
造装置は、依然複数の成膜室を有し、小型化、軽量化が
充分ではなく、さらなる装置のコストダウンと設置面積
の低減が希求されている。また、成膜室が複数個ある
と、製造過程中の積層体を１つの成膜室から他の成膜室
に搬送する必要があり、その中において積層体が汚染し
てしまう危険性がある。更に、オーミックコンタクト層
をＣＶＤで成膜するために使用する原料ガスのホスフィ
ンやジボランは毒ガスであり、これら毒ガスの取扱いに
は高度な危険性が伴ってしまうものであった。
【０００６】ところで図６に、従来用いられているゲー
ト絶縁膜（ＳｉＮx）と半導体膜（ａーＳｉ（ｉ）：イ
ントリンシックアモルファスシリコン）とオーミックコ
ンタクト層（ａーＳｉ（ｎ+））を基体上に成膜する場
合の一工程例を示す。この例においてはロード用のチャ
ンバ１と加熱用のチャンバ２とプロセス１用のチャンバ
３とバッファ用のチャンバ４とプロセス２用のチャンバ
５とプロセス３用のチャンバ６とアンロード用のチャン
バ７を用いて成膜を行なう。この際、成膜用に用いるチ
ャンバ３、５、６は膜毎に異なるものであるが、構成自
体は同一のものである。なお、バッファ用のチャンバ４
はゲート絶縁膜と半導体膜・オーミックコンタクト層の
成膜温度が異なる場合に用いられる。
【０００７】この例で用いられるチャンバ３、５、６の
一般的構成を図７に示す。この例のチャンバは、成膜室
Ｓの底部に基体８が設置され、成膜室Ｓの天井部に上部
電極９が設置され、上部電極９には高周波電源９ａが整
合回路９ｂを介して接続されて電極９に高周波電力を供
給できるようになっている。この装置においては、通
常、ＣＶＤ成膜時に上部電極９に１３.５６ＭＨｚの高
周波電力を供給し、基体８側と成膜室Ｓを電気的に接地
して使用する。また、各膜の成膜時の原料ガスは以下の
表１の通りである。 （以下、余白）
【０００８】
【表１】
【０００９】前記の工程において、成膜室Ｓの内壁面に
吸着された不用な膜やガスを除去するために、プラズマ
クリーニングが行われている。このプラズマクリーニン
グに必要なプラズマ状態としては、以下の項目が重要で
ある。 プラズマ密度が高いこと。 成膜室全体にプラズマが広がること。 プラズマポテンシャルが低く、成膜室の内壁面をスパ
ッタしないこと。
【００１０】ところが前記の構成の成膜室Ｓにおいて
は、以下のような問題が生じている。励起周波数が１
３.５６ＭＨｚと一定であるので、前述の要求からプラ
ズマ密度を上げるためには、入力する高周波電力を上げ
る必要があるが、印加する高周波電力を上げると、これ
によりプラズマポテンシャルや電源のＤＣバイアスも大
きくなり、そのため対向電極や壁面に照射するイオンエ
ネルギーも上がってしまい、クリーニングよりもむしろ
対向電極材料や成膜室内壁面をスパッタしてしまう問題
があり、電極材料による成膜室汚染が新たに生じてしま
うというおそれがあった。
【００１１】次に、ＣＶＤ成膜工程における問題点を検
討する。成膜反応は、基体表面での熱およびプラズマに
よって与えられるエネルギーで進行し、以下の関係が成
立する。 Ｅ TOTAL ＝ Ｅ t ＋ Ｅ p ， Ｅ p ＝ Ｉ × Ｅ ion Ｅ TOTAL ： 基体表面に与えられるエネルギー Ｅ t ： 熱エネルギー Ｅ p ： プラズマエネルギー Ｉ ： イオン照射量 Ｅ ion ： イオンエネルギー
【００１２】以上の関係から、低温での成膜は、熱エネ
ルギーが小さいため、プラズマのエネルギー制御が膜質
制御の上で重要であることがわかる。また、イオンエネ
ルギーを小さくしすぎると反応に必要なしきい値を超え
られないので、その場合はイオン照射量に関係なく反応
に寄与しない。一方、イオンエネルギーを大きくし過ぎ
ると成膜した膜に逆にダメージを与えてしまう。従って
低温で良質の薄膜を成膜するためには、イオンエネルギ
ー（Ｅion）を最適化し、かつ、イオン照射量（Ｉ）を
大きくする必要がある。
【００１３】従来のＣＶＤ装置（図７を参照）の成膜室
における電位分布を図９に示した。基体に照射されるイ
オンエネルギーは、プラズマポテンシャルと基体との電
位差（Ｖｐ）で与えられ、対向基体側は、直流バイアス
（Ｖｄｃ）とプラズマポテンシャルとの差（Ｖｐ−Ｖｄ
ｃ）で与えられる。また、基体に照射されるイオン照射
量（Ｉ）はＩ＝∝（Ｖｐｐ）／（Power）で与えられ
る。この時の圧力と高周波電力を変化させた場合のプラ
ズマパラメータの変化状況を図８に示す。図８において
は、イオン照射量（Ｉ）と、基体に照射するイオン１個
あたりのイオンエネルギー（Ｖｐ）と、対向電極に照射
するイオン１個あたりのイオンエネルギー（ＶｐーＶｄ
ｃ）を示す。図８に示す結果から、各プラズマパラメー
タは、圧力や高周波電力の変化に応じ、同時に変化する
ことが明かである。このために、図７に示す成膜装置を
用いる限りＣＶＤ条件を最適化することは困難であっ
た。
【００１４】本発明は前記課題を解決するためになされ
たもので、複数の薄膜を積層するにあたり、その薄膜製
造装置の小型軽量化と、薄膜の高品質化と、製造時の安
全性を高める製造方法および製造装置を提供することを
目的としたものである。
【００１５】
【課題を解決するための手段】請求項１記載の発明は前
記課題を解決するために、減圧可能に形成された成膜室
に、第１の電極と第２の電極とを対向して設け、前記第
２の電極に基体を装着し、前記第１の電極に高周波電力
を供給し、前記第２の電極にも高周波電力を供給し、前
記成膜室内に反応ガスを供給して前記基体上に薄膜形成
を行なうＣＶＤ成膜法による薄膜形成と、同一の成膜室
において前記第１の電極にスパッタ成膜用のターゲット
を装着し、前記第２の電極に基体を装着し、前記第１の
電極に高周波電力を供給し、前記第２の電極にも高周波
電力を供給し、前記基体上に薄膜形成を行なうスパッタ
成膜法による薄膜形成とを、前記基体を酸化雰囲気に曝
すことなく連続して行なうものである。
【００１６】請求項２記載の発明は前記課題を解決する
ために、請求項１記載の薄膜の製造方法を行なうに際し
て、スパッタ成膜法による薄膜形成時には、第１の電極
に直流的に−１００Ｖ以下の所定のバイアス電位を印加
した状態で高周波電力を供給するものである。
【００１７】請求項３記載の発明は前記課題を解決する
ために、請求項１または２記載のＣＶＤ成膜法により成
膜される薄膜を非単結晶シリコン薄膜または非単結晶シ
リコンの窒化物薄膜とするものである。
【００１８】請求項４記載の発明は前記課題を解決する
ために、請求項１、２または３記載のスパッタ成膜法に
より成膜される薄膜をリンまたはホウ素を含む非単結晶
シリコン薄膜とするものである。
【００１９】請求項５記載の発明は前記課題を解決する
ために、減圧状態を維持できる成膜室と、前記成膜室に
基体を搬出入する搬送機構と、前記成膜室内に反応ガス
を供給する反応ガス供給機構と、前記反応室内に設けら
れるスパッタ用のターゲットが装着される第１の電極
と、前記反応室内に設けられる基体が装着される第２の
電極と、前記第１の電極に高周波電力を供給する第１高
周波電源と、前記第１の電極に直流電圧を供給する直流
電源と、前記第２の電極に高周波電力を供給する第２高
周波電源とを具備してなるものである。
【００２０】請求項６記載の発明は前記課題を解決する
ために、請求項５記載の薄膜の製造装置において、スパ
ッタ成膜前に減圧状態に保持されたストッカーチャンバ
からスパッタリングターゲットを成膜室に搬入し、スパ
ッタ成膜後に減圧状態に保持された成膜室からストッカ
ーチャンバにスパッタリングターゲットを搬出し、ダミ
ーターゲットを第１の電極に装着する搬送機構を備えた
ものである。
【００２１】
【作用】本発明方法では成膜室の第１の電極と第２の電
極に高周波電力を印加するとともに第２の電極に基体を
装着し、成膜室に反応ガスを供給して行なうＣＶＤ成膜
法と、第１の電極にターゲットを第２の電極に基体を装
着して両電極に高周波電力を印加するスパッタ成膜法を
基体を酸化雰囲気に曝すことなく連続して行なうので、
複数の膜を積層する場合に、膜の酸化を引き起こすこと
なくＣＶＤ成膜法とスパッタ成膜法により膜を積層でき
る。また、それぞれの電極に別個に高周波電力を供給す
るので、イオンエネルギーとイオン照射量をそれぞれ独
立制御することができる。したがって、イオンエネルギ
が小さいにもかかわらず、プラズマ密度の高いプラズマ
を発生させることができ、このプラズマを用いて成膜室
内のプラズマクリーニングを確実に行うことができる。
よって同一の成膜室においてＣＶＤ成膜法とスパッタ成
膜法を連続して行なう場合に、スパッタ成膜を行なう前
にプラズマクリーニングを行なうことで前工程における
元素汚染の問題を回避できる。
【００２２】スパッタ成膜法により成膜する場合に、第
１の電極に−１００Ｖ以下のバイアス電位を印加しつつ
高周波電力を供給するならば、スパッタ効率が向上す
る。
【００２３】前記のＣＶＤ成膜法においては具体的に、
非単結晶シリコン薄膜、非単結晶シリコンの窒化物薄膜
を形成でき、スパッタ成膜法でリンまたはホウ素を含む
非単結晶シリコン薄膜を形成できる。一方、成膜室とス
トッカーチャンバと搬送機構と反応ガス供給機構と保持
機構と支時機構と第１の電源と第２の電源と直流電源を
備えた装置を用いるならば、前述のＣＶＤ成膜法とスパ
ッタ成膜法を１つの成膜室で行なうことができ、それに
より成膜室の数を従来より削減できるので、装置の小型
軽量化、並びに設置面積の縮小ができる。
【００２４】
【実施例】以下に本発明の一実施例について説明する。
図１は、減圧可能な成膜室１０を示し、この成膜室１０
は、図２に示すように搬送室１１の側部にゲートバルブ
１２を介して接続されている。前記搬送室１１の周囲に
は成膜室１０の他に、ロータ゛ー室１３とアンロータ゛
ー室１４とストッカーチャンバ１５がそれぞれ搬送室１
１を囲むように接続され、搬送室１１とその周囲の各室
との間にはそれぞれゲートバルブ１６、１７、１８が設
けられている。以上の説明のように、成膜室１０と搬送
室１１とロータ゛室１３とアンロータ゛ー室１４とスト
ッカーチャンバ１５により薄膜の製造装置Ａ’が構成さ
れている。
【００２５】前記成膜室１０は、図１に示すように、そ
の内上部に第１の電極２０が設けられ、第１の電極２０
の底面にターゲット２１が着脱自在に装着されていると
ともに、成膜室１０の底部には第２の電極２２が設けら
れ、第２の電極２２の上面に基体２３が着脱自在に装着
されている。なお、前記ターゲット２１の装着には静電
チャックなどの通常知られたターゲット装着機構を用い
ることができる。前記第１の電極２０は、導電性材料か
らなる母体２０ａとこの母体２０ａの表面に形成された
保護層２０ｂとから構成されている。この保護層２０ｂ
は、塩素系などの腐食性ガスのプラズマに曝されても腐
食しずらいような酸化膜、窒化膜あるいはフッ化膜など
からなり、具体的には、ＳｉＯ2、Ｓｉ3Ｎ4、Ａｌ
2Ｏ3、Ｃｒ2Ｏ3、ＡｌＮなどからなる。
【００２６】そして、前記第１の電極２０には高周波を
出力するための高周波電源（第１の電源）２５が接続さ
れるとともに、第１の電極２０と高周波電源２５との間
には整合回路２６が組み込まれていて、この整合回路２
６は高周波電力の反射波をゼロにする作用を奏する。ま
た、第１の電極２０には、インピーダンス調整用のロー
パスフィルタなどのバンドパスフィルタ２７を介して直
流電源２８が接続されている。このバンドパスフィルタ
２７は、直流電源２８に高周波が乗らないように回路の
インピーダンスを無限大に調整するものである。更に、
前記第２の電極２２にも高周波を出力するための高周波
電源（第２の電源）３０が接続されるとともに、第２の
電極２２と高周波電源３０の間には前記整合回路２６と
同様の作用を奏する整合回路３１が組み込まれている。
なお、前記成膜室１０には、真空引き用およびガス排気
用の排気ユニット１０ａ、成膜室１０内への反応ガス供
給機構１０ｂ等を含んでいるが図１では説明の簡略化の
ためにこれらを簡略化して記載した。
【００２７】次に、前記搬送室１１には、リンク式の搬
送機構（マジックハンド）３３が設けられ、この搬送機
構３３は搬送室１１の中心部に立設された支軸３４を支
点として回動自在に設けられ、ストッカーチャンバ１５
に配置されているカセット３５からターゲット２１を取
り出して必要に応じて成膜室１０に搬送し、成膜室１０
の第１の電極２０にターゲット２１を装着できるように
なっている。なお、前記カセット３５にはダミーターゲ
ット３７も収納されていて、必要に応じてダミーターゲ
ット３７も成膜室１０に搬送できるようになっている。
【００２８】次に前記構成の装置を用いて基体２３上に
薄膜を積層する場合について説明する。図１に示す薄膜
の製造装置は、１つの成膜室１０で３つの薄膜（例え
ば、ゲート絶縁膜と半導体膜とオーミックコンタクト
層）を連続成膜することができる装置である。即ち、成
膜室１０において、ＣＶＤ成膜（ゲート絶縁膜・半導体
膜の成膜）とスパッタ成膜（オーミックコンタクト層の
成膜）を電源を切り替えることにより行なうことができ
る。まず、成膜室１０と搬送室１１とストッカーチャン
バ１５を減圧したならば、ゲートバルブ１２と１８を開
放して搬送機構３３によりダミーターゲット３７を成膜
室１０の第１の電極２０に、基体２３を第２の電極２２
に装着する。この状態からゲートバルブ１２を閉じたな
らば、以下の工程に準じて基体２３上に順次薄膜を形成
する。
【００２９】基体クリーニング工程 基体２３の表面や成膜室１０の内壁面の異物や不純物あ
るいは酸化被膜などを除去する目的で成膜室１０をＡｒ
＋Ｈ2混合ガス雰囲気とし、第１の電極２０にＳｉ、Ｓ
ｉＯ2などからなるダミーターゲット３７を前記の如く
装着し、第２の電極２２に基体２３を装着し、高周波電
源２５から第１の電極２０に周波数２００ＭＨｚの高周
波を供給し、第１の電極２０の負荷電位をフローティン
グしてプラズマクリーニングを行なう。このプラズマク
リーニングの場合は、第１の電極２０に装着されたダミ
ーターゲット３７をスパッタしないように、供給する周
波数を大きく設定し、ダミーターゲット３７にかかるイ
オンエネルギーを小さくする。例えば、基体２３にかか
るイオンエネルギーを１０〜２０ｅＶになるように第２
の電極にかかる電力を調整する。
【００３０】ゲート絶縁膜「ＳｉＮx膜」のＣＶＤ成
膜工程 成膜室１０をＳｉＨ4＋ＮＨ3＋Ｎ2混合ガス雰囲気とし
てダミーターゲットはそのままとし、高周波電源２５か
ら第１の電極２０に周波数２００ＭＨｚの高周波を供給
し、負荷電位をフローティングしてプラズマを発生させ
てＳｉＮx膜を基体上に堆積させるＣＶＤ成膜を行な
う。このＣＶＤ成膜の場合は、第１の電極２０に装着さ
れたダミーターゲット３７をスパッタしないように供給
する周波数を大きく設定し、第１の電極２０にかかるイ
オンエネルギーを小さくするとともに、第２の電極２２
に高周波電力を供給し、基体２３にかかるイオンエネル
ギーを制御する。
【００３１】基体クリーニング工程 成膜室１０をＡｒ＋Ｈ2混合ガス雰囲気とし、第１の電
極２０にダミーターゲット３７を装着したままで高周波
電源２５から第１の電極２０に周波数２００ＭＨｚの高
周波を供給し、負荷電位をフローティングして基体プラ
ズマクリーニングを行なう。このプラズマクリーニング
の場合は、第１の電極２０に装着されたダミーターゲッ
ト３７をスパッタしないように供給する周波数を大きく
設定し、第１の電極２０にかかるイオンエネルギーを小
さくする。
【００３２】半導体膜「ａーＳｉ（ｉ）膜」のＣＶＤ
成膜工程 成膜室１０をＳｉＨ4＋Ｈ2混合ガス雰囲気とし、第１の
電極２０にダミーターゲット３７を装着したままで高周
波電源２５から第１の電極２０に周波数２００ＭＨｚの
高周波を供給し、更に、第２の電極２２に高周波電力を
供給し、基体２３にかかるイオンエネルギーを制御して
ａーＳｉ（ｉ）膜のスパッタ成膜を行なう。
【００３３】オーミックコンタクト層「ａーＳｉ（ｎ
+）膜」のスパッタ成膜工程 成膜室１０をＡｒガス雰囲気とし、第１の電極２０にａ
ーＳｉ（ｎ+）生成用のＰドープＳｉからなるターゲッ
ト２１を装着し、高周波電源２５から第１の電極２０に
周波数１３.６ＭＨｚの高周波を供給し、更に直流電源
２８から負荷する負荷電位を−２００Ｖにしてスパッタ
リングを行ない、ａーＳｉ（ｎ+）膜の成膜を行なう。
この工程では、ターゲット３６にかかるイオンエネルギ
ーを大きくする必要がある。このため、供給する高周波
の周波数を１３.５６ＭＨｚとする。
【００３４】成膜室のクリーニング工程 基体２３を取り外し、ターゲット３７を取り外し、ダミ
ーターゲット３７を装着し、成膜室１０をＮＦ3ガス雰
囲気として、高周波電源２５から第１の電極２０に周波
数２００ＭＨｚの高周波を供給し、成膜室１０の内壁面
に付着したガス等のクリーニングと同時にダミーターゲ
ット３７に付着するＳｉＮx、ａーＳｉ（ｉ）の各膜の
エッチングを行なう。このためダミーターゲット３７側
に直流電圧を印加し、エッチングに必要なイオンエネル
ギーを制御する。
【００３５】このスパッタ成膜時には、ターゲット２１
のスパッタリング効率を上げる目的で直流電源２８から
−１００Ｖ以下の電位をかけることが好ましい。これに
対して前記のＣＶＤ成膜においては、ダミーターゲット
３７をスパッタする必要はないので、−１００Ｖ以下の
電位を負荷する必要はない。ここで、スパッタリングに
よってターゲット２１から飛び出す原子の数をＡとし、
プラズマポテンシャルをＶpとし、高周波によりかかる
自己バイアスをＶs／fとし、直流電源からかける電位を
Ｖdcとし、プラズマ中よりターゲットに照射されるイオ
ンの数をＩionとし、照射されるイオンの１個あたりの
イオンエネルギーをＥionとすると、以下の関係が成立
する。 Ａ ∝ Ｉ ion × Ｅ ion Ｅ ion ＝｜Ｖp｜＋｜Ｖs／f｜ （｜Ｖs／f｜＞｜Ｖdc｜） ＝｜Ｖp｜＋｜Ｖdc｜ （｜Ｖs／f｜＜｜Ｖdc｜） そして、Ｓｉのターゲットを用いる場合のＩionは通常
１２０Ｖ以上とされているので、以上の関係から鑑みて
スパッタ時の負荷電位を−１００Ｖとした。
【００３６】ところで図４は、成膜室１０のＡｒガス圧
力を７×１０-3Torrに設定し、高周波電力を１００Ｗ、
電極間隔を３ｃｍ、電極直径を１０ｃｍとした時にプラ
ズマ励起の高周波電力の高周波を１０ＭＨｚ〜２１０Ｍ
Ｈｚまで変化させた場合、電極の自己バイアスがどのよ
うに変化するかを示したものであり、周波数が高くなる
と、負の自己バイアスが急激に小さくなることが明らか
である。また、イオンエネルギー＝｜プラズマポテンシ
ャル｜＋｜自己バイアス電圧｜の関係があるので、周波
数が高い程イオンエネルギーは小さくなり、同一周波数
で電力を大きくすると自己バイアスは大きくなり、プラ
ズマ密度は向上する。以上の関係から、プラズマ密度を
大きく、イオンエネルギーを小さくするには例えば周波
数を２００ＭＨｚとし、電力を大きくしたほうが好まし
いので前記の条件に設定した。
【００３７】また、この例の成膜装置は、第１の電極２
０と第２の電極２２の両方に別個に高周波電力を供給で
きる構成であるので、イオンエネルギーとイオン照射量
を独立に制御できる。即ち、従来は一方の電極からのみ
高周波をかけていたので、イオンの照射量とイオンエネ
ルギーが、高周波パワーと成膜室圧力を変えることによ
り同時に変わってしまうので両方の成膜ができなかっ
た。よってこの例の装置では、一方の電極の高周波電力
でイオンの照射量を制御し、他方の高周波電力でイオン
のエネルギーを制御できるので、前述の如くＣＶＤ成膜
とスパッタ成膜の両方を同一の成膜室１０において行な
うことができる。
【００３８】更に前記のスパッタリングによりオーミッ
クコンタクト層を形成するならば、スパッタリングター
ゲットの組成を適切に選択することでオーミックコンタ
クト層を成膜するための特殊な原料ガス、例えば、危険
なホスフィン：ＰＨ3、あるいは、ジボラン：Ｂ2Ｈ6を
用いる必要がなくなるので、これらによる成膜室壁面汚
染や危険性を防止できる。また、プラズマパラメータを
独立制御できるので、使用ガス種を減らすことができ
る。
【００３９】
【発明の効果】以上説明したように本発明では、ＣＶＤ
成膜とスパッタ成膜を基体を酸化雰囲気に曝すことなく
連続して行なうので、薄膜を積層する場合に、先に形成
した膜を不用に酸化させることがない。そして、不用に
酸化させていない薄膜の上に次の成膜ができるので、所
望の組成の膜を積層できる。また、成膜室に第１と第２
の電極を設け、それぞれの電極に別個に高周波電力を供
給できるので、イオンエネルギーとイオン照射量をそれ
ぞれ独立制御することができる。したがって、イオンエ
ネルギが小さいにもかかわらず、プラズマ密度の高いプ
ラズマを発生させることができ、成膜室内のプラズマク
リーニングを確実に行うことができる。
【００４０】更に、スパッタリングターゲットを第２の
電極に装着してそれぞれの電極に別個に高周波電力を供
給するならば、一方の電極でプラズマ密度を制御し、他
方の電極でプラズマのイオンエネルギーを制御しつつ基
体上に薄膜を形成できるので、最適の条件で薄膜のスパ
ッタ成膜ができる。
【００４１】一方、成膜室と搬送機構と第１の電極と第
２の電極と第１高周波電源と第２高周波電源を具備する
ならば、前述のＣＶＤ成膜法とスパッタ成膜法を１つの
成膜室で行なうことができ、それにより成膜室の数を従
来より削減できるので、装置の小型軽量化、並びに設置
面積を縮小することができる。また、スパッタ成膜時に
おいて−１００Ｖ以下のバイアス電位を印加して高周波
電力を供給するならば、スパッタ効率が向上する。以上
のことから、本発明によれば、ＣＶＤ成膜を行なった後
でプラズマクリーニングを行なって確実に成膜室内の汚
染を除去することができ、その後にスパッタ成膜できる
ので、ＣＶＤ成膜とスパッタ成膜を同一の成膜室で膜の
元素汚染を起こすことなく電源条件を変えるのみで行な
うことができる。前記のＣＶＤ成膜法で具体的に、非単
結晶シリコン薄膜、非単結晶シリコンの窒化物薄膜を形
成でき、スパッタ成膜法でリンまたはホウ素を含む非単
結晶シリコン薄膜を形成できる。よって、ＴＦＴなどの
種々の薄膜が積層された素子を製造する場合に本発明を
特に有効に適用できる。
【図面の簡単な説明】
【図１】図１は本発明に係る装置の成膜室を示す構成図
である。
【図２】図２は本発明に係る装置の全体構成を示す平面
図である。
【図３】図３は図２に示す装置の一部を拡大した側面図
である。
【図４】図４は高周波電力の周波数と自己バイアス電圧
とプラズマ電位の関係を示すグラフである。
【図５】図５は希釈ガス種とイオンエネルギーとイオン
照射量の関係を
【図６】図６は従来のＴＦＴの一例の製造工程の一部を
示す工程図である。
【図７】図７は従来の成膜装置の一例の成膜室を示す構
成図である。
【図８】図８は従来の装置における圧力と基体に対する
イオン照射量と対向電極に照射するイオンエネルギーの
関係を示すグラフである。
【図９】図９は従来装置における基体に対するイオン照
射量と対向電極に照射するイオンエネルギーの関係を示
すグラフである。
【符号の説明】
１０ 成膜室、 １０ａ 排気ユニット、 １０ｂ 反応ガス供給機構、 １１ 搬送室、 １２ ゲートバルブ、 １５ ストッカーチャンバ、 １６、１７、１８ ゲートバルブ、 ２０ 第１の電極、 ２１ ターゲット、 ２２ 第２の電極、 ２３ 基体、 ２５ 高周波電源（第１の電源）、 ２８ 直流電源、 ３０ 高周波電源（第２の電源）、 ３３ 搬送機構、 ３７ ダミーターゲット、
フロントページの続き (72)発明者 宮崎 正徳 東京都大田区雪谷大塚町１番７号 アル プス電気株式会社内 (72)発明者 岩崎 千里 東京都大田区雪谷大塚町１番７号 アル プス電気株式会社内 (72)発明者 笠間 泰彦 東京都大田区雪谷大塚町１番７号 アル プス電気株式会社内 (72)発明者 大見 忠弘 宮城県仙台市青葉区米ヶ袋２ー１ー17 301号 (56)参考文献 特開 昭63−29521（ＪＰ，Ａ) 実開 昭62−40829（ＪＰ，Ｕ)

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項１】 減圧可能に形成された成膜室に、第１の
    電極と第２の電極とを対向して設け、前記第２の電極に
    基体を装着し、前記第１の電極に高周波電力を供給し、
    前記第２の電極にも高周波電力を供給し、前記成膜室内
    に反応ガスを供給して前記基体上に薄膜形成を行なうＣ
    ＶＤ成膜法による薄膜形成と、 同一の成膜室において前記第１の電極にスパッタ成膜用
    のターゲットを装着し、前記第２の電極に基体を装着
    し、前記第１の電極に高周波電力を供給し、前記第２の
    電極にも高周波電力を供給し、前記基体上に薄膜形成を
    行なうスパッタ成膜法による薄膜形成とを、 前記基体を酸化雰囲気に曝すことなく連続して行なうこ
    とを特徴とする薄膜の製造方法。
  2. 【請求項２】 請求項１記載の薄膜の製造方法を行なう
    に際して、スパッタ成膜法による薄膜形成時には、第１
    の電極に直流的に−１００Ｖ以下の所定のバイアス電位
    を印加した状態で高周波電力を供給することを特徴とす
    る薄膜の製造方法。
  3. 【請求項３】 ＣＶＤ成膜法により成膜される薄膜を非
    単結晶シリコン薄膜または非単結晶シリコンの窒化物薄
    膜とすることを特徴とする請求項１または２記載の薄膜
    の製造方法。
  4. 【請求項４】 スパッタ成膜法により成膜される薄膜を
    リンまたはホウ素を含む非単結晶シリコン薄膜とするこ
    とを特徴とする請求項１、２または３記載の薄膜の製造
    方法。
  5. 【請求項５】 減圧状態を維持できる成膜室と、前記成
    膜室に基体を搬出入する搬送機構と、前記成膜室内に反
    応ガスを供給する反応ガス供給機構と、前記反応室内に
    設けられるスパッタ用のターゲットが装着される第１の
    電極と、前記反応室内に設けられる基体が装着される第
    ２の電極と、前記第１の電極に高周波電力を供給する第
    １高周波電源と、前記第１の電極に直流電圧を供給する
    直流電源と、前記第２の電極に高周波電力を供給する第
    ２高周波電源とを具備してなることを特徴とする薄膜の
    製造装置。
  6. 【請求項６】 スパッタ成膜前に減圧状態に保持された
    ストッカーチャンバからスパッタリングターゲットを成
    膜室に搬入し、スパッタ成膜後に減圧状態に保持された
    成膜室からストッカーチャンバにスパッタリングターゲ
    ットを搬出しダミーターゲットを第１の電極に装着する
    搬送機構を備えたことを特徴とする請求項５記載の薄膜
    の製造装置。
JP5209760A 1993-08-24 1993-08-24 薄膜の製造方法および製造装置 Expired - Fee Related JP2642849B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP5209760A JP2642849B2 (ja) 1993-08-24 1993-08-24 薄膜の製造方法および製造装置
US08/289,713 US5609737A (en) 1993-08-24 1994-08-12 Film manufacturing method using single reaction chamber for chemical-vapor deposition and sputtering
KR1019940020241A KR0149843B1 (ko) 1993-08-24 1994-08-17 박막의 제조방법 및 제조장치
US08/556,188 US5755938A (en) 1993-08-24 1995-11-09 Single chamber for CVD and sputtering film manufacturing

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5209760A JP2642849B2 (ja) 1993-08-24 1993-08-24 薄膜の製造方法および製造装置

Publications (2)

Publication Number Publication Date
JPH07115062A JPH07115062A (ja) 1995-05-02
JP2642849B2 true JP2642849B2 (ja) 1997-08-20

Family

ID=16578180

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5209760A Expired - Fee Related JP2642849B2 (ja) 1993-08-24 1993-08-24 薄膜の製造方法および製造装置

Country Status (3)

Country Link
US (2) US5609737A (ja)
JP (1) JP2642849B2 (ja)
KR (1) KR0149843B1 (ja)

Families Citing this family (87)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5703436A (en) 1994-12-13 1997-12-30 The Trustees Of Princeton University Transparent contacts for organic devices
US5707745A (en) 1994-12-13 1998-01-13 The Trustees Of Princeton University Multicolor organic light emitting devices
US6548956B2 (en) 1994-12-13 2003-04-15 The Trustees Of Princeton University Transparent contacts for organic devices
US6358631B1 (en) 1994-12-13 2002-03-19 The Trustees Of Princeton University Mixed vapor deposited films for electroluminescent devices
EP0808915A3 (en) * 1996-05-23 1998-08-05 Applied Materials, Inc. Chemical vapor deposition and sputtering method and apparatus
US5904542A (en) * 1997-03-26 1999-05-18 Advanced Micro Devices, Inc. Performing a semiconductor fabrication sequence within a common chamber and without opening the chamber beginning with forming a field dielectric and concluding with a gate dielectric
US5937308A (en) * 1997-03-26 1999-08-10 Advanced Micro Devices, Inc. Semiconductor trench isolation structure formed substantially within a single chamber
US5891793A (en) * 1997-04-04 1999-04-06 Advanced Micro Devices, Inc. Transistor fabrication process employing a common chamber for gate oxide and gate conductor formation
KR100305527B1 (ko) * 1998-07-09 2001-11-01 니시무로 타이죠 반도체장치의 제조방법 및 제조장치
JP4693759B2 (ja) * 1998-10-07 2011-06-01 エルジー ディスプレイ カンパニー リミテッド 薄膜成膜装置
US6178660B1 (en) 1999-08-03 2001-01-30 International Business Machines Corporation Pass-through semiconductor wafer processing tool and process for gas treating a moving semiconductor wafer
US7469558B2 (en) * 2001-07-10 2008-12-30 Springworks, Llc As-deposited planar optical waveguides with low scattering loss and methods for their manufacture
WO2003031680A1 (de) * 2001-10-12 2003-04-17 Unaxis Balzers Aktiengesellschaft Verfahren zur herstellung von bauelementen und ultrahochvakuum-cvd-reaktor
US20030070608A1 (en) * 2001-10-12 2003-04-17 Buschbeck Hans Martin Method for producing components and ultrahigh vacuum CVD reactor
US7404877B2 (en) * 2001-11-09 2008-07-29 Springworks, Llc Low temperature zirconia based thermal barrier layer by PVD
EP1347077B1 (en) * 2002-03-15 2006-05-17 VHF Technologies SA Apparatus and method for the production of flexible semiconductor devices
US20030175142A1 (en) * 2002-03-16 2003-09-18 Vassiliki Milonopoulou Rare-earth pre-alloyed PVD targets for dielectric planar applications
US7378356B2 (en) * 2002-03-16 2008-05-27 Springworks, Llc Biased pulse DC reactive sputtering of oxide films
US6884327B2 (en) 2002-03-16 2005-04-26 Tao Pan Mode size converter for a planar waveguide
US6802935B2 (en) * 2002-03-21 2004-10-12 Taiwan Semiconductor Manufacturing Co., Ltd Semiconductor chamber process apparatus and method
US8404376B2 (en) 2002-08-09 2013-03-26 Infinite Power Solutions, Inc. Metal film encapsulation
US8021778B2 (en) 2002-08-09 2011-09-20 Infinite Power Solutions, Inc. Electrochemical apparatus with barrier layer protected substrate
US8236443B2 (en) 2002-08-09 2012-08-07 Infinite Power Solutions, Inc. Metal film encapsulation
US8431264B2 (en) 2002-08-09 2013-04-30 Infinite Power Solutions, Inc. Hybrid thin-film battery
US8394522B2 (en) 2002-08-09 2013-03-12 Infinite Power Solutions, Inc. Robust metal film encapsulation
US9793523B2 (en) 2002-08-09 2017-10-17 Sapurast Research Llc Electrochemical apparatus with barrier layer protected substrate
US8445130B2 (en) 2002-08-09 2013-05-21 Infinite Power Solutions, Inc. Hybrid thin-film battery
US20070264564A1 (en) 2006-03-16 2007-11-15 Infinite Power Solutions, Inc. Thin film battery on an integrated circuit or circuit board and method thereof
WO2004021532A1 (en) * 2002-08-27 2004-03-11 Symmorphix, Inc. Optically coupling into highly uniform waveguides
KR100691168B1 (ko) 2003-02-27 2007-03-09 섬모픽스, 인코포레이티드 유전 장벽층 필름
JP4170120B2 (ja) * 2003-03-19 2008-10-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8728285B2 (en) 2003-05-23 2014-05-20 Demaray, Llc Transparent conductive oxides
US7238628B2 (en) * 2003-05-23 2007-07-03 Symmorphix, Inc. Energy conversion and storage films and devices by physical vapor deposition of titanium and titanium oxides and sub-oxides
JP4523352B2 (ja) * 2004-07-20 2010-08-11 株式会社日立ハイテクノロジーズ プラズマ処理装置
TWI331634B (en) 2004-12-08 2010-10-11 Infinite Power Solutions Inc Deposition of licoo2
US7959769B2 (en) 2004-12-08 2011-06-14 Infinite Power Solutions, Inc. Deposition of LiCoO2
US7588669B2 (en) * 2005-07-20 2009-09-15 Ascentool, Inc. Single-process-chamber deposition system
WO2007015445A1 (ja) * 2005-08-02 2007-02-08 Dialight Japan Co., Ltd. プラズマ発生装置およびこれを用いた成膜方法
US7534080B2 (en) * 2005-08-26 2009-05-19 Ascentool, Inc. Vacuum processing and transfer system
US20070078398A1 (en) * 2005-08-27 2007-04-05 Dextradeur Alan J Multi-branched anti-reflux valve
US7838133B2 (en) * 2005-09-02 2010-11-23 Springworks, Llc Deposition of perovskite and other compound ceramic films for dielectric applications
US20070116872A1 (en) * 2005-11-18 2007-05-24 Tokyo Electron Limited Apparatus for thermal and plasma enhanced vapor deposition and method of operating
US7638022B2 (en) * 2006-02-27 2009-12-29 Ascentool, Inc Magnetron source for deposition on large substrates
EP2067163A4 (en) 2006-09-29 2009-12-02 Infinite Power Solutions Inc MASKING FLEXIBLE SUBSTRATES AND RESTRICTING MATERIALS TO APPLY BATTERY LAYERS TO THESE
US8197781B2 (en) 2006-11-07 2012-06-12 Infinite Power Solutions, Inc. Sputtering target of Li3PO4 and method for producing same
US8236152B2 (en) * 2006-11-24 2012-08-07 Ascentool International Ltd. Deposition system
US20080121620A1 (en) * 2006-11-24 2008-05-29 Guo G X Processing chamber
US8152975B2 (en) * 2007-03-30 2012-04-10 Ascentool International Deposition system with improved material utilization
KR20150128817A (ko) 2007-12-21 2015-11-18 사푸라스트 리써치 엘엘씨 전해질 막을 위한 표적을 스퍼터링하는 방법
US8268488B2 (en) 2007-12-21 2012-09-18 Infinite Power Solutions, Inc. Thin film electrolyte for thin film batteries
JP5705549B2 (ja) 2008-01-11 2015-04-22 インフィニット パワー ソリューションズ， インコーポレイテッド 薄膜電池および他のデバイスのための薄膜カプセル化
CN101983469B (zh) 2008-04-02 2014-06-04 无穷动力解决方案股份有限公司 与能量采集关联的储能装置的无源过电压/欠电压控制和保护
US8500962B2 (en) 2008-07-21 2013-08-06 Ascentool Inc Deposition system and methods having improved material utilization
US20100012481A1 (en) * 2008-07-21 2010-01-21 Guo G X Deposition system having improved material utilization
WO2010019577A1 (en) 2008-08-11 2010-02-18 Infinite Power Solutions, Inc. Energy device with integral collector surface for electromagnetic energy harvesting and method thereof
JP5207892B2 (ja) * 2008-09-11 2013-06-12 東京エレクトロン株式会社 ドライエッチング方法
JP5650646B2 (ja) 2008-09-12 2015-01-07 インフィニット パワー ソリューションズ， インコーポレイテッド 電磁エネルギーを介したデータ通信のための一体型伝導性表面を有するエネルギーデバイスおよび電磁エネルギーを介したデータ通信のための方法
US8508193B2 (en) 2008-10-08 2013-08-13 Infinite Power Solutions, Inc. Environmentally-powered wireless sensor module
JP5361651B2 (ja) * 2008-10-22 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101667909B1 (ko) 2008-10-24 2016-10-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
EP2180518B1 (en) 2008-10-24 2018-04-25 Semiconductor Energy Laboratory Co, Ltd. Method for manufacturing semiconductor device
US8741702B2 (en) * 2008-10-24 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2011010541A1 (en) 2009-07-18 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101792287B1 (ko) 2009-09-01 2017-10-31 사푸라스트 리써치 엘엘씨 집적된 박막 배터리를 갖는 인쇄 회로 보드
KR101930561B1 (ko) 2010-06-07 2018-12-18 사푸라스트 리써치 엘엘씨 재충전 가능한 고밀도 전기 화학 장치
JP5736820B2 (ja) * 2011-02-15 2015-06-17 富士通株式会社 半導体製造装置の洗浄装置及びそれを用いた半導体装置の製造方法
CN104795463B (zh) * 2014-01-21 2017-02-15 上海理想万里晖薄膜设备有限公司 一种生产异质结太阳能电池的pecvd设备及工作方法
CN104404468A (zh) * 2014-12-04 2015-03-11 宁波英飞迈材料科技有限公司 一种高通量组合材料制备装置及制备方法
KR20220031132A (ko) 2017-06-27 2022-03-11 캐논 아네르바 가부시키가이샤 플라스마 처리 장치
EP3648552B1 (en) 2017-06-27 2022-04-13 Canon Anelva Corporation Plasma treatment device
KR102361377B1 (ko) 2017-06-27 2022-02-10 캐논 아네르바 가부시키가이샤 플라스마 처리 장치
EP3718129B8 (en) 2017-11-29 2023-07-19 Comet Technologies USA, Inc Retuning for impedance matching network control
WO2020003557A1 (ja) * 2018-06-26 2020-01-02 キヤノンアネルバ株式会社 プラズマ処理装置、プラズマ処理方法、プログラムおよびメモリ媒体
US11114279B2 (en) 2019-06-28 2021-09-07 COMET Technologies USA, Inc. Arc suppression device for plasma processing equipment
US11527385B2 (en) 2021-04-29 2022-12-13 COMET Technologies USA, Inc. Systems and methods for calibrating capacitors of matching networks
US11596309B2 (en) 2019-07-09 2023-03-07 COMET Technologies USA, Inc. Hybrid matching network topology
US11107661B2 (en) 2019-07-09 2021-08-31 COMET Technologies USA, Inc. Hybrid matching network topology
CN110241397B (zh) * 2019-07-24 2023-06-23 安徽贝意克设备技术有限公司 一种卧式多层磁控镀膜复合cvd设备及其工作方法
US11515147B2 (en) 2019-12-09 2022-11-29 Micron Technology, Inc. Material deposition systems, and related methods
US11830708B2 (en) 2020-01-10 2023-11-28 COMET Technologies USA, Inc. Inductive broad-band sensors for electromagnetic waves
US11670488B2 (en) 2020-01-10 2023-06-06 COMET Technologies USA, Inc. Fast arc detecting match network
US11521832B2 (en) 2020-01-10 2022-12-06 COMET Technologies USA, Inc. Uniformity control for radio frequency plasma processing systems
US11887820B2 (en) 2020-01-10 2024-01-30 COMET Technologies USA, Inc. Sector shunts for plasma-based wafer processing systems
US11605527B2 (en) 2020-01-20 2023-03-14 COMET Technologies USA, Inc. Pulsing control match network
US11373844B2 (en) 2020-09-28 2022-06-28 COMET Technologies USA, Inc. Systems and methods for repetitive tuning of matching networks
US11923175B2 (en) 2021-07-28 2024-03-05 COMET Technologies USA, Inc. Systems and methods for variable gain tuning of matching networks
US11657980B1 (en) 2022-05-09 2023-05-23 COMET Technologies USA, Inc. Dielectric fluid variable capacitor

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4525375A (en) * 1983-03-28 1985-06-25 Rca Corporation Method of controllong the deposition of hydrogenated amorphous silicon and apparatus therefor
DE3402971A1 (de) * 1984-01-28 1985-08-01 Philips Patentverwaltung Gmbh, 2000 Hamburg Vorrichtung zur beschichtung eines substrates mittels plasma-chemical vapour deposition oder hochfrequenz-kathodenzerstaeubung
JPS60189971A (ja) * 1984-03-09 1985-09-27 Toshiba Corp 半導体装置の製造方法
DE3417732A1 (de) * 1984-05-12 1986-07-10 Leybold-Heraeus GmbH, 5000 Köln Verfahren zum aufbringen von siliziumhaltigen schichten auf substraten durch katodenzerstaeubung und zerstaeubungskatode zur durchfuehrung des verfahrens
JPS62287071A (ja) * 1986-06-06 1987-12-12 Tadahiro Omi 薄膜の形成装置および形成方法
US4756810A (en) * 1986-12-04 1988-07-12 Machine Technology, Inc. Deposition and planarizing methods and apparatus
US5292393A (en) * 1986-12-19 1994-03-08 Applied Materials, Inc. Multichamber integrated process system
US4992153A (en) * 1989-04-26 1991-02-12 Balzers Aktiengesellschaft Sputter-CVD process for at least partially coating a workpiece
DE3925536A1 (de) * 1989-08-02 1991-02-07 Leybold Ag Anordnung zur dickenmessung von duennschichten
JPH0733576B2 (ja) * 1989-11-29 1995-04-12 株式会社日立製作所 スパツタ装置、及びターゲツト交換装置、並びにその交換方法
JP2936276B2 (ja) * 1990-02-27 1999-08-23 日本真空技術株式会社 透明導電膜の製造方法およびその製造装置
US5316645A (en) * 1990-08-07 1994-05-31 Canon Kabushiki Kaisha Plasma processing apparatus
US5178739A (en) * 1990-10-31 1993-01-12 International Business Machines Corporation Apparatus for depositing material into high aspect ratio holes
DE59207306D1 (de) * 1991-04-12 1996-11-14 Balzers Hochvakuum Verfahren und Anlage zur Beschichtung mindestens eines Gegenstandes
US5223112A (en) * 1991-04-30 1993-06-29 Applied Materials, Inc. Removable shutter apparatus for a semiconductor process chamber
US5510011A (en) * 1992-11-09 1996-04-23 Canon Kabushiki Kaisha Method for forming a functional deposited film by bias sputtering process at a relatively low substrate temperature
DE4301189C2 (de) * 1993-01-19 2000-12-14 Leybold Ag Vorrichtung zum Beschichten von Substraten

Also Published As

Publication number Publication date
KR950007077A (ko) 1995-03-21
KR0149843B1 (ko) 1998-12-01
US5755938A (en) 1998-05-26
JPH07115062A (ja) 1995-05-02
US5609737A (en) 1997-03-11

Similar Documents

Publication Publication Date Title
JP2642849B2 (ja) 薄膜の製造方法および製造装置
US10083830B2 (en) Substrate cleaning method for removing oxide film
US5510011A (en) Method for forming a functional deposited film by bias sputtering process at a relatively low substrate temperature
TWI469238B (zh) 電漿蝕刻處理裝置及電漿蝕刻處理方法
JP2687966B2 (ja) 半導体装置の製造方法
CN1249786C (zh) 用于工件的等离子体清洗的方法和装置
JPH0799321A (ja) 薄膜半導体素子の製造方法および製造装置
EP0933451B1 (en) Film forming apparatus and method of forming a crystalline silicon film
JP4250834B2 (ja) 触媒スパッタリングによる薄膜形成方法
WO2008056556A1 (fr) Procédé et dispositif de formation de pastille de silicium et pastille de silicium et procédé et dispositif de formation du substrat avec film isolant
JP5080810B2 (ja) プラズマ処理方法およびプラズマ処理装置
JP4656364B2 (ja) プラズマ処理方法
JP3423186B2 (ja) 処理方法
JPH11168090A (ja) 半導体製造方法
JP4193255B2 (ja) プラズマ処理装置及びプラズマ処理方法
JP5334984B2 (ja) スパッタリング装置、薄膜形成方法及び電界効果型トランジスタの製造方法
JP4406172B2 (ja) 基板処理方法
JPH05275350A (ja) 半導体製造装置
KR102653253B1 (ko) 기판 처리 방법 및 기판 처리 장치
JPH0239523A (ja) 半導体基板への成膜方法
JP2006237640A (ja) 半導体製造方法
JP2003160854A (ja) スパッタリング装置におけるパーティクル発生防止方法、スパッタリング方法、スパッタリング装置及び被覆用部材
JPH11269644A (ja) パーティクル発生防止方法及びスパッタリング装置
JP3507108B2 (ja) バイアススパッタリング法による堆積膜形成方法
JPH03107480A (ja) プラズマ処理装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19970325

LAPS Cancellation because of no payment of annual fees