JPH08335573A - プラズマ成膜方法及びその装置 - Google Patents

プラズマ成膜方法及びその装置

Info

Publication number
JPH08335573A
JPH08335573A JP7353549A JP35354995A JPH08335573A JP H08335573 A JPH08335573 A JP H08335573A JP 7353549 A JP7353549 A JP 7353549A JP 35354995 A JP35354995 A JP 35354995A JP H08335573 A JPH08335573 A JP H08335573A
Authority
JP
Japan
Prior art keywords
plasma
film
high frequency
value
mounting table
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7353549A
Other languages
English (en)
Inventor
Hideaki Amano
秀昭 天野
Genichi Katagiri
源一 片桐
Makoto Koguchi
信 虎口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Fuji Electric Co Ltd
Original Assignee
Tokyo Electron Ltd
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd, Fuji Electric Co Ltd filed Critical Tokyo Electron Ltd
Priority to JP7353549A priority Critical patent/JPH08335573A/ja
Priority to US08/626,455 priority patent/US5948485A/en
Priority to KR1019960010132A priority patent/KR100415214B1/ko
Priority to TW085104039A priority patent/TW300322B/zh
Publication of JPH08335573A publication Critical patent/JPH08335573A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3266—Magnetic control means
    • H01J37/32678—Electron cyclotron resonance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02131—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being halogen doped silicon oxides, e.g. FSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31629—Deposition of halogen doped silicon oxide, e.g. fluorine doped silicon oxide

Abstract

(57)【要約】 【目的】 電子サイクロトロン共鳴（ＥＣＲ）を用いた
プラズマ処理により例えば絶縁層間膜を形成するにあた
り、内部のゲート酸化膜へのダメージを防止すること。 【構成】 ＥＣＲを利用してプラズマを発生させ、この
プラズマにより例えばＳｉＨ4 ガスを活性化させて例え
ばアルミニウム配線上にＳｉＯ2 膜を成膜する場合、成
膜初期時にはウエハの載置台のＲＦバイアス電力を例え
ばゼロにし、いわばソフトなプラズマにより成膜を行
い、薄いＳｉＯ2 膜が形成された後はＲＦバイアス電力
を印加してウエハにイオンを引き込み、スパッタリング
と堆積作用により凹部を埋め込む。このとき薄いＳｉＯ
2 膜が絶縁保護膜の役割を果たし、ゲート酸化膜へ大き
な電圧が加わらない。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、電子サクロトロン
共鳴を用いたプラズマ成膜方法及びその装置に関する。
【０００２】
【従来の技術】一般に、半導体集積回路の製造工程にあ
っては、半導体ウエハ上に導体或いは非導体の薄膜成形
操作とエッチング操作等を繰り返し行なって、目的とす
る集積回路を形成している。
【０００３】集積回路の配線パターンとしては主にアル
ミニウム配線が用いられており、これを絶縁するための
層間絶縁膜の材料としては例えばＳｉＯ2 （シリコン酸
化膜）が用いられ、ＳｉＯ2 膜の形成方法としては膜質
が良好なことからマイクロ波と磁界とを組み合わせたＥ
ＣＲ（Ｅｌｅｃｔｒｏｎ Ｃｙｃｌｏｔｒｏｎ Ｒｅｓ
ｏｎａｎｃｅ）プラズマ処理が採用される傾向にある。
【０００４】このＥＣＲプラズマ処理を行なう従来のプ
ラズマ処理装置の一例を図６に挙げると、真空容器内に
例えば２．４５ＧＨz のマイクロ波を図示しない導波管
を介して供給すると同時に所定の大きさ、例えば８７５
ガウスの磁界を電磁コイル１０により印加してマイクロ
波と磁界との相互作用（共鳴）でプラズマ生成用ガス例
えばＡｒガス及びＯ2 ガスを高密度プラズマ化し、この
プラズマにより反応性ガス例えばＳｉＨ4 ガスを活性化
させてイオン種を形成し、載置台１１上の半導体ウエハ
Ｗ表面にスパッタエッチングと堆積とを同時進行で施す
ようになっている。相反するスパッタエッチング操作と
堆積操作はマクロ的に見れば堆積操作の方が優勢となる
ようにコントロールされ、全体として堆積を行なう。
【０００５】このようなＥＣＲプラズマ処理を行なう時
には、一般的には、ウエハを載置する載置台１１（サセ
プタ）に例えば高周波電源部１２により１３．５６ＭＨ
z の負の高周波バイアス電圧を印加して、ウエハ側にプ
ラスイオンをできるだけ引き付けてスパッタ効果をでき
るだけ発揮させるようにしており、そのシーケンスにつ
いては、図７に示すように先ず時刻ｔa にてガスを真空
容器１内に供給し、次いで時刻ｔb にてマイクロ波の供
給及び高周波バイアス電圧の印加を同時に行うようにし
ている。このように高周波バイアス電圧を印加する理由
は、載置台がノーバイアスの場合には、堆積のみが先行
して行なわれるのでアルミ配線間にボイドが発生する確
率が高くなるのに対して、上述のように負のバイアスを
印加すると、スパッタエッチングが行なわれつつ同時に
堆積が行なわれるので、アルミ配線のエッジ部の堆積物
が主にスパッタエッチングの影響を受けてこの部分の成
膜が抑制され、その結果、アルミ配線間の間口が広くな
って深部まで十分に堆積が行なわれてボイドの少ない埋
め込みが可能となるからである。
【０００６】
【発明が解決しようとしている課題】ところでウエハＷ
に例えば１３．５６ＭＨz もの高周波バイアスが印加さ
れると、電子はこの周波数に追従して移動できるが、プ
ラズマ中のイオンは高周波に追従して移動できないため
ウエハＷ表面に電子が蓄積される。そしてこの電子が飽
和すると、ウエハＷ表面はある大きさの自己バイアス電
位をもつようになり、ウエハＷの面内にて電位分布が生
じる。
【０００７】このように面内に電位分布が起こる理由に
ついては、図８に示すように磁束がウエハＷ表面に対し
て一様に垂直というわけではなく真空容器１の中心軸か
ら離れるにつれて裾広がりになるため、ウエハＷの周縁
部は中心部に比べて磁束の垂直性が悪く、従って電子の
到達が中心部よりも遅れることが一因として考えられ、
更にまたアース側の真空容器１がウエハＷに完全に対向
していないことも加わっていると推測される。
【０００８】しかしながらウエハＷ表面の例えばアルミ
ニウム配線の上にはデバイスの層間絶縁膜を成膜する場
合、上述のように面内の電位が均一でないと、既に形成
されている絶縁膜例えばトランジスタのゲート酸化膜が
ダメージを受ける場合がある。これはトランジスタの下
地の基板が面方向に同電位であるため、成膜初期時に、
つまりアルミニウム配線が実質的に露出している段階に
前記基板を介してゲート酸化膜に上述の電位分布に対応
した電位差が加わる。ところでゲート酸化膜は例えば５
０〜１００オングストロームと非常に薄く、その耐圧が
１０ボルト程度であることから、上述の電位差が耐圧を
越える値になることがあり、この場合にゲート酸化膜が
劣化するか更には破壊に至ると考えられる。
【０００９】このように従来のＥＣＲプラズマ処理方法
により例えば層間絶縁膜を形成する場合にはゲート酸化
膜がダメージを受けるおそれがあり、製品の歩留まり向
上の妨げになっていた。
【００１０】本発明は、このような事情の下になされた
ものであり、その目的は、ＥＣＲプラズマ処理により絶
縁膜を成膜するにあたり、既に形成されているゲート酸
化膜等の薄膜へのダメージを防止することができ、歩留
まりを向上させることのできるプラズマ処理方法及びそ
の装置を提供することにある。
【００１１】
【課題を解決するための手段】請求項１の発明は、被処
理基板の載置台が内部に設けられた真空容器内に磁界を
形成すると共にプラズマ発生用の高周波を供給し、電子
サイクロトロン共鳴を用いてプラズマガスをプラズマ化
し、そのプラズマにより反応性ガスを活性化させると共
に載置台にプラズマ引き込み用の高周波を供給しながら
被処理基板上に絶縁膜を形成するプラズマ成膜方法にお
いて、前記載置台に供給される高周波の電力値を、成膜
初期時には第１の値とし、被処理基板の表面が薄膜成分
により覆われた後はプラズマ引き込みのために第１の値
よりも大きな第２の値とすることを特徴とする。
【００１２】請求項２の発明は、被処理基板を載置する
ための載置台が内部に設けられた真空容器と、この真空
容器内に磁界を形成する磁界形成手段と、前記真空容器
内にプラズマ発生用の高周波を供給するプラズマ発生用
高周波供給部と、前記載置台にプラズマ引き込み用の高
周波を供給するプラズマ引き込み用高周波電源部と、を
備え、電子サイクロトロン共鳴を用いてプラズマガスを
プラズマ化し、そのプラズマにより反応性ガスを活性化
させて被処理基板上に絶縁膜を形成するプラズマ成膜装
置において、前記載置台に供給される高周波の電力値
を、成膜初期時には第１の値とし、予め設定した時間の
経過後はプラズマ引き込みのために第１の値よりも大き
な第２の値とするように前記プラズマ引き込み用高周波
電源部を制御する制御部を設けたことを特徴とする。
【００１３】そして本発明では、先ずプラズマ発生用ガ
ス及び反応性ガスを真空容器内に供給すると共に磁界及
びプラズマ発生用の高周波を真空容器内に印加し、ＥＣ
Ｒを利用してプラズマを発生させ、例えばＳｉＯ2 膜を
アルミニウム配線上に成膜する。そして成膜初期時に
は、載置台に印加するプラズマ引き込み用の高周波の電
力を例えば零（第１の値は零も含む）にしておく。この
ときウエハ表面上の自己バイアス電圧は例えば零である
ため、ウエハ表面の電位分布は、プラズマのもつ電位分
布にほとんど依存するが、プラズマの面方向の電位差は
せいぜい１ボルト程度と小さいため、既にウエハＷ上に
形成されている例えばゲート酸化膜に加わる電圧は小さ
く、ゲート酸化膜へのダメージはない。
【００１４】次いでＳｉＯ2 膜がわずかに例えば数十ｎ
ｍ形成された後、プラズマ引き込み用の高周波を通常の
電力（第２の値）にして載置台に印加する。これによ
り、異方性のある、強いプラズマが発生し、ウエハの面
方向に自己バイアスに応じた電位分布が生じるが、ウエ
ハ表面例えばアルミニウム配線の上には、わずかにＳｉ
Ｏ2 膜が形成されているため、この絶縁薄膜の存在によ
り、内部のゲート酸化膜に加わる電圧が緩和され、ゲー
ト酸化膜のダメージを防止できる。
【００１５】
【実施の形態】以下に、本発明の実施の形態に係るプラ
ズマ処理装置の一実施例を添付図面に基づいて詳述す
る。図１は本発明に係るプラズマ処理装置を示す概略断
面図である。図示するようにこのプラズマ処理装置は、
例えばアルミニウム等により形成された段部状の真空容
器２を有しており、この真空容器２は上方に位置してプ
ラズマを発生させるプラズマ室２１とこの下方に連通さ
せて連結される反応室２２とに内部が区画されている。
なおこの真空容器２は接地されてゼロ電位になってい
る。
【００１６】この真空容器２の上端は、開口されてこの
部分にマイクロ波を透過する石英等の材料で形成された
透過窓２３がＯリング等のシール部材２４を介して気密
に設けられており、容器２内の真空状態を維持するよう
になっている。この透過窓２３の外側には、例えば２．
４５ＧＨz のプラズマ発生用高周波供給手段としての高
周波電源部３に接続された導波管３１が設けられてお
り、高周波電源部３にて発生したマイクロ波Ｍを導波管
３１で案内して透過窓２３からプラズマ室２１内へ導入
し得るようになっている。
【００１７】プラズマ室２１を区画する側壁には、その
周方向に沿って均等に配置したプラズマガスノズル４１
が設けられると共にこのノズル４１には、図示しないプ
ラズマガス源、例えばＡｒガス源とＯ2 ガス源が接続さ
れており、プラズマ室２１内の上部にＡｒガスやＯ2 ガ
ス等のプラズマガスを均等に供給し得るようになってい
る。なお図中ノズル４１は図面の煩雑化を避けるため２
本しか記載していないが、実際にはそれ以上設けてい
る。また、プラズマ室２１を区画する側壁の外周には、
これに接近させて磁界形成手段として例えばリング状の
電磁コイル２５が配置されており、このプラズマ室２１
内に例えば上方から下方に向かう例えば８７５ガウスの
磁界Ｂを形成し得るようになっており、ＥＣＲプラズマ
条件が満たされている。なお電磁コイル２２に代えて永
久磁石を用いてもよい。
【００１８】このようにプラズマ室２１内に周波数の制
御されたマイクロ波Ｍと磁界Ｂとを形成することによ
り、これらの相互作用により前記周波数にて前記導入ガ
スに共鳴作用が生じてプラズマが高い密度で形成される
ことになる。すなわちこの装置は、電子サイクロトロン
共鳴（ＥＣＲ）プラズマ処理装置を構成することにな
る。
【００１９】一方、前記反応室２２内には、容器底部に
絶縁材５１を介して支持されたサセプタとしてのアルミ
ニウム製の載置台５２が設けられており、この上面の載
置面には例えば静電チャック５３を介して被処理体であ
る半導体ウエハＷが吸着保持されている。またこの載置
台５２には、ウエハＷを所定の温度に加熱する例えばセ
ラミックヒータ５４や図示しないプッシャピン等が設け
られている。更に前記載置台５２には、ウエハＷにイオ
ンを引き込むためのバイアス電圧を印加するようにプラ
ズマ引き込み用高周波電源部６１がブロッキングコンデ
ンサ６２を介して接続されている。
【００２０】更に反応室２２を区画する側壁には、この
中に反応性ガスとして例えばシラン（ＳｉＨ4 ）ガスを
導入するための反応性ガス導入ノズル４２が設けられる
と共にウエハＷを搬出入するときに内部を開放するゲー
トバルブ４３が気密に開閉可能に設けられている。なお
反応性ガス導入ノズル４２は、反応室２２内にガスを均
等に導入するように容器の周方向に均等配置するように
してもよい。前記真空容器２の底部には、図示しない真
空ポンプに接続された排気口２６が設けられており、容
器内雰囲気を底部排気口２６より均等に排出し得るよう
になっている。そしてこの実施例のプラズマ処理装置
は、前記高周波電源部３、６１や、ガスノズル４１、４
２に設けられたバルブＶ１〜Ｖ３などのオン、オフを制
御する制御部７と、この装置を運転するための所定のシ
ーケンスプログラムなどを格納した記憶部７１とを有し
ている。
【００２１】次に上述の装置を用いて、例えばＳｉＯ2
膜よりなる層間絶縁膜を形成する方法について、図２の
タイムチャートを参照しながら説明する。まず、真空容
器２の側壁に設けたゲートバルブ４３を開いて図示しな
い搬送アームにより、例えば表面にアルミニウム配線が
形成されたウエハＷを載置台５２上に載置し、これを静
電チャック５３により吸着保持する。
【００２２】次に、このゲートバルブ４３を閉じて内部
を密閉した後、排気口２６より内部雰囲気を排出して所
定の真空度まで真空引きし、そして図２のタイムチャー
トに示すように時刻ｔ1 にてバルブＶ１、Ｖ２、Ｖ３を
開き、プラズマガスノズル４１からプラズマ室２１内へ
Ｏ2 ガスやＡｒガス等のプラズマ発生用ガスを導入する
と共に反応性ガス導入ノズル４２から反応室２２内へシ
ランガスを導入して内部圧力を所定のプロセス圧に維持
し、続いて時刻ｔ2 にてプラズマ発生用高周波電源部３
をオンにし、ウエハＷ上へのＳｉＯ2 の成膜処理を開始
する。
【００２３】プラズマ発生用高周波源電源部３からの
２．４５ＧＨｚの高周波（マイクロ波）は、導波管３１
を搬送されて真空容器２の天井部に至り、ここの透過窓
２３を透過してマイクロ波Ｍがプラズマ室２１内へ導入
される。このプラズマ室２１内には、プラズマ室２１の
外側に設けた電磁コイル２５により発生した磁界Ｂが上
方から下方に向けて例えば８７５ガウスの強さで印加さ
れており、この磁界Ｂとマイクロ波Ｍとの相互作用でＥ
（電界）×Ｂ（磁界）を誘発して電子サイクロトロン共
鳴が生じ、この共鳴によりＡｒガスやＯ2 ガスがプラズ
マ化され、且つ高密度化される。反応室２２内に流れ込
んだプラズマイオンは、ここに供給されている反応性ガ
スであるＳｉＨ4 ガスを活性化させて活性種を形成し、
ウエハ表面上にＳｉＯ2 の成膜を施すことになる。
【００２４】そして所定時間経過した時刻ｔ3 にて、例
えば図３（ａ）に示すようにアルミニウム配線８１の表
面が５０ｎｍ程度の非常に薄いＳｉＯ2 膜８２で覆われ
た時点にて、プラズマ引き込み用高周波電源部６１より
例えば周波数１３．５６ＭＨｚ、電力２５００Ｗの高周
波電力（ＲＦバイアス電力）を載置台５２に印加する。
ただしこの実施例ではＲＦバイアス印加面積が３２０ｃ
ｍ2 程度であるので単位面積当りの電力値は、約８Ｗ／
ｃｍ2 程度である。これによりプラズマ室２１にて発生
したプラズマは載置台５２に引き込まれ、図４（ａ）に
示すようにＡｒイオンにより凹部８３の間口がスパッタ
されながらＳｉＯ2 膜８２が形成され、ＳｉＯ2 膜８２
が所定の膜厚になったところで、図２では時刻ｔ4 に
て、高周波電源部３及び６１をオフにすると共にバルブ
Ｖ１〜Ｖ３を閉じてガスの供給を停止する。このような
一連のシーケンス制御は、制御部７により記憶部７１内
のシーケンスプログラムに基づいて行われる。
【００２５】このような方法によれば成膜初期段階、つ
まりアルミニウム配線が露出しているかあるいはわずか
にＳｉＯ2 膜が形成される段階ではプラズマ引き込み用
高周波は載置台５２に印加されていないので、既にウエ
ハＷに形成されているゲート酸化膜へのダメージはな
い。即ちこの時点ではウエハＷ表面の電位分布はプラズ
マのもつ電位分布に依存するが、プラズマの面方向の電
位差はせいぜい１ボルト程度と小さいため、図３（ｂ）
に示すようにウエハＷ表面の電位分布も小さく、この結
果ゲート酸化膜に加わる電圧はその耐圧を越えるおそれ
がないのでゲート酸化膜へのダメージは起こらない。
【００２６】そしてアルミニウム配線８１の表面にある
程度の薄い例えば５０ｎｍ程度のＳｉＯ2 膜８２が形成
された時点でプラズマ引き込み用の高周波を載置台５２
に印加すれば、やはりゲート酸化膜へのダメージは起こ
らない。即ちウエハＷ表面に既述した如く自己バイアス
が発生し、例えばウエハＷの周縁部が中心部よりも磁力
線の垂直性が悪いことから電子の到達が遅れ、これに起
因して図４（ｂ）に示すようにウエハＷ表面に大きな電
位分布が発生するが、アルミニウム配線８１の表面に既
に形成された薄いＳｉＯ2 膜８２がいわば絶縁保護膜と
しての役割を果たし、このためアルミニウム配線８１が
露出している場合に比べてゲート酸化膜へ加わる電圧の
大きさが抑えられ、ゲート酸化膜の耐圧を越えるおそれ
がない。
【００２７】このように成膜初期時には、プラズマ引き
込み用高周波を印加しない状態でいわばソフトなプラズ
マにより成膜を行い、アルミニウム配線８１の表面が薄
いＳｉＯ2 膜で保護された後は、プラズマ引き込み用高
周波を印加して異方性のあるいわば強いプラズマで成膜
しているため、ボイドが発生することなく良好な埋め込
みを行いながら、またゲート酸化膜にダメージを与える
こともない。ただし本発明でいう成膜初期時とは、例え
ばＳｉＯ2 の極めて薄い膜がウエハ表面を覆うまでの間
に限定するものではなく、プラズマ引き込み用の高周波
電力を通常の大きさに立上げた後ボイドがなく埋め込み
を実現できるタイミングであれば、ある程度ＳｉＯ2 の
堆積が進行する段階も含むものである。実際に上述の実
施例の方法で成膜した場合と、プラズマ引き込み用高周
波をマイクロ波電力の供給と同時に行った場合（従来方
法）とを比較すると、ゲート酸化膜が破壊しているもの
が従来方法では５％前後含まれていたのに対し、実施例
の方法では全くみられなかった。
【００２８】以上において成膜すべき絶縁膜はＳｉＯ2
膜に限らずＳｉＮ膜などであってもよく、また薄い絶縁
膜が形成されるまで、上述実施例ではプラズマ引き込み
用高周波の電力値をゼロ（高周波電源部６１をオフ）と
しているが、既に形成されている例えばゲート酸化膜の
ダメージを引き起こさない十分に小さな電力値（第１の
値）、例えば１Ｗ／ｃｍ2 以下であれば、プラズマ引き
込み用高周波の電力値は必ずしも零でなくともよい。
【００２９】また前記図２に示す時刻ｔ3 では、既述の
ように高周波電源部６１より例えば周波数１３．５６Ｍ
Ｈｚ、電力２５００Ｗの高周波電力をパルス状に立上げ
て載置台５２に印加しているが、電力の立上げ方はこれ
に限らず、次のようにしてもよい。即ち電力印加回路に
ディレ−回路を組み込んでおき、例えば図５（ａ）に示
すように、時刻ｔ3 でスイッチをオンにして所定の時定
数を持たせながら徐々に高周波電力を２５００Ｗまで立
上げていくようにしてもよいし、図５（ｂ）に示すよう
に、例えば１秒ごとにステップをつけて階段状に高周波
電力を上げて、所定時間経過後に電力２５００Ｗに到達
するようにしてもよい。
【００３０】ここでゲ−ト酸化膜のダメ−ジを防止する
ためには、前記プラズマ発生用高周波電源部３をオンに
する時刻ｔ2 と高周波電源部６１より高周波電力を印加
する時刻ｔ3 との間の時間を長くして、成膜初期段階で
アルミニウム配線８１上に形成されるＳｉＯ2 膜の膜厚
を厚くすることも考えられるが、この時間を長くする
と、スパッタ効果が弱くなり、良好な埋め込みが行われ
ないおそれがある。従って、上述のように時刻ｔ3 に高
周波電源部６１より高周波電力を印加して徐々に電力を
上げていくようにすれば、時刻ｔ3 に一気に電力２５０
０Ｗの高周波電力を印加する場合に比べて、高周波電力
印加時のウエハＷの面内の電位分布はならされるので、
良好な埋め込みを行いながら、より一層ゲ−ト酸化膜の
ダメ−ジを防止することができる。
【００３１】
【発明の効果】以上のように本発明によれば、ＥＣＲプ
ラズマ処理により絶縁膜を成膜するにあたり、既に形成
されているゲート酸化膜等の薄膜へのダメージを防止す
ることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態に係るプラズマ処理装置を
示す断面図である。
【図２】本発明方法の実施の形態に係るシーケンスを示
すタイムチャート図である。
【図３】本発明方法の実施の形態における成膜初期時の
ウエハ表面の状態を示す説明図である。
【図４】本発明方法の実施の形態における成膜途中のウ
エハ表面の状態を示す説明図である。
【図５】本発明方法の実施の他の形態に係るタイムチャ
ート図である。
【図６】従来のプラズマ処理装置を示す概略断面図であ
る。
【図７】従来のプラズマ処理方法に係るシーケンスを示
すタイムチャート図である。
【図８】ウエハ表面の電位分布を示す説明図である。
【符号の説明】
２ 真空容器 ２１ プラズマ室 ２２ 反応室 ２３ 透過窓 ２５ 電磁コイル ３ プラズマ発生用高周波電源部 ４１ プラズマガスノズル ４２ 反応性ガスノズル ５２ 載置台 ６１ プラズマ引き込み用高周波電源部 ７ 制御部 ７１ 記憶部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 片桐 源一 神奈川県川崎市川崎区田辺新田１番１号 富士電機株式会社内 (72)発明者 虎口 信 神奈川県川崎市川崎区田辺新田１番１号 富士電機株式会社内

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 被処理基板の載置台が内部に設けられた
    真空容器内に磁界を形成すると共にプラズマ発生用の高
    周波を供給し、電子サイクロトロン共鳴を用いてプラズ
    マガスをプラズマ化し、そのプラズマにより反応性ガス
    を活性化させると共に載置台にプラズマ引き込み用の高
    周波を供給しながら被処理基板上に絶縁膜を形成するプ
    ラズマ成膜方法において、 前記載置台に供給される高周波の電力値を、成膜初期時
    には第１の値とし、被処理基板の表面が薄膜成分により
    覆われた後はプラズマ引き込みのために第１の値よりも
    大きな第２の値とすることを特徴とするプラズマ成膜方
    法。
  2. 【請求項２】 被処理基板を載置するための載置台が内
    部に設けられた真空容器と、この真空容器内に磁界を形
    成する磁界形成手段と、前記真空容器内にプラズマ発生
    用の高周波を供給するプラズマ発生用高周波供給部と、
    前記載置台にプラズマ引き込み用の高周波を供給するプ
    ラズマ引き込み用高周波電源部と、を備え、電子サイク
    ロトロン共鳴を用いてプラズマガスをプラズマ化し、そ
    のプラズマにより反応性ガスを活性化させて被処理基板
    上に絶縁膜を形成するプラズマ成膜装置において、 前記載置台に供給される高周波の電力値を、成膜初期時
    には第１の値とし、予め設定した時間の経過後はプラズ
    マ引き込みのために第１の値よりも大きな第２の値とす
    るように前記プラズマ引き込み用高周波電源部を制御す
    る制御部を設けたことを特徴とするプラズマ成膜装置。
JP7353549A 1995-04-05 1995-12-29 プラズマ成膜方法及びその装置 Pending JPH08335573A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP7353549A JPH08335573A (ja) 1995-04-05 1995-12-29 プラズマ成膜方法及びその装置
US08/626,455 US5948485A (en) 1995-04-05 1996-04-02 Plasma deposition method and an apparatus therefor
KR1019960010132A KR100415214B1 (ko) 1995-04-05 1996-04-04 플라즈마 성막방법
TW085104039A TW300322B (ja) 1995-04-05 1996-04-05

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP10698995 1995-04-05
JP7-106989 1995-04-05
JP7353549A JPH08335573A (ja) 1995-04-05 1995-12-29 プラズマ成膜方法及びその装置

Publications (1)

Publication Number Publication Date
JPH08335573A true JPH08335573A (ja) 1996-12-17

Family

ID=26447074

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7353549A Pending JPH08335573A (ja) 1995-04-05 1995-12-29 プラズマ成膜方法及びその装置

Country Status (4)

Country Link
US (1) US5948485A (ja)
JP (1) JPH08335573A (ja)
KR (1) KR100415214B1 (ja)
TW (1) TW300322B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006032894A (ja) * 2004-07-13 2006-02-02 Hynix Semiconductor Inc 半導体素子のパッシベーション膜形成方法及び半導体素子のパッシベーション膜構造
JP2011119779A (ja) * 2011-03-22 2011-06-16 Seiko Epson Corp 強誘電体キャパシタの形成方法、強誘電体キャパシタおよび電子デバイス

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6042901A (en) * 1996-02-20 2000-03-28 Lam Research Corporation Method for depositing fluorine doped silicon dioxide films
JPH1180975A (ja) 1997-09-04 1999-03-26 Speedfam Co Ltd プラズマエッチング装置の耐食システム及びその方法
KR100356470B1 (ko) * 1999-12-29 2002-10-18 주식회사 하이닉스반도체 반도체 소자의 고밀도 플라즈마막 형성 방법
US7012438B1 (en) 2002-07-10 2006-03-14 Kla-Tencor Technologies Corp. Methods and systems for determining a property of an insulating film
US7064565B1 (en) * 2002-10-31 2006-06-20 Kla-Tencor Technologies Corp. Methods and systems for determining an electrical property of an insulating film
US7248062B1 (en) 2002-11-04 2007-07-24 Kla-Tencor Technologies Corp. Contactless charge measurement of product wafers and control of corona generation and deposition
JP4416569B2 (ja) * 2004-05-24 2010-02-17 キヤノン株式会社 堆積膜形成方法および堆積膜形成装置
WO2007022538A2 (en) * 2005-08-19 2007-02-22 Kla-Tencor Technologies Corporation Test pads for measuring properties of a wafer
WO2007143743A2 (en) * 2006-06-09 2007-12-13 S.O.I.Tec Silicon On Insulator Technologies High volume delivery system for gallium trichloride
US9481944B2 (en) 2006-11-22 2016-11-01 Soitec Gas injectors including a funnel- or wedge-shaped channel for chemical vapor deposition (CVD) systems and CVD systems with the same
US8197597B2 (en) 2006-11-22 2012-06-12 Soitec Gallium trichloride injection scheme
US9481943B2 (en) 2006-11-22 2016-11-01 Soitec Gallium trichloride injection scheme
EP2066496B1 (en) 2006-11-22 2013-04-10 Soitec Equipment for high volume manufacture of group iii-v semiconductor materials
US8382898B2 (en) 2006-11-22 2013-02-26 Soitec Methods for high volume manufacture of group III-V semiconductor materials
US20090223441A1 (en) * 2006-11-22 2009-09-10 Chantal Arena High volume delivery system for gallium trichloride
KR101390425B1 (ko) 2006-11-22 2014-05-19 소이텍 화학기상증착 챔버용 온도제어 퍼지 게이트 밸브
KR100870567B1 (ko) * 2007-06-27 2008-11-27 삼성전자주식회사 플라즈마를 이용한 이온 도핑 방법 및 플라즈마 이온 도핑장치

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0824114B2 (ja) * 1984-11-09 1996-03-06 株式会社日立製作所 プラズマエッチング方法
JPH0697660B2 (ja) * 1985-03-23 1994-11-30 日本電信電話株式会社 薄膜形成方法
GB2212974B (en) * 1987-11-25 1992-02-12 Fuji Electric Co Ltd Plasma processing apparatus
EP0395415B1 (en) * 1989-04-27 1995-03-15 Fujitsu Limited Apparatus for and method of processing a semiconductor device using microwave-generated plasma
JP2803304B2 (ja) * 1990-03-29 1998-09-24 富士電機株式会社 絶縁膜を備えた半導体装置の製造方法
JP2598336B2 (ja) * 1990-09-21 1997-04-09 株式会社日立製作所 プラズマ処理装置
US5427827A (en) * 1991-03-29 1995-06-27 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Deposition of diamond-like films by ECR microwave plasma
US5314603A (en) * 1991-07-24 1994-05-24 Tokyo Electron Yamanashi Limited Plasma processing apparatus capable of detecting and regulating actual RF power at electrode within chamber
US5286518A (en) * 1992-04-30 1994-02-15 Vlsi Technology, Inc. Integrated-circuit processing with progressive intermetal-dielectric deposition
US5289010A (en) * 1992-12-08 1994-02-22 Wisconsin Alumni Research Foundation Ion purification for plasma ion implantation

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006032894A (ja) * 2004-07-13 2006-02-02 Hynix Semiconductor Inc 半導体素子のパッシベーション膜形成方法及び半導体素子のパッシベーション膜構造
JP2011119779A (ja) * 2011-03-22 2011-06-16 Seiko Epson Corp 強誘電体キャパシタの形成方法、強誘電体キャパシタおよび電子デバイス

Also Published As

Publication number Publication date
KR100415214B1 (ko) 2004-05-17
US5948485A (en) 1999-09-07
KR960039123A (ko) 1996-11-21
TW300322B (ja) 1997-03-11

Similar Documents

Publication Publication Date Title
JPH08335573A (ja) プラズマ成膜方法及びその装置
JP4351755B2 (ja) 薄膜作成方法および薄膜作成装置
KR100436950B1 (ko) 저압 스퍼터링 방법 및 장치
US6392350B1 (en) Plasma processing method
US5460689A (en) High pressure plasma treatment method and apparatus
KR970067690A (ko) 고밀도 플라즈마 막의 고유 스트레스를 감소하기 위한 방법 및 그 장치
EP0844313A2 (en) Method and apparatus for sputtering in a chamber having an inductively coupled plasma
JP4344019B2 (ja) イオン化スパッタ方法
JPH098014A (ja) プラズマ成膜方法及びその装置
JPH10212576A (ja) スパッタリングチャンバにおける粒状物質の発生を抑制する方法
KR20030086996A (ko) 플라즈마 처리 장치 및 플라즈마 처리 방법
JP2003086569A (ja) プラズマ処理方法
US6451179B1 (en) Method and apparatus for enhancing sidewall coverage during sputtering in a chamber having an inductively coupled plasma
US6320154B1 (en) Plasma processing method
JP3423186B2 (ja) 処理方法
JP2000068227A (ja) 表面処理方法および装置
JP2000091247A (ja) プラズマ処理装置
KR980011764A (ko) 전면 고밀도 플라즈마 증착 제공 방법 및 그 장치
JP2001244245A (ja) 試料の表面処理装置及び表面処理方法
WO2000019501A1 (fr) Procede et appareil de traitement au plasma
KR20010042483A (ko) 가스 처리 장치
JP3258839B2 (ja) プラズマ処理方法
EP0707339A2 (en) Method and apparatus for planarizing a layer of material on a semiconductor substrate surface
JP3432722B2 (ja) プラズマ成膜処理方法及びプラズマ処理装置
KR100592241B1 (ko) 유도결합형 플라즈마 처리장치

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040420