JP2803304B2 - 絶縁膜を備えた半導体装置の製造方法 - Google Patents
絶縁膜を備えた半導体装置の製造方法Info
- Publication number
- JP2803304B2 JP2803304B2 JP2081967A JP8196790A JP2803304B2 JP 2803304 B2 JP2803304 B2 JP 2803304B2 JP 2081967 A JP2081967 A JP 2081967A JP 8196790 A JP8196790 A JP 8196790A JP 2803304 B2 JP2803304 B2 JP 2803304B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- frequency bias
- gas
- substrate
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、絶縁膜を備えた半導体装置の製造方法に関
し、特に、ECRプラズマCVD法により基板の段差部、例え
ば電極、配線等の上に絶縁膜を形成する技術に関するも
のである。
し、特に、ECRプラズマCVD法により基板の段差部、例え
ば電極、配線等の上に絶縁膜を形成する技術に関するも
のである。
半導体集積回路の層間絶縁膜やパッシベーション膜と
しては、通常、熱CVD法や高周波プラズマCVD法により形
成された酸化膜、窒化膜等が用いられている。しかし、
近年、半導体装置の集積化及び高密度化が進み、配線間
隔、配線幅等の構造寸法がサブミクロン領域に移行する
に伴って絶縁膜の高品質化が要求されるようになり、上
記の成膜方法以外の手法が種々試みられている。そのう
ちの１つとして、低温成膜可能で耐酸性、緻密性に優れ
た絶縁膜を形成できるECR（電子サイクロトロン共鳴）
プラズマCVD法が開発されている。
しては、通常、熱CVD法や高周波プラズマCVD法により形
成された酸化膜、窒化膜等が用いられている。しかし、
近年、半導体装置の集積化及び高密度化が進み、配線間
隔、配線幅等の構造寸法がサブミクロン領域に移行する
に伴って絶縁膜の高品質化が要求されるようになり、上
記の成膜方法以外の手法が種々試みられている。そのう
ちの１つとして、低温成膜可能で耐酸性、緻密性に優れ
た絶縁膜を形成できるECR（電子サイクロトロン共鳴）
プラズマCVD法が開発されている。
このECRプラズマCVD法は、所定強度の磁場中にガスを
導入し、ここに磁場強度に対応した周波数のマイクロ波
を入射することによって該マイクロ波のエネルギーを共
鳴吸収させ、これにより高密度に生成されたプラズマ
を、反応ガスと伴に基板上に導入して成膜するものであ
る。
導入し、ここに磁場強度に対応した周波数のマイクロ波
を入射することによって該マイクロ波のエネルギーを共
鳴吸収させ、これにより高密度に生成されたプラズマ
を、反応ガスと伴に基板上に導入して成膜するものであ
る。
ここで、基板上の段差（例えば、基板上に形成された
電極、配線等による凹凸）の上に絶縁膜を形成する場合
には、絶縁特性を向上させ、或いは多層構造を形成可能
とするために、平坦化処理を施す必要がある。この平坦
化処理を不要とするために、絶縁膜の成膜時に平坦化を
達成する方法として、基板に高周波バイアスを印加し、
基板の自己バイアス効果によってエッチングとディポジ
ションを同時に行なうバイアススパッタリング法が知ら
れている。この高周波バイアスの印加は、ECRプラズマC
VD法においても施すことが可能であり、これにより、絶
縁膜の段差被覆性の改善が期待されている。
電極、配線等による凹凸）の上に絶縁膜を形成する場合
には、絶縁特性を向上させ、或いは多層構造を形成可能
とするために、平坦化処理を施す必要がある。この平坦
化処理を不要とするために、絶縁膜の成膜時に平坦化を
達成する方法として、基板に高周波バイアスを印加し、
基板の自己バイアス効果によってエッチングとディポジ
ションを同時に行なうバイアススパッタリング法が知ら
れている。この高周波バイアスの印加は、ECRプラズマC
VD法においても施すことが可能であり、これにより、絶
縁膜の段差被覆性の改善が期待されている。
〔発明が解決しようとする課題〕 しかしながら、ECRプラズマCVD法により高周波バイア
スの印加の下で基板上に絶縁膜を形成した場合には、高
周波バイアスに基づくイオン衝撃等により、基板上の配
線等にヒロック、ストレスマイグレーション、その他の
損傷が発生するという問題点があった。
スの印加の下で基板上に絶縁膜を形成した場合には、高
周波バイアスに基づくイオン衝撃等により、基板上の配
線等にヒロック、ストレスマイグレーション、その他の
損傷が発生するという問題点があった。
更に、絶縁膜のうち段差部を被覆する部分の膜質が特
に悪いことから、膜内に空洞が発生する場合があり、ま
た、印加する高周波バイアスの出力増加に伴って膜厚分
布が不均一となり、全体としても膜質が悪化するという
問題点があった。
に悪いことから、膜内に空洞が発生する場合があり、ま
た、印加する高周波バイアスの出力増加に伴って膜厚分
布が不均一となり、全体としても膜質が悪化するという
問題点があった。
そこで、本発明は上記問題点を解決するものであり、
その課題は、ECRプラズマCVD法の特性を利用して成膜状
態の異なる複数工程を以て絶縁膜を形成することによっ
て、膜質が高く、段差被覆性及び平坦性に優れた絶縁膜
が形成可能であって、しかも下地損傷を生じない絶縁膜
の製造方法を提供することにある。
その課題は、ECRプラズマCVD法の特性を利用して成膜状
態の異なる複数工程を以て絶縁膜を形成することによっ
て、膜質が高く、段差被覆性及び平坦性に優れた絶縁膜
が形成可能であって、しかも下地損傷を生じない絶縁膜
の製造方法を提供することにある。
上記の目的を達成するために、本発明によれば、基板
に高周波バイアスを印加可能なECRプラズマCVD法によ
り、該基板に形成された段差部上に絶縁膜を形成する工
程を有する半導体装置の製造方法において、高周波バイ
アスを印加することなく、段差部の面上に下地保護絶縁
膜を形成する工程と、第１の高周波バイアス出力範囲内
の高周波バイアスを印加して、下地保護絶縁膜の上層に
高被覆性絶縁膜を形成する工程と、高被覆性絶縁膜を形
成する工程の後に、第２の高周波バイアス出力範囲内の
高周波バイアスを印加して、ArガスまたはArガスとHeガ
スとを成膜ガスに混入して、平坦化絶縁膜を形成する工
程と、を有し、第１の高周波バイアス出力範囲と第２の
高周波バイアス出力範囲とは同一出力範囲である、こと
とする。もしくは、基板に高周波バイアスを印加可能な
ECRプラズマCVD法により、該基板に形成された段差部上
に絶縁膜を形成する工程を有する半導体装置の製造方法
において、第１の高周波バイアス出力範囲内の高周波バ
イアスを印加して、段差部の面上に下地保護絶縁膜を形
成する工程と、第２の高周波バイアス出力範囲内の高周
波バイアスを印加して、下地保護絶縁膜の上層に高被覆
性絶縁膜を形成する工程と、高被覆性絶縁膜を形成する
工程の後に、第３の高周波バイアス出力範囲内の高周波
バイアスを印加して、ArガスまたはArガスとHeガスとを
成膜ガスに混入して、平坦化絶縁膜を形成する工程と、
を有し、第２の高周波バイアス出力範囲と第３の高周波
バイアス出力範囲とは同一出力範囲であり、第２の高周
波バイアス出力範囲の出力下限値は第１の高周波バイア
ス出力範囲の上限値よりも大きい、こととする。
に高周波バイアスを印加可能なECRプラズマCVD法によ
り、該基板に形成された段差部上に絶縁膜を形成する工
程を有する半導体装置の製造方法において、高周波バイ
アスを印加することなく、段差部の面上に下地保護絶縁
膜を形成する工程と、第１の高周波バイアス出力範囲内
の高周波バイアスを印加して、下地保護絶縁膜の上層に
高被覆性絶縁膜を形成する工程と、高被覆性絶縁膜を形
成する工程の後に、第２の高周波バイアス出力範囲内の
高周波バイアスを印加して、ArガスまたはArガスとHeガ
スとを成膜ガスに混入して、平坦化絶縁膜を形成する工
程と、を有し、第１の高周波バイアス出力範囲と第２の
高周波バイアス出力範囲とは同一出力範囲である、こと
とする。もしくは、基板に高周波バイアスを印加可能な
ECRプラズマCVD法により、該基板に形成された段差部上
に絶縁膜を形成する工程を有する半導体装置の製造方法
において、第１の高周波バイアス出力範囲内の高周波バ
イアスを印加して、段差部の面上に下地保護絶縁膜を形
成する工程と、第２の高周波バイアス出力範囲内の高周
波バイアスを印加して、下地保護絶縁膜の上層に高被覆
性絶縁膜を形成する工程と、高被覆性絶縁膜を形成する
工程の後に、第３の高周波バイアス出力範囲内の高周波
バイアスを印加して、ArガスまたはArガスとHeガスとを
成膜ガスに混入して、平坦化絶縁膜を形成する工程と、
を有し、第２の高周波バイアス出力範囲と第３の高周波
バイアス出力範囲とは同一出力範囲であり、第２の高周
波バイアス出力範囲の出力下限値は第１の高周波バイア
ス出力範囲の上限値よりも大きい、こととする。
これらの上記各工程において、基板の周囲にはカスプ
磁場（逆方向の２つの発散磁場によって形成される磁場
をいう。）を形成し、このカスプ磁場中におけるカスプ
面（法線方向の磁界強度がゼロになる平面若しくは曲面
をいう。）の近傍に基板を設置し、基板面をカスプ面に
対して平行に配置する場合もある。
磁場（逆方向の２つの発散磁場によって形成される磁場
をいう。）を形成し、このカスプ磁場中におけるカスプ
面（法線方向の磁界強度がゼロになる平面若しくは曲面
をいう。）の近傍に基板を設置し、基板面をカスプ面に
対して平行に配置する場合もある。
かかる手段によれば、基板上の段差部には、先ず、高
周波バイアス無印加又は低出力の高周波バイアス印加に
より下地保護絶縁膜が形成される。この絶縁膜は、高周
波バイアス印加による基板の自己バイアス効果がない状
態又は弱い状態で成膜されるため、段差部や基板表面に
損傷を与えるおそれが少なく、また、電極や配線部のヒ
ロックやストレスマイグレーションの発生を防ぐことが
できる。
周波バイアス無印加又は低出力の高周波バイアス印加に
より下地保護絶縁膜が形成される。この絶縁膜は、高周
波バイアス印加による基板の自己バイアス効果がない状
態又は弱い状態で成膜されるため、段差部や基板表面に
損傷を与えるおそれが少なく、また、電極や配線部のヒ
ロックやストレスマイグレーションの発生を防ぐことが
できる。
次に、下地保護絶縁膜の上層に、より高出力の高周波
バイアスを印加することにより高被覆性絶縁膜を形成す
るので、基板の自己バイアス効果により段差部の被覆性
が改善され、絶縁膜の上面の平坦性が向上する。この工
程中、上記の下地保護絶縁膜の存在によって、高周波バ
イアス印加による段差部等の損傷は生じない。
バイアスを印加することにより高被覆性絶縁膜を形成す
るので、基板の自己バイアス効果により段差部の被覆性
が改善され、絶縁膜の上面の平坦性が向上する。この工
程中、上記の下地保護絶縁膜の存在によって、高周波バ
イアス印加による段差部等の損傷は生じない。
更に、この後に、成膜ガス中Arを混入して成膜する工
程を設けることにより、自己バイアス効果によるスパッ
タ作用が強化され、高いアスペクト比を備えた配線等の
段差部上にも、より平坦な絶縁膜を形成することができ
る。Arと共にHeを混入する場合には、Arのスパッタエッ
チング速度が緩和され、絶縁膜中へのArの混入を防止す
る上に、スパッタ速度の面内均一性を向上させる効果が
ある。したがって、ArとHeの流量及び混合比を調整する
ことによって、段差部形状に応じた絶縁膜の平坦化を図
ることが可能であり、更に、膜質改善及び膜厚の均一化
を期すことができる。
程を設けることにより、自己バイアス効果によるスパッ
タ作用が強化され、高いアスペクト比を備えた配線等の
段差部上にも、より平坦な絶縁膜を形成することができ
る。Arと共にHeを混入する場合には、Arのスパッタエッ
チング速度が緩和され、絶縁膜中へのArの混入を防止す
る上に、スパッタ速度の面内均一性を向上させる効果が
ある。したがって、ArとHeの流量及び混合比を調整する
ことによって、段差部形状に応じた絶縁膜の平坦化を図
ることが可能であり、更に、膜質改善及び膜厚の均一化
を期すことができる。
このように、成膜状態の異なった複数の工程により段
階的に絶縁膜を形成するので、基板表面や段差部等に損
傷を与えることもなく、段差被覆性が良く、充分に平坦
化された高品質の絶縁膜を形成することができる。
階的に絶縁膜を形成するので、基板表面や段差部等に損
傷を与えることもなく、段差被覆性が良く、充分に平坦
化された高品質の絶縁膜を形成することができる。
上記の各工程において、基板の周囲にカプス磁場を形
成し、カプス面の近傍に基板を平行配置した場合には、
カプス面の磁束の急激な発散により基板に到達するプラ
ズマ流が均一化され、絶縁膜の膜厚及び膜質の均一化が
更に向上する。この効果は高出力の高周波バイアス印加
時にも失われないため、上記方法には特に有効である。
成し、カプス面の近傍に基板を平行配置した場合には、
カプス面の磁束の急激な発散により基板に到達するプラ
ズマ流が均一化され、絶縁膜の膜厚及び膜質の均一化が
更に向上する。この効果は高出力の高周波バイアス印加
時にも失われないため、上記方法には特に有効である。
次に、添付図面を参照して、本発明に係る半導体装置
の製造方法の実施例を説明する。
の製造方法の実施例を説明する。
先ず、第１図を参照して、本実施例に用いるECRプラ
ズマCVD装置の構造を説明する。導波管１はマイクロ波
導入窓２を介して、主磁気コイル４により磁場が形成さ
れたプラズマ生成室５に接続されており、空洞共振器を
構成するプラズマ生成室５内でマイクロ波周波数と磁界
強度がECR条件を充たすことにより、第１ガス導入系３
から流入するO2ガスはエネルギーを共鳴吸収し、高密度
のプラズマとなる。このO2プラズマは、開口部８付近に
形成された発散磁場によって、プラズマ生成室５から反
応室６へ引き出される。この時、第２ガス導入系７から
SiH4（シラン）ガスを導入すると、O2プラズマのエネル
ギーによりSiH4ガスが分解されて、試料台10に設置され
た基板９の表面上にSiO2膜が形成される。ここで、試料
台10には、高周波電源12が接続され、基板９にRFバイア
スを印加できるようになっており、また、試料台10の下
方には補助磁気コイル11が設けられ、主磁気コイル４に
より形成される発散磁場と補助磁気コイル11により形成
される磁場とから反応室６内にカスプ磁場が形成される
ようになっている。
ズマCVD装置の構造を説明する。導波管１はマイクロ波
導入窓２を介して、主磁気コイル４により磁場が形成さ
れたプラズマ生成室５に接続されており、空洞共振器を
構成するプラズマ生成室５内でマイクロ波周波数と磁界
強度がECR条件を充たすことにより、第１ガス導入系３
から流入するO2ガスはエネルギーを共鳴吸収し、高密度
のプラズマとなる。このO2プラズマは、開口部８付近に
形成された発散磁場によって、プラズマ生成室５から反
応室６へ引き出される。この時、第２ガス導入系７から
SiH4（シラン）ガスを導入すると、O2プラズマのエネル
ギーによりSiH4ガスが分解されて、試料台10に設置され
た基板９の表面上にSiO2膜が形成される。ここで、試料
台10には、高周波電源12が接続され、基板９にRFバイア
スを印加できるようになっており、また、試料台10の下
方には補助磁気コイル11が設けられ、主磁気コイル４に
より形成される発散磁場と補助磁気コイル11により形成
される磁場とから反応室６内にカスプ磁場が形成される
ようになっている。
次に、上記のECRプラズマCVD装置を用いてSiO2膜を形
成する方法を、第２図を参照して説明する。第２図
（ａ）に示すように、シリコン基板21の表面上には配線
22が形成されており、これらの上に、第２図（ｂ）に示
すように、基板に下地保護酸化膜23を形成する。この下
地保護酸化膜23は、配線22の表面に損傷、ヒロック、ス
トレスマイグレーションを発生させないため、シリコン
基板21にRFバイアスを印加しないか又は小出力のRFバイ
アスを印加して形成される。また、後の平坦化工程を短
縮するためになるべく薄く形成する。次に、第２図
（ｃ）に示すように、高出力のRFバイアスをシリコン基
板21に印加して、より段差被覆性を向上させた高被覆性
酸化膜24を形成して膜厚をある程度大きくする。最後
に、第２図（ｄ）に示すように、反応室６内にAr及びHe
ガスを導入してスパッタエッチング効果を生じさせ、平
坦化酸化膜25を形成する。
成する方法を、第２図を参照して説明する。第２図
（ａ）に示すように、シリコン基板21の表面上には配線
22が形成されており、これらの上に、第２図（ｂ）に示
すように、基板に下地保護酸化膜23を形成する。この下
地保護酸化膜23は、配線22の表面に損傷、ヒロック、ス
トレスマイグレーションを発生させないため、シリコン
基板21にRFバイアスを印加しないか又は小出力のRFバイ
アスを印加して形成される。また、後の平坦化工程を短
縮するためになるべく薄く形成する。次に、第２図
（ｃ）に示すように、高出力のRFバイアスをシリコン基
板21に印加して、より段差被覆性を向上させた高被覆性
酸化膜24を形成して膜厚をある程度大きくする。最後
に、第２図（ｄ）に示すように、反応室６内にAr及びHe
ガスを導入してスパッタエッチング効果を生じさせ、平
坦化酸化膜25を形成する。
このように、成膜条件を段階的に変えた複数の工程に
よって、完全に平坦化された酸化膜を形成することが可
能であり、しかも、下地保護酸化膜23によって、シリコ
ン基板21の表面や配線22に与える損傷が少なくなり、ヒ
ロック、ストレスマイグレーション等が発生しない。こ
こに、上記の第２図（ａ）、（ｂ）及び（ｃ）の各工程
において、それぞれ、成膜条件の異なった複数の酸化膜
を形成することも可能であり、また、各工程の間に、前
後の工程における成膜条件の中庸的な条件で成膜する工
程を設けることもできる。このような形成方法の例とし
て、ECRプラズマCVD法の基本的な成膜条件を第１表に示
し、第２表には、第１実施例における各工程ごとの成膜
条件を示す。
よって、完全に平坦化された酸化膜を形成することが可
能であり、しかも、下地保護酸化膜23によって、シリコ
ン基板21の表面や配線22に与える損傷が少なくなり、ヒ
ロック、ストレスマイグレーション等が発生しない。こ
こに、上記の第２図（ａ）、（ｂ）及び（ｃ）の各工程
において、それぞれ、成膜条件の異なった複数の酸化膜
を形成することも可能であり、また、各工程の間に、前
後の工程における成膜条件の中庸的な条件で成膜する工
程を設けることもできる。このような形成方法の例とし
て、ECRプラズマCVD法の基本的な成膜条件を第１表に示
し、第２表には、第１実施例における各工程ごとの成膜
条件を示す。
ここで、前処理工程においては、第１ガス導入系３か
らのO2ガスのみを導入し、第２ガス導入系７からはSiH4
ガスを導入しない。これは、シリコン基板21の表面にO2
プラズマを照射することによって、表面を活性化すると
共にクリーニング効果を生ぜしめるものである。また、
第１層の酸化膜を形成する第１工程と、高出力のRFバイ
アスを印加して成膜する第３工程との間に、小出力のRF
バイアスを印加して成膜する第２工程を設けている。更
に、第４工程におけるArガス及びHeガスは、酸化膜の平
坦化の進行状態を観察しながら、各流量及び混合割合を
調整して成膜することもできる。例えば、スパッタエッ
チング速度を低下させたい場合には、Arガスの流量を低
下させ又はHeガスの流量を増加することにより対処でき
る。なお、Heガスの混入は、Arガスによるスパッタエッ
チング速度をある程度低下させ、また、酸化膜中にArが
混入することによって成膜後にArが脱気して酸化膜を破
壊する現象を防止し、更に膜厚分布を均一化する効果が
ある。一方、Heガスは他の物質との反応性が低いため、
膜質に影響を与えない。第４図には、Arガスを混入しな
い場合と、Arガス及びHeガスの双方を混入した場合とを
比較するために、双方の条件にて形成した酸化膜のBHF
（HF、H2O及びNH4Fの混合液）によるエッチング速度−
耐酸性の目安となる−と、酸化膜の成膜速度とを示し
た。このように、Arガス及びHeガスの混入は膜質には大
きな影響を与えない一方で、RF出力や混合比により成膜
速度等を変えることができるので、成膜条件を制御する
手段の一つとすることができると共に、同一工程内にお
いてArガス及びHeガスの混合比を変更する等の手段によ
り成膜条件を変化させることが可能となり、工程の省略
及び短縮化を図ることができる。
らのO2ガスのみを導入し、第２ガス導入系７からはSiH4
ガスを導入しない。これは、シリコン基板21の表面にO2
プラズマを照射することによって、表面を活性化すると
共にクリーニング効果を生ぜしめるものである。また、
第１層の酸化膜を形成する第１工程と、高出力のRFバイ
アスを印加して成膜する第３工程との間に、小出力のRF
バイアスを印加して成膜する第２工程を設けている。更
に、第４工程におけるArガス及びHeガスは、酸化膜の平
坦化の進行状態を観察しながら、各流量及び混合割合を
調整して成膜することもできる。例えば、スパッタエッ
チング速度を低下させたい場合には、Arガスの流量を低
下させ又はHeガスの流量を増加することにより対処でき
る。なお、Heガスの混入は、Arガスによるスパッタエッ
チング速度をある程度低下させ、また、酸化膜中にArが
混入することによって成膜後にArが脱気して酸化膜を破
壊する現象を防止し、更に膜厚分布を均一化する効果が
ある。一方、Heガスは他の物質との反応性が低いため、
膜質に影響を与えない。第４図には、Arガスを混入しな
い場合と、Arガス及びHeガスの双方を混入した場合とを
比較するために、双方の条件にて形成した酸化膜のBHF
（HF、H2O及びNH4Fの混合液）によるエッチング速度−
耐酸性の目安となる−と、酸化膜の成膜速度とを示し
た。このように、Arガス及びHeガスの混入は膜質には大
きな影響を与えない一方で、RF出力や混合比により成膜
速度等を変えることができるので、成膜条件を制御する
手段の一つとすることができると共に、同一工程内にお
いてArガス及びHeガスの混合比を変更する等の手段によ
り成膜条件を変化させることが可能となり、工程の省略
及び短縮化を図ることができる。
上記の効果は、第３表に各工程の条件を示す第２実施
例においても同様に達成される。この第２実施例では、
下地保護絶縁膜を形成する第１工程において、小出力の
RFバイアスを基板に印加することによりある程度の段差
被覆性を確保している。ここで、第２工程は、膜厚の均
一性を改善するために導入されたものである。
例においても同様に達成される。この第２実施例では、
下地保護絶縁膜を形成する第１工程において、小出力の
RFバイアスを基板に印加することによりある程度の段差
被覆性を確保している。ここで、第２工程は、膜厚の均
一性を改善するために導入されたものである。
更に、上記の第１実施例及び第２実施例に示す４工程
の後に第４表に示す２工程を追加することによって、よ
り完全に平坦化成膜を施すことが可能であり、高アスペ
クト比の配線部が形成された基板上にも平坦な酸化膜を
成膜することが可能である。
の後に第４表に示す２工程を追加することによって、よ
り完全に平坦化成膜を施すことが可能であり、高アスペ
クト比の配線部が形成された基板上にも平坦な酸化膜を
成膜することが可能である。
以上の実施例においては、主磁気コイル４による磁場
に加えて補助磁気コイル11による磁場を発生させ、両磁
場により、反応室６内にカスプ磁場を形成しており、シ
リコン基板21がカスプ面上に沿って平行に配置するよう
にしている。この結果、シリコン基板９に到達するプラ
ズマの密度及びエネルギーが均一化すると考えられ、実
際にも膜厚及び膜質の面内分布が均一化される。この効
果は、第４図に示すように、従来の発散磁場の下におけ
る成膜と異なり、RF出力が高い場合にも失われないの
で、均一性を低下させることなくRF印加を施すことがで
きる。
に加えて補助磁気コイル11による磁場を発生させ、両磁
場により、反応室６内にカスプ磁場を形成しており、シ
リコン基板21がカスプ面上に沿って平行に配置するよう
にしている。この結果、シリコン基板９に到達するプラ
ズマの密度及びエネルギーが均一化すると考えられ、実
際にも膜厚及び膜質の面内分布が均一化される。この効
果は、第４図に示すように、従来の発散磁場の下におけ
る成膜と異なり、RF出力が高い場合にも失われないの
で、均一性を低下させることなくRF印加を施すことがで
きる。
以上説明したように、本発明は、ECRプラズマCVD法を
用いた半導体装置の製造方法において、基板に印加する
高周波バイアスの出力、Arガス等の混入有無等の条件を
変えた複数の工程によって基板の段差部上に絶縁膜を形
成することに特徴を有するので、以下の効果を奏する。
用いた半導体装置の製造方法において、基板に印加する
高周波バイアスの出力、Arガス等の混入有無等の条件を
変えた複数の工程によって基板の段差部上に絶縁膜を形
成することに特徴を有するので、以下の効果を奏する。
高周波バイアスの印加の有無及び高周波バイアスの
出力の増減によって、下地保護絶縁膜と高被覆性絶縁膜
を形成するので、基板表面及び段差部に損傷を与えずに
段差被覆性の良い絶縁膜を形成できる。
出力の増減によって、下地保護絶縁膜と高被覆性絶縁膜
を形成するので、基板表面及び段差部に損傷を与えずに
段差被覆性の良い絶縁膜を形成できる。
Arガスの混入により平坦化絶縁膜を成膜する工程を
設けることにより、高周波バイアスの印加によるスパッ
タ効果が強化され、高アスペクト比の段差部上にも充分
な平坦性を備えた絶縁膜を形成することができる。ここ
で、Heガスを混合する場合には、スパッタエッチング条
件を調整変更することができると共にその面内均一性を
高めることができ、更に、絶縁膜中へのArの混入を防止
できる。
設けることにより、高周波バイアスの印加によるスパッ
タ効果が強化され、高アスペクト比の段差部上にも充分
な平坦性を備えた絶縁膜を形成することができる。ここ
で、Heガスを混合する場合には、スパッタエッチング条
件を調整変更することができると共にその面内均一性を
高めることができ、更に、絶縁膜中へのArの混入を防止
できる。
基板の周囲にカスプ磁場を形成し、カスプ面近傍に
基板を設置する場合には、膜厚及び膜質の均一性が向上
する。また、高出力の高周波バイアスを印加する場合に
もその均一性は悪化しないので、高周波バイアスによる
平坦化制御をより有効に行なうことができる。
基板を設置する場合には、膜厚及び膜質の均一性が向上
する。また、高出力の高周波バイアスを印加する場合に
もその均一性は悪化しないので、高周波バイアスによる
平坦化制御をより有効に行なうことができる。
第１図は本発明による半導体装置の製造方法の実施例に
用いるECRプラズマCVD装置の構造を示す縦断面図であ
る。 第２図は同実施例の製造方法を示す工程断面図である。 第３図は同実施例における絶縁膜のエッチング速度及び
成膜速度のRF出力に対する依存性を、Arガスを成膜ガス
中に混入せずに形成した場合と、Arガス及びHeガスを成
膜ガス中に混合した場合との比較において示すグラフ図
である。 第４図は同実施例において形成した絶縁膜の膜厚の面内
均一性を従来技術との比較において示すグラフ図であ
る。 〔符号の説明〕 １……導波管 ２……マイクロ波導入窓 ３……第１ガス導入系 ４……主磁気コイル ５……プラズマ生成室 ６……反応室 ７……第２ガス導入系 ８……開口部 ９……基板 10……試料台 11……補助磁気コイル 12……高周波電源 21……シリコン基板 22……配線 23……下地保護酸化膜 24……高被覆性酸化膜 25……平坦化酸化膜。
用いるECRプラズマCVD装置の構造を示す縦断面図であ
る。 第２図は同実施例の製造方法を示す工程断面図である。 第３図は同実施例における絶縁膜のエッチング速度及び
成膜速度のRF出力に対する依存性を、Arガスを成膜ガス
中に混入せずに形成した場合と、Arガス及びHeガスを成
膜ガス中に混合した場合との比較において示すグラフ図
である。 第４図は同実施例において形成した絶縁膜の膜厚の面内
均一性を従来技術との比較において示すグラフ図であ
る。 〔符号の説明〕 １……導波管 ２……マイクロ波導入窓 ３……第１ガス導入系 ４……主磁気コイル ５……プラズマ生成室 ６……反応室 ７……第２ガス導入系 ８……開口部 ９……基板 10……試料台 11……補助磁気コイル 12……高周波電源 21……シリコン基板 22……配線 23……下地保護酸化膜 24……高被覆性酸化膜 25……平坦化酸化膜。
フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/316 H01L 21/31 H01L 21/205
Claims (3)
- 【請求項１】基板に高周波バイアスを印加可能なECRプ
ラズマCVD法により、該基板に形成された段差部上に絶
縁膜を形成する工程を有する半導体装置の製造方法にお
いて、 高周波バイアスを印加することなく、段差部の面上に下
地保護絶縁膜を形成する工程と、 第１の高周波バイアス出力範囲内の高周波バイアスを印
加して、下地保護絶縁膜の上層に高被覆性絶縁膜を形成
する工程と、 高被覆性絶縁膜を形成する工程の後に、第２の高周波バ
イアス出力範囲内の高周波バイアスを印加して、Arガス
またはArガスとHeガスとを成膜ガスに混入して、平坦化
絶縁膜を形成する工程と、 を有し、 第１の高周波バイアス出力範囲と第２の高周波バイアス
出力範囲とは同一出力範囲である、 ことを特徴とする絶縁膜を備えた半導体装置の製造方
法。 - 【請求項２】基板に高周波バイアスを印加可能なECRプ
ラズマCVD法により、該基板に形成された段差部上に絶
縁膜を形成する工程を有する半導体装置の製造方法にお
いて、 第１の高周波バイアス出力範囲内の高周波バイアスを印
加して、段差部の面上に下地保護絶縁膜を形成する工程
と、 第２の高周波バイアス出力範囲内の高周波バイアスを印
加して、下地保護絶縁膜の上層に高被覆性絶縁膜を形成
する工程と、 高被覆性絶縁膜を形成する工程の後に、第３の高周波バ
イアス出力範囲内の高周波バイアスを印加して、Arガス
またはArガスとHeガスとを成膜ガスに混入して、平坦化
絶縁膜を形成する工程と、 を有し、 第２の高周波バイアス出力範囲と第３の高周波バイアス
出力範囲とは同一出力範囲であり、 第２の高周波バイアス出力範囲の出力下限値は第１の高
周波バイアス出力範囲の上限値よりも大きい、 ことを特徴とする絶縁膜を備えた半導体装置の製造方
法。 - 【請求項３】前記各工程において、基板の周囲にはカス
プ磁場が形成され、基板は該カスプ磁場中におけるカス
プ面近傍に設置され、基板の表面は該カスプ面に対し平
行に配置されていることを特徴とする請求項１または請
求項２記載の絶縁膜を備えた半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2081967A JP2803304B2 (ja) | 1990-03-29 | 1990-03-29 | 絶縁膜を備えた半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2081967A JP2803304B2 (ja) | 1990-03-29 | 1990-03-29 | 絶縁膜を備えた半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03280539A JPH03280539A (ja) | 1991-12-11 |
| JP2803304B2 true JP2803304B2 (ja) | 1998-09-24 |
Family
ID=13761273
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2081967A Expired - Fee Related JP2803304B2 (ja) | 1990-03-29 | 1990-03-29 | 絶縁膜を備えた半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2803304B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2547626B2 (ja) * | 1988-10-07 | 1996-10-23 | 富士写真フイルム株式会社 | モノマーの製造方法 |
| JPH07106330A (ja) * | 1993-10-08 | 1995-04-21 | Nippon Precision Circuits Kk | 半導体装置における絶縁層の形成方法 |
| JP3047343B2 (ja) * | 1994-07-30 | 2000-05-29 | 日本電気株式会社 | 半導体装置の製造方法 |
| JPH08335573A (ja) * | 1995-04-05 | 1996-12-17 | Tokyo Electron Ltd | プラズマ成膜方法及びその装置 |
| KR970052911A (ko) * | 1995-12-29 | 1997-07-29 | 김주용 | 반도체 소자의 평탄화 방법 |
| JPH1027792A (ja) * | 1996-07-11 | 1998-01-27 | Miyazaki Oki Electric Co Ltd | 半導体装置の製造方法 |
| KR100319185B1 (ko) * | 1998-07-31 | 2002-01-04 | 윤종용 | 반도체 장치의 절연막 형성 방법 |
| KR100607820B1 (ko) * | 2004-12-29 | 2006-08-02 | 동부일렉트로닉스 주식회사 | 반도체 소자의 층간 절연막 형성 방법 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6465843A (en) * | 1987-09-07 | 1989-03-13 | Hitachi Ltd | Plasma treatment device |
| JPH01241136A (ja) * | 1988-03-23 | 1989-09-26 | Toshiba Corp | 半導体装置の製造方法 |
-
1990
- 1990-03-29 JP JP2081967A patent/JP2803304B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03280539A (ja) | 1991-12-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5872064A (en) | DSAD process for deposition of inter layer dielectric | |
| US5679606A (en) | method of forming inter-metal-dielectric structure | |
| US5124014A (en) | Method of forming oxide layers by bias ECR plasma deposition | |
| EP0478174B1 (en) | Silicon dioxide deposition method | |
| JP3141827B2 (ja) | 半導体装置の製造方法 | |
| JP4454148B2 (ja) | 改良式の酸化層エッチング方法 | |
| US5314575A (en) | Etching method and apparatus | |
| US7259079B2 (en) | Methods for filling high aspect ratio trenches in semiconductor layers | |
| US20020052119A1 (en) | In-situ flowing bpsg gap fill process using hdp | |
| JPH0697660B2 (ja) | 薄膜形成方法 | |
| JPH02266519A (ja) | マルチステップ平たん化化学蒸着方法 | |
| JPH07161703A (ja) | 半導体装置の製造方法 | |
| JP3213803B2 (ja) | 高密度プラズマエッチング装置を用いた半導体のスロープコンタクトホール形成方法 | |
| JPH08250497A (ja) | 半導体装置の金属配線層の形成方法 | |
| US5916820A (en) | Thin film forming method and apparatus | |
| JP2803304B2 (ja) | 絶縁膜を備えた半導体装置の製造方法 | |
| EP0462730A1 (en) | Method and apparatus for forming planar integrated circuit layers | |
| US5575886A (en) | Method for fabricating semiconductor device with chemical-mechanical polishing process for planarization of interlayer insulation films | |
| JPH11219950A (ja) | 半導体集積回路の製造方法並びにその製造装置 | |
| US6806165B1 (en) | Isolation trench fill process | |
| JPH01194325A (ja) | ドライエッチング方法 | |
| JP2819774B2 (ja) | 絶縁膜の形成方法 | |
| JPH02292826A (ja) | 半導体装置 | |
| JPH11220024A (ja) | 半導体集積回路の製造方法及びその製造装置 | |
| JPH08203891A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |