JPH01241136A

JPH01241136A - 半導体装置の製造方法

Info

Publication number: JPH01241136A
Application number: JP6710288A
Authority: JP
Inventors: Hiroyuki Yano; 博之矢野
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1988-03-23
Filing date: 1988-03-23
Publication date: 1989-09-26

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の目的〕（産業上の利用分野）本発明は、半導体装置の製造方法に係わり、特に良好な
層間絶縁膜あるいはパッシベーション膜を形成する工程
を含む半導体装置の製造方法に関する。

（従来の技術）従来、半導体素子あるいは配線を被覆する層間絶縁膜あ
るいはパッシベーション膜をバイアススパッタ法あるい
はバイアスＥＣＲプラズマＣＶＤ法によって形成する場
合１例えば下地が金属配線の場合、スパッタエッチから
保護するため、前記金属配線上に１０００人程度０絶縁
膜が形成されるまでは基板に周波数バイアスを印加しな
い方法がとられてきた。

しかしながら、この方法においては、基板に高周波バイ
アスを印加しない状態での絶縁膜形成が終わった時点で
の金属配線間の溝部のアスペクト比は、絶縁膜形成前の
アスペクト比よりも大きくなってしまい、その後絶縁膜
により、前記アスペクト比の高い溝部を埋込むことは困
難となってしまう。

また、前記溝部のアスペクト比が２以上の場合において
は、金属配線の保護のためには、金属配線の周囲だけで
なく、後の基板に高周波バイアスを印加した絶縁膜形成
工程の途中にも基板に高周波バイアスを印加しない層を
設ける必要があった。

（発明が解決しようとする課題）このように、従来のバイアススパッタ法あるいはバイア
スＥＣＲプラズマＣＶＤ法による層間絶縁膜やパッシベ
ーション膜の形成は、高アスペクト比の溝部では行ない
難く、また、工程が複雑となる等の問題があった。

本発明の要旨は、この層間絶縁膜やパッシベーション膜
を形成する工程を簡略化し、高アスペクト比の溝部の埋
込み限界を向上させることを目的とする。

〔発明の構成〕

（課題を解決するための手段）本発明は、基板に高周波バイアスを印加し、前記基板に
形成された金属配線等を被覆する絶縁膜を形成する方法
において、前記金属配線等の保護のために前記金属配線
等の上面あるいは周面に被覆する絶縁膜をシリコン酸化
膜よりもスパッタ効率の低い、すなわち下地の金属配線
のスパッタエッチからの保護効果の高い材料で形成する
ことを特徴とする。

（作用）本発明によれば金属配線の保護のために金属配線の上面
あるいは周面をシリコン酸化膜よりもスパッタ効率の小
さい材料で被覆することにより、金属配線の保護に必要
な膜厚は、５ｉＯｚを用いる場合よりも薄くできる。こ
れにより、保護膜形成によるアスペクト比の増大の割合
は小さくてすむようになる。また、２以上のアスペクト
比の溝部を埋め込む場合においても、保護膜の厚さを極
端に厚くしてやらなくても、基板に高周波バイアスを印
加して膜形成工程途中での保Ｓ膜形成の必要がなくなり
工程は簡略化される。

（実施例）本発明による一実施例を図面を参照しながら説明する。

第１図は、本発明の一実施例にかかわる半導体装置の製
造工程を示す断面図である。まず、第１図（ｂ）に示す
ようにシリコン基板（１１）上にシリコン酸化膜（１２
）を０．５ＩＩｍの厚さに形成した後、全面にマグネト
ロンスパッタ法により０．５％のＳｉを含むアルミニウ
ム膜（１３）を１μｓの厚さに堆積した。

その後、反応性イオンエツチング法を用いて前記アルミ
ニウム膜（１３）を選択的にエツチングし、アルミニウ
ム膜（１３）の配線およびスペースの幅が共に１ｔｕａ
となるようにパターニング加工した。

次いで、第１図（ｂ）に示す如く、スパッタ効率が５ｉ
ｎ２の約１／２であるＴｉＯ＊Ｂ！Ｊ　（保護膜＞　（
１４）を０．１即厚に堆積させた。このあと、バイアス
ＥＣＲプラズマＣＶＤ法により、マイクロ波出力８００
Ｗで、シラン、酸素、アルゴンガスの流量がそれぞれ、
１２ＳＣＣＭ、　２０ＳＣＣＭ、　４３ＳＣＣＭの条件
で、シリコン基板に３Ｗｃｍ−”の高周波バイアスを１
時間印加し。

５ｘＯｚ　ＩＦＪ　（１５）の堆積を行なったが、下地
のアルミニウム配線（１３）は全く損傷を受けなかった
。

一方、スパッタ効率がＳｉＯ２よりも小さい膜でアルミ
ニウムを保護しない従来の方法により絶縁膜を形成した
場合の断面図を第２図に示す。つまり、アルミニウムＩ
＠（２３）を配線およびスペースに加工後、ＥＣＲプラ
ズマＣＶＤ法により、マイクロ波出力８００Ｗ、シラン
、酸素、アルゴンの流量がそれぞれ、１２５ＣＣＭ、　
２０ＳＣＣＭ、　４３ＳＣＣＭで基板（２１）に高周波
バイアスを印加しないでＳｉＯ□吸（保、ＦＷ膜）　（
２５）を０．１ｔｍ厚に堆積し、このあとマイクロ波、
ガス条件は同じで、基板に３ＷＱ！−”の高周波バイア
スを印加して１時間、　５ｉｎ２膜（２６）を堆積した
ものでは、成膜途中に保護膜のＳｉｎ、膜（２４）の一
部ガスバッタエッチによりなくなりまた、ＡＮ配線（２
３）の一部もスパッタエッチによってなくなっている。

ここで（２２）は５ｉＯｚ膜である。

このように本実施例によれば、ＡＱ等の配線の図面を５
ｉｎ２よりもスパッタ効率の低いＴｉＯ□等の材料で被
覆することにより、高周波バイアスを印加しても、配線
を被覆する絶縁膜の成ＩＪ’！時のスパッタエッチから
前記配線を保護することができる。

なお、本発明は上述した実施例に限定されるものではな
く、前記保護膜としては、ＡＱＺ　０３　ｖ　ＭＨＯ。

Ｔａ２Ｏ，、、ＴｉＯ２，ＳｉＣ，ＴｉＮ、　ＮｂＮ、
　Ｃ，Ｓｉ、　Ｔｉ、　Ｎｂ。

Ｔａ、Ｗなど、ＳｉＯ２よりもスパッタ効率の低い材料
であればよく、またその成膜方法も何等限定されるもの
ではない。さらに、実施例においては、絶縁膜の形状は
バイアスＥＣＲプラズマＣＶＤ法によってＳｉＯ□膜の
形成を行なったが、バイアススパッタ法の場合にも有効
であり、また、絶＃Ｃ膜もＳｉｎ、に限定されるもので
はなく、ＳｉＮ等でもよい。

〔発明の効果〕

＼以上に述べたように、本発明によれば、金属配線上へバ
イアススパッタ法あるいはバイアスＥＣＲプラズマＣＶ
Ｄ法により絶縁膜を形成する際、金属配線をスパッタエ
ッチから保護するための保護膜をＳｉＯ２よりもスパッ
タ効率の低い材料にすることにより、金属配線を保護す
る能力は著しく改善される。

これにより、保護膜を薄くすることが可能で。

保護膜堆積後のアスペクト比の増大は緩和される。

また、アスペクト比２以上の溝部分への埋込みを行なう
場合にも、金属配線の上面あるいは周面に保護膜をつけ
てやればよく、基板に高周波バイアスを印加しての絶縁
膜形成途中で、金属配線の保護膜を形成する必要はなく
なる。

【図面の簡単な説明】

第１図（ａ）、（ｂ）は本発明の一実施例にかかわる半
導体装置の製造工程を示す断面図、第２図は本発明の実
施例の効果との比較のために従来方法によりアルミニウ
ム膜を絶縁膜で被覆した場合の断面図である。１１・・・シリコン基板、１２・・・Ｓｉｎ、膜。１３・・・アルミニウム膜、　１４・・・保護膜。１５・・・バイアスＥＣＲプラズマＣＶＤによるＳｉＯ
□膜。代理人　弁理士　則　近　憲　佑同　　松山光之

Claims

【特許請求の範囲】

（１）基板上に設けられ、パターニングされた配線を被
覆する層間絶縁膜あるいは、パッシベーション膜を形成
する工程を含む半導体装置の製造方法において、前記配
線の周面をＳｉＯ＿２よりもスパッタ効率の低い材料で
被覆することを特徴とする半導体装置の製造方法。
（２）前記層間絶縁膜あるいはパッシベーシヨンは、バ
イアススパッタ法あるいはＥＣＲプラズマＣＶＤ法によ
り形成することを特徴とする請求項１記載の半導体装置
の製造方法。
（３）前記配線を被覆する材料は、Ａｌ＿２Ｏ＿３、Ｍ
ｇＯ、Ｔａ＿２Ｏ＿５、ＴｉＯ＿２、ＳｉＣ、ＴｉＮ、
ＮｂＮ、Ｃ、Ｓｉ、Ｔｉ、Ｎｂ、ＴａあるいはＷから選
ばれる材料であることを特徴とする請求項１記載の半導
体装置の製造方法。