JPH05175220A - 半導体装置，およびその製造方法 - Google Patents
半導体装置，およびその製造方法Info
- Publication number
- JPH05175220A JPH05175220A JP34467991A JP34467991A JPH05175220A JP H05175220 A JPH05175220 A JP H05175220A JP 34467991 A JP34467991 A JP 34467991A JP 34467991 A JP34467991 A JP 34467991A JP H05175220 A JPH05175220 A JP H05175220A
- Authority
- JP
- Japan
- Prior art keywords
- film
- emitter
- insulating film
- forming
- extraction electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 エミッタ拡散領域上での絶縁膜の開口部を通
して、多結晶シリコンによるエミッタ引き出し電極を形
成したバイポーラトランジスタにおいて、装置の性能を
低下させずに、外部から浸入する水分などの影響に伴う
電気的特性の劣化を防止する。 【構成】 エミッタ引き出し電極となる多結晶シリコン
層が、酸化シリコン膜による層間絶縁膜に直接，接触し
ないように、少なくともその側面部に対し、酸化シリコ
ン膜よりも膜自体の緻密さの高い窒化シリコン膜，酸化
チタニュウム膜を形成するか、多結晶シリコン層の側面
部，上面部を覆うように金属配線層を形成する。
して、多結晶シリコンによるエミッタ引き出し電極を形
成したバイポーラトランジスタにおいて、装置の性能を
低下させずに、外部から浸入する水分などの影響に伴う
電気的特性の劣化を防止する。 【構成】 エミッタ引き出し電極となる多結晶シリコン
層が、酸化シリコン膜による層間絶縁膜に直接，接触し
ないように、少なくともその側面部に対し、酸化シリコ
ン膜よりも膜自体の緻密さの高い窒化シリコン膜，酸化
チタニュウム膜を形成するか、多結晶シリコン層の側面
部，上面部を覆うように金属配線層を形成する。
Description
【０００１】
【産業上の利用分野】この発明は、バイポーラトランジ
スタを有する半導体装置，およびその製造方法に関し、
さらに詳しくは、多結晶シリコンによるエミッタ引き出
し電極をもつ半導体装置，およびその製造方法に係るも
のである。
スタを有する半導体装置，およびその製造方法に関し、
さらに詳しくは、多結晶シリコンによるエミッタ引き出
し電極をもつ半導体装置，およびその製造方法に係るも
のである。
【０００２】
【従来の技術】図５は、従来のこの種の多結晶シリコン
によるエミッタ引き出し電極をもつ半導体装置における
バイポーラｎｐｎトランジスタ部分の概要構成を模式的
に示す断面図である。
によるエミッタ引き出し電極をもつ半導体装置における
バイポーラｎｐｎトランジスタ部分の概要構成を模式的
に示す断面図である。
【０００３】すなわち、この図５に示す従来例装置の構
成において、符号１は p型のシリコン半導体基板であ
り、２は当該 p型シリコン半導体基板１中に埋め込み形
成されたn+型の埋め込みコレクタ拡散領域、３は当該n+
型埋め込みコレクタ拡散領域２上に形成されたエピタキ
シャル層、４はこれらを周囲から分離する素子間分離用
の厚いフィールド分離絶縁膜である。
成において、符号１は p型のシリコン半導体基板であ
り、２は当該 p型シリコン半導体基板１中に埋め込み形
成されたn+型の埋め込みコレクタ拡散領域、３は当該n+
型埋め込みコレクタ拡散領域２上に形成されたエピタキ
シャル層、４はこれらを周囲から分離する素子間分離用
の厚いフィールド分離絶縁膜である。
【０００４】また、５はn+型のコレクタコンタクト拡散
領域、６はp+型のベースコンタクト拡散領域、７は p型
の活性ベース領域であって、前記エピタキシャル成長層
３中に形成されており、さらに、８はこれらの上に選択
形成された絶縁膜、９は前記p型活性ベース領域７上に
形成されたn+型のエミッタ拡散領域、１０は前記絶縁膜
８の開口部を通してn+型エミッタ拡散領域９に接続され
た多結晶シリコン層を示し、１１，ないし１３はそれぞ
れに Alによる第１層目の金属配線層、１４はSiO膜（酸
化シリコン膜）による層間絶縁膜、１５は Alによる第
２層目の金属配線層、１６は SiN膜（窒化シリコン膜）
による表面保護膜である。
領域、６はp+型のベースコンタクト拡散領域、７は p型
の活性ベース領域であって、前記エピタキシャル成長層
３中に形成されており、さらに、８はこれらの上に選択
形成された絶縁膜、９は前記p型活性ベース領域７上に
形成されたn+型のエミッタ拡散領域、１０は前記絶縁膜
８の開口部を通してn+型エミッタ拡散領域９に接続され
た多結晶シリコン層を示し、１１，ないし１３はそれぞ
れに Alによる第１層目の金属配線層、１４はSiO膜（酸
化シリコン膜）による層間絶縁膜、１５は Alによる第
２層目の金属配線層、１６は SiN膜（窒化シリコン膜）
による表面保護膜である。
【０００５】次に、上記従来例装置の製造フローについ
て述べる。
て述べる。
【０００６】上記図５の構成において、この従来例装置
では、まず、 p型シリコン半導体基板１中に、n+型埋め
込みコレクタ拡散領域２を選択的に形成した後、当該n+
型埋め込みコレクタ拡散領域２を含む p型シリコン半導
体基板１上にあって、ＣＶＤ法などでエピタキシャル層
３を成長させ、ついで、ドライエッチング法により、こ
のエピタキシャル層３の素子間分離領域該当部を層厚の
半分程度までエッチング除去して凹みを形成し、かつＬ
ＯＣＯＳ法を用いた熱酸化によってSiO2膜による厚いフ
ィールド分離絶縁膜４を選択的に形成する。
では、まず、 p型シリコン半導体基板１中に、n+型埋め
込みコレクタ拡散領域２を選択的に形成した後、当該n+
型埋め込みコレクタ拡散領域２を含む p型シリコン半導
体基板１上にあって、ＣＶＤ法などでエピタキシャル層
３を成長させ、ついで、ドライエッチング法により、こ
のエピタキシャル層３の素子間分離領域該当部を層厚の
半分程度までエッチング除去して凹みを形成し、かつＬ
ＯＣＯＳ法を用いた熱酸化によってSiO2膜による厚いフ
ィールド分離絶縁膜４を選択的に形成する。
【０００７】続いて、前記エピタキシャル層３に対し、
深いn+型コレクタコンタクト拡散領域５，p+型ベースコ
ンタクト拡散領域６，および p型活性ベース領域７をイ
オン注入，または、ガス拡散などの手段でそれぞれに形
成し、また、これらの上に絶縁膜８を選択的に形成する
と共に、当該絶縁膜８のn+型エミッタ拡散領域９に対応
する該当部分にコンタクトホールをエッチング開口さ
せ、かつこのコンタクトホールを含む上部にあって、Ｃ
ＶＤ法などにより、多結晶シリコン層１０を形成した
後、 As+イオンの注入，および適当な熱処理を行なうこ
とによりn+型エミッタ拡散領域９を形成させ、かつ写真
製版法，ならびにエッチングによって当該多結晶シリコ
ン層１０を整形してエミッタ引き出し電極とする。
深いn+型コレクタコンタクト拡散領域５，p+型ベースコ
ンタクト拡散領域６，および p型活性ベース領域７をイ
オン注入，または、ガス拡散などの手段でそれぞれに形
成し、また、これらの上に絶縁膜８を選択的に形成する
と共に、当該絶縁膜８のn+型エミッタ拡散領域９に対応
する該当部分にコンタクトホールをエッチング開口さ
せ、かつこのコンタクトホールを含む上部にあって、Ｃ
ＶＤ法などにより、多結晶シリコン層１０を形成した
後、 As+イオンの注入，および適当な熱処理を行なうこ
とによりn+型エミッタ拡散領域９を形成させ、かつ写真
製版法，ならびにエッチングによって当該多結晶シリコ
ン層１０を整形してエミッタ引き出し電極とする。
【０００８】その後、前記n+型コレクタコンタクト拡散
領域５，およびp+型ベースコンタクト拡散領域６上の絶
縁膜８についてもコンタクトホールをエッチング開口さ
せてから、Alなどの第１層目の各金属配線層１１，１
２，１３をそれぞれ選択形成させ、また、これらの上に
プラズマＣＶＤ法によって SiO膜による層間絶縁膜１４
を形成し、かつ所要部分を開口させた上で、同様に Al
などの第２層目の金属 配線層１５を選択形成させてお
き、さらに、プラズマＣＶＤ法によって、これらの上を
SiN膜による表面保護膜１６で覆い、このようにして所
期通りの半導体装置におけるバイポーラｎｐｎトランジ
スタ部分を構成させるのである。
領域５，およびp+型ベースコンタクト拡散領域６上の絶
縁膜８についてもコンタクトホールをエッチング開口さ
せてから、Alなどの第１層目の各金属配線層１１，１
２，１３をそれぞれ選択形成させ、また、これらの上に
プラズマＣＶＤ法によって SiO膜による層間絶縁膜１４
を形成し、かつ所要部分を開口させた上で、同様に Al
などの第２層目の金属 配線層１５を選択形成させてお
き、さらに、プラズマＣＶＤ法によって、これらの上を
SiN膜による表面保護膜１６で覆い、このようにして所
期通りの半導体装置におけるバイポーラｎｐｎトランジ
スタ部分を構成させるのである。
【０００９】なおこゝで、前記 SiO膜による層間絶縁膜
１４については、プラズマＣＶＤ法による SiN膜によっ
ても容易に形成可能であるが、半導体装置，特に、半導
体集積回路装置の場合には、第１層目，および第２層目
の各金属配線層間に生ずる寄生容量の動作速度に対する
影響が大きいことから、寄生容量が比較的小さい SiO膜
を用いた方が装置の電気的特性上，望ましいのである
が、一方において、 SiO膜は、 SiN膜に比較して膜自体
の緻密さが低いために、水分を透過させ易いという不利
を有している。
１４については、プラズマＣＶＤ法による SiN膜によっ
ても容易に形成可能であるが、半導体装置，特に、半導
体集積回路装置の場合には、第１層目，および第２層目
の各金属配線層間に生ずる寄生容量の動作速度に対する
影響が大きいことから、寄生容量が比較的小さい SiO膜
を用いた方が装置の電気的特性上，望ましいのである
が、一方において、 SiO膜は、 SiN膜に比較して膜自体
の緻密さが低いために、水分を透過させ易いという不利
を有している。
【００１０】
【発明が解決しようとする課題】従来の多結晶シリコン
によるエミッタ引き出し電極をもつ半導体装置，この場
合，バイポーラトランジスタは、以上のように構成され
ており、エミッタ引き出し電極を形成する多結晶シリコ
ンが、その側面で層間絶縁膜に直接，接触しているため
に、外部から浸入する水分などの影響によって電気的特
性が劣化し易く、装置の信頼性を著しく損なう惧れがあ
るなどの好ましくない問題点を有するものであった。
によるエミッタ引き出し電極をもつ半導体装置，この場
合，バイポーラトランジスタは、以上のように構成され
ており、エミッタ引き出し電極を形成する多結晶シリコ
ンが、その側面で層間絶縁膜に直接，接触しているため
に、外部から浸入する水分などの影響によって電気的特
性が劣化し易く、装置の信頼性を著しく損なう惧れがあ
るなどの好ましくない問題点を有するものであった。
【００１１】この発明は、このような従来の問題点を解
消するためになされたもので、その目的とするところ
は、装置の性能を低下させずに、外部から浸入する水分
などの影響に伴う電気的特性の劣化を完全に防止でき
て、高信頼性の装置構成を得られるようにした，この種
の半導体装置，およびその製造方法，こゝでは、多結晶
シリコンによるエミッタ引き出し電極をもつバイポーラ
トランジスタ，およびその製造方法を提供することであ
る。
消するためになされたもので、その目的とするところ
は、装置の性能を低下させずに、外部から浸入する水分
などの影響に伴う電気的特性の劣化を完全に防止でき
て、高信頼性の装置構成を得られるようにした，この種
の半導体装置，およびその製造方法，こゝでは、多結晶
シリコンによるエミッタ引き出し電極をもつバイポーラ
トランジスタ，およびその製造方法を提供することであ
る。
【００１２】
【課題を解決するための手段】前記目的を達成するため
に、この発明に係る半導体装置は、エミッタ引き出し電
極を形成する多結晶シリコン層が、 SiO膜（酸化シリコ
ン膜）による層間絶縁膜に直接，接触しないようにする
ために、少なくともその側面部に対して、 SiO膜よりも
膜自体の緻密さの高い SiN膜（窒化シリコン膜), TiO膜
（酸化チタニュウム膜）を形成するか、もしくは、当該
多結晶シリコン層の側面部，上面部を覆うように金属配
線層を形成したものである。
に、この発明に係る半導体装置は、エミッタ引き出し電
極を形成する多結晶シリコン層が、 SiO膜（酸化シリコ
ン膜）による層間絶縁膜に直接，接触しないようにする
ために、少なくともその側面部に対して、 SiO膜よりも
膜自体の緻密さの高い SiN膜（窒化シリコン膜), TiO膜
（酸化チタニュウム膜）を形成するか、もしくは、当該
多結晶シリコン層の側面部，上面部を覆うように金属配
線層を形成したものである。
【００１３】すなわち、この発明の第１の発明は、エミ
ッタ拡散領域上での絶縁膜の開口部を通して、多結晶シ
リコンによるエミッタ引き出し電極を形成したバイポー
ラトランジスタの構成において、前記多結晶シリコンの
少なくとも側面に窒化シリコン膜を接して構成したこと
を特徴とする半導体装置である。
ッタ拡散領域上での絶縁膜の開口部を通して、多結晶シ
リコンによるエミッタ引き出し電極を形成したバイポー
ラトランジスタの構成において、前記多結晶シリコンの
少なくとも側面に窒化シリコン膜を接して構成したこと
を特徴とする半導体装置である。
【００１４】この発明の第２の発明は、エミッタ拡散領
域上での絶縁膜の開口部を通して、多結晶シリコンによ
るエミッタ引き出し電極を形成したバイポーラトランジ
スタの構成において、前記多結晶シリコンの少なくとも
側面に酸化チタニュウム膜を接して構成したことを特徴
とする半導体装置である。
域上での絶縁膜の開口部を通して、多結晶シリコンによ
るエミッタ引き出し電極を形成したバイポーラトランジ
スタの構成において、前記多結晶シリコンの少なくとも
側面に酸化チタニュウム膜を接して構成したことを特徴
とする半導体装置である。
【００１５】この発明の第３の発明は、エミッタ拡散領
域上での絶縁膜の開口部を通して、多結晶シリコンによ
るエミッタ引き出し電極を形成したバイポーラトランジ
スタの構成において、前記多結晶シリコンによるエミッ
タ引き出し電極に接続される金属配線層により、当該エ
ミッタ引き出し電極の前記絶縁膜に接する以外の部分を
覆って構成したことを特徴とする半導体装置である。
域上での絶縁膜の開口部を通して、多結晶シリコンによ
るエミッタ引き出し電極を形成したバイポーラトランジ
スタの構成において、前記多結晶シリコンによるエミッ
タ引き出し電極に接続される金属配線層により、当該エ
ミッタ引き出し電極の前記絶縁膜に接する以外の部分を
覆って構成したことを特徴とする半導体装置である。
【００１６】また、この発明の第１の発明方法は、半導
体基板のベース領域上に絶縁膜を形成すると共に、当該
絶縁膜にエミッタ拡散用，および電極接続用の各コンタ
クトホールを選択的に開口させる工程と、前記各コンタ
クトホールを通して、エミッタ拡散領域，およびエミッ
タ引き出し電極をそれぞれに選択的に形成した後、当該
エミッタ引き出し電極上に金属配線層を選択的に形成す
る工程と、プラズマＣＶＤ法により、前記金属配線層上
に窒化シリコン膜と酸化シリコン膜とを順次に形成する
工程とを、少なくとも含むことを特徴とする半導体装置
の製造方法である。
体基板のベース領域上に絶縁膜を形成すると共に、当該
絶縁膜にエミッタ拡散用，および電極接続用の各コンタ
クトホールを選択的に開口させる工程と、前記各コンタ
クトホールを通して、エミッタ拡散領域，およびエミッ
タ引き出し電極をそれぞれに選択的に形成した後、当該
エミッタ引き出し電極上に金属配線層を選択的に形成す
る工程と、プラズマＣＶＤ法により、前記金属配線層上
に窒化シリコン膜と酸化シリコン膜とを順次に形成する
工程とを、少なくとも含むことを特徴とする半導体装置
の製造方法である。
【００１７】この発明の第２の発明方法は、半導体基板
のベース領域上に絶縁膜を形成すると共に、当該絶縁膜
にエミッタ拡散用，および電極接続用の各コンタクトホ
ールを選択的に開口させる工程と、前記各コンタクトホ
ールを通して、エミッタ拡散領域，およびエミッタ引き
出し電極をそれぞれ選択的に形成した後、当該エミッタ
引き出し電極上に金属配線層を選択的に形成する工程
と、プラズマＣＶＤ法により、前記金属配線層上に窒化
シリコン膜を形成した後、リアクティブイオンエッチン
グにより、前記窒化シリコン膜でのエミッタ引き出し電
極の少なくとも側面に沿う膜部分を残して他の膜部分を
除去する工程と、再度，プラズマＣＶＤ法により、前記
残された窒化シリコン膜部分を含む金属配線層上に酸化
シリコン膜を形成する工程とを、少なくとも含むことを
特徴とする半導体装置の製造方法である。
のベース領域上に絶縁膜を形成すると共に、当該絶縁膜
にエミッタ拡散用，および電極接続用の各コンタクトホ
ールを選択的に開口させる工程と、前記各コンタクトホ
ールを通して、エミッタ拡散領域，およびエミッタ引き
出し電極をそれぞれ選択的に形成した後、当該エミッタ
引き出し電極上に金属配線層を選択的に形成する工程
と、プラズマＣＶＤ法により、前記金属配線層上に窒化
シリコン膜を形成した後、リアクティブイオンエッチン
グにより、前記窒化シリコン膜でのエミッタ引き出し電
極の少なくとも側面に沿う膜部分を残して他の膜部分を
除去する工程と、再度，プラズマＣＶＤ法により、前記
残された窒化シリコン膜部分を含む金属配線層上に酸化
シリコン膜を形成する工程とを、少なくとも含むことを
特徴とする半導体装置の製造方法である。
【００１８】この発明の第３の発明方法は、半導体基板
のベース領域上に絶縁膜を形成すると共に、当該絶縁膜
にエミッタ拡散用，および電極接続用の各コンタクトホ
ールを選択的に開口させる工程と、前記各コンタクトホ
ールを通して、エミッタ拡散領域，およびエミッタ引き
出し電極をそれぞれに選択的に形成する工程と、リアク
ティブスパッタ法により、前記エミッタ引き出し電極上
に窒化チタニュウム膜を形成した後、当該窒化チタニュ
ウム膜上に金属配線層を形成し、また、前記エミッタ引
き出し電極に対応する部分にのみ残すように前記金属配
線層を選択的にエッチング除去し、さらに、過酸化水素
水により、前記窒化チタニュウム膜でのエミッタ引き出
し電極上以外の不要部分をエッチング除去し、かつ同時
に、当該エッチング除去部分に酸化チタニュウム薄膜を
形成して、当該酸化チタニュウム薄膜により前記エミッ
タ引き出し電極の少なくとも側面を覆う工程と、プラズ
マＣＶＤ法により、前記酸化チタニュウム薄膜を含む金
属配線層上に酸化シリコン膜を形成する工程とを、少な
くとも含むことを特徴とする半導体装置の製造方法であ
る。
のベース領域上に絶縁膜を形成すると共に、当該絶縁膜
にエミッタ拡散用，および電極接続用の各コンタクトホ
ールを選択的に開口させる工程と、前記各コンタクトホ
ールを通して、エミッタ拡散領域，およびエミッタ引き
出し電極をそれぞれに選択的に形成する工程と、リアク
ティブスパッタ法により、前記エミッタ引き出し電極上
に窒化チタニュウム膜を形成した後、当該窒化チタニュ
ウム膜上に金属配線層を形成し、また、前記エミッタ引
き出し電極に対応する部分にのみ残すように前記金属配
線層を選択的にエッチング除去し、さらに、過酸化水素
水により、前記窒化チタニュウム膜でのエミッタ引き出
し電極上以外の不要部分をエッチング除去し、かつ同時
に、当該エッチング除去部分に酸化チタニュウム薄膜を
形成して、当該酸化チタニュウム薄膜により前記エミッ
タ引き出し電極の少なくとも側面を覆う工程と、プラズ
マＣＶＤ法により、前記酸化チタニュウム薄膜を含む金
属配線層上に酸化シリコン膜を形成する工程とを、少な
くとも含むことを特徴とする半導体装置の製造方法であ
る。
【００１９】
【作用】従って、この発明においては、エミッタ引き出
し電極を形成する多結晶シリコン層に関し、これを酸化
シリコン膜による層間絶縁膜に直接，接触することのな
いように、少なくともその側面部に対して、酸化シリコ
ン膜よりも膜自体の緻密さの高い窒化シリコン膜，酸化
チタニュウム膜を形成し、もしくは、当該多結晶シリコ
ン層の側面部，上面部を覆うように金属配線層を形成し
たから、外部からの水分などの浸入による装置の電気的
特性の劣化を阻止し得る。
し電極を形成する多結晶シリコン層に関し、これを酸化
シリコン膜による層間絶縁膜に直接，接触することのな
いように、少なくともその側面部に対して、酸化シリコ
ン膜よりも膜自体の緻密さの高い窒化シリコン膜，酸化
チタニュウム膜を形成し、もしくは、当該多結晶シリコ
ン層の側面部，上面部を覆うように金属配線層を形成し
たから、外部からの水分などの浸入による装置の電気的
特性の劣化を阻止し得る。
【００２０】
【実施例】以下、この発明に係る半導体装置，およびそ
の製造方法，こゝでは、多結晶シリコンによるエミッタ
引き出し電極をもつバイポーラｎｐｎトランジスタ，お
よびその製造方法の各別の実施例につき、図１ないし図
４を参照して詳細に説明する。
の製造方法，こゝでは、多結晶シリコンによるエミッタ
引き出し電極をもつバイポーラｎｐｎトランジスタ，お
よびその製造方法の各別の実施例につき、図１ないし図
４を参照して詳細に説明する。
【００２１】これらの図１ないし図４は、この発明の第
１ないし第４実施例を適用したバイポーラｎｐｎトラン
ジスタ部分の概要構成を模式的に示すそれぞれに断面図
である。なお、これらの図１ないし図４に示す第１ない
し第４実施例装置の各構成において、前記図５に示す従
来例装置の構成と同一符号は同一または相当部分を表わ
している。
１ないし第４実施例を適用したバイポーラｎｐｎトラン
ジスタ部分の概要構成を模式的に示すそれぞれに断面図
である。なお、これらの図１ないし図４に示す第１ない
し第４実施例装置の各構成において、前記図５に示す従
来例装置の構成と同一符号は同一または相当部分を表わ
している。
【００２２】第１実施例装置によるバイポーラｎｐｎト
ランジスタ部分は、図１に示すように構成される。
ランジスタ部分は、図１に示すように構成される。
【００２３】すなわち、図１の装置構成において、符号
２１は上記図５の装置構成でのエミッタ引き出し電極と
なる多結晶シリコン層１０，および当該多結晶シリコン
層１０上の第１層目の金属配線層１１をそれぞれに含む
絶縁膜８上に形成された絶縁膜としての SiN膜（窒化シ
リコン膜）である。
２１は上記図５の装置構成でのエミッタ引き出し電極と
なる多結晶シリコン層１０，および当該多結晶シリコン
層１０上の第１層目の金属配線層１１をそれぞれに含む
絶縁膜８上に形成された絶縁膜としての SiN膜（窒化シ
リコン膜）である。
【００２４】上記第１実施例装置の製造フローについて
述べる。
述べる。
【００２５】上記図１に示す第１実施例装置において
も、図５の従来例装置における第１層目の金属配線層１
１の形成までの製造フローは同様である。そして、前記
金属配線層１１の形成後、多結晶シリコン層１０，およ
び第１層目の金属配線層１１を含む絶縁膜８上に対し、
プラズマＣＶＤ法により、絶縁膜としての SiN膜（窒化
シリコン膜）２１，および層間絶縁膜としての SiO膜
（酸化シリコン膜）１４を順次に形成させる。その後の
表面保護膜１６の形成までの製造フローも同様であり、
このようにして所期通りの半導体装置におけるバイポー
ラｎｐｎトランジスタ部分を構成させるのである。
も、図５の従来例装置における第１層目の金属配線層１
１の形成までの製造フローは同様である。そして、前記
金属配線層１１の形成後、多結晶シリコン層１０，およ
び第１層目の金属配線層１１を含む絶縁膜８上に対し、
プラズマＣＶＤ法により、絶縁膜としての SiN膜（窒化
シリコン膜）２１，および層間絶縁膜としての SiO膜
（酸化シリコン膜）１４を順次に形成させる。その後の
表面保護膜１６の形成までの製造フローも同様であり、
このようにして所期通りの半導体装置におけるバイポー
ラｎｐｎトランジスタ部分を構成させるのである。
【００２６】従って、この第１実施例装置の場合には、
エミッタ引き出し電極を形成する多結晶シリコン層１０
が絶縁膜としての SiN膜２１で覆われているために、層
間絶縁膜としての SiO膜１４に直接，接触することがな
く、外部から浸入する水分などの影響に伴う電気的特性
の劣化を完全に防止できて、装置構成の信頼性向上が可
能になる。
エミッタ引き出し電極を形成する多結晶シリコン層１０
が絶縁膜としての SiN膜２１で覆われているために、層
間絶縁膜としての SiO膜１４に直接，接触することがな
く、外部から浸入する水分などの影響に伴う電気的特性
の劣化を完全に防止できて、装置構成の信頼性向上が可
能になる。
【００２７】次に、第２実施例装置によるバイポーラｎ
ｐｎトランジスタ部分は、図２に示すように構成され
る。
ｐｎトランジスタ部分は、図２に示すように構成され
る。
【００２８】すなわち、図２の装置構成において、符号
２２は上記図５の装置構成でのエミッタ引き出し電極と
なる多結晶シリコン層１０，および当該多結晶シリコン
層１０上の第１層目の金属配線層１１をそれぞれに含む
側面に対し、サイドウォールとして形成された SiN膜
（窒化シリコン膜）である。
２２は上記図５の装置構成でのエミッタ引き出し電極と
なる多結晶シリコン層１０，および当該多結晶シリコン
層１０上の第１層目の金属配線層１１をそれぞれに含む
側面に対し、サイドウォールとして形成された SiN膜
（窒化シリコン膜）である。
【００２９】上記第２実施例装置の製造フローについて
述べる。
述べる。
【００３０】上記図２に示す第２実施例装置において
も、図５の従来例装置における第１層目の金属配線層１
１の形成までの製造フローは同様である。そして、前記
金属配線層１１の形成後、多結晶シリコン層１０，およ
び第１層目の金属配線層１１をそれぞれに含む絶縁膜８
上に対し、プラズマＣＶＤ法により、絶縁膜としての S
iN膜（窒化シリコン膜）を形成した上で、リアクティブ
イオンエッチング法により、当該 SiN膜の異方性エッチ
ングを行ない、これらの多結晶シリコン層１０，金属配
線層１１の側面に沿ってのみ SiN膜を選択的に残すこと
で、サイドウォールとしての SiN膜２２を形成させ、つ
いで同様に、プラズマＣＶＤ法により、層間絶縁膜とし
ての SiO膜（酸化シリコン膜）１４を形成させる。その
後の表面保護膜１６の形成までの製造フローも同様であ
り、このようにして所期通りの半導体装置におけるバイ
ポーラｎｐｎトランジスタ部分を構成させるのである。
も、図５の従来例装置における第１層目の金属配線層１
１の形成までの製造フローは同様である。そして、前記
金属配線層１１の形成後、多結晶シリコン層１０，およ
び第１層目の金属配線層１１をそれぞれに含む絶縁膜８
上に対し、プラズマＣＶＤ法により、絶縁膜としての S
iN膜（窒化シリコン膜）を形成した上で、リアクティブ
イオンエッチング法により、当該 SiN膜の異方性エッチ
ングを行ない、これらの多結晶シリコン層１０，金属配
線層１１の側面に沿ってのみ SiN膜を選択的に残すこと
で、サイドウォールとしての SiN膜２２を形成させ、つ
いで同様に、プラズマＣＶＤ法により、層間絶縁膜とし
ての SiO膜（酸化シリコン膜）１４を形成させる。その
後の表面保護膜１６の形成までの製造フローも同様であ
り、このようにして所期通りの半導体装置におけるバイ
ポーラｎｐｎトランジスタ部分を構成させるのである。
【００３１】従って、この第２実施例装置の場合には、
エミッタ引き出し電極を形成する多結晶シリコン層１
０，および金属配線層１１の側面に対して、サイドウォ
ールとしての SiN膜２２を形成させたので、上記第１実
施例装置と同様な作用，効果が得られるほか、このサイ
ドウォールの存在により、層間絶縁膜としての SiO膜１
４の形成時におけるカバレッジも良好になる。
エミッタ引き出し電極を形成する多結晶シリコン層１
０，および金属配線層１１の側面に対して、サイドウォ
ールとしての SiN膜２２を形成させたので、上記第１実
施例装置と同様な作用，効果が得られるほか、このサイ
ドウォールの存在により、層間絶縁膜としての SiO膜１
４の形成時におけるカバレッジも良好になる。
【００３２】次に、第３実施例装置によるバイポーラｎ
ｐｎトランジスタ部分は、図３に示すように構成され
る。
ｐｎトランジスタ部分は、図３に示すように構成され
る。
【００３３】すなわち、図３の装置構成において、符号
２３は上記図５の装置構成でのエミッタ引き出し電極と
なる多結晶シリコン層１０と第１層目の金属配線層１１
との間に形成された TiN膜（窒化チタニュウム膜）であ
り、また、２４は少なくとも多結晶シリコン層１０の全
側面，および TiN膜２３の一部側面を含む絶縁膜８上に
形成された TiO薄膜（酸化チタニュウム薄膜）である。
２３は上記図５の装置構成でのエミッタ引き出し電極と
なる多結晶シリコン層１０と第１層目の金属配線層１１
との間に形成された TiN膜（窒化チタニュウム膜）であ
り、また、２４は少なくとも多結晶シリコン層１０の全
側面，および TiN膜２３の一部側面を含む絶縁膜８上に
形成された TiO薄膜（酸化チタニュウム薄膜）である。
【００３４】上記第３実施例装置の製造フローについて
述べる。
述べる。
【００３５】上記図３に示す第３実施例装置において
は、図５の従来例装置におけるエミッタ引き出し電極と
なる多結晶シリコン層１０の形成までの製造フローは同
様である。そして、前記多結晶シリコン層１０の形成
後、当該多結晶シリコン層１０を含む絶縁膜８上に対し
て、リアクティブスパッタ法により、絶縁膜としての T
iN膜（窒化チタニュウム膜）２３を形成し、かつ第１層
目の金属配線層１１を形成した上で、まず、写真製版
法，およびエッチングにより、当該 TiN膜２３を多結晶
シリコン層１０上にのみ残すように整形し、ついで、過
酸化水素水によって不要な TiN膜２３をエッチング除去
するが、この際，同時に、当該エッチング除去部分上，
ひいては、多結晶シリコン層１０，および金属配線層１
１の側面を含む絶縁膜８上に TiO薄膜（酸化チタニュウ
ム薄膜）２４が形成されることになり、さらに、プラズ
マＣＶＤ法により、層間絶縁膜としての SiO膜（酸化シ
リコン膜）１４を形成させる。その後の表面保護膜１６
の形成までの製造フローも同様であり、このようにして
所期通りの半導体装置におけるバイポーラｎｐｎトラン
ジスタ部分を構成させるのである。
は、図５の従来例装置におけるエミッタ引き出し電極と
なる多結晶シリコン層１０の形成までの製造フローは同
様である。そして、前記多結晶シリコン層１０の形成
後、当該多結晶シリコン層１０を含む絶縁膜８上に対し
て、リアクティブスパッタ法により、絶縁膜としての T
iN膜（窒化チタニュウム膜）２３を形成し、かつ第１層
目の金属配線層１１を形成した上で、まず、写真製版
法，およびエッチングにより、当該 TiN膜２３を多結晶
シリコン層１０上にのみ残すように整形し、ついで、過
酸化水素水によって不要な TiN膜２３をエッチング除去
するが、この際，同時に、当該エッチング除去部分上，
ひいては、多結晶シリコン層１０，および金属配線層１
１の側面を含む絶縁膜８上に TiO薄膜（酸化チタニュウ
ム薄膜）２４が形成されることになり、さらに、プラズ
マＣＶＤ法により、層間絶縁膜としての SiO膜（酸化シ
リコン膜）１４を形成させる。その後の表面保護膜１６
の形成までの製造フローも同様であり、このようにして
所期通りの半導体装置におけるバイポーラｎｐｎトラン
ジスタ部分を構成させるのである。
【００３６】従って、この第３実施例装置の場合には、
エミッタ引き出し電極を形成する多結晶シリコン層１０
上に TiN膜２３を形成すると共に、当該多結晶シリコン
層１０の全側面，および TiN膜２３の一部側面を含む絶
縁膜８上に TiO薄膜２４を形成したので、前者の TiN膜
２３は、バリアメタルとしての役割を果し、Alなどの配
線金属が、これらのエミッタ引き出し電極，およびその
他の各コンタクト部拡散層へ拡散し、各接合部に到達し
てリークを生ずるのを防止でき、また、後者のTiO薄膜
２４は、絶縁膜であって上記の SiN膜（窒化シリコン
膜）と同様な作用，効果が得られるほか、 TiN膜２３と
同時に TiO薄膜２４を形成できることから、工程の追加
が不要である。
エミッタ引き出し電極を形成する多結晶シリコン層１０
上に TiN膜２３を形成すると共に、当該多結晶シリコン
層１０の全側面，および TiN膜２３の一部側面を含む絶
縁膜８上に TiO薄膜２４を形成したので、前者の TiN膜
２３は、バリアメタルとしての役割を果し、Alなどの配
線金属が、これらのエミッタ引き出し電極，およびその
他の各コンタクト部拡散層へ拡散し、各接合部に到達し
てリークを生ずるのを防止でき、また、後者のTiO薄膜
２４は、絶縁膜であって上記の SiN膜（窒化シリコン
膜）と同様な作用，効果が得られるほか、 TiN膜２３と
同時に TiO薄膜２４を形成できることから、工程の追加
が不要である。
【００３７】第４実施例装置によるバイポーラｎｐｎト
ランジスタ部分は、図４に示すように構成される。
ランジスタ部分は、図４に示すように構成される。
【００３８】すなわち、図４の装置構成において、符号
２５は上記図５の装置構成でのエミッタ引き出し電極と
なる多結晶シリコン層１０上の第１層目の金属配線層１
１に代え、当該多結晶シリコン層１０の絶縁膜８に接す
る以外の側面部，上面部を覆うように形成された第１層
目の金属配線層である。
２５は上記図５の装置構成でのエミッタ引き出し電極と
なる多結晶シリコン層１０上の第１層目の金属配線層１
１に代え、当該多結晶シリコン層１０の絶縁膜８に接す
る以外の側面部，上面部を覆うように形成された第１層
目の金属配線層である。
【００３９】上記第４実施例装置の製造フローについて
述べる。
述べる。
【００４０】上記図４に示す第４実施例装置において
も、図５の従来例装置におけるエミッタ引き出し電極と
しての多結晶シリコン層１０の形成までの製造フローは
同様である。そして、前記多結晶シリコン層１０の形成
後、当該多結晶シリコン層１０上に対し、第１層目の金
属配線層２５を形成するが、この際，当該金属配線層２
５の整形パターンを多結晶シリコン層１０の整形パター
ンよりも大きくすることにより、当該多結晶シリコン層
１０の絶縁膜８に接する以外の側面部，上面部を完全に
覆うようにし、さらに、プラズマＣＶＤ法により、層間
絶縁膜としての SiO膜（酸化シリコン膜）１４を形成さ
せる。その後の表面保護膜１６の形成までの製造フロー
も同様であり、このようにして所期通りの半導体装置に
おけるバイポーラｎｐｎトランジスタ部分を構成させる
のである。
も、図５の従来例装置におけるエミッタ引き出し電極と
しての多結晶シリコン層１０の形成までの製造フローは
同様である。そして、前記多結晶シリコン層１０の形成
後、当該多結晶シリコン層１０上に対し、第１層目の金
属配線層２５を形成するが、この際，当該金属配線層２
５の整形パターンを多結晶シリコン層１０の整形パター
ンよりも大きくすることにより、当該多結晶シリコン層
１０の絶縁膜８に接する以外の側面部，上面部を完全に
覆うようにし、さらに、プラズマＣＶＤ法により、層間
絶縁膜としての SiO膜（酸化シリコン膜）１４を形成さ
せる。その後の表面保護膜１６の形成までの製造フロー
も同様であり、このようにして所期通りの半導体装置に
おけるバイポーラｎｐｎトランジスタ部分を構成させる
のである。
【００４１】従って、この第４実施例装置の場合には、
エミッタ引き出し電極としての多結晶シリコン層１０の
絶縁膜８に接する以外の側面部，上面部を第１層目の金
属配線層２５によって周囲から完全に覆うようにしたの
で、上記第１実施例装置と同様な作用，効果が得られ
る。
エミッタ引き出し電極としての多結晶シリコン層１０の
絶縁膜８に接する以外の側面部，上面部を第１層目の金
属配線層２５によって周囲から完全に覆うようにしたの
で、上記第１実施例装置と同様な作用，効果が得られ
る。
【００４２】
【発明の効果】以上、各実施例によって詳述したよう
に、この発明によれば、エミッタ引き出し電極を形成す
る多結晶シリコン層について、これを酸化シリコン膜に
よる層間絶縁膜に直接，接触することのないように、少
なくともその側面部に対して、酸化シリコン膜よりも膜
自体の緻密さの高い窒化シリコン膜，酸化チタニュウム
膜を形成し、もしくは、当該多結晶シリコン層の側面
部，上面部を覆うように金属配線層を形成したから、装
置の性能を低下させずに、外部から浸入する水分などの
影響に伴う電気的特性の劣化を完全に防止できて、高信
頼性の装置構成を得られるという優れた特長がある。
に、この発明によれば、エミッタ引き出し電極を形成す
る多結晶シリコン層について、これを酸化シリコン膜に
よる層間絶縁膜に直接，接触することのないように、少
なくともその側面部に対して、酸化シリコン膜よりも膜
自体の緻密さの高い窒化シリコン膜，酸化チタニュウム
膜を形成し、もしくは、当該多結晶シリコン層の側面
部，上面部を覆うように金属配線層を形成したから、装
置の性能を低下させずに、外部から浸入する水分などの
影響に伴う電気的特性の劣化を完全に防止できて、高信
頼性の装置構成を得られるという優れた特長がある。
【図１】この発明の第１実施例を適用したバイポーラｎ
ｐｎトランジスタ部分の概要構成を模式的に示す断面図
である。
ｐｎトランジスタ部分の概要構成を模式的に示す断面図
である。
【図２】この発明の第２実施例を適用したバイポーラｎ
ｐｎトランジスタ部分の概要構成を模式的に示す断面図
である。
ｐｎトランジスタ部分の概要構成を模式的に示す断面図
である。
【図３】この発明の第３実施例を適用したバイポーラｎ
ｐｎトランジスタ部分の概要構成を模式的に示す断面図
である。
ｐｎトランジスタ部分の概要構成を模式的に示す断面図
である。
【図４】この発明の第４実施例を適用したバイポーラｎ
ｐｎトランジスタ部分の概要構成を模式的に示す断面図
である。
ｐｎトランジスタ部分の概要構成を模式的に示す断面図
である。
【図５】従来例によるバイポーラｎｐｎトランジスタ部
分の概要構成を模式的に示す断面図である。
分の概要構成を模式的に示す断面図である。
１ p型シリコン半導体基板 ２ n+型埋め込みコレクタ拡散領域 ３ n型エピタキシャル層 ４ フィールド分離絶縁膜 ５ n+型コレクタコンタクト拡散領域 ６ p+型ベースコンタクト拡散領域 ７ p型活性ベース領域 ８ 絶縁膜 ９ n+型エミッタ拡散領域 １０ 多結晶シリコン層 １１，１２，１３，２５ 第１層目の金属配線層 １４ SiO膜（酸化シリコン膜）による層間絶縁膜 １５ 第２層目の金属配線層 １６ SiN膜（窒化シリコン膜）による表面保護膜 ２１，２２ SiN膜（窒化シリコン膜） ２３ TiN膜（窒化チタニュウム膜） ２４ TiO薄膜（酸化チタニュウム薄膜）
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 // Ｈ０１Ｌ 21/90 Ｃ 7353−4Ｍ
Claims (6)
- 【請求項１】 エミッタ拡散領域上での絶縁膜の開口部
を通して、多結晶シリコンによるエミッタ引き出し電極
を形成したバイポーラトランジスタの構成において、 前記多結晶シリコンの少なくとも側面に窒化シリコン膜
を接して構成したことを特徴とする半導体装置。 - 【請求項２】 エミッタ拡散領域上での絶縁膜の開口部
を通して、多結晶シリコンによるエミッタ引き出し電極
を形成したバイポーラトランジスタの構成において、 前記多結晶シリコンの少なくとも側面に酸化チタニュウ
ム膜を接して構成したことを特徴とする半導体装置。 - 【請求項３】 エミッタ拡散領域上での絶縁膜の開口部
を通して、多結晶シリコンによるエミッタ引き出し電極
を形成したバイポーラトランジスタの構成において、 前記多結晶シリコンによるエミッタ引き出し電極に接続
される金属配線層によって、当該エミッタ引き出し電極
の前記絶縁膜に接する以外の部分を覆うように構成した
ことを特徴とする半導体装置。 - 【請求項４】 半導体基板のベース領域上に絶縁膜を形
成すると共に、当該絶縁膜にエミッタ拡散用，および電
極接続用の各コンタクトホールを選択的に開口させる工
程と、 前記各コンタクトホールを通して、エミッタ拡散領域，
およびエミッタ引き出し電極をそれぞれ選択的に形成し
た後、当該エミッタ引き出し電極上に金属配線層を選択
的に形成する工程と、 プラズマＣＶＤ法により、前記金属配線層上に窒化シリ
コン膜と酸化シリコン膜とを順次に形成する工程とを、 少なくとも含むことを特徴とする半導体装置の製造方
法。 - 【請求項５】 半導体基板のベース領域上に絶縁膜を形
成すると共に、当該絶縁膜にエミッタ拡散用，および電
極接続用の各コンタクトホールを選択的に開口させる工
程と、 前記各コンタクトホールを通して、エミッタ拡散領域，
およびエミッタ引き出し電極をそれぞれ選択的に形成し
た後、当該エミッタ引き出し電極上に金属配線層を選択
的に形成する工程と、 プラズマＣＶＤ法により、前記金属配線層上に窒化シリ
コン膜を形成した後、リアクティブイオンエッチングに
より、前記窒化シリコン膜でのエミッタ引き出し電極の
少なくとも側面に沿う膜部分を残して他の膜部分を除去
する工程と、 再度，プラズマＣＶＤ法により、前記残された窒化シリ
コン膜部分を含む金属配線層上に酸化シリコン膜を形成
する工程とを、 少なくとも含むことを特徴とする半導体装置の製造方
法。 - 【請求項６】 半導体基板のベース領域上に絶縁膜を形
成すると共に、当該絶縁膜にエミッタ拡散用，および電
極接続用の各コンタクトホールを選択的に開口させる工
程と、 前記各コンタクトホールを通して、エミッタ拡散領域，
およびエミッタ引き出し電極をそれぞれ選択的に形成す
る工程と、 リアクティブスパッタ法により、前記エミッタ引き出し
電極上に窒化チタニュウム膜を形成した後、当該窒化チ
タニュウム膜上に金属配線層を形成し、また、前記エミ
ッタ引き出し電極に対応する部分にのみ残すように前記
金属配線層を選択的にエッチング除去し、さらに、過酸
化水素水により、前記窒化チタニュウム膜でのエミッタ
引き出し電極部上以外の不要部分をエッチング除去し、
かつ同時に、エッチング除去部分に酸化チタニュウム薄
膜を形成して、当該酸化チタニュウム薄膜により、前記
エミッタ引き出し電極の少なくとも側面を覆う工程と、 プラズマＣＶＤ法により、前記酸化チタニュウム薄膜を
含む金属配線層上に酸化シリコン膜を形成する工程と
を、 少なくとも含むことを特徴とする半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3344679A JP2983102B2 (ja) | 1991-12-26 | 1991-12-26 | 半導体装置，およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3344679A JP2983102B2 (ja) | 1991-12-26 | 1991-12-26 | 半導体装置，およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05175220A true JPH05175220A (ja) | 1993-07-13 |
| JP2983102B2 JP2983102B2 (ja) | 1999-11-29 |
Family
ID=18371143
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3344679A Expired - Fee Related JP2983102B2 (ja) | 1991-12-26 | 1991-12-26 | 半導体装置，およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2983102B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1437618A2 (en) * | 2002-11-26 | 2004-07-14 | Seiko Epson Corporation | Electro-optical device, process for manufacturing the same, and electronic apparatus |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01241136A (ja) * | 1988-03-23 | 1989-09-26 | Toshiba Corp | 半導体装置の製造方法 |
-
1991
- 1991-12-26 JP JP3344679A patent/JP2983102B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01241136A (ja) * | 1988-03-23 | 1989-09-26 | Toshiba Corp | 半導体装置の製造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1437618A2 (en) * | 2002-11-26 | 2004-07-14 | Seiko Epson Corporation | Electro-optical device, process for manufacturing the same, and electronic apparatus |
| EP1437618A3 (en) * | 2002-11-26 | 2004-09-22 | Seiko Epson Corporation | Electro-optical device, process for manufacturing the same, and electronic apparatus |
| US7053410B2 (en) | 2002-11-26 | 2006-05-30 | Seiko Epson Corporation | Electro-optical device providing enhanced TFT life |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2983102B2 (ja) | 1999-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08203994A (ja) | 半導体装置およびその製造方法 | |
| US4695479A (en) | MOSFET semiconductor device and manufacturing method thereof | |
| JP2000514241A (ja) | 自己整合されたコンタクトおよびフィールド絶縁物を伴ったトランジスタおよび該トランジスタのための製造プロセス | |
| JP2001284587A (ja) | 半導体装置およびその製造方法 | |
| JPH05175220A (ja) | 半導体装置，およびその製造方法 | |
| JPH0415619B2 (ja) | ||
| JP3360970B2 (ja) | 半導体装置の製造方法 | |
| JPH05175206A (ja) | 半導体装置とその製造方法 | |
| JPH08148504A (ja) | 半導体装置及びその製造方法 | |
| JPH0945908A (ja) | 半導体装置およびその製造方法 | |
| JPH0426162A (ja) | 浮遊ゲート型半導体記憶装置およびその製造方法 | |
| JP3667907B2 (ja) | 半導体装置の製造方法 | |
| JPH0590492A (ja) | 半導体集積回路とその製造方法 | |
| JP2950620B2 (ja) | 半導体装置 | |
| JPH0142147B2 (ja) | ||
| JP2000260780A (ja) | 半導体装置およびその製造方法 | |
| JPH0252859B2 (ja) | ||
| JPH0917856A (ja) | 半導体装置の製造方法 | |
| WO1998037583A1 (fr) | Procede pour fabriquer un dispositif a semi-conducteurs | |
| JP3186697B2 (ja) | バイポーラトランジスタの製造方法 | |
| JPS63271959A (ja) | 半導体装置のコンタクト形成方法 | |
| JPH0235458B2 (ja) | ||
| JPS6117144B2 (ja) | ||
| JPS60235460A (ja) | 半導体装置 | |
| JPH0448644A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |