JP2983102B2 - 半導体装置，およびその製造方法 - Google Patents
半導体装置，およびその製造方法Info
- Publication number
- JP2983102B2 JP2983102B2 JP3344679A JP34467991A JP2983102B2 JP 2983102 B2 JP2983102 B2 JP 2983102B2 JP 3344679 A JP3344679 A JP 3344679A JP 34467991 A JP34467991 A JP 34467991A JP 2983102 B2 JP2983102 B2 JP 2983102B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- emitter
- wiring layer
- polycrystalline silicon
- metal wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、バイポーラトランジ
スタを有する半導体装置，およびその製造方法に関し、
さらに詳しくは、多結晶シリコンによるエミッタ引き出
し電極をもつ半導体装置，およびその製造方法に係るも
のである。
スタを有する半導体装置，およびその製造方法に関し、
さらに詳しくは、多結晶シリコンによるエミッタ引き出
し電極をもつ半導体装置，およびその製造方法に係るも
のである。
【０００２】
【従来の技術】図５は、従来のこの種の多結晶シリコン
によるエミッタ引き出し電極をもつ半導体装置における
バイポーラｎｐｎトランジスタ部分の概要構成を模式的
に示す断面図である。
によるエミッタ引き出し電極をもつ半導体装置における
バイポーラｎｐｎトランジスタ部分の概要構成を模式的
に示す断面図である。
【０００３】すなわち、この図５に示す従来例装置の構
成において、符号１は p型のシリコン半導体基板であ
り、２は当該 p型シリコン半導体基板１中に埋め込み形
成されたn+型の埋め込みコレクタ拡散領域、３は当該n+
型埋め込みコレクタ拡散領域２上に形成されたエピタキ
シャル層、４はこれらを周囲から分離する素子間分離用
の厚いフィールド分離絶縁膜である。
成において、符号１は p型のシリコン半導体基板であ
り、２は当該 p型シリコン半導体基板１中に埋め込み形
成されたn+型の埋め込みコレクタ拡散領域、３は当該n+
型埋め込みコレクタ拡散領域２上に形成されたエピタキ
シャル層、４はこれらを周囲から分離する素子間分離用
の厚いフィールド分離絶縁膜である。
【０００４】また、５はn+型のコレクタコンタクト拡散
領域、６はp+型のベースコンタクト拡散領域、７は p型
の活性ベース領域であって、前記エピタキシャル成長層
３中に形成されており、さらに、８はこれらの上に選択
形成された絶縁膜、９は前記p型活性ベース領域７上に
形成されたn+型のエミッタ拡散領域、１０は前記絶縁膜
８の開口部を通してn+型エミッタ拡散領域９に接続され
た多結晶シリコン層を示し、１１，ないし１３はそれぞ
れに Alによる第１層目の金属配線層、１４はSiO膜（酸
化シリコン膜）による層間絶縁膜、１５は Alによる第
２層目の金属配線層、１６は SiN膜（窒化シリコン膜）
による表面保護膜である。
領域、６はp+型のベースコンタクト拡散領域、７は p型
の活性ベース領域であって、前記エピタキシャル成長層
３中に形成されており、さらに、８はこれらの上に選択
形成された絶縁膜、９は前記p型活性ベース領域７上に
形成されたn+型のエミッタ拡散領域、１０は前記絶縁膜
８の開口部を通してn+型エミッタ拡散領域９に接続され
た多結晶シリコン層を示し、１１，ないし１３はそれぞ
れに Alによる第１層目の金属配線層、１４はSiO膜（酸
化シリコン膜）による層間絶縁膜、１５は Alによる第
２層目の金属配線層、１６は SiN膜（窒化シリコン膜）
による表面保護膜である。
【０００５】次に、上記従来例装置の製造フローについ
て述べる。
て述べる。
【０００６】上記図５の構成において、この従来例装置
では、まず、 p型シリコン半導体基板１中に、n+型埋め
込みコレクタ拡散領域２を選択的に形成した後、当該n+
型埋め込みコレクタ拡散領域２を含む p型シリコン半導
体基板１上にあって、ＣＶＤ法などでエピタキシャル層
３を成長させ、ついで、ドライエッチング法により、こ
のエピタキシャル層３の素子間分離領域該当部を層厚の
半分程度までエッチング除去して凹みを形成し、かつＬ
ＯＣＯＳ法を用いた熱酸化によってSiO2膜による厚いフ
ィールド分離絶縁膜４を選択的に形成する。
では、まず、 p型シリコン半導体基板１中に、n+型埋め
込みコレクタ拡散領域２を選択的に形成した後、当該n+
型埋め込みコレクタ拡散領域２を含む p型シリコン半導
体基板１上にあって、ＣＶＤ法などでエピタキシャル層
３を成長させ、ついで、ドライエッチング法により、こ
のエピタキシャル層３の素子間分離領域該当部を層厚の
半分程度までエッチング除去して凹みを形成し、かつＬ
ＯＣＯＳ法を用いた熱酸化によってSiO2膜による厚いフ
ィールド分離絶縁膜４を選択的に形成する。
【０００７】続いて、前記エピタキシャル層３に対し、
深いn+型コレクタコンタクト拡散領域５，p+型ベースコ
ンタクト拡散領域６，および p型活性ベース領域７をイ
オン注入，または、ガス拡散などの手段でそれぞれに形
成し、また、これらの上に絶縁膜８を選択的に形成する
と共に、当該絶縁膜８のn+型エミッタ拡散領域９に対応
する該当部分にコンタクトホールをエッチング開口さ
せ、かつこのコンタクトホールを含む上部にあって、Ｃ
ＶＤ法などにより、多結晶シリコン層１０を形成した
後、 As+イオンの注入，および適当な熱処理を行なうこ
とによりn+型エミッタ拡散領域９を形成させ、かつ写真
製版法，ならびにエッチングによって当該多結晶シリコ
ン層１０を整形してエミッタ引き出し電極とする。
深いn+型コレクタコンタクト拡散領域５，p+型ベースコ
ンタクト拡散領域６，および p型活性ベース領域７をイ
オン注入，または、ガス拡散などの手段でそれぞれに形
成し、また、これらの上に絶縁膜８を選択的に形成する
と共に、当該絶縁膜８のn+型エミッタ拡散領域９に対応
する該当部分にコンタクトホールをエッチング開口さ
せ、かつこのコンタクトホールを含む上部にあって、Ｃ
ＶＤ法などにより、多結晶シリコン層１０を形成した
後、 As+イオンの注入，および適当な熱処理を行なうこ
とによりn+型エミッタ拡散領域９を形成させ、かつ写真
製版法，ならびにエッチングによって当該多結晶シリコ
ン層１０を整形してエミッタ引き出し電極とする。
【０００８】その後、前記n+型コレクタコンタクト拡散
領域５，およびp+型ベースコンタクト拡散領域６上の絶
縁膜８についてもコンタクトホールをエッチング開口さ
せてから、Alなどの第１層目の各金属配線層１１，１
２，１３をそれぞれ選択形成させ、また、これらの上に
プラズマＣＶＤ法によって SiO膜による層間絶縁膜１４
を形成し、かつ所要部分を開口させた上で、同様に Al
などの第２層目の金属 配線層１５を選択形成させてお
き、さらに、プラズマＣＶＤ法によって、これらの上を
SiN膜による表面保護膜１６で覆い、このようにして所
期通りの半導体装置におけるバイポーラｎｐｎトランジ
スタ部分を構成させるのである。
領域５，およびp+型ベースコンタクト拡散領域６上の絶
縁膜８についてもコンタクトホールをエッチング開口さ
せてから、Alなどの第１層目の各金属配線層１１，１
２，１３をそれぞれ選択形成させ、また、これらの上に
プラズマＣＶＤ法によって SiO膜による層間絶縁膜１４
を形成し、かつ所要部分を開口させた上で、同様に Al
などの第２層目の金属 配線層１５を選択形成させてお
き、さらに、プラズマＣＶＤ法によって、これらの上を
SiN膜による表面保護膜１６で覆い、このようにして所
期通りの半導体装置におけるバイポーラｎｐｎトランジ
スタ部分を構成させるのである。
【０００９】なおこゝで、前記 SiO膜による層間絶縁膜
１４については、プラズマＣＶＤ法による SiN膜によっ
ても容易に形成可能であるが、半導体装置，特に、半導
体集積回路装置の場合には、第１層目，および第２層目
の各金属配線層間に生ずる寄生容量の動作速度に対する
影響が大きいことから、寄生容量が比較的小さい SiO膜
を用いた方が装置の電気的特性上，望ましいのである
が、一方において、 SiO膜は、 SiN膜に比較して膜自体
の緻密さが低いために、水分を透過させ易いという不利
を有している。
１４については、プラズマＣＶＤ法による SiN膜によっ
ても容易に形成可能であるが、半導体装置，特に、半導
体集積回路装置の場合には、第１層目，および第２層目
の各金属配線層間に生ずる寄生容量の動作速度に対する
影響が大きいことから、寄生容量が比較的小さい SiO膜
を用いた方が装置の電気的特性上，望ましいのである
が、一方において、 SiO膜は、 SiN膜に比較して膜自体
の緻密さが低いために、水分を透過させ易いという不利
を有している。
【００１０】
【発明が解決しようとする課題】従来の多結晶シリコン
によるエミッタ引き出し電極をもつ半導体装置，この場
合，バイポーラトランジスタは、以上のように構成され
ており、エミッタ引き出し電極を形成する多結晶シリコ
ンが、その側面で層間絶縁膜に直接，接触しているため
に、外部から浸入する水分などの影響によって電気的特
性が劣化し易く、装置の信頼性を著しく損なう惧れがあ
るなどの好ましくない問題点を有するものであった。
によるエミッタ引き出し電極をもつ半導体装置，この場
合，バイポーラトランジスタは、以上のように構成され
ており、エミッタ引き出し電極を形成する多結晶シリコ
ンが、その側面で層間絶縁膜に直接，接触しているため
に、外部から浸入する水分などの影響によって電気的特
性が劣化し易く、装置の信頼性を著しく損なう惧れがあ
るなどの好ましくない問題点を有するものであった。
【００１１】この発明は、このような従来の問題点を解
消するためになされたもので、その目的とするところ
は、装置の性能を低下させずに、外部から浸入する水分
などの影響に伴う電気的特性の劣化を完全に防止でき
て、高信頼性の装置構成を得られるようにした，この種
の半導体装置，およびその製造方法，こゝでは、多結晶
シリコンによるエミッタ引き出し電極をもつバイポーラ
トランジスタ，およびその製造方法を提供することであ
る。
消するためになされたもので、その目的とするところ
は、装置の性能を低下させずに、外部から浸入する水分
などの影響に伴う電気的特性の劣化を完全に防止でき
て、高信頼性の装置構成を得られるようにした，この種
の半導体装置，およびその製造方法，こゝでは、多結晶
シリコンによるエミッタ引き出し電極をもつバイポーラ
トランジスタ，およびその製造方法を提供することであ
る。
【００１２】
【課題を解決するための手段】前記目的を達成するため
に、この発明に係る半導体装置は、エミッタ引き出し電
極を形成する多結晶シリコン層の上面に窒化チタニュウ
ム膜を形成し、側面に酸化チタニュウム膜を接して構成
したものである。
に、この発明に係る半導体装置は、エミッタ引き出し電
極を形成する多結晶シリコン層の上面に窒化チタニュウ
ム膜を形成し、側面に酸化チタニュウム膜を接して構成
したものである。
【００１３】さらに、窒化チタニュウム膜の上面に形成
された金属配線層と酸化チタニュウム膜を含む金属配線
層上に形成された酸化シリコン膜とを備えたものであ
る。
された金属配線層と酸化チタニュウム膜を含む金属配線
層上に形成された酸化シリコン膜とを備えたものであ
る。
【００１４】また、製造方法として、半導体基板のベー
ス領域上に絶縁膜を形成すると共に、この絶縁膜にエミ
ッタ拡散用および電極接続用のコンタクトホールを選択
的に開口させる工程と、コンタクトホールを通して、エ
ミッタ拡散領域および多結晶シリコンによるエミッタ引
き出し電極をそれぞれに選択的に形成する工程と、リア
クティブスパッタ法により、エミッタ引き出し電極上に
窒化チタニュウム膜を形成した後、この窒化チタニュウ
ム膜上に金属配線層を形成し、また、エミッタ引き出し
電極に対応する部分にのみ残すように金属配線層を選択
的にエッチング除去し、さらに、過酸化水素水により、
窒化チタニュウム膜でのエミッタ引き出し電極部上以外
の不要部分をエッチング除去し、かつ同時にエッチング
除去部分に酸化チタニュウム薄膜を形成して、この酸化
チタニュウム薄膜によりエミッタ引き出し電極の少なく
とも側面を覆う工程と、プラズマＣＶＤ法により酸化チ
タニュウム薄膜を含む金属配線層上に酸化シリコン膜を
形成する工程とを少なくとも含むものである。
ス領域上に絶縁膜を形成すると共に、この絶縁膜にエミ
ッタ拡散用および電極接続用のコンタクトホールを選択
的に開口させる工程と、コンタクトホールを通して、エ
ミッタ拡散領域および多結晶シリコンによるエミッタ引
き出し電極をそれぞれに選択的に形成する工程と、リア
クティブスパッタ法により、エミッタ引き出し電極上に
窒化チタニュウム膜を形成した後、この窒化チタニュウ
ム膜上に金属配線層を形成し、また、エミッタ引き出し
電極に対応する部分にのみ残すように金属配線層を選択
的にエッチング除去し、さらに、過酸化水素水により、
窒化チタニュウム膜でのエミッタ引き出し電極部上以外
の不要部分をエッチング除去し、かつ同時にエッチング
除去部分に酸化チタニュウム薄膜を形成して、この酸化
チタニュウム薄膜によりエミッタ引き出し電極の少なく
とも側面を覆う工程と、プラズマＣＶＤ法により酸化チ
タニュウム薄膜を含む金属配線層上に酸化シリコン膜を
形成する工程とを少なくとも含むものである。
【００１５】
【作用】従って、この発明においては、エミッタ引き出
し電極を形成する多結晶シリコン層に関し、この上面に
形成された窒化チタニュウム膜および側面に接して形成
された酸化チタニュウム膜により、酸化シリコン膜など
外部からの水分の侵入による半導体装置の劣化を防止す
ることができる。
し電極を形成する多結晶シリコン層に関し、この上面に
形成された窒化チタニュウム膜および側面に接して形成
された酸化チタニュウム膜により、酸化シリコン膜など
外部からの水分の侵入による半導体装置の劣化を防止す
ることができる。
【００１６】
【００１７】
【実施例】以下、この発明に係る半導体装置，およびそ
の製造方法，こゝでは、多結晶シリコンによるエミッタ
引き出し電極をもつバイポーラｎｐｎトランジスタ，お
よびその製造方法の各別の実施例につき、図１ないし図
４を参照して詳細に説明す る。
の製造方法，こゝでは、多結晶シリコンによるエミッタ
引き出し電極をもつバイポーラｎｐｎトランジスタ，お
よびその製造方法の各別の実施例につき、図１ないし図
４を参照して詳細に説明す る。
【００１８】これらの図１ないし図４は、参考例および
この発明の実施例を適用したバイポーラｎｐｎトランジ
スタ部分の概要構成を模式的に示すそれぞれに断面図で
ある。
この発明の実施例を適用したバイポーラｎｐｎトランジ
スタ部分の概要構成を模式的に示すそれぞれに断面図で
ある。
【００１９】なお、これらの図１ないし図４に示す参考
例ないし実施例装置の各構成において、前記図５に示す
従来例装置の構成と同一符号は同一または相当部分を表
わしている。
例ないし実施例装置の各構成において、前記図５に示す
従来例装置の構成と同一符号は同一または相当部分を表
わしている。
【００２０】第１参考例によるバイポーラｎｐｎトラン
ジスタ部分は、図１に示すように構成される。
ジスタ部分は、図１に示すように構成される。
【００２１】すなわち、図１の装置構成において、符号
２１は上記図５の装置構成でのエミッタ引き出し電極と
なる多結晶シリコン層１０，およびこの多結晶シリコン
層１０上の第１層目の金属配線層１１をそれぞれに含む
絶縁膜８上に形成された絶縁膜としての SiN膜（窒化シ
リコン膜）である。
２１は上記図５の装置構成でのエミッタ引き出し電極と
なる多結晶シリコン層１０，およびこの多結晶シリコン
層１０上の第１層目の金属配線層１１をそれぞれに含む
絶縁膜８上に形成された絶縁膜としての SiN膜（窒化シ
リコン膜）である。
【００２２】上記第１参考例の製造フローについて述べ
る。
る。
【００２３】上記図１に示す第１参考例装置において
も、図５の従来例装置における第１層目の金属配線層１
１の形成までの製造フローは同様である。
も、図５の従来例装置における第１層目の金属配線層１
１の形成までの製造フローは同様である。
【００２４】そして、金属配線層１１の形成後、多結晶
シリコン層１０，および第１層目の金属配線層１１を含
む絶縁膜８上に対し、プラズマＣＶＤ法により、絶縁膜
としての SiN膜（窒化シリコン膜）２１，および層間絶
縁膜としての SiO膜（酸化シリコン膜）１４を順次に形
成させる。
シリコン層１０，および第１層目の金属配線層１１を含
む絶縁膜８上に対し、プラズマＣＶＤ法により、絶縁膜
としての SiN膜（窒化シリコン膜）２１，および層間絶
縁膜としての SiO膜（酸化シリコン膜）１４を順次に形
成させる。
【００２５】その後の表面保護膜１６の形成までの製造
フローも同様であり、このようにして所期通りの半導体
装置におけるバイポーラｎｐｎトランジスタ部分を構成
させるのである。
フローも同様であり、このようにして所期通りの半導体
装置におけるバイポーラｎｐｎトランジスタ部分を構成
させるのである。
【００２６】従って、この第１参考例装置の場合には、
エミッタ引き出し電極を形成する多結晶シリコン層１０
が絶縁膜としての SiN膜２１で覆われているために、層
間絶縁膜としての SiO膜１４に直接，接触することがな
く、外部から浸入する水分などの影響に伴う電気的特性
の劣化を完全に防止できて、装置構成の信頼性向上が可
能になる。
エミッタ引き出し電極を形成する多結晶シリコン層１０
が絶縁膜としての SiN膜２１で覆われているために、層
間絶縁膜としての SiO膜１４に直接，接触することがな
く、外部から浸入する水分などの影響に伴う電気的特性
の劣化を完全に防止できて、装置構成の信頼性向上が可
能になる。
【００２７】次に、第２参考例装置によるバイポーラｎ
ｐｎトランジスタ部分は、図２に示すように構成され
る。
ｐｎトランジスタ部分は、図２に示すように構成され
る。
【００２８】すなわち、図２の装置構成において、符号
２２は上記図５の装置構成でのエミッタ引き出し電極と
なる多結晶シリコン層１０，および当該多結晶シリコン
層１０上の第１層目の金属配線層１１をそれぞれに含む
側面に対し、サイドウォールとして形成された SiN膜
（窒化シリコン膜）である。
２２は上記図５の装置構成でのエミッタ引き出し電極と
なる多結晶シリコン層１０，および当該多結晶シリコン
層１０上の第１層目の金属配線層１１をそれぞれに含む
側面に対し、サイドウォールとして形成された SiN膜
（窒化シリコン膜）である。
【００２９】上記第２参考例装置の製造フローについて
述べる。
述べる。
【００３０】上記図２に示す第２参考例装置において
も、図５の従来例装置における第１層目の金属配線層１
１の形成までの製造フローは同様である。そして、前記
金属配線層１１の形成後、多結晶シリコン層１０，およ
び第１層目の金属配線層１１をそれぞれに含む絶縁膜８
上に対し、プラズマＣＶＤ法により、絶縁膜としての S
iN膜（窒化シリコン膜）を形成した上で、リアクティブ
イオンエッチング法により、当該 SiN膜の異方性エッチ
ングを行ない、これらの多結晶シリコン層１０，金属配
線層１１の側面に沿ってのみ SiN膜を選択的に残すこと
で、サイドウォールとしての SiN膜２２を形成させ、つ
いで同様に、プラズマＣＶＤ法により、層間絶縁膜とし
ての SiO膜（酸化シリコン膜）１４を形成させる。その
後の表面保護膜１６の形成までの製造フローも同様であ
り、このようにして所期通りの半導体装置におけるバイ
ポーラｎｐｎトランジスタ部分を構成させるのである。
も、図５の従来例装置における第１層目の金属配線層１
１の形成までの製造フローは同様である。そして、前記
金属配線層１１の形成後、多結晶シリコン層１０，およ
び第１層目の金属配線層１１をそれぞれに含む絶縁膜８
上に対し、プラズマＣＶＤ法により、絶縁膜としての S
iN膜（窒化シリコン膜）を形成した上で、リアクティブ
イオンエッチング法により、当該 SiN膜の異方性エッチ
ングを行ない、これらの多結晶シリコン層１０，金属配
線層１１の側面に沿ってのみ SiN膜を選択的に残すこと
で、サイドウォールとしての SiN膜２２を形成させ、つ
いで同様に、プラズマＣＶＤ法により、層間絶縁膜とし
ての SiO膜（酸化シリコン膜）１４を形成させる。その
後の表面保護膜１６の形成までの製造フローも同様であ
り、このようにして所期通りの半導体装置におけるバイ
ポーラｎｐｎトランジスタ部分を構成させるのである。
【００３１】従って、この第２参考例装置の場合には、
エミッタ引き出し電極を形成する多結晶シリコン層１
０，および金属配線層１１の側面に対して、サイドウォ
ールとしての SiN膜２２を形成させたので、上記第１参
考例装置と同様な作用，効果が得られるほか、このサイ
ドウォールの存在により、層間絶縁膜としての SiO膜１
４の形成時におけるカバレッジも良好になる。
エミッタ引き出し電極を形成する多結晶シリコン層１
０，および金属配線層１１の側面に対して、サイドウォ
ールとしての SiN膜２２を形成させたので、上記第１参
考例装置と同様な作用，効果が得られるほか、このサイ
ドウォールの存在により、層間絶縁膜としての SiO膜１
４の形成時におけるカバレッジも良好になる。
【００３２】次に、この発明の実施例の装置によるバイ
ポーラｎｐｎトランジスタ部分は、図３に示すように構
成される。
ポーラｎｐｎトランジスタ部分は、図３に示すように構
成される。
【００３３】すなわち、図３の装置構成において、符号
２３は上記図５の装置構成でのエミッタ引き出し電極と
なる多結晶シリコン層１０と第１層目の金属配線層１１
との間に形成された TiN膜（窒化チタニュウム膜）であ
り、また、２４は少なくとも多結晶シリコン層１０の全
側面，および TiN膜２３の一部側面を含む絶縁膜８上に
形成された TiO薄膜（酸化チタニュウム薄膜）である。
２３は上記図５の装置構成でのエミッタ引き出し電極と
なる多結晶シリコン層１０と第１層目の金属配線層１１
との間に形成された TiN膜（窒化チタニュウム膜）であ
り、また、２４は少なくとも多結晶シリコン層１０の全
側面，および TiN膜２３の一部側面を含む絶縁膜８上に
形成された TiO薄膜（酸化チタニュウム薄膜）である。
【００３４】上記実施例装置の製造フローについて述べ
る。
る。
【００３５】上記図３に示す実施例装置においては、図
５の従来例装置におけるエミッタ引き出し電極となる多
結晶シリコン層１０の形成までの製造フローは同様であ
る。そして、前記多結晶シリコン層１０の形成後、当該
多結晶シリコン層１０を含む絶縁膜８上に対して、リア
クティブスパッタ法により、絶縁膜としての TiN膜（窒
化チタニュウム膜）２３を形成し、かつ第１層目の金属
配線層１１を形成した上で、まず、写真製版法，および
エッチングにより、当該 TiN膜２３を多結晶シリコン層
１０上にのみ残すように整形し、ついで、過酸化水素水
によって不要な TiN膜２３をエッチング除去するが、こ
の際，同時に、当該エッチング除去部分上，ひいては、
多結晶シリコン層１０，および金属配線層１１の側面を
含む絶縁膜８上に TiO薄膜（酸化チタニュウム薄膜）２
４が形成されることになり、さらに、プラズマＣＶＤ法
により、層間絶縁膜としての SiO膜（酸化シリコン膜）
１４を形成させる。その後の表面保護膜１６の形成まで
の製造フローも同様であり、このようにして所期通りの
半導体装置におけるバイポーラｎｐｎトランジスタ部分
を構成させるのである。
５の従来例装置におけるエミッタ引き出し電極となる多
結晶シリコン層１０の形成までの製造フローは同様であ
る。そして、前記多結晶シリコン層１０の形成後、当該
多結晶シリコン層１０を含む絶縁膜８上に対して、リア
クティブスパッタ法により、絶縁膜としての TiN膜（窒
化チタニュウム膜）２３を形成し、かつ第１層目の金属
配線層１１を形成した上で、まず、写真製版法，および
エッチングにより、当該 TiN膜２３を多結晶シリコン層
１０上にのみ残すように整形し、ついで、過酸化水素水
によって不要な TiN膜２３をエッチング除去するが、こ
の際，同時に、当該エッチング除去部分上，ひいては、
多結晶シリコン層１０，および金属配線層１１の側面を
含む絶縁膜８上に TiO薄膜（酸化チタニュウム薄膜）２
４が形成されることになり、さらに、プラズマＣＶＤ法
により、層間絶縁膜としての SiO膜（酸化シリコン膜）
１４を形成させる。その後の表面保護膜１６の形成まで
の製造フローも同様であり、このようにして所期通りの
半導体装置におけるバイポーラｎｐｎトランジスタ部分
を構成させるのである。
【００３６】従って、この実施例装置の場合には、エミ
ッタ引き出し電極を形成する多結晶シリコン層１０上に
TiN膜２３を形成すると共に、当該多結晶シリコン層１
０の全側面，および TiN膜２３の一部側面を含む絶縁膜
８上に TiO薄膜２４を形成したので、前者の TiN膜２３
は、バリアメタルとしての役割を果し、Alなどの配線金
属が、これらのエミッタ引き出し電極，およびその他の
各コンタクト部拡散層へ拡散し、各接合部に到達してリ
ークを生ずるのを防止でき、また、後者の TiO薄膜２４
は、絶縁膜であって上記の SiN膜（窒化シリコン膜）と
同様な作用，効果が得られるほか、 TiN膜２３と同時に
TiO薄膜２４を形成できることから、工程の追加が不要
である。
ッタ引き出し電極を形成する多結晶シリコン層１０上に
TiN膜２３を形成すると共に、当該多結晶シリコン層１
０の全側面，および TiN膜２３の一部側面を含む絶縁膜
８上に TiO薄膜２４を形成したので、前者の TiN膜２３
は、バリアメタルとしての役割を果し、Alなどの配線金
属が、これらのエミッタ引き出し電極，およびその他の
各コンタクト部拡散層へ拡散し、各接合部に到達してリ
ークを生ずるのを防止でき、また、後者の TiO薄膜２４
は、絶縁膜であって上記の SiN膜（窒化シリコン膜）と
同様な作用，効果が得られるほか、 TiN膜２３と同時に
TiO薄膜２４を形成できることから、工程の追加が不要
である。
【００３７】第３参考例装置によるバイポーラｎｐｎト
ランジスタ部分は、図４に示すように構成される。
ランジスタ部分は、図４に示すように構成される。
【００３８】すなわち、図４の装置構成において、符号
２５は上記図５の装置構成でのエミッタ引き出し電極と
なる多結晶シリコン層１０上の第１層目の金属配線層１
１に代え、当該多結晶シリコン層１０の絶縁膜８に接す
る以外の側面部，上面部を覆うように形成された第１層
目の金属配線層である。
２５は上記図５の装置構成でのエミッタ引き出し電極と
なる多結晶シリコン層１０上の第１層目の金属配線層１
１に代え、当該多結晶シリコン層１０の絶縁膜８に接す
る以外の側面部，上面部を覆うように形成された第１層
目の金属配線層である。
【００３９】上記第３参考例装置の製造フローについて
述べる。
述べる。
【００４０】上記図４に示す第３参考例装置において
も、図５の従来例装置におけるエミッタ引き出し電極と
しての多結晶シリコン層１０の形成までの製造フローは
同様である。そして、前記多結晶シリコン層１０の形成
後、当該多結晶シリコン層１０上に対し、第１層目の金
属配線層２５を形成するが、この際，当該金属配線層２
５の整形パターンを多結晶シリコン層１０の整形パター
ンよりも大きくすることにより、当該多結晶シリコン層
１０の絶縁膜８に接する以外の側面部，上面部を完全に
覆うようにし、さらに、プラズマＣＶＤ法により、層間
絶縁膜としての SiO膜（酸化シリコン膜）１４を形成さ
せる。その後の表面保護膜１６の形成までの製造フロー
も同様であり、このようにして所期通りの半導体装置に
おけるバイポーラｎｐｎトランジスタ部分を構成させる
のである。
も、図５の従来例装置におけるエミッタ引き出し電極と
しての多結晶シリコン層１０の形成までの製造フローは
同様である。そして、前記多結晶シリコン層１０の形成
後、当該多結晶シリコン層１０上に対し、第１層目の金
属配線層２５を形成するが、この際，当該金属配線層２
５の整形パターンを多結晶シリコン層１０の整形パター
ンよりも大きくすることにより、当該多結晶シリコン層
１０の絶縁膜８に接する以外の側面部，上面部を完全に
覆うようにし、さらに、プラズマＣＶＤ法により、層間
絶縁膜としての SiO膜（酸化シリコン膜）１４を形成さ
せる。その後の表面保護膜１６の形成までの製造フロー
も同様であり、このようにして所期通りの半導体装置に
おけるバイポーラｎｐｎトランジスタ部分を構成させる
のである。
【００４１】従って、この第３参考例装置の場合には、
エミッタ引き出し電極としての多結晶シリコン層１０の
絶縁膜８に接する以外の側面部，上面部を第１層目の金
属配線層２５によって周囲から完全に覆うようにしたの
で、上記第１参考例装置と同様な作用，効果が得られ
る。
エミッタ引き出し電極としての多結晶シリコン層１０の
絶縁膜８に接する以外の側面部，上面部を第１層目の金
属配線層２５によって周囲から完全に覆うようにしたの
で、上記第１参考例装置と同様な作用，効果が得られ
る。
【００４２】
【発明の効果】以上、実施例によって詳述したように、
この発明によれば、エミッタ引き出し電極を形成する多
結晶シリコン層について、これを酸化シリコン膜による
層間絶縁膜に直接に接触することのないように、少なく
ともその側面部に対して、酸化シリコン膜よりも膜自体
の緻密さの高い酸化チタニュウム膜を形成したから、装
置の性能を低下させずに、外部から浸入する水分などの
影響に伴う電気的特性の劣化を完全に防止できて、高信
頼性の装置構成を得られるという優れた特長がある。
この発明によれば、エミッタ引き出し電極を形成する多
結晶シリコン層について、これを酸化シリコン膜による
層間絶縁膜に直接に接触することのないように、少なく
ともその側面部に対して、酸化シリコン膜よりも膜自体
の緻密さの高い酸化チタニュウム膜を形成したから、装
置の性能を低下させずに、外部から浸入する水分などの
影響に伴う電気的特性の劣化を完全に防止できて、高信
頼性の装置構成を得られるという優れた特長がある。
【図１】第１参考例の概要構成を模式的に示す断面図で
ある。
ある。
【図２】第２参考例の概要構成を模式的に示す断面図で
ある。
ある。
【図３】この発明の実施例を適用したバイポーラｎｐｎ
トランジスタ部分の概要構成を模式的に示す断面図であ
る。
トランジスタ部分の概要構成を模式的に示す断面図であ
る。
【図４】第３参考例の概要構成を模式的に示す断面図で
ある。
ある。
【図５】従来例によるバイポーラｎｐｎトランジスタ部
分の概要構成を模式的に示す断面図である。
分の概要構成を模式的に示す断面図である。
１ p型シリコン半導体基板 ２ n+型埋め込みコレクタ拡散領域 ３ n型エピタキシャル層 ４ フィールド分離絶縁膜 ５ n+型コレクタコンタクト拡散領域 ６ p+型ベースコンタクト拡散領域 ７ p型活性ベース領域 ８ 絶縁膜 ９ n+型エミッタ拡散領域 １０ 多結晶シリコン層 １１，１２，１３，２５ 第１層目の金属配線層 １４ SiO膜（酸化シリコン膜）による層間絶縁膜 １５ 第２層目の金属配線層 １６ SiN膜（窒化シリコン膜）による表面保護膜 ２１，２２ SiN膜（窒化シリコン膜） ２３ TiN膜（窒化チタニュウム膜） ２４ TiO薄膜（酸化チタニュウム薄膜）
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/33 - 21/331 H01L 29/68 - 29/737 H01L 21/3205 H01L 21/321 - 21/3213 H01L 21/768
Claims (3)
- 【請求項１】 エミッタ拡散領域上での絶縁膜の開口部
を通して、多結晶シリコンによるエミッタ引き出し電極
を形成したバイポーラトランジスタの構成において、 前記多結晶シリコンの上面に窒化チタニュウム膜を形成
し、側面に酸化チタニュウム膜を接して構成したことを
特徴とする半導体装置。 - 【請求項２】 窒化チタニュウム膜の上面に形成された
金属配線層と、 酸化チタニュウム膜を含む前記金属配線層上に形成され
た酸化シリコン膜とをさらに備えたことを特徴とする請
求項１記載の半導体装置。 - 【請求項３】 半導体基板のベース領域上に絶縁膜を形
成すると共に、当該絶縁膜にエミッタ拡散用、および電
極接続用のコンタクトホールを選択的に開口させる工程
と、 前記コンタクトホールを通して、エミッタ拡散領域、お
よび多結晶シリコンによるエミッタ引き出し電極をそれ
ぞれ選択的に形成する工程と、 リアクティブスパッタ法により、前記エミッタ引き出し
電極上に窒化チタニュウム膜を形成した後、当該窒化チ
タニュウム膜上に金属配線層を形成し、また、前記エミ
ッタ引き出し電極に対応する部分にのみ残すように前記
金属配線層を選択的にエッチング除去し、さらに、過酸
化水素水により、前記窒化チタニュウム膜でのエミッタ
引き出し電極部上以外の不要部分をエッチング除去し、
かつ同時に、エッチング除去部分に酸化チタニュウム薄
膜を形成して、当該酸化チタニュウム薄膜により、前記
エミッタ引き出し電極の少なくとも側面を覆う工程と、 プラズマＣＶＤ法により、前記酸化チタニュウム薄膜を
含む金属配線層上に酸化シリコン膜を形成する工程と
を、 少なくとも含むことを特徴とする半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3344679A JP2983102B2 (ja) | 1991-12-26 | 1991-12-26 | 半導体装置，およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3344679A JP2983102B2 (ja) | 1991-12-26 | 1991-12-26 | 半導体装置，およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05175220A JPH05175220A (ja) | 1993-07-13 |
| JP2983102B2 true JP2983102B2 (ja) | 1999-11-29 |
Family
ID=18371143
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3344679A Expired - Fee Related JP2983102B2 (ja) | 1991-12-26 | 1991-12-26 | 半導体装置，およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2983102B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3767590B2 (ja) * | 2002-11-26 | 2006-04-19 | セイコーエプソン株式会社 | 電気光学装置及びその製造方法並びに電子機器 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01241136A (ja) * | 1988-03-23 | 1989-09-26 | Toshiba Corp | 半導体装置の製造方法 |
-
1991
- 1991-12-26 JP JP3344679A patent/JP2983102B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05175220A (ja) | 1993-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3180599B2 (ja) | 半導体装置およびその製造方法 | |
| US5681778A (en) | Semiconductor processing method of forming a buried contact and conductive line | |
| JP2983102B2 (ja) | 半導体装置，およびその製造方法 | |
| JPH0415619B2 (ja) | ||
| JP3360970B2 (ja) | 半導体装置の製造方法 | |
| KR950015012B1 (ko) | 반도체장치 및 그의 제조방법 | |
| JP2695812B2 (ja) | 半導体装置 | |
| JP2950620B2 (ja) | 半導体装置 | |
| JPH0878433A (ja) | 半導体装置 | |
| JPH10154755A (ja) | 半導体装置の製造方法 | |
| JPS61251163A (ja) | Ｂｉ−ＭＩＳ集積回路の製造方法 | |
| JP3103898B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0252859B2 (ja) | ||
| JPH0917856A (ja) | 半導体装置の製造方法 | |
| KR0147636B1 (ko) | 얇은 접합을 보호하는 배선 구조를 가지는 반도체 장치 및 그 제조방법 | |
| JPS60235460A (ja) | 半導体装置 | |
| JPS6117144B2 (ja) | ||
| JPH0448644A (ja) | 半導体装置の製造方法 | |
| JPH05267332A (ja) | 半導体装置の製造方法 | |
| JPS61224450A (ja) | 半導体装置の製造方法 | |
| JPH06104390A (ja) | 半導体装置の製造方法 | |
| JPS6315752B2 (ja) | ||
| JPS63271959A (ja) | 半導体装置のコンタクト形成方法 | |
| JPH0563194A (ja) | 半導体装置およびその製造方法 | |
| JPH03196637A (ja) | 半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |