JPH03196637A - 半導体集積回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体集積回路装置に関し、特に縦型構造の
バイポーラトランジスタに適用して有効な技術に関する
ものである。

〔従来の技術〕

縦型構造のバイポーラトランジスタである（Ｏ８Ｅ　Ｔ
　：　Ｏｕｔ　５ｉｄｅ旦ｌ１ｉｔｔｅｒ工ｅｃｈｎｏ
ｌｏｇｙ）構造のバイポーラトランジスタに関しては、
例えば、特開昭６３−２３２３６９号公報に記載されて
いる。

前記バイポーラトランジスタは、縦型構造のｎｐｎ型で
構成されている。このバイポーラトランジスタの各動作
領域は、半導体基板の活性領域の主面部に設けられた凸
状島領域内に設けられている。

前記凸状島領域は、その側壁を絶縁膜で覆われ、他の領
域と絶縁分離されている。この絶縁膜は、例えば堆積し
た酸化珪素膜で構成されている。

前記エミッタ領域は、前記凸状島領域の肩部に設けられ
たｎ型半導体領域で構成されている。このエミッタ領域
は、前記凸状島領域の主面で引出し用電極と接続される
。

前記ベース領域は、前記凸状島領域において、前記エミ
ッタ領域の下に設けられた真性ベース領域、主にこの真
性ベース領域と前記エミッタ領域で周囲を規定された領
域内に設けられたグラフ１へベース領域の夫々から構成
されている。このグラフトベース領領と真性ベース領域
とは、電気的に接続されている。前記真性ベース領域は
、ｐ型半導体領域で構成されている。前記真性ベース領
域は、その外周部（凸状島領域の側壁の表面側）が、前
記凸状島領域の側壁を覆う絶縁膜と直接接している。

この縦型構造のバイポーラトランジスタは、ベース面積
に対するエミッタ面積の割合を大きくすることができる
ので、バイポーラトランジスタの電流恥動能力を大きく
し、動作速度を高速化することができる特徴がある。

〔発明が解決しようとする課題〕

しかしながら、本発明者は、前記縦型構造のバイポーラ
トランジスタを検討した結果、以下のような問題点を見
出した。

前記バイポーラトランジスタにおいては、前記凸状島領
域の側壁で、真性ベース領域の外周部（側壁の表面側）
が、前記凸状島領域の側壁を覆う絶縁膜と直接接してい
るので、前記真性ベース領域を構成するＰ型半導体領域
中のｐ型不純物が、前記真性ベース領域中から前記絶縁
膜中に漏れ出し、真性ベース領域の凸状島領域の側壁の
表面側のｐ型不純物濃度が低下する。この結果、この真
性ベース領域の凸状島領域の側壁の表面側における前記
エミッタ領域とコレクタ領域との間の絶縁耐圧が低下し
、前記エミッタ領域とコレクタ領域との間でパンチスル
ーが発生するという問題があった。

本発明の目的は、縦型構造のバイポーラトランジスタを
有する半導体集積回路装置において、電気的信頼性を向
上することが可能な技術を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述及び添付図面によって明らかになるであろ
う。

〔課題を解決するための手段〕

本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、以下のとおりである。

（１）半導体基板の主面部に凸状島領域を設け、該凸状
島領域の主面側から、第１導電型の第１半導体領域、第
２導電型の第２半導体領域、第１導電型の第３半導体領
域を順次設け、前記凸状島領域の側壁を絶縁膜で覆った
縦型構造のバイポーラトランジスタを有する半導体集積
回路装置において、前記第１半導体領域と前記第３半導
体領域との間の絶縁耐圧を高める手段を備えている。

すなわち、 （２）前記第２半導体領域の凸状島領域の側壁の表面上
に、第２導電型の不純物を含む絶縁膜を設け、該絶縁膜
から第２導電型の不純物を拡散した第２半導体領域を設
けている。

（３）前記第２半導体領域の凸状島領域の側壁の表面上
に、絶縁膜を介して固定電位に接続された導電膜を設け
ている。

（４）前記第２半導体領域の凸状島領域の側壁の表面上
に、第１導電型に帯電し易い絶縁体を設けている。

〔作　　用〕

前述した手段（１）によれば、エミッタ領域とコレクタ
領域との間でパンチスルーの発生が低減されるので、縦
型構造のバイポーラトランジスタを有する半導体集積回
路装置の電気的信頼性を向上することができる。

例えば、 （２）前記第２導電型の不純物、すなわちボロン（Ｂ）
を含む絶縁膜、例えばＢ　Ｓ　Ｇ　（Ｂ　ｏｒｏｎ　Ｓ
　１ｌｉｃａｔｅ　Ｇ　１ａｓｓ）膜から、第２半導体
領域（ベース領域）を構成する第２導電型（ｐ型）半導
体領域中に、ｐ型不純物であるボロン（Ｂ）を拡散した
ことにより、ベース領域の凸状島領域の側壁の表面側の
ｐ型不純物濃度は高くなり、ベース領域の凸状島領域の
側壁の表面側におけるエミッタ領域とベース領域との間
のポテンシャル障壁は高くなるので、エミッタ領域とコ
レクタ領域との間でパンチスルーの発生が低減される。

（３）前記第２半導体領域（ベース領域）の側壁の表面
上に、絶縁膜を介して、固定電位例えば回路の接地電位
に接続された導電膜を設けたことにより、前記ベース領
域の凸状島領域の側壁の表面側に、正孔（ホール）が引
き寄せられるので、前記ベース領域の側壁の表面側のポ
テンシャルは引き上げられ、エミッタ領域とコレクタ領
域との間でパンチスルーの発生が低減される。

（４）前記第２半導体領域（ベース領域）の側壁の表面
上に、第１導電型すなわち負に帯電しやすい絶縁体を設
けたことにより、前記ベース領域の凸状島領域の側壁の
表面側に、正孔（ホール）が引き寄せられるので、前記
ベース領域の側壁の表面側のポテンシャルは引き上げら
れ、エミッタ領域とコレクタ領域との間でパンチスルー
の発生が低減される。

〔発明の実施例〕

以下、本発明の実施例を図面を用いて具体的に説明する
。

なお、実施例を説明するための全図において、同一機能
を有するものは、同一符号を付け、その繰り返しの説明
は省略する。

［実施例１］ 本発明の実施例１の縦型構造のバイポーラトランジスタ
を有する半導体集積回路装置の概略構成を、第１図（要
部断面図）を用いて説明する。

第１図に示すように、本実施例Ｉの半導体集積回路装置
は、ｐ°型半導体基板１で構成されている。

このｐ−型半導体基板１は、例えば単結晶珪素で構成さ
れている。

前記ｐ″型半導体基板１の主面上には、ｎ型エピタキシ
ャル層３が積層されている。このｎ型エピタキシャル層
３と前記ｐ“型半導体基板１の主面との間には、埋込み
型のゴ型半導体領域２が設けられている。

本実施例Ｉのバイポーラトランジスタは、ｎ型コレクタ
領域、ｐ型ベース領域、ｎ型エミッタ領域の夫々から構
成される、縦型構造のｎｐｎ型で構成されている。夫々
の動作領域は、前記ｎ型エピタキシャル層３の非活性領
域を除去することによって形成された凸状島領域７内に
設けられている。各素子間は、絶縁膜８．１０及び図示
しないＰ。

型半導体領域で絶縁分離されている。前記絶縁膜８は、
例えばＣＶＤ法によって堆積した酸化珪素膜で構成され
ている。前記絶縁膜１０は、前記絶縁膜８の上層に設け
られている。この絶縁膜１０は、例えばＢＳＧ膜である
。これらの絶縁膜８及び１０の夫々は、前記凸状島領域
７間の領域に埋込まれている。すなわち、前記絶縁膜１
０の表面の位置と、前記凸状島領域７の主面の位置とは
、大体、同一平面上にある。

前記コレクタ領域は、ｎ型エピタキシャル層４、前記埋
込み型のｎ゛型半導体領域２、コレクタ電位引上げ用ｎ
°型半導体領域１５の夫々から構成されている。前記コ
レクタ領域のｎ型エピタキシャル層４は、前記凸状島領
域７に設けられている。コレクタ電位引上げ用ｎ゛型半
導体領域１５は、前記ｎ型エピタキシャル層４が設けら
れている凸状島領域７と異なる活性領域に設けられた凸
状島領域７に設けられている。前記ｎ型エピタキシャル
Ｎ４とコレクタ電位引上げ用ｎ°型半導体領域１５とは
、前記埋込型のｎ°型半導体領域２を介在させて電気的
に接続されている。

コレクタ領域のうち、コレクタ電位引上げ用ｎ。

型半導体領域１５の主面には、眉間絶縁膜２３に設けら
れた接続孔２４を通して、配線２５が接続されている。

前記層間絶縁膜２３は、例えば堆積した酸化珪素膜で構
成されている。前記配線２５は、例えばアルミニウムま
たはアルミニウム合金膜で構成されでいる。

前記エミッタ領域は、前記凸状島領域７の主面部の片部
に設けられたｐ°型半導体領域１９で構成されている。

このｐ°型半導体領域１９には、エミッタ引出し用電極
１６が接続されている。このエミッタ引出し用電極１６
は、例えば多結晶珪素膜で構成されている。このエミッ
タ引出し用電極１６の上層には、眉間絶縁膜１８が設け
られている。また、前記エミッタ引出し用電極１６の側
部には、サイドウオールスペーサ２０が設けられている
。このエミッタ引出し用電極１６には、層間絶縁膜１８
及び２３の夫々に設けられた接続孔２４を通して、配置
１Ａ２５が接続さ九でいる６前記層間絶縁膜１８及びサ
イドウオールスペーサ２０の夫々は、例えば堆積した酸
化珪素膜で構成されている。

前記ベース領域は、真性ベース領域を構成するｐ型半導
体領域１７、グラフトベース領域を構成するＰ゛型半導
体領域２２の夫々から構成されている。

前記ｐ型半導体領域１７は、前記ｎ゛型半導体領域１９
の下に設けられている。前記Ｐ°型半導体領域２２は、
前記凸状島領域７において、主に、前記ｐ型半導体領域
！７及び前記ｎ°型半導体領域１９で周囲を規定された
領域内に設けられている。前記ｐ型半導体領域１７とｐ
°型半導体領域１９とは、電気的に接続されている。前
記ｐ゛型半導体領域２２には、ベース引出し用電極２１
が接続されている。このベース引出し用電極２１は１例
えば多結晶珪素膜で構成されている。このベース引出し
用電極２１には、層間絶縁膜２３に設けられた接続孔２
４を通して、配［２５が接続されている。

前記真性ベース領域であるｐ型半導体領域１７の凸状島
領域７の側壁の表面上には、前記絶縁膜１０が設けられ
ている。この絶縁膜ｌＯは、前述したように、ｐ型（第
２導電型）の不純物を含むＢＳＧ膜である。そして、前
記真性ベース領域１７の凸状島領域７の側壁の表面側に
は、この絶縁膜１０から熱拡散によってボロン（Ｂ）が
拡散されている。従って、前記ｐ型半導体領域１７の凸
状島領域７の側壁の表面側のＰ型不純物濃度は高くなっ
ている。

以上の説明から分かるように、本実施例Ｉによれば、前
記真性ベース領域（第２半導体領域）であるｐ型半導体
領域１７の側壁の表面側におけるｐ型（第２導電型）不
純物濃度を、前記絶縁膜１０からｐ型不純物であるボロ
ン（Ｂ）を拡散して高くしたことにより、ｎ°型半導体
領域１９（エミッタ領域）とｐ型半導体領域１７（真性
ベース領域）との間のポテンシャルＲ壁は高くなるので
、エミッタ領域とコレクタ領域との間でパンチスルーの
発生が低減される。これにより、縦型構造のバイポーラ
トランジスタを有する半導体集積回路装置の電気的信頼
性を向上することができる。

また、前記絶縁膜１０中のｐ型不純物の濃度は、前記ｐ
型半導体領域１７中のＰ型不純物濃度よりも高いかまた
は同程度なので、ｐ型半導体領域１７中から絶縁膜１０
中にｐ型不純物が漏れ出すことば低減され、エミッタ領
域とコレクタ領域との間のパンチスルー耐圧は向上され
る。これにより、縦型構造のバイポーラトランジスタを
有する半導体集積回路装置の電気的信頼性を向上するこ
とができる。

次に、本実施例■のバイポーラトランジスタの製造方法
を、第２Ａ図乃至第２Ｅ図（製造工程毎に示す要部断面
図）を用いて説明する。

まず、ｐ−型半導体基板１の活性領域の主面部にｎ型不
純物を導入或いは拡散する。この後、前記ｐ゛型半導体
基板１の主面上に、ｎ型エピタキャシャル層３を成長さ
せる。この工程で、埋込型のｎ。

型半導体領域２が形成される。

次に、前記ｎ型エピタキシャル層３と、前記ｎ・型半導
体領域２の一部をエツチング除去し、凸状島領域７を形
成する。この後、基板全面に絶縁膜８例えば酸化珪素膜
を堆積する。

次に、平坦化処理を行なうことにより、第２Ａ図に示す
ように、前記絶縁膜８を前記凸状島領域７間の領域に埋
め込む。この際、前記絶縁膜８の表面の位置が、前記凸
状島領域７の主面の位置よりも下になるように平坦化処
理を行なう。

次に、基板全面に、絶縁膜１０例えばＢＳＧ膜を堆積す
る。この後、平坦化処理を行なうことより。

前記絶縁膜１０を前記凸状島領域７間の領域に埋め込む
。この際、前記絶縁膜１０の表面の位置と、前記凸状島
領域の主面の位置とが、大体、同一平面上になるように
平坦化処理を行なう。この後、熱処理を行なうことによ
り、前記絶縁膜１０中のｐ型（第２導電型）不純物であ
るボロン（Ｂ）を、前記凸状島領域７の側壁に拡散し、
第２Ｂ図に示すように、Ｐ型半導体１１を形成する。

次に、基板全面に、導電膜１６例えば多結晶珪素膜を堆
積をする。この後、この導電膜１６中に、例えばイオン
打ち込みによって、Ｐ型不純物を導入する。この後、熱
処理を行なうことによって、前記凸状島領域７の主面部
に、前記導電膜１６中に導入されているｎ型不純物を拡
散し、第２Ｃ図に示すように、真性ベース領域を構成す
るＰ型半導体領域１７を形成する。

この後、前記導電膜１６中に１例えばイオン打ち込みに
よって、ｎ型不純物を導入する。

次に、基板全面に、層間絶縁膜１８例えば酸化珪素膜を
堆積する。この後、フォトリングラフィ技術によって、
この眉間絶縁膜１８をパターンニングする。

次に、前記パターンニングした眉間絶縁膜１８をマスク
として、前記導電膜１６をパターンニングし、エミッタ
引出し用電極１６を形成する。この後、熱処理を行なう
ことにより、このエミッタ引出し用電極１６中に導入さ
れているｎ型不純物を、前記ｐ型半導体領域１７の主面
部に拡散し、第２Ｄ図に示すように、エミッタ領域を構
成するｎ°型半導体領域１９を形成する。

次に、基板全面に、絶縁膜例えば酸化珪素膜を堆積する
。この後、異方性エツチングによって、この堆積した絶
縁膜をエツチングし、前記エミッタ引出し用電極１６の
側部にサイドウオールスペーサ２０を形成する。

次に、基板全面に、導電膜例えば多結晶珪素膜を堆積す
る。この後、この導電膜中に、例えばイオン打ち込みに
よってｎ型不純物を導入する。

次に、フォトリソグラフィ技術によって、この導電膜を
パターンニングし、ベース引出し用電極２１を形成する
。この後、熱処理によって、このベース引出し用電極２
１中に導入されているｐ型不純を、前記ｐ型半導体領域
１７の主面部から拡散し。

第２Ｅ図に示すように、グラフトベース領域を構成する
ｐ°型半導体領域２２を形成する。なお、このｐ°型半
導体領域２２は、前記ベース引出し用電極２１をパター
ンニングする前の工程で形成しても良い。

この後、眉間絶縁膜２３、接続孔２４、配線２５の夫々
を形成することにより、前記第１図に示す本実施例Ｉの
縦型構造のバイポーラトランジスタは完成する。

なお、コレクタ引出し用ｎ゛型半導体領域１５は、前記
ｐ型半導体領域１７を形成する前の工程で形成する。

［実施例■］ 本発明の実施例Ｈの縦型構造のバイポーラトランジスタ
の概略構造を、第３＠（要部断面図）を用いて説明する
。

第３図に示すように、本実施例Ｈのバイポーラトランジ
スタは、前記実施例１のバイポーラトランジスタにおい
て、前記真性ベース領域（第２半導体領域）を構成する
ｐ型半導体領域１７の側壁の表面上に、絶縁膜９を介し
て固定電位に接続された導電膜！２を設けたものである
。

前記絶縁膜９は、熱酸化法で形成した酸化珪素膜で構成
されている。この絶縁膜９は、前記導電膜１２からの電
界効果を、前記ｐ型半導体領域１７に及ぼせる程度の膜
厚で構成されている。

前記導電膜１２は１例えば多結晶珪素膜で構成されてい
る。この導電膜１２は、前述したように、図示しない領
域において、固定電位例えば回路の接地電位に接続され
た配線と接続されている。この導電膜１２の表面の位置
と、前記凸状島領域７の主面の位置とは、大体同一平面
上にある。

以上の説明から分かるように、本実施例Ｈによれば、前
記真性ベース領域（第２半導体領域）を構成するＰ型半
導体領域１７の凸状島領域７の側壁の表面側に正孔（ホ
ール）が引き寄せられる。すなわち、前記導電膜１２を
負極、前記真性ベース領域を構成するｐ型半導体領域１
７を正極、前記絶縁膜９を誘電体膜とするキャパシタ（
容量）が形成されているので、このキャパシタの正極で
あるｐ型半導体領域１７の表面側に正孔が引き寄せらる
。従って、真性ベース領域の凸状島領域７の側壁の表面
側におけるポテンシャルが引き上げられるので、ｎ°型
半導体領域１９（エミッタ領域）とｎ型半導体領域４（
コレクタ領域）との間でパンチスルーの発生が低減され
る。これにより、縦型構造のバイポーラトランジスタを
有する半導体集積回路装置の電気的信頼性を向上するこ
とができる。

次に、本実施例Ｈのバイポーラトランジスタの製造方法
の要部を、第４Ａ図乃至第４Ｄ図（工程毎に示す要部断
面図）を用いて説明する。

まず、前記ｎ型エピタキシャル層３、前記埋込み型のｎ
゛型半導体領域２の夫々を形成する。

次に、前記ｎ型エピタキシャル層３の主面上に酸化珪素
膜５、窒化珪素膜６を順次積層する。この後、この酸化
珪素膜５、窒化珪素膜６の夫々をフォトリングラフィ技
術によってパターンニングする。

次に、前記パターンニングされた酸化珪素膜５及び窒化
珪素膜６をマスクとして、第４Ａ図に示すように、凸状
島領域７を形成する。

次に、基板全面に前記絶縁膜８を堆積する。この後、前
記実施例■と同様に平坦化処理を行ない、この絶縁膜８
を前記凸状島領域７間の領域に埋込む。

次に、熱酸化を行ない、第４Ｂ図に示すように、前記絶
縁膜８で覆われていない前記凸状島領域７の側壁部分に
絶縁膜９を形成する。この絶縁膜９は、例えば酸化珪素
膜で構成されている。

次に、基板全面に導電膜１２、例えば多結晶珪素膜を堆
積する。この後、平坦化処理によって、第４Ｃ図に示す
ように、前記凸状島領域７間の領域に、この導電膜１２
を埋込む。この導電膜１２の平坦化は、前記絶縁膜１０
の平坦化と同様に行なう。

次に、前記導電膜１２を熱酸化し、酸化珪素膜１３を形
成する。この酸化珪素膜１３は、前記導電膜１２と前記
エミッタ引出し用電極１６との間をＭＪＩする。

次に、前記凸状島領域７の主面を露出させる。

この後、前記導電膜１６を基板全面に堆積する工程以降
の工程を、前記実施例■と同様と行なうことにより、本
実施例■のバイポーラトランジスタは完成する。

［実施例■］ 本発明の実施例■の縦型構造のバイポーラトランジスタ
の概略構成を、第５図（要部断面図）を用いて説明する
。

第５図に示すように、本実施例■のバイポーラトランジ
スタは、前記実施例■のバイポーラトランジスタにおい
て、前記真性ベース領域（第２半導体領域）を構成する
ｐ型半導体領域１７の側壁の表面上に、Ｍ縁膜９を介し
て、絶縁体１４を設けたものである。

前記絶縁膜９は、前記実施例■と同様に、熱酸化法で形
成した酸化珪素膜で構成されている。

前記絶縁体１４は、負（第２導電型）に帯電し易い金属
、例えばアルミナで構成されている。この絶縁体１４の
表面の位置と、前記凸状島領域７の主面の位置とは、大
体同一平面上にある。

以上の説明から分かるように、本実施例■によれば、前
記真性ベース領域（第２半導体領域）を構成するＰ型半
導体領域１７の凸状島領域７の側壁の表面側に正孔（ホ
ール）が引き寄せられるので、前記真性ベース領域の凸
状島領域７の表面側のポテンシャルが引き上げられ、ｎ
゛型半導体領域１９（エミッタ領域）とｎ型半導体領域
４（コレクタ領域）との間でパンチスルーの発生が低減
される。これにより、縦型構造のバイポーラトランジス
タを有する半導体集積回路装置の電気的信頼性を向上す
ることができる。

なお、前記絶縁膜９を設けないで、前記ｐ型半導体領域
１７の側壁の表面上に、直接前記絶縁体１４を設けても
、同様の効果を奏することができる。

次に、本実施例■のバイポーラトランジスタの製造方法
の要部を、第６Ａ図及び第６Ｂ図（工程毎に示す要部断
面図）を用いて説明する。

まず、前記第２Ａ図に示す工程までの工程を行なう。

次に、熱酸化法で、第６Ａ図に示すように、前記絶縁膜
８に覆われていない凸状島領域７の表面上に、絶縁膜９
を形成する。なお、前述したように、この絶縁膜を設け
ない場合であれば、この絶縁膜９を形成する工程を省略
することができる。

次に、基板全面に、絶縁体１４例えばアルミナを堆積す
る。この後、平坦化処理を行なうことによって、第６Ｂ
図に示すように、前記凸状島領域７間の領域に、この絶
縁体１４を埋込む。この絶縁体１４の平坦化は、前記絶
縁膜１０及び導電膜１２の平坦化と同様に行なう。

次に、前記凸状島領域７の主面を露出する。この後、基
板全面に前記導電膜１６を堆積する工程以降の工程を前
記実施例Ｉと同様に行なうことにより、本実施例■のバ
イポーラトランジスタは完成する。

以上、本発明を実施例にもとづき具体的に説明したが、
本発明は、前記実施例に限定されるものではなく、その
要旨を逸脱しない範囲において種々変更可能であること
は言うまでもない。

例えば、本発明は、他の縦型構造のバイポーラトランジ
スタ、例えばＳ　Ｉ　ＣＯ８（Ｓｉｄｅ　ＷａｌｌＢ　
ａｓｓ　Ｃｏｎｔａｃｔ　Ｓ　ｔｒｕｃｔｕｒｅ）構造
のバイポーラトランジスタに適用することもできる。

〔発明の効果〕

本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る 縦型構造のバイポーラトランジスタを有する半導体集積
回路装置において、電気的信頼性を向上することができ
る。

【図面の簡単な説明】

第１図は、本発明の実施例■の縦型構造のバイポーラト
ランジスタを有する半導体集積回路装置の要部断面図、 第２Ａ図乃至第２Ｅ図は、前記バイポーラトランジスタ
を製造工程毎に示す要部断面図、第３図は、本発明の実
施例■の縦型構造のバイポーラトランジスタの要部断面
図、 第４Ａ図乃至第４Ｄ図は、前記バイポーラトランジスタ
を製造工程毎に示す要部断面図、第５図は、本発明の実
施例■の縦型構造のバイポーラトランジスタの要部断面
図、 第６Ａ図及び第６Ｂ図は、前記バイポーラトランジスタ
を製造工程毎に示す要部断面図である。 図中、１・・・ｐ−型半導体基板、２．１５．１９・・
・ゴ型半導体領域、３，４・・・ｎ型エピタキシャル層
、７・・・凸状島領域、８．１０・・・絶縁膜、１６・
・・エミッタ引出し用電極、１７・・・ｐ型半導体領域
、２１・・・ベース引出し用電極、２２・・・Ｐ°型半
導体領域、２５・・・配線である。 第２Ａ図

Claims (1)

1. 【特許請求の範囲】 １、半導体基板の主面部に凸状島領域を設け、該凸状島
   領域の主面側から、第１導電型の第１半導体領域、第２
   導電型の第２半導体領域、第１導電型の第３半導体領域
   を順次設け、前記凸状島領域の側壁を絶縁膜で覆った縦
   型構造のバイポーラトランジスタを有する半導体集積回
   路装置において、前記第１半導体領域と前記第３半導体
   領域との間の絶縁耐圧を高める手段を備えたことを特徴
   とする縦型構造のバイポーラトランジスタを有する半導
   体集積回路装置。 ２、前記第１半導体領域と前記第３半導体領域との間の
   絶縁耐圧を高める手段は、前記第２半導体領域の凸状島
   領域の側壁の表面上に、第２導電型の不純物を含む絶縁
   膜を設け、該絶縁膜から第２導電型の不純物を拡散した
   第２半導体領域を設けたことを特徴とする請求項１に記
   載の半導体集積回路装置。 ３、前記第１半導体領域と前記第３半導体領域との間の
   絶縁耐圧を高める手段は、前記第２半導体領域の凸状島
   領域の側壁の表面上に、絶縁膜を介して固定電位に接続
   された導電膜を設けたことを特徴とする請求項１に記載
   の半導体集積回路装置。 ４、前記第１半導体領域と前記第３半導体領域との間の
   絶縁耐圧を高める手段は、前記第２半導体領域の凸状島
   領域の側壁の表面上に、第１導電型に帯電し易い絶縁体
   を設けたことを特徴とする請求項１に記載の半導体集積
   回路装置。