JP2000286262A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2000286262A
JP2000286262A JP11087521A JP8752199A JP2000286262A JP 2000286262 A JP2000286262 A JP 2000286262A JP 11087521 A JP11087521 A JP 11087521A JP 8752199 A JP8752199 A JP 8752199A JP 2000286262 A JP2000286262 A JP 2000286262A
Authority
JP
Japan
Prior art keywords
film
semiconductor device
interlayer insulating
insulating film
bond
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11087521A
Other languages
English (en)
Inventor
Masazumi Matsuura
正純 松浦
Kinya Goto
欣哉 後藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP11087521A priority Critical patent/JP2000286262A/ja
Priority to US09/359,654 priority patent/US6222256B1/en
Publication of JP2000286262A publication Critical patent/JP2000286262A/ja
Priority to US09/785,248 priority patent/US6551921B2/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02131—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being halogen doped silicon oxides, e.g. FSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31629—Deposition of halogen doped silicon oxide, e.g. fluorine doped silicon oxide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

(57)【要約】 【課題】 ＳｉＯＦ膜中のＦ原子が上層の金属配線へと
拡散することを防止するＦ拡散防止膜を備えた半導体装
置であって、上層の金属配線の形成時にＦ拡散防止膜が
エッチングされない構造のものを実現し、またＳｉＯＦ
膜を直接、ＣＭＰ法により研磨することのない半導体装
置の製造方法を実現する。 【解決手段】 基板と基板上に形成された素子と基板及
び素子を覆うように形成された絶縁層とを含む下地層１
の表面に、第１層金属配線２と、ＳｉＯＦ膜３と、Ｆ拡
散防止膜６とを形成する。このＦ拡散防止膜６には、シ
リコン酸窒化膜またはＳｉ−Ｈ結合を含むシリコン酸化
膜を採用すればよい。そして、Ｆ拡散防止膜６の表面に
スペーサ膜４を形成し、その表面を平坦化する。そし
て、スペーサ膜４の表面に第２層金属配線５を形成す
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、コンタクトホー
ルを介して相互に接続された上層配線及び下層配線を絶
縁する層間絶縁膜を備えた半導体装置と、その製造方法
に関する。
【０００２】
【従来の技術】サブクォーターミクロン世代以降のロジ
ックデバイスにおいてデバイスの高速化を実現するため
には、デバイスの信号遅延を低減することが重要であ
る。デバイスの信号遅延はトランジスタにおける遅延と
配線における遅延との和で表わされるが、配線ピッチの
縮小が進むにつれて、トランジスタでの信号遅延よりも
配線での信号遅延の影響の方が大きくなっている。配線
での信号遅延は配線の抵抗と層間絶縁膜の容量との積に
比例するため、これを低減させるには、配線抵抗または
層間絶縁膜容量のいずれかを低減することが必要とな
る。その目的を達成するための試みの一つとして、低誘
電率層間絶縁膜の研究が盛んに行われている。
【０００３】その中でもとりわけ、フッ素（以下、Ｆと
記す）を膜中に含有したシリコン酸化膜が注目されてい
る。シリコン酸化膜は、その膜中にシリコン原子とＦ原
子との結合（以下、Ｓｉ−Ｆ結合と記す）が混入される
ことによって、その比誘電率が減少する。例えばＳｉ−
Ｆ結合が存在しない場合には比誘電率が４．４であるの
に対し、原子％濃度で約１０％となるようにＦが混入さ
れると、比誘電率は３．５にまで減少する（以下、Ｆを
含有したシリコン酸化膜をＳｉＯＦ膜と記す）。
【０００４】図１６は、ＳｉＯＦ膜を層間絶縁膜に採用
した従来の半導体装置Ｄ３の構造を模式的に示したもの
である。半導体装置Ｄ３は、基板と基板上に形成された
素子と基板及び素子を覆うように形成された絶縁層とを
含む下地層１０１を備えており、その下地層１０１の表
面に第１層金属配線１０２が選択的に形成されている
（煩瑣な表示を避けるため、下地層１０１中の基板、素
子、絶縁層のいずれも図示していない、また第１層金属
配線１０２のうちいくつかは下地層１０１中の素子と接
続されているが、その様子も図示していない）。半導体
装置Ｄ３はさらに第１層金属配線１０２の表面に、第１
層金属配線１０２を充分に覆うＳｉＯＦ膜１０３を備
え、ＳｉＯＦ膜１０３の表面には、例えばシリコン酸化
膜からなる、表面が平坦なスペーサ膜１０４が形成され
ている。そして、スペーサ膜１０４の表面には例えばＡ
ｌ合金の第２層金属配線１０５が選択的に形成されてい
る（なお、図示されないが、第１及び第２層金属配線
は、ＴｉＮとＴｉとを積層した構造のバリアメタルと、
Ａｌ合金等の配線用金属との積層構造となっていること
が多い）。
【０００５】この半導体装置Ｄ３においては、ＳｉＯＦ
膜１０３及びスペーサ膜１０４の両者が相俟って、第１
層金属配線１０２及び第２層金属配線１０５間の層間絶
縁膜として機能する。ＳｉＯＦ膜１０３が存在するた
め、例えばＦの混入されていないシリコン酸化膜のみか
らなる層間絶縁膜の場合に比較して、第１層金属配線１
０２及び第２層金属配線１０５間の静電容量の値は小さ
い。
【０００６】また図１７〜２０は、半導体装置Ｄ３の製
造方法を工程順に示したものである。まず、基板に素子
を形成し、基板及び素子を覆うように絶縁層を形成し
て、下地層１０１を準備する。次に、バリアメタル用の
金属膜と配線用の金属膜とを下地層１０１の表面に形成
して、フォトリソグラフィ技術によりそれらの金属膜を
所望のパターンに加工し、第１層金属配線１０２を形成
する（図１７）。次に、第１層金属配線１０２を覆うよ
うにＳｉＯＦ膜１０３を形成する。このとき、隣り合う
第１層金属配線１０２の間隙を充分に埋められるよう
に、高密度プラズマＣＶＤ法（以下、ＨＤＰＣＶＤ法と
記す）を用いてＳｉＯＦ膜１０３を形成する。
【０００７】さらに、ＳｉＯＦ膜１０３の表面に、例え
ばプラズマＣＶＤ法によりスペーサ膜１０４としてシリ
コン酸化膜を形成する（図１８）。そして、スペーサ膜
１０４の表面の凸凹を化学的機械研磨法（以下、ＣＭＰ
法と記す）により研磨して、平坦な表面１０４Ａを形成
する（図１９）。そして平坦な表面１０４Ａに、第１層
金属配線１０２と同様、金属膜を形成し、フォトリソグ
ラフィ技術を用いて第２層金属配線１０５を形成する
（図２０）。
【０００８】ここで、ＳｉＯＦ膜１０３のみを層間絶縁
膜とせずに、スペーサ膜１０４をも形成する理由につい
て述べる。ＳｉＯＦ膜は膜の密度が低いため、湿気を含
んだ雰囲気にその表面が曝されると雰囲気中の水分を吸
湿しやすい。水の分子は常態でも僅かに分極しているた
め、膜中に取りこまれるとＳｉＯＦ膜の比誘電率を上昇
させてしまうという弊害をもたらす。半導体装置Ｄ３の
場合、もし仮にＳｉＯＦ膜１０３上にスペーサ膜１０４
を形成しないとすれば、ＳｉＯＦ膜１０３をＣＭＰ法に
より平坦化する必要が生じる。層間絶縁膜の表面が平坦
でないと、より上層の配線または層間絶縁膜の形成に支
障をきたす場合があるからである。しかし、ＣＭＰ法で
は研磨や後処理の段階で半導体装置の表面に水を浴びせ
るので、ＳｉＯＦ膜が激しく水分を吸湿してしまう。す
ると、低誘電率であるはずのＳｉＯＦ膜の比誘電率が増
大することになる。よって、このような事態を防ぐため
に、ＣＭＰ法に対するスペーサとしてＳｉＯＦ膜１０３
の表面にスペーサ膜１０４を設ける必要がある。
【０００９】
【発明が解決しようとする課題】さて、ＳｉＯＦ膜の比
誘電率を下げるためには膜中に含有されるＦの濃度を増
加させればよい。しかしＦの濃度をあまりにも増加させ
ると、充分にＳｉと結合していない不安定なＦも膜中に
存在するようになる。すると、成膜後の熱処理の段階で
その不安定なＦがＳｉ−Ｆ結合から脱離し、脱離したＦ
は層間絶縁膜中を拡散して層間絶縁膜の上層の金属配線
にまで到達する。先述の通り、金属配線はＴｉＮとＴｉ
とを積層した構造のバリアメタル上にＡｌ合金等を積層
して構成されていることが多いが、その場合、金属配線
にまで到達したＦはバリアメタル中のＴｉと反応してチ
タンフッ化物を生成する。このチタンフッ化物は層間絶
縁膜との密着性が極めて悪いため、バリアメタルが後の
ＣＭＰ処理等の工程で発生する応力の影響を受けて層間
絶縁膜との界面で剥がれやすくなるという問題が発生す
る。
【００１０】図２１（ａ）〜（ｃ）は、図１６における
領域ＲＧを例にとってこの問題を説明したものである。
図２１（ａ）においては、第２層金属配線１０５が配線
用金属１０５ａ及びバリアメタル１０５ｂの積層構造と
して表わされている。そして図２１（ｂ）に示されるよ
うに、ＳｉＯＦ膜１０３中の不安定なＦ原子１０８が後
工程での熱処理によってスペーサ膜１０４の最表面側に
移動すると、図２１（ｃ）に示されるように、バリアメ
タル１０５ｂ中にチタンフッ化物の層１０５ｃが生成さ
れる。
【００１１】また図２２は、領域ＲＧのＳＩＭＳ（Seco
ndary Ion Mass Spectroscopy：二次イオン質量分析
法）による膜厚深さ方向の各成分の分布状況を示したも
のである。この図のＦの分布が、Ｔｉ層内に極大値Ｐを
有していることから、ＦがＳｉＯＦ膜１０３から拡散し
バリアメタル１０５ｂ中のＴｉ層と反応してチタンフッ
化物を生成していることがわかる。
【００１２】以上のことから、膜中に含有されるＦの濃
度を増加させつつ、ＳｉＯＦ膜中のＦが金属配線へと拡
散するのを防止する対策が必要となる。そのような対策
として、Ｆの拡散を防止する膜（以下、Ｆ拡散防止膜と
記す）をＳｉＯＦ膜の表面に形成する技術が考え出され
ている。このような技術は、例えば特開平１０-２７０
５５４号公報や特開平８−１４８５６２号公報に開示さ
れている。
【００１３】図２３は、特開平１０−２７０５５４号公
報に記載された技術を半導体装置Ｄ４として説明するも
のである。半導体装置Ｄ４は、半導体装置Ｄ３と同様、
下地層１０１と第１層金属配線１０２とを備えている。
また半導体装置Ｄ４は、第１層金属配線１０２を充分に
覆うＳｉＯＦ膜１０３を下地層１０１及び第１層金属配
線１０２の表面に備えている。しかし半導体装置Ｄ４で
は半導体装置Ｄ３と異なり、スペーサ膜１０４を備える
代わりに、ＳｉＯＦ膜１０３の表面が平坦となってい
る。また、ＳｉＯＦ膜１０３の表面にはＦ拡散防止膜１
０６を備えており、これには例えばシリコン窒化膜が採
用される。そして、Ｆ拡散防止膜１０６の表面には第２
層金属配線１０５が形成されている。
【００１４】また図２４〜２８は、半導体装置Ｄ４の製
造方法を工程順に示したものである。まず、半導体装置
Ｄ３と同様、下地層１０１を準備して下地層１０１の表
面に第１層金属配線１０２を形成する（図２４）。次
に、第１層金属配線１０２を覆うようにＳｉＯＦ膜１０
３を形成する（図２５）。そして、ＳｉＯＦ膜１０３の
表面をＣＭＰ法により研磨して平坦な表面１０３Ａを形
成する（図２６）。そして平坦な表面１０３Ａに、Ｆ拡
散防止膜１０６を形成し（図２７）、吸湿した水分を放
出するための熱処理を経て、Ｆ拡散防止膜１０６の表面
に第２層金属配線１０５を形成する（図２８）。
【００１５】この半導体装置Ｄ４においては、ＳｉＯＦ
膜１０３の表面にＦ拡散防止膜１０６が存在するため、
Ｆ原子はＳｉＯＦ膜１０３の外部にはほとんど拡散しな
い。よって、第２層金属配線１０５の備えるバリアメタ
ルのうちＴｉ層がチタンフッ化物に変化しにくく、第２
層金属配線１０５が剥離する可能性は減少する。また、
Ｆ拡散防止膜１０６はＦ原子の拡散を抑制するだけでな
く、外部の水分をＳｉＯＦ膜に吸湿させないという役割
をも有している。
【００１６】しかしこの技術によれば、図２６に示した
工程でＳｉＯＦ膜１０３の表面を直接、ＣＭＰ法により
研磨しているので、先述のＳｉＯＦ膜の吸湿の問題が生
じる。その後の熱処理により吸湿した水分を放出させて
はいるものの、水分を完全に放出できるわけではない。
よってＳｉＯＦ膜１０３の表面を直接、ＣＭＰ法により
研磨することは避ける方が望ましい。
【００１７】そこで、半導体装置Ｄ３と半導体装置Ｄ４
とを組み合わせた構造の、図２９に示す半導体装置Ｄ５
が考えられる。半導体装置Ｄ５は、半導体装置Ｄ３の構
造に加えて、スペーサ膜１０４及び第２層金属配線１０
５の間にさらにＦ拡散防止膜１０７が形成された構造と
なっている。
【００１８】ところが、半導体装置Ｄ５の場合であって
も半導体装置Ｄ４の場合であっても、Ｆ拡散防止膜１０
７または１０６の表面に直接、第２層金属配線１０５が
形成される構造であることから、図３０に示すように、
レジスト１０９をパターニングマスクとして第２層金属
配線１０５をエッチングする際に、一緒にＦ拡散防止膜
１０７までもエッチングしてしまう可能性がある。Ｆ拡
散防止膜１０７がエッチングされて薄くなってしまう
と、Ｆ原子の拡散防止及びＳｉＯＦ膜の吸湿防止の効果
が減少するので望ましくない。
【００１９】一方、特開平８−１４８５６２号公報に記
載された技術の場合は、ＳｉＯＦ膜の表面を平坦化する
ことも、ＳｉＯＦ膜の上層に第２層金属配線を形成する
ことも考慮しておらず、特開平１０−２７０５５４号公
報に記載された技術の有する上記の問題を内包してい
る。
【００２０】本発明は以上の問題点を解決するためにな
されたものであり、ＳｉＯＦ膜中のＦ原子が金属配線へ
と拡散することを防止するＦ拡散防止膜を備えた半導体
装置であって、第２層金属配線の形成時にＦ拡散防止膜
がエッチングされない構造のものを実現し、またＳｉＯ
Ｆ膜を直接、ＣＭＰ法により研磨することのない半導体
装置の製造方法を実現することを目的とする。
【００２１】
【課題を解決するための手段】この発明のうち請求項１
にかかるものは、表面を有する下地層と、前記下地層の
前記表面に形成され、表面を有し、フッ素を含有したシ
リコン酸化膜からなる第１の層間絶縁膜と、前記第１の
層間絶縁膜の前記表面に形成され、表面を有し、シリコ
ン原子と窒素原子との結合またはシリコン原子と水素原
子との結合または窒素原子のいずれかを含む第２の層間
絶縁膜と、前記第２の層間絶縁膜の前記表面に形成され
た第３の層間絶縁膜とを備える半導体装置である。
【００２２】この発明のうち請求項２にかかるものは、
請求項１に記載の半導体装置であって、前記第３の層間
絶縁膜の前記表面に形成され、シリコン原子と窒素原子
との結合またはシリコン原子と水素原子との結合または
窒素原子のいずれかを含む第４の層間絶縁膜をさらに備
える。
【００２３】この発明のうち請求項３にかかるものは、
表面を有する下地層を準備する第１の工程と、表面を有
し、フッ素を含有したシリコン酸化膜からなる第１の層
間絶縁膜を前記下地層の前記表面に形成する第２の工程
と、表面を有し、シリコン原子と窒素原子との結合また
はシリコン原子と水素原子との結合または窒素原子のい
ずれかを含む第２の層間絶縁膜を前記第１の層間絶縁膜
の前記表面に形成する第３の工程と、表面を有する第３
の層間絶縁膜を前記第２の層間絶縁膜の前記表面に形成
する第４の工程と、前記第３の層間絶縁膜の前記表面を
化学的機械研磨法により研磨して平坦化する第５の工程
とを備える半導体装置の製造方法である。
【００２４】この発明のうち請求項４にかかるものは、
請求項３に記載の半導体装置の製造方法であって、前記
第５の工程に続いて、シリコン原子と窒素原子との結合
またはシリコン原子と水素原子との結合または窒素原子
のいずれかを含む第４の層間絶縁膜を前記第３の層間絶
縁膜の前記表面に形成する第６の工程をさらに備える。
【００２５】この発明のうち請求項５にかかるものは、
請求項３または４に記載の半導体装置の製造方法であっ
て、前記第２または第４の層間絶縁膜が、シリコン原子
と水素原子との結合を含む場合に、前記第３または第６
の工程は、シランと酸素とをガスとして使用する高密度
プラズマＣＶＤ法により、ガス流量比が（酸素ガス流量
／シランガス流量）≦１．６の条件下で、前記第２また
は第４の層間絶縁膜を形成する工程である。
【００２６】
【発明の実施の形態】実施の形態１．図１は、本実施の
形態にかかる半導体装置Ｄ１の構造を模式的に示したも
のである。半導体装置Ｄ１は、基板と基板上に形成され
た素子と基板及び素子を覆うように形成された絶縁層と
を含む下地層１を備えており、その下地層１の表面に第
１層金属配線２を選択的に備えている（半導体装置Ｄ
３，Ｄ４，Ｄ５と同様、下地層１中の基板、素子、絶縁
層のいずれも図示しておらず、また第１層金属配線２が
下地層１中の素子と接続されている様子も図示していな
い）。半導体装置Ｄ１はさらに下地層１及び第１層金属
配線２の表面に、第１層金属配線２を充分に覆うＳｉＯ
Ｆ膜３を備え、ＳｉＯＦ膜３の表面にＦ拡散防止膜６を
備えている。このＦ拡散防止膜６には、例えば、シリコ
ン原子と窒素原子との結合（以下、Ｓｉ−Ｎ結合と記
す）を含むシリコン酸窒化膜、またはシリコン原子と水
素原子との結合（以下、Ｓｉ−Ｈ結合と記す）を含むシ
リコン酸化膜を採用すればよい。前者については膜中の
Ｓｉ−Ｎ結合が、後者については膜中のＳｉ−Ｈ結合
が、それぞれＦ原子の拡散防止に効果があると考えられ
るからである。また、窒素原子単独でもＦ原子の拡散防
止に効果があると考えられるため、Ｆ拡散防止膜６は、
他と結合していない窒素原子を含む膜であってもよい。
そのような膜は例えば、形成済みのシリコン酸化膜に後
から窒素原子を注入することで形成できる。なお、Ｓｉ
−Ｎ結合を膜中に含むものとしてシリコン窒化膜もある
が、シリコン窒化膜よりもシリコン酸窒化膜をＦ拡散防
止膜６に採用する方がより望ましい。シリコン酸窒化膜
は、その膜中にシリコン原子と酸素原子との結合（以
下、Ｓｉ−Ｏ結合と記す）を含んでいるため、同じく膜
中にＳｉ−Ｏ結合を含むＳｉＯＦ膜との密着性が高いか
らである。
【００２７】また半導体装置Ｄ１はＦ拡散防止膜６の表
面に、表面が平坦なスペーサ膜４を備えている。このス
ペーサ膜４には、例えばシリコン酸化膜を採用すればよ
い。そして、スペーサ膜４の表面には第２層金属配線５
が形成されている。なお、第１及び第２層金属配線は例
えば、ＴｉＮとＴｉとを積層した構造のバリアメタル
（図示せず）と、Ａｌ合金等の配線用金属との積層構造
を有している。
【００２８】本実施の形態にかかる半導体装置Ｄ１を用
いれば、ＳｉＯＦ膜３及びＦ拡散防止膜６及びスペーサ
膜４の三者が相俟って、第１層金属配線２及び第２層金
属配線５間の層間絶縁膜として機能し、その中にＳｉＯ
Ｆ膜３が存在するため、第１層金属配線２及び第２層金
属配線５間の静電容量は、Ｆの混入されていないシリコ
ン酸化膜のみが層間絶縁膜を構成する場合に比較して少
ない。また、Ｆ拡散防止膜６が形成されているので、Ｆ
原子がＳｉＯＦ膜３の外部にはほとんど拡散しない。そ
の様子は、半導体装置Ｄ１の断面Ａ−Ａにおける膜厚深
さ方向のＦの分布状況のＳＩＭＳによる測定結果を示し
た図２に示されている。なお、このときのＦ拡散防止膜
はシリコン酸窒化膜である。図２では、図２２と異なり
Ｔｉ層にＦの極大値が見られない。よって、第２層金属
配線５の備えるバリアメタルのうちＴｉ層がチタンフッ
化物に変化しにくく、第２層金属配線５が剥離する可能
性は少ない。よってＳｉＯＦ膜３を、そのＦの成分を高
めて形成して誘電率を抑制することが容易となる。
【００２９】また、Ｆ拡散防止膜６はＦ原子の拡散を抑
制するだけでなく、外部の水分をＳｉＯＦ膜に吸湿させ
ないという役割をも有している。また、Ｆ拡散防止膜６
の表面に直接、第２層金属配線が形成される構造ではな
いので、第２層金属配線がフォトリソグラフィ技術によ
り形成される場合でも、Ｆ拡散防止膜６がエッチングさ
れて薄くなってしまうことはない。
【００３０】実施の形態２．図３〜６は、半導体装置Ｄ
１の製造方法の各工程を示したものである。まず、基板
に素子を形成し、基板及び素子を覆うように絶縁層を形
成して、下地層１を準備する。そして、下地層１の表面
にバリアメタル用の金属膜と配線用の金属膜とを形成し
てフォトリソグラフィ技術によりそれらの金属膜を所望
のパターンに加工し、第１層金属配線２を形成する（図
３）。
【００３１】次に、第１層金属配線２を覆うようにＳｉ
ＯＦ膜３を形成する。このとき、隣り合う第１層金属配
線２の間の部分を充分に埋められるように、ＨＤＰＣＶ
Ｄ法を用いてＳｉＯＦ膜３を形成する。なおＨＤＰＣＶ
Ｄ法には、例えば図７に示すＣＶＤチャンバーＣＨが用
いられる。ＣＶＤチャンバーＣＨは、基板１１を保持す
る保持台１２と、接地され、かつガスノズル１５及び排
気孔１６を備えた真空容器２０と、コイル電極１４をそ
の外壁に備えたセラミックドーム１３と、コイル電極１
４に電流を流すためのソース用高周波電源１７と、保持
台１２にバイアスを与えるための基板バイアス用高周波
電源１８と、各電源の信号を整合させるための整合器１
９とからなる。そしてＨＤＰＣＶＤ法は、例えば以下の
条件（成膜条件１）の下で行われる。
【００３２】 （成膜条件１） ・ガス流量 シラン（SiH4）：６０（sccm） テトラフロロシラン（SiF4）：４０（sccm） 酸素（O2）：２００（sccm） アルゴン（Ar）：２００（sccm） ※sccm：Standard Cubic Centimeter per Minute ・ソース用高周波電源電力：３３００（W） ・基板バイアス用高周波電源電力：３０００（W） ・成膜圧力：６（mTorr） ・成膜温度：４００（℃） 続いて、ＳｉＯＦ膜３の表面にＦ拡散防止膜６を形成す
る。Ｆ拡散防止膜６として例えばシリコン酸窒化膜を採
用する場合は、プラズマＣＶＤ法により例えば以下の条
件（成膜条件２）下で形成する。
【００３３】 あるいは、シリコン酸窒化膜をＨＤＰＣＶＤ法により例
えば以下の条件（成膜条件３）下で形成してもよい。
【００３４】 （成膜条件３） ・ガス流量 シラン（SiH4）：１００（sccm） 酸素（O2）：２００（sccm） 窒素（N2）：２０（sccm） アルゴン（Ar）：１００（sccm） ・ソース用高周波電源電力：３３００（W） ・基板バイアス用高周波電源電力：３０００（W）あるいは０（W） ・成膜圧力：６（mTorr） ・成膜温度：４００（℃） また、Ｆ拡散防止膜６として例えばＳｉ−Ｈ結合を含む
シリコン酸化膜を採用する場合は、ＨＤＰＣＶＤ法によ
り例えば以下の条件（成膜条件４）下で形成する。
【００３５】 （成膜条件４） ・ガス流量 シラン（SiH4）：１００（sccm） 酸素（O2）：１４５（sccm） アルゴン（Ar）：１００（sccm） ・ソース用高周波電源電力：３３００（W） ・基板バイアス用高周波電源電力：３０００（W）あるいは０（W） ・成膜圧力：６（mTorr） ・成膜温度：４００（℃） この場合、（成膜条件４）に示したように、酸素とシラ
ンのガス流量の数値の比を、酸素／シラン≦１．６とな
るようにしておくのがよい。このような値にするとシラ
ンの酸化が不充分となり、シリコン酸化膜中にＳｉ−Ｏ
結合に代わってＳｉ−Ｈ結合が混入しやすいと考えられ
るからである。図８は、酸素とシランのガス流量の数値
の比を変化させて、各場合に形成されるシリコン酸化膜
の屈折率の調査結果を示したグラフである。このグラフ
から、酸素／シランのガス流量比が１．６以下で急激に
膜の屈折率が増加していることがわかる。屈折率が増加
する原因として、Ｓｉ−Ｏ結合の減少、すなわちＳｉ−
Ｈ結合の増加が考えられる。Ｓｉ−Ｏ結合を多く含むシ
リコン酸化膜の屈折率は１．４６であるのに対し、シリ
コンの屈折率は３．４５と高く、膜中のＳｉ−Ｏ成分が
Ｓｉ成分と置き換わることで屈折率が高くなったと考え
られるからである。
【００３６】また、図９は酸素／シランのガス流量比が
１．９の場合の、図１０は酸素／シランのガス流量比が
１．１の場合の、図２と同様のＳＩＭＳによる測定結果
をそれぞれ示したものである。これらの図からわかるよ
うに、酸素／シランのガス流量比が１．９の場合には、
依然としてＴｉ層内にＦの分布の極大値Ｐが存在してい
るのに対し、酸素／シランのガス流量比が１．１の場合
には、Ｔｉ層内においてＦの分布が増大していない。ち
なみに、従来の半導体装置Ｄ３のＳＩＭＳ結果である図
２２でのＦの極大値Ｐよりも、図９でのＦの極大値Ｐの
方が大きな値となっている。その理由は、スペーサ膜４
または１０４に採用されたシリコン酸化膜を形成する際
には、通常、酸素／シランのガス流量比が１．７程度に
設定されるため、酸素／シランのガス流量比が１．９の
膜を挿入することでかえって膜中のＳｉ−Ｈ結合が減少
し、フッ素拡散防止能力が落ちたからであると考えられ
る。
【００３７】また、形成済みのシリコン酸化膜に後から
窒素原子を注入することでＦ拡散防止膜６とする場合
は、まず、ＨＤＰＣＶＤ法により例えば以下の条件（成
膜条件５）下でシリコン酸化膜を形成する。
【００３８】 そして次に、ガスを窒素ガスに変更して、ＨＤＰＣＶＤ
法により例えば以下の条件（成膜条件６）下でシリコン
酸化膜に窒素原子を注入する。
【００３９】（成膜条件６） ・ガス流量 窒素（N2）：１００（sccm） ・ソース用高周波電源電力：３３００（W） ・基板バイアス用高周波電源電力：１０００（W） ・成膜圧力：３（mTorr） ・成膜温度：４００（℃） 続いて、Ｆ拡散防止膜６の表面にスペーサ膜４を形成す
る。スペーサ膜４として例えばシリコン酸化膜を採用す
る場合は、プラズマＣＶＤ法により例えば以下の条件
（成膜条件７）下で形成する（図４）。
【００４０】 （成膜条件７） ・ガス流量 テトラエトキシシラン（TEOS）：９００（sccm） 酸素（O2）：９００（sccm） ・高周波電源電力：５００（W） ・成膜圧力：５（Torr） ・成膜温度：４００（℃） あるいは、スペーサ膜４としてシリコン酸化膜をＨＤＰ
ＣＶＤ法により例えば先述の（成膜条件５）の下で形成
してもよい。
【００４１】そして、スペーサ膜４の表面の凸凹をＣＭ
Ｐ法により研磨して、平坦な表面４Ａを形成する（図
５）。そして平坦な表面４Ａに、第１層金属配線２と同
様、金属膜を形成し、フォトリソグラフィ技術を用いて
第２層金属配線５を形成する（図６）。
【００４２】本実施の形態にかかる半導体装置の製造方
法を用いれば、実施の形態１にかかる半導体装置Ｄ１を
製造することができる。また、ＳｉＯＦ膜３の表面を研
磨しないので、ＳｉＯＦ膜３が工程中に激しく水分を吸
湿することはない。また、Ｆ拡散防止膜６としてシリコ
ン酸化膜を用いる場合には、酸素とシランのガス流量の
数値の比を酸素／シラン≦１．６となるようにすること
で、シリコン酸化膜中にＳｉ−Ｈ結合を多く混入させる
ことができる。
【００４３】実施の形態３．図１１は、本実施の形態に
かかる半導体装置Ｄ２の構造を模式的に示したものであ
る。半導体装置Ｄ２は、実施の形態１にかかる半導体装
置Ｄ１の構造に加えてさらに、スペーサ膜４と第２層金
属配線５との間に第２のＦ拡散防止膜７を備えている。
第２のＦ拡散防止膜７にもＦ拡散防止膜６と同様、例え
ばシリコン酸窒化膜またはＳｉ−Ｈ結合を含むシリコン
酸化膜または窒素原子が注入されたシリコン酸化膜を採
用すればよい。
【００４４】第２のＦ拡散防止膜７は、その表面に第２
層金属配線５が形成されるので、先述のように第２層金
属配線５のエッチングの際に一緒にエッチングされてし
まう可能性がある。しかし、第１のＦ拡散防止膜６が存
在することから第２のＦ拡散防止膜７が、たとえエッチ
ングされても、Ｆの拡散防止とＳｉＯＦ膜３の吸湿防止
とは実現される。一方、エッチングされなかった場合に
は上記効果をより確実なものとすることができる。
【００４５】本実施の形態にかかる半導体装置Ｄ２を用
いれば、実施の形態１にかかる半導体装置Ｄ１の有する
効果を有し、さらに、第２層金属配線５のエッチングの
際に第２のＦ拡散防止膜７が一緒にエッチングされてし
まう可能性が少ない場合には、Ｆ原子の拡散防止とＳｉ
ＯＦ膜３の吸湿防止とがより確実なものとなる。
【００４６】実施の形態４．図１２〜１５は、半導体装
置Ｄ２の製造方法の各工程を示したものである。図１２
〜１４はそれぞれ、実施の形態２における図３〜５と全
く同じであり、膜形成方法や成膜条件も実施の形態２と
同様に行えばよい。
【００４７】そして平坦な表面４Ａに、Ｆ拡散防止膜６
と同様にして第２のＦ拡散防止膜７を形成する。つま
り、第２のＦ拡散防止膜７として例えば、シリコン酸窒
化膜を採用する場合にはプラズマＣＶＤ法により例えば
（成膜条件２）の下で形成し、またはＨＤＰＣＶＤ法に
より例えば（成膜条件３）の下で形成し、また、Ｓｉ−
Ｈ結合を含むシリコン酸化膜を採用する場合にはＨＤＰ
ＣＶＤ法により例えば（成膜条件４）の下で形成し、ま
た、窒素原子が注入されたシリコン酸化膜を採用する場
合にはＨＤＰＣＶＤ法により例えば（成膜条件５）の下
でシリコン酸化膜を形成した後に（成膜条件６）の下で
窒素原子を注入して、それぞれ形成すればよい。
【００４８】そして、第１層金属配線２と同様、金属膜
を形成し、フォトリソグラフィ技術を用いて第２層金属
配線５を形成する（図１５）。
【００４９】本実施の形態にかかる半導体装置の製造方
法を用いれば、実施の形態３にかかる半導体装置Ｄ２を
製造することができる。また、実施の形態２にかかる半
導体装置の製造方法の有する効果を有する。
【００５０】
【発明の効果】この発明のうち請求項１にかかる半導体
装置を用いれば、第１の層間絶縁膜が存在するので、フ
ッ素の混入されていないシリコン酸化膜のみが層間絶縁
膜を構成する場合に比較して層間絶縁膜の静電容量の値
を小さくすることができる。また、第２の層間絶縁膜が
形成されているので、フッ素が第１の層間絶縁膜の表面
から外部にはほとんど拡散しない。よって、第３の層間
絶縁膜の表面に配線を形成した場合、配線が剥離する可
能性は少ない。また、第２の層間絶縁膜はフッ素の拡散
を抑制するだけでなく、外部の水分を第１の層間絶縁膜
に吸湿させないという役割をも有している。また、第２
の層間絶縁膜の表面に直接、金属配線が形成される構造
ではないので、金属配線がフォトリソグラフィ技術によ
り形成される場合でも、第２の層間絶縁膜がエッチング
されて薄くなってしまうことはない。
【００５１】この発明のうち請求項２にかかる半導体装
置を用いれば、請求項１に記載の半導体装置の有する効
果がある。また、第４の層間絶縁膜がたとえエッチング
されても、第２の層間絶縁膜が形成されているので、フ
ッ素原子の拡散防止と第１の層間絶縁膜の吸湿の防止と
が実現される。一方、エッチングされなかった場合には
上記効果をより確実なものとすることができる。
【００５２】この発明のうち請求項３にかかる半導体装
置の製造方法を用いれば、請求項１に記載の半導体装置
を製造することができる。また、第１の層間絶縁膜の表
面を研磨するのではなく、第３の層間絶縁膜の表面をＣ
ＭＰ法により研磨して平坦化するので、第１の層間絶縁
膜が工程中に激しく水分を吸湿することなく、表面が平
坦な半導体装置を得ることができる。
【００５３】この発明のうち請求項４にかかる半導体装
置の製造方法を用いれば、請求項２に記載の半導体装置
を製造することができる。また、請求項３に記載の半導
体装置の製造方法の有する効果がある。
【００５４】この発明のうち請求項５にかかる半導体装
置の製造方法を用いれば、第１の層間絶縁膜中にシリコ
ン原子と水素原子との結合を多く混入させることができ
る。
【図面の簡単な説明】
【図１】 この発明の実施の形態１の半導体装置を示す
図である。
【図２】 この発明の実施の形態１の半導体装置のＳＩ
ＭＳによる膜厚深さ方向の測定結果を示す図である。
【図３】 この発明の実施の形態２の半導体装置の製造
方法の各工程を示す図である。
【図４】 この発明の実施の形態２の半導体装置の製造
方法の各工程を示す図である。
【図５】 この発明の実施の形態２の半導体装置の製造
方法の各工程を示す図である。
【図６】 この発明の実施の形態２の半導体装置の製造
方法の各工程を示す図である。
【図７】 ＨＤＰＣＶＤ法に用いられるＣＶＤチャンバ
ーの構造を示す図である。
【図８】 この発明の実施の形態２の半導体装置の製造
方法における、酸素／シランのガス流量比とシリコン酸
化膜の屈折率の調査結果を示したグラフである。
【図９】 この発明の実施の形態２の半導体装置の製造
方法において、酸素／シランのガス流量比を１．９にし
た場合のＳＩＭＳによる測定結果を示す図である。
【図１０】 この発明の実施の形態２の半導体装置の製
造方法において、酸素／シランのガス流量比を１．１に
した場合のＳＩＭＳによる測定結果を示す図である。
【図１１】 この発明の実施の形態３の半導体装置を示
す図である。
【図１２】 この発明の実施の形態４の半導体装置の製
造方法の各工程を示す図である。
【図１３】 この発明の実施の形態４の半導体装置の製
造方法の各工程を示す図である。
【図１４】 この発明の実施の形態４の半導体装置の製
造方法の各工程を示す図である。
【図１５】 この発明の実施の形態４の半導体装置の製
造方法の各工程を示す図である。
【図１６】 従来の半導体装置を示す図である。
【図１７】 従来の半導体装置の製造方法の各工程を示
す図である。
【図１８】 従来の半導体装置の製造方法の各工程を示
す図である。
【図１９】 従来の半導体装置の製造方法の各工程を示
す図である。
【図２０】 従来の半導体装置の製造方法の各工程を示
す図である。
【図２１】 従来の半導体装置の問題点を示す図であ
る。
【図２２】 従来の半導体装置のＳＩＭＳによる膜厚深
さ方向の測定結果を示す図である。
【図２３】 従来の半導体装置を示す図である。
【図２４】 従来の半導体装置の製造方法の各工程を示
す図である。
【図２５】 従来の半導体装置の製造方法の各工程を示
す図である。
【図２６】 従来の半導体装置の製造方法の各工程を示
す図である。
【図２７】 従来の半導体装置の製造方法の各工程を示
す図である。
【図２８】 従来の半導体装置の製造方法の各工程を示
す図である。
【図２９】 従来の技術を組み合わせた構造の半導体装
置を示す図である。
【図３０】 従来の技術を組み合わせた構造の半導体装
置の問題点を示す図である。
【符号の説明】 １ 下地層、２ 第１層金属配線、３ ＳｉＯＦ膜、４
スペーサ膜、５ 第２層金属配線、６ Ｆ拡散防止
膜、７ 第２のＦ拡散防止膜。
フロントページの続き Ｆターム(参考） 5F033 HH09 HH18 HH33 MM08 QQ48 QQ60 QQ64 QQ90 RR04 RR08 RR11 RR12 SS01 SS02 SS15 TT02 WW06 XX01 XX14 XX24 XX28 5F058 BA07 BA20 BD02 BD03 BD06 BD10 BD15 BF07 BF23 BF24 BF29 BJ01 BJ02

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 表面を有する下地層と、 前記下地層の前記表面に形成され、表面を有し、フッ素
    を含有したシリコン酸化膜からなる第１の層間絶縁膜
    と、 前記第１の層間絶縁膜の前記表面に形成され、表面を有
    し、シリコン原子と窒素原子との結合またはシリコン原
    子と水素原子との結合または窒素原子のいずれかを含む
    第２の層間絶縁膜と、 前記第２の層間絶縁膜の前記表面に形成された第３の層
    間絶縁膜とを備える半導体装置。
  2. 【請求項２】 前記第３の層間絶縁膜の前記表面に形成
    され、シリコン原子と窒素原子との結合またはシリコン
    原子と水素原子との結合または窒素原子のいずれかを含
    む第４の層間絶縁膜をさらに備える請求項１に記載の半
    導体装置。
  3. 【請求項３】 表面を有する下地層を準備する第１の工
    程と、 表面を有し、フッ素を含有したシリコン酸化膜からなる
    第１の層間絶縁膜を前記下地層の前記表面に形成する第
    ２の工程と、 表面を有し、シリコン原子と窒素原子との結合またはシ
    リコン原子と水素原子との結合または窒素原子のいずれ
    かを含む第２の層間絶縁膜を前記第１の層間絶縁膜の前
    記表面に形成する第３の工程と、 表面を有する第３の層間絶縁膜を前記第２の層間絶縁膜
    の前記表面に形成する第４の工程と、 前記第３の層間絶縁膜の前記表面を化学的機械研磨法に
    より研磨して平坦化する第５の工程とを備える半導体装
    置の製造方法。
  4. 【請求項４】 前記第５の工程に続いて、シリコン原子
    と窒素原子との結合またはシリコン原子と水素原子との
    結合または窒素原子のいずれかを含む第４の層間絶縁膜
    を前記第３の層間絶縁膜の前記表面に形成する第６の工
    程をさらに備える請求項３に記載の半導体装置の製造方
    法。
  5. 【請求項５】 前記第２または第４の層間絶縁膜が、シ
    リコン原子と水素原子との結合を含む場合に、前記第３
    または第６の工程は、 シランと酸素とをガスとして使用する高密度プラズマＣ
    ＶＤ法により、ガス流量比が（酸素ガス流量／シランガ
    ス流量）≦１．６の条件下で、前記第２または第４の層
    間絶縁膜を形成する工程である請求項３または４に記載
    の半導体装置の製造方法。
JP11087521A 1999-03-30 1999-03-30 半導体装置及びその製造方法 Pending JP2000286262A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP11087521A JP2000286262A (ja) 1999-03-30 1999-03-30 半導体装置及びその製造方法
US09/359,654 US6222256B1 (en) 1999-03-30 1999-07-26 Semiconductor device and method of manufacturing the same
US09/785,248 US6551921B2 (en) 1999-03-30 2001-02-20 Method of polishing a stack of dielectric layers including a fluorine containing silicon oxide layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11087521A JP2000286262A (ja) 1999-03-30 1999-03-30 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2000286262A true JP2000286262A (ja) 2000-10-13

Family

ID=13917309

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11087521A Pending JP2000286262A (ja) 1999-03-30 1999-03-30 半導体装置及びその製造方法

Country Status (2)

Country Link
US (2) US6222256B1 (ja)
JP (1) JP2000286262A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002046810A1 (en) * 2000-12-08 2002-06-13 Sony Corporation Semiconductor device and method for manufacture thereof

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000286262A (ja) 1999-03-30 2000-10-13 Mitsubishi Electric Corp 半導体装置及びその製造方法
US6492240B1 (en) * 2000-09-14 2002-12-10 United Microelectronics Corp. Method for forming improved high resistance resistor by treating the surface of polysilicon layer
US6518646B1 (en) * 2001-03-29 2003-02-11 Advanced Micro Devices, Inc. Semiconductor device with variable composition low-k inter-layer dielectric and method of making
US7785658B2 (en) * 2005-10-07 2010-08-31 Asm Japan K.K. Method for forming metal wiring structure
CN112888154B (zh) * 2021-01-14 2023-05-16 京东方科技集团股份有限公司 柔性线路板及制备方法、显示装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2640174B2 (ja) * 1990-10-30 1997-08-13 三菱電機株式会社 半導体装置およびその製造方法
JPH08162528A (ja) * 1994-10-03 1996-06-21 Sony Corp 半導体装置の層間絶縁膜構造
JPH09116011A (ja) * 1995-10-23 1997-05-02 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP3979687B2 (ja) * 1995-10-26 2007-09-19 アプライド マテリアルズ インコーポレイテッド ハロゲンをドープした酸化珪素膜の膜安定性を改良する方法
JP2917897B2 (ja) * 1996-03-29 1999-07-12 日本電気株式会社 半導体装置の製造方法
US5661093A (en) * 1996-09-12 1997-08-26 Applied Materials, Inc. Method for the stabilization of halogen-doped films through the use of multiple sealing layers
JP2000286262A (ja) 1999-03-30 2000-10-13 Mitsubishi Electric Corp 半導体装置及びその製造方法
US6028013A (en) * 1999-05-06 2000-02-22 Vlsi Technology, Inc. Moisture repellant integrated circuit dielectric material combination

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002046810A1 (en) * 2000-12-08 2002-06-13 Sony Corporation Semiconductor device and method for manufacture thereof
US6856018B2 (en) 2000-12-08 2005-02-15 Sony Corporation Semiconductor device and method of manufacture thereof
US6989330B2 (en) 2000-12-08 2006-01-24 Sony Corporation Semiconductor device and method of manufacture thereof

Also Published As

Publication number Publication date
US20010021557A1 (en) 2001-09-13
US6551921B2 (en) 2003-04-22
US6222256B1 (en) 2001-04-24

Similar Documents

Publication Publication Date Title
US6953608B2 (en) Solution for FSG induced metal corrosion & metal peeling defects with extra bias liner and smooth RF bias ramp up
US6130154A (en) Semiconductor device and fabrication process thereof
JP4068072B2 (ja) 半導体装置及びその製造方法
JP2973905B2 (ja) 半導体装置の製造方法
JP3967567B2 (ja) 半導体装置およびその製造方法
US6562725B2 (en) Dual damascene structure employing nitrogenated silicon carbide and non-nitrogenated silicon carbide etch stop layers
US6218318B1 (en) Semiconductor device having a porous insulation film
JP2000286262A (ja) 半導体装置及びその製造方法
JP2002203899A (ja) 銅相互接続構造の形成方法
JPH05144811A (ja) 薄膜半導体装置及びその製造方法
JP3435186B2 (ja) 半導体装置
EP1037271A2 (en) Method for forming an interlayer insulating film, and semiconductor device
US7642655B2 (en) Semiconductor device and method of manufacture thereof
JP2001284448A (ja) 半導体装置及びその製造方法
JPH08306787A (ja) 半導体装置及び半導体装置の製造方法
JP2006278493A (ja) 半導体装置とその製造方法
JP2001176875A (ja) 半導体装置
JPH11111845A (ja) 半導体装置及びその製造方法
KR20050035024A (ko) 반도체 소자의 층간 절연막 형성 방법
JP2830604B2 (ja) 半導体装置の製造方法
JP2002289609A (ja) 半導体装置及びその製造方法
JPH05206282A (ja) 半導体装置の多層配線構造体の製造方法
JP2004214358A (ja) 半導体装置及びその製造方法
JP3467393B2 (ja) 半導体装置の配線形成方法
JP2001085517A (ja) 半導体装置およびその製造方法