JPH1027792A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH1027792A JPH1027792A JP8182410A JP18241096A JPH1027792A JP H1027792 A JPH1027792 A JP H1027792A JP 8182410 A JP8182410 A JP 8182410A JP 18241096 A JP18241096 A JP 18241096A JP H1027792 A JPH1027792 A JP H1027792A
- Authority
- JP
- Japan
- Prior art keywords
- interlayer insulating
- film
- insulating film
- teos film
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
- H01L21/31604—Deposition from a gas or vapour
- H01L21/31608—Deposition of SiO2
- H01L21/31612—Deposition of SiO2 on a silicon body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Plasma & Fusion (AREA)
- Formation Of Insulating Films (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 従来、層間絶縁膜を構成する下層のＰ−ＴＥ
ＯＳ膜２０５は、一定のＲＦパワーを印加することによ
り形成していた。この形成方法によると、上層の絶縁膜
（Ｏ3ＴＥＯＳ膜２０７）を含めた層間絶縁膜の形状
が、急峻（段差が大きく、勾配が急である。）になって
しまい、その結果、層間絶縁膜上に形成する上層のメタ
ル配線のカバレッジが悪くなってしまうという問題があ
った。 【解決手段】 本発明は、上述した問題点を解決するた
めになされた半導体装置の製造方法であり、その要旨と
するところは、層間絶縁膜を構成する下層の絶縁膜を、
形成条件を変化させながら形成することである。
ＯＳ膜２０５は、一定のＲＦパワーを印加することによ
り形成していた。この形成方法によると、上層の絶縁膜
（Ｏ3ＴＥＯＳ膜２０７）を含めた層間絶縁膜の形状
が、急峻（段差が大きく、勾配が急である。）になって
しまい、その結果、層間絶縁膜上に形成する上層のメタ
ル配線のカバレッジが悪くなってしまうという問題があ
った。 【解決手段】 本発明は、上述した問題点を解決するた
めになされた半導体装置の製造方法であり、その要旨と
するところは、層間絶縁膜を構成する下層の絶縁膜を、
形成条件を変化させながら形成することである。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関するものであり、特に層間絶縁膜の形成方法に関す
るものである。
に関するものであり、特に層間絶縁膜の形成方法に関す
るものである。
【０００２】
【従来の技術】従来、層間絶縁膜として２種類のＴＥＯ
Ｓ（tetra ethyl ortho silicate）膜を使用するものが
あった。このようなＴＥＯＳ膜を使用した半導体装置
は、例えば図２に示すような処理フローで形成されてい
た。
Ｓ（tetra ethyl ortho silicate）膜を使用するものが
あった。このようなＴＥＯＳ膜を使用した半導体装置
は、例えば図２に示すような処理フローで形成されてい
た。
【０００３】まず、半導体基体２０１（この半導体基体
とは、半導体基板そのものでも良いし、半導体基板と半
導体基板上に形成されたいくつかの膜とを含めたもので
も良い。）上に、アルミニウム等のメタル材料を堆積さ
せた後、フォトリソグラフィによりこのメタル材料を所
定の形状にパターンニングし、メタル配線２０３を形成
する。このメタル配線２０３間の幅は、約１．４μｍで
ある。
とは、半導体基板そのものでも良いし、半導体基板と半
導体基板上に形成されたいくつかの膜とを含めたもので
も良い。）上に、アルミニウム等のメタル材料を堆積さ
せた後、フォトリソグラフィによりこのメタル材料を所
定の形状にパターンニングし、メタル配線２０３を形成
する。このメタル配線２０３間の幅は、約１．４μｍで
ある。
【０００４】次に、プラズマ励起によるＣＶＤ法によ
り、下層の層間絶縁膜であるＰ−ＴＥＯＳ膜（プラズマ
ＴＥＯＳ膜）２０５を約２０００Å形成する。Ｐ−ＴＥ
ＯＳ膜を形成するための条件は、図３に示す通りであ
る。すなわち、Ｐ−ＴＥＯＳ膜の形成初期の時点から形
成終了時点まで（約１７秒間）、プラズマを励起するた
めのＲＦパワーは一定の値（この例では４００Ｗ）であ
る。
り、下層の層間絶縁膜であるＰ−ＴＥＯＳ膜（プラズマ
ＴＥＯＳ膜）２０５を約２０００Å形成する。Ｐ−ＴＥ
ＯＳ膜を形成するための条件は、図３に示す通りであ
る。すなわち、Ｐ−ＴＥＯＳ膜の形成初期の時点から形
成終了時点まで（約１７秒間）、プラズマを励起するた
めのＲＦパワーは一定の値（この例では４００Ｗ）であ
る。
【０００５】その後、このＰ−ＴＥＯＳ膜２０５上に、
常圧ＣＶＤ法により上層の層間絶縁膜であるＯ3ＴＥＯ
Ｓ（オゾンＴＥＯＳ膜）２０７を約８０００Å形成す
る。
常圧ＣＶＤ法により上層の層間絶縁膜であるＯ3ＴＥＯ
Ｓ（オゾンＴＥＯＳ膜）２０７を約８０００Å形成す
る。
【０００６】Ｏ3ＴＥＯＳ膜２０７を形成するための条
件は、図４に示すとおりである。
件は、図４に示すとおりである。
【０００７】
【発明が解決しようとする課題】しかしながら、上述し
たような方法では、メタル配線２０３間における層間絶
縁膜の形状が、図５の拡大断面図に示すように急峻（段
差が大きく、勾配が急である。）になってしまう。その
結果、層間絶縁膜上に形成する上層のメタル配線のカバ
レッジが悪くなってしまうという問題があった。また、
上層のメタル配線を形成するためのパターンニング工程
において、不要なメタル配線材料が、段差部（メタル配
線２０３間に位置する層間絶縁膜上）に残り易くなって
しまうという問題があった。
たような方法では、メタル配線２０３間における層間絶
縁膜の形状が、図５の拡大断面図に示すように急峻（段
差が大きく、勾配が急である。）になってしまう。その
結果、層間絶縁膜上に形成する上層のメタル配線のカバ
レッジが悪くなってしまうという問題があった。また、
上層のメタル配線を形成するためのパターンニング工程
において、不要なメタル配線材料が、段差部（メタル配
線２０３間に位置する層間絶縁膜上）に残り易くなって
しまうという問題があった。
【０００８】
【課題を解決するための手段】本発明は、上述した問題
点を解決するためになされた半導体装置の製造方法であ
り、その代表的なものは、半導体基体上に所定形状にパ
ターニングされた配線層を形成する工程と、前記配線層
上を含む前記半導体基体上に、形成条件を変化させなが
ら第１の絶縁層を形成する工程と、前記第１の絶縁層上
に第２の絶縁層を形成する工程とを有することを特徴と
する半導体装置の製造方法である。
点を解決するためになされた半導体装置の製造方法であ
り、その代表的なものは、半導体基体上に所定形状にパ
ターニングされた配線層を形成する工程と、前記配線層
上を含む前記半導体基体上に、形成条件を変化させなが
ら第１の絶縁層を形成する工程と、前記第１の絶縁層上
に第２の絶縁層を形成する工程とを有することを特徴と
する半導体装置の製造方法である。
【０００９】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図６を用いて説明する。
て、図６を用いて説明する。
【００１０】まず、半導体基体６０１（この半導体基体
とは、半導体基板そのものでも良いし、半導体基板と半
導体基板上に形成されたいくつかの膜とを含めたもので
も良い。一例として、半導体基体６０１は、半導体基板
と半導体基板上部に形成されたＢＰＳＧ膜を含んでい
る。）上に、アルミニウム等のメタル材料を堆積させた
後、フォトリソグラフィによりこのメタル材料を所定の
形状にパターンニングし、メタル配線６０３を形成す
る。このメタル配線６０３間の幅は、約１．４μｍであ
る。
とは、半導体基板そのものでも良いし、半導体基板と半
導体基板上に形成されたいくつかの膜とを含めたもので
も良い。一例として、半導体基体６０１は、半導体基板
と半導体基板上部に形成されたＢＰＳＧ膜を含んでい
る。）上に、アルミニウム等のメタル材料を堆積させた
後、フォトリソグラフィによりこのメタル材料を所定の
形状にパターンニングし、メタル配線６０３を形成す
る。このメタル配線６０３間の幅は、約１．４μｍであ
る。
【００１１】次に、図１に示した条件に従いプラズマ励
起によるＣＶＤ法を行い、下層の層間絶縁膜であるＰ−
ＴＥＯＳ膜（プラズマＴＥＯＳ膜）６０５を約２０００
Å形成する。図１に示した条件とは、Ｐ−ＴＥＯＳ膜６
０５の形成初期から形成終了時期に至るまでの間に、プ
ラズマ励起のためのＲＦパワーを段階的に低下させると
いうものである。具体的には、図１に示すように、形成
初期ではＲＦパワーを４００Ｗととして（約８秒間）、
その後このＲＦパワーを３００Ｗ（３秒間）、２００Ｗ
（３秒間）、１００Ｗ（３秒間）、０Ｗというように段
階的に変化させる。このようにＲＦパワーを段階的に低
下させる期間を、以下ランプダウン期間と呼ぶ。
起によるＣＶＤ法を行い、下層の層間絶縁膜であるＰ−
ＴＥＯＳ膜（プラズマＴＥＯＳ膜）６０５を約２０００
Å形成する。図１に示した条件とは、Ｐ−ＴＥＯＳ膜６
０５の形成初期から形成終了時期に至るまでの間に、プ
ラズマ励起のためのＲＦパワーを段階的に低下させると
いうものである。具体的には、図１に示すように、形成
初期ではＲＦパワーを４００Ｗととして（約８秒間）、
その後このＲＦパワーを３００Ｗ（３秒間）、２００Ｗ
（３秒間）、１００Ｗ（３秒間）、０Ｗというように段
階的に変化させる。このようにＲＦパワーを段階的に低
下させる期間を、以下ランプダウン期間と呼ぶ。
【００１２】以上のように、形成条件（ＲＦパワー）を
変化させながらＰ−ＴＥＯＳ膜６０５を形成すると、Ｐ
−ＴＥＯＳ膜５０５の表層部の膜質が、次工程で形成す
るＯ3ＴＥＯＳ（オゾンＴＥＯＳ膜）膜６０７の形成レ
ート（デポレート）を増大させるような膜質になる。す
なわち、Ｐ−ＴＥＯＳ膜６０５の表層部の膜質が、Ｏ3
ＴＥＯＳ膜６０７の段差形状がなめらかになるような膜
質となる。
変化させながらＰ−ＴＥＯＳ膜６０５を形成すると、Ｐ
−ＴＥＯＳ膜５０５の表層部の膜質が、次工程で形成す
るＯ3ＴＥＯＳ（オゾンＴＥＯＳ膜）膜６０７の形成レ
ート（デポレート）を増大させるような膜質になる。す
なわち、Ｐ−ＴＥＯＳ膜６０５の表層部の膜質が、Ｏ3
ＴＥＯＳ膜６０７の段差形状がなめらかになるような膜
質となる。
【００１３】続いて、このＰ−ＴＥＯＳ膜６０５上に、
常圧ＣＶＤ法により上層の層間絶縁膜であるＯ3ＴＥＯ
Ｓ膜（オゾンＴＥＯＳ膜）６０７を形成する。このとき
のＯ3ＴＥＯＳ膜５０７の形成条件は、図４に示すとお
りである。
常圧ＣＶＤ法により上層の層間絶縁膜であるＯ3ＴＥＯ
Ｓ膜（オゾンＴＥＯＳ膜）６０７を形成する。このとき
のＯ3ＴＥＯＳ膜５０７の形成条件は、図４に示すとお
りである。
【００１４】このとき、Ｏ3ＴＥＯＳ膜６０７の形成レ
ートは、Ｐ−ＴＥＯＳ膜６０５の影響により、従来と比
べて大きくなる。以上の工程により、層間絶縁膜の形成
を終了する。この時点での拡大断面図を図７に示す。
ートは、Ｐ−ＴＥＯＳ膜６０５の影響により、従来と比
べて大きくなる。以上の工程により、層間絶縁膜の形成
を終了する。この時点での拡大断面図を図７に示す。
【００１５】なお、Ｐ−ＴＥＯＳ膜の膜厚は、ＲＦラン
プダウン期間を設けても、あまり変化しない。（本実施
の形態では、約２０００Åである。）よって、本発明に
よれば、Ｐ−ＴＥＯＳ膜の膜厚を変化させることなく、
層間絶縁膜の膜厚を厚くすることができる。
プダウン期間を設けても、あまり変化しない。（本実施
の形態では、約２０００Åである。）よって、本発明に
よれば、Ｐ−ＴＥＯＳ膜の膜厚を変化させることなく、
層間絶縁膜の膜厚を厚くすることができる。
【００１６】次に、形成された層間絶縁膜の評価につい
て説明する。
て説明する。
【００１７】図８は、層間絶縁膜の形状の評価を行うた
めのパラメータを説明する図である。
めのパラメータを説明する図である。
【００１８】図８において、θは層間絶縁膜の段差角
度、ａは層間絶縁膜の膜厚、ｂは段差を示す。なお、層
間絶縁膜の膜厚ａは、Ｐ−ＴＥＯＳ膜の膜厚約２０００
Åを含んでいる。
度、ａは層間絶縁膜の膜厚、ｂは段差を示す。なお、層
間絶縁膜の膜厚ａは、Ｐ−ＴＥＯＳ膜の膜厚約２０００
Åを含んでいる。
【００１９】従来の方法を使用した場合、段差角度θは
約９５度、層間絶縁膜の膜厚ａは約１．０２μｍ、段差
ｂは約０．８５μｍであった。それに対して、本発明の
実施形態によれば、段差角度θは約１２９度、層間絶縁
間の膜厚ａは約１．３５μｍ、段差ｂは約０．４２μｍ
であった。
約９５度、層間絶縁膜の膜厚ａは約１．０２μｍ、段差
ｂは約０．８５μｍであった。それに対して、本発明の
実施形態によれば、段差角度θは約１２９度、層間絶縁
間の膜厚ａは約１．３５μｍ、段差ｂは約０．４２μｍ
であった。
【００２０】このように本発明を使用して形成した層間
絶縁膜は、段差が低減され、段差角度が増大している。
つまり、本発明を使用した場合、層間絶縁膜の形状が従
来に比較して明らかになだらかになっている。このこと
は図７に示した拡大断面図を見ても明らかである。
絶縁膜は、段差が低減され、段差角度が増大している。
つまり、本発明を使用した場合、層間絶縁膜の形状が従
来に比較して明らかになだらかになっている。このこと
は図７に示した拡大断面図を見ても明らかである。
【００２１】次に、ランプダウン期間におけるＲＦパワ
ー印加時間と、層間絶縁膜の形状との関係について、図
９、図１０を用いて説明する。
ー印加時間と、層間絶縁膜の形状との関係について、図
９、図１０を用いて説明する。
【００２２】図９は、層間絶縁膜の膜厚ａと、段差ｂ
と、ランプダウン期間の各ＲＦパワー印加時間との関係
を示す図である。ランプダウン期間におけるＲＦパワー
印加時間とは、例えば、時間９秒は、ＲＦパワー４００
Ｗを８秒間、３００Ｗを３秒間、２００Ｗを３秒間、１
００Ｗを３秒間印加することを意味する。同様にして、
時間６秒は、ＲＦパワー４００Ｗを１１秒間、３００Ｗ
を２秒間、２００Ｗを２秒間、１００Ｗを２秒間印加す
ることを意味する。
と、ランプダウン期間の各ＲＦパワー印加時間との関係
を示す図である。ランプダウン期間におけるＲＦパワー
印加時間とは、例えば、時間９秒は、ＲＦパワー４００
Ｗを８秒間、３００Ｗを３秒間、２００Ｗを３秒間、１
００Ｗを３秒間印加することを意味する。同様にして、
時間６秒は、ＲＦパワー４００Ｗを１１秒間、３００Ｗ
を２秒間、２００Ｗを２秒間、１００Ｗを２秒間印加す
ることを意味する。
【００２３】図１０は、段差角度θと、ランプダウン期
間におけるＲＦパワー印加時間との関係を示す図であ
る。
間におけるＲＦパワー印加時間との関係を示す図であ
る。
【００２４】時間０秒、すなわち従来と同様の方法を使
用した場合、段差ｂは約０．８６μｍ、層間絶縁膜の膜
厚ａが約１．０２μｍ、段差角度θが約７８度である。
用した場合、段差ｂは約０．８６μｍ、層間絶縁膜の膜
厚ａが約１．０２μｍ、段差角度θが約７８度である。
【００２５】ランプダウン期間におけるＲＦパワー印加
時間が３秒の場合、段差ｂは約０．５８μｍ、層間絶縁
膜の膜厚ａが約１．０３μｍ、段差角度θが約９１度で
ある。
時間が３秒の場合、段差ｂは約０．５８μｍ、層間絶縁
膜の膜厚ａが約１．０３μｍ、段差角度θが約９１度で
ある。
【００２６】ランプダウン期間におけるＲＦパワー印加
時間が６秒の場合、段差ｂは約０．５２μｍ、層間絶縁
膜の膜厚ａが約１．２４μｍ、段差角度θが約１２０度
である。
時間が６秒の場合、段差ｂは約０．５２μｍ、層間絶縁
膜の膜厚ａが約１．２４μｍ、段差角度θが約１２０度
である。
【００２７】ランプダウン期間におけるＲＦパワー印加
時間が９秒の場合、段差ｂは約０．４２μｍ、層間絶縁
膜の膜厚ａが約１．３５μｍ、段差角度θが約１２９度
である。
時間が９秒の場合、段差ｂは約０．４２μｍ、層間絶縁
膜の膜厚ａが約１．３５μｍ、段差角度θが約１２９度
である。
【００２８】以上の結果から、ＲＦパワーを段階的に低
下させ、かつＲＦパワー印加時間を長くするに従って、
段差ｂが低減し、段差角度θ、層間絶縁膜の膜厚ａが増
加していることがわかる。このことは、本発明を使用す
ることにより、形状がなだらかな層間絶縁膜が得られる
ことを意味し、結果として、層間絶縁膜上に形成する上
層のメタル配線のカバレッジが良くなることが期待でき
る。さらに、上層のメタル配線を形成するためのパター
ンニング工程において、不要なメタル配線材料が、段差
部（メタル配線６０３間に位置する層間絶縁膜上）に残
ることを防止することが期待できる。
下させ、かつＲＦパワー印加時間を長くするに従って、
段差ｂが低減し、段差角度θ、層間絶縁膜の膜厚ａが増
加していることがわかる。このことは、本発明を使用す
ることにより、形状がなだらかな層間絶縁膜が得られる
ことを意味し、結果として、層間絶縁膜上に形成する上
層のメタル配線のカバレッジが良くなることが期待でき
る。さらに、上層のメタル配線を形成するためのパター
ンニング工程において、不要なメタル配線材料が、段差
部（メタル配線６０３間に位置する層間絶縁膜上）に残
ることを防止することが期待できる。
【００２９】
【発明の効果】以上詳細に説明したように、本発明の代
表的なものによれば、次のような効果を奏することがで
きる。
表的なものによれば、次のような効果を奏することがで
きる。
【００３０】すなわち、本発明によれば、形成条件を変
化させながら第１の絶縁層を形成するようにしたので、
その後にこの第１の絶縁層上に形成する第２の絶縁層の
形成状態が改善される。よって、層間絶縁膜（第１の絶
縁層、第２の絶縁層）の形状がなだらかになり、結果と
して、層間絶縁膜上に形成する上層のメタル配線のカバ
レッジが良くなる。さらに、上層のメタル配線を形成す
るためのパターンニング工程において、不要なメタル配
線材料が、段差部に残ることを防止できる。
化させながら第１の絶縁層を形成するようにしたので、
その後にこの第１の絶縁層上に形成する第２の絶縁層の
形成状態が改善される。よって、層間絶縁膜（第１の絶
縁層、第２の絶縁層）の形状がなだらかになり、結果と
して、層間絶縁膜上に形成する上層のメタル配線のカバ
レッジが良くなる。さらに、上層のメタル配線を形成す
るためのパターンニング工程において、不要なメタル配
線材料が、段差部に残ることを防止できる。
【図１】本発明におけるＰ−ＴＥＯＳ膜の形成条件を示
す図。
す図。
【図２】従来の半導体装置の製造方法を示す図。
【図３】従来のＰ−ＴＥＯＳ膜の形成条件を示す図。
【図４】Ｏ3ＴＥＯＳ膜の形成条件を示す図。
【図５】従来の製造方法によって製造された半導体装置
の拡大断面図。
の拡大断面図。
【図６】本発明における半導体装置の製造方法を示す
図。
図。
【図７】本発明の製造方法によって製造された半導体装
置の拡大断面図。
置の拡大断面図。
【図８】層間絶縁膜の形状の評価を行うためのパラメー
タを説明する図である。
タを説明する図である。
【図９】ランプダウン期間におけるＲＦパワー印加時間
と層間絶縁膜の形状との関係を示す図。
と層間絶縁膜の形状との関係を示す図。
【図１０】ランプダウン期間におけるＲＦパワー印加時
間と層間絶縁膜の形状との関係を示す図。
間と層間絶縁膜の形状との関係を示す図。
６０１・・・半導体基体 ６０３・・・メタル配線 ６０５・・・Ｐ−ＴＥＯＳ膜 ６０７・・・Ｏ3ＴＥＯＳ膜
Claims (3)
- 【請求項１】 （ａ）半導体基体上に所定形状にパター
ニングされた配線層を形成する工程と、 （ｂ）前記配線層上を含む前記半導体基体上に、形成条
件を変化させながら第１の絶縁層を形成する工程と、 （ｃ）前記第１の絶縁層上に第２の絶縁層を形成する工
程とを有することを特徴とする半導体装置の製造方法。 - 【請求項２】 前記（ｂ）工程は、ＲＦパワーを段階的
に低下させながら前記第１の絶縁層を形成することを特
徴とする請求項１記載の半導体装置の製造方法。 - 【請求項３】 前記第１の絶縁層はプラズマＴＥＯＳ膜
であり、前記第２の絶縁層はオゾンＴＥＯＳ膜であるこ
とを特徴とする請求項１もしくは２いずれか記載の半導
体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8182410A JPH1027792A (ja) | 1996-07-11 | 1996-07-11 | 半導体装置の製造方法 |
| US08/890,987 US5981375A (en) | 1996-07-11 | 1997-07-10 | Method of manufacturing a semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8182410A JPH1027792A (ja) | 1996-07-11 | 1996-07-11 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1027792A true JPH1027792A (ja) | 1998-01-27 |
Family
ID=16117814
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8182410A Withdrawn JPH1027792A (ja) | 1996-07-11 | 1996-07-11 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5981375A (ja) |
| JP (1) | JPH1027792A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001127054A (ja) * | 1999-10-29 | 2001-05-11 | Applied Materials Inc | 薄膜形成装置及び薄膜形成方法 |
| KR100885350B1 (ko) * | 2000-09-26 | 2009-02-26 | 어플라이드 머티어리얼스, 인코포레이티드 | 플라즈마가 초래한 손상을 감소시키는 플라즈마 처리 방법 및 산화물 증착 방법 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100252223B1 (ko) * | 1997-08-30 | 2000-04-15 | 윤종용 | 반도체장치의 콘택홀 세정방법 |
| US8963178B2 (en) | 2009-11-13 | 2015-02-24 | Seoul Viosys Co., Ltd. | Light emitting diode chip having distributed bragg reflector and method of fabricating the same |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60148125A (ja) * | 1984-01-13 | 1985-08-05 | Nec Corp | プラズマｃｖｄ法 |
| JP2803304B2 (ja) * | 1990-03-29 | 1998-09-24 | 富士電機株式会社 | 絶縁膜を備えた半導体装置の製造方法 |
| JPH07118522B2 (ja) * | 1990-10-24 | 1995-12-18 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 基板表面を酸化処理するための方法及び半導体の構造 |
| US5389581A (en) * | 1991-06-07 | 1995-02-14 | Intel Corporation | High density TEOS-based film for intermetal dielectrics |
| US5376590A (en) * | 1992-01-20 | 1994-12-27 | Nippon Telegraph And Telephone Corporation | Semiconductor device and method of fabricating the same |
| JPH05259155A (ja) * | 1992-03-10 | 1993-10-08 | Kawasaki Steel Corp | 絶縁膜の形成方法 |
| EP0560617A3 (en) * | 1992-03-13 | 1993-11-24 | Kawasaki Steel Co | Method of manufacturing insulating film on semiconductor device and apparatus for carrying out the same |
| JP3093429B2 (ja) * | 1992-04-28 | 2000-10-03 | 日本電気株式会社 | 半導体装置の製造方法 |
| US5356722A (en) * | 1992-06-10 | 1994-10-18 | Applied Materials, Inc. | Method for depositing ozone/TEOS silicon oxide films of reduced surface sensitivity |
| US5271972A (en) * | 1992-08-17 | 1993-12-21 | Applied Materials, Inc. | Method for depositing ozone/TEOS silicon oxide films of reduced surface sensitivity |
| US5459108A (en) * | 1992-10-06 | 1995-10-17 | Sharp Kabushiki Kaisha | Normal pressure CVD process for manufacture of a semiconductor device through reaction of a nitrogen containing organic source with ozone |
| US5502006A (en) * | 1993-11-02 | 1996-03-26 | Nippon Steel Corporation | Method for forming electrical contacts in a semiconductor device |
| JP2899600B2 (ja) * | 1994-01-25 | 1999-06-02 | キヤノン販売 株式会社 | 成膜方法 |
| US5563104A (en) * | 1995-06-23 | 1996-10-08 | Taiwan Semiconductor Manufacturing Company Ltd. | Reduction of pattern sensitivity in ozone-teos deposition via a two-step (low and high temperature) process |
-
1996
- 1996-07-11 JP JP8182410A patent/JPH1027792A/ja not_active Withdrawn
-
1997
- 1997-07-10 US US08/890,987 patent/US5981375A/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001127054A (ja) * | 1999-10-29 | 2001-05-11 | Applied Materials Inc | 薄膜形成装置及び薄膜形成方法 |
| KR100885350B1 (ko) * | 2000-09-26 | 2009-02-26 | 어플라이드 머티어리얼스, 인코포레이티드 | 플라즈마가 초래한 손상을 감소시키는 플라즈마 처리 방법 및 산화물 증착 방법 |
| JP2013038419A (ja) * | 2000-09-26 | 2013-02-21 | Applied Materials Inc | プラズマ誘発損傷を減少させる方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5981375A (en) | 1999-11-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1174347A (ja) | 半導体装置、および半導体装置の製造方法 | |
| JPH1027792A (ja) | 半導体装置の製造方法 | |
| JPH0669351A (ja) | 多層金属配線構造のコンタクトの製造方法 | |
| JPH03203240A (ja) | 半導体装置の製造方法 | |
| JPH11121457A (ja) | 半導体装置の製造方法 | |
| JPH10214816A (ja) | 半導体装置の製造方法及び半導体装置の容量素子の製造方法 | |
| JPH05267290A (ja) | 半導体集積回路およびその製造方法 | |
| JPS5893270A (ja) | 半導体装置の製造方法 | |
| JP2991388B2 (ja) | 半導体装置の製造方法 | |
| JPH05226333A (ja) | 半導体装置の製造方法 | |
| JPH0766178A (ja) | 半導体装置の製造方法 | |
| JPH06244286A (ja) | 半導体装置の製造方法 | |
| JPH08107112A (ja) | 半導体装置の配線形成方法 | |
| JPH04345054A (ja) | 半導体装置及びその製造方法 | |
| JPH0448634A (ja) | 半導体装置の製造方法 | |
| JPH0497523A (ja) | 半導体装置の製造方法 | |
| JPH088261A (ja) | 半導体装置の製造方法 | |
| JPH05326724A (ja) | 半導体装置の製造方法 | |
| JPH01207931A (ja) | 半導体装置の製造方法 | |
| JPH09106987A (ja) | 半導体装置の製造方法 | |
| JPH04298039A (ja) | 半導体装置およびその製造方法 | |
| JP2002246387A (ja) | 半導体装置の製造方法 | |
| JPH06169019A (ja) | 半導体装置の製造方法 | |
| JPH07326611A (ja) | 半導体装置の配線形成方法 | |
| JPH07297184A (ja) | 層間絶縁膜の平坦化方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20031007 |