JPH08241924A - 接続孔を有する半導体装置及びその製造方法 - Google Patents
接続孔を有する半導体装置及びその製造方法Info
- Publication number
- JPH08241924A JPH08241924A JP4541595A JP4541595A JPH08241924A JP H08241924 A JPH08241924 A JP H08241924A JP 4541595 A JP4541595 A JP 4541595A JP 4541595 A JP4541595 A JP 4541595A JP H08241924 A JPH08241924 A JP H08241924A
- Authority
- JP
- Japan
- Prior art keywords
- lower layer
- insulating film
- layer wiring
- stopper
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 スループット低下や重なり部分の余裕欠落の
問題などをもたらさずに下層配線との接続をとる接続孔
の形成技術を改良し、該接続孔の形成によっても悪影響
の生じない、信頼性の高い半導体装置及びその製造方法
を提供する。 【構成】 下層配線５との接続をとる接続孔８を有す
る半導体装置において、下層配線の上部外縁（周囲もし
くは外周外縁）には該下層配線と同じ高さ位置のストッ
パー膜４が形成されている。下層配線を形成する（埋
め込む）絶縁膜３上にストッパー材料膜を形成し、該ス
トッパー材料膜及び絶縁膜を加工して下層配線パターン
５１を形成し、該下層配線パターンに導電材料を形成し
て下層配線５とし、その後上層絶縁膜７を形成し、該上
層絶縁膜を加工して、下層配線と重なり合う部分を有す
る接続孔６を形成するとともに、ストッパー材料膜はこ
のときの加工の下方への影響を遮断する役割を果たさせ
る。
問題などをもたらさずに下層配線との接続をとる接続孔
の形成技術を改良し、該接続孔の形成によっても悪影響
の生じない、信頼性の高い半導体装置及びその製造方法
を提供する。 【構成】 下層配線５との接続をとる接続孔８を有す
る半導体装置において、下層配線の上部外縁（周囲もし
くは外周外縁）には該下層配線と同じ高さ位置のストッ
パー膜４が形成されている。下層配線を形成する（埋
め込む）絶縁膜３上にストッパー材料膜を形成し、該ス
トッパー材料膜及び絶縁膜を加工して下層配線パターン
５１を形成し、該下層配線パターンに導電材料を形成し
て下層配線５とし、その後上層絶縁膜７を形成し、該上
層絶縁膜を加工して、下層配線と重なり合う部分を有す
る接続孔６を形成するとともに、ストッパー材料膜はこ
のときの加工の下方への影響を遮断する役割を果たさせ
る。
Description
【０００１】
【産業上の利用分野】本発明は、接続孔を有する半導体
装置及びその製造方法に関する。本発明は、下層配線と
接続をとる接続孔を備える各種の半導体装置に適用する
ことができる。
装置及びその製造方法に関する。本発明は、下層配線と
接続をとる接続孔を備える各種の半導体装置に適用する
ことができる。
【０００２】
【従来の技術及びその問題点】半導体装置の分野では、
集積度向上や信頼性の更なる向上が求められており、下
層配線層と接続をとる接続孔（コンタクトホール）を有
する構造についても、かかる要請が強い。
集積度向上や信頼性の更なる向上が求められており、下
層配線層と接続をとる接続孔（コンタクトホール）を有
する構造についても、かかる要請が強い。
【０００３】接続孔により下層配線との接続をとる構造
を形成する場合、下層配線上の絶縁膜に接続孔を開口す
るときに、接続孔の開口位置が下層配線からずれると、
下部にエッチング等の加工時の悪影響が及ぼされること
がある。このため従来技術では、コンタクトホール等の
接続孔形成の際のエッチングの選択性の向上を図ること
により、この問題を避ける手段をとることが知られてい
る。また、下層配線に上記エッチングのストッパーとな
る膜をサイドウォールとして形成することにより、エッ
チング位置がずれてもこのサイドウォールにエッチング
のアタックがなされるようにした手段が知られている。
を形成する場合、下層配線上の絶縁膜に接続孔を開口す
るときに、接続孔の開口位置が下層配線からずれると、
下部にエッチング等の加工時の悪影響が及ぼされること
がある。このため従来技術では、コンタクトホール等の
接続孔形成の際のエッチングの選択性の向上を図ること
により、この問題を避ける手段をとることが知られてい
る。また、下層配線に上記エッチングのストッパーとな
る膜をサイドウォールとして形成することにより、エッ
チング位置がずれてもこのサイドウォールにエッチング
のアタックがなされるようにした手段が知られている。
【０００４】しかし、前者の技術では、選択比の向上の
ためにスループットが低下するという問題がある。後者
の技術では、サイドウォール幅のバラツキによる下層配
線層と接続孔（コンタクトホール）とのオーバーラップ
部分の余裕の欠落という問題があり、また、ずれが大き
いと、サイドウォールによってもこのずれを吸収できな
いという問題がある。
ためにスループットが低下するという問題がある。後者
の技術では、サイドウォール幅のバラツキによる下層配
線層と接続孔（コンタクトホール）とのオーバーラップ
部分の余裕の欠落という問題があり、また、ずれが大き
いと、サイドウォールによってもこのずれを吸収できな
いという問題がある。
【０００５】
【発明が解決しようとする課題】本発明は、上記従来技
術の問題点を解決して、スループットの低下や重なり部
分の余裕の欠落の問題などをもたらさずに、下層配線と
の接続をとる接続孔の形成技術を改良して、この接続孔
の形成によっても悪影響の生じない、信頼性の高い半導
体装置及びその製造方法を提供することを目的とする。
術の問題点を解決して、スループットの低下や重なり部
分の余裕の欠落の問題などをもたらさずに、下層配線と
の接続をとる接続孔の形成技術を改良して、この接続孔
の形成によっても悪影響の生じない、信頼性の高い半導
体装置及びその製造方法を提供することを目的とする。
【０００６】
【課題を達成するための手段】本出願の請求項１の発明
は、下層配線との接続をとる接続孔を有する半導体装置
において、下層配線の上部外縁（周囲もしくは外周外
縁）には該下層配線と同じ高さ位置のストッパー膜が形
成されていることを特徴とする接続孔を有する半導体装
置であって、これにより上記目的を達成する。
は、下層配線との接続をとる接続孔を有する半導体装置
において、下層配線の上部外縁（周囲もしくは外周外
縁）には該下層配線と同じ高さ位置のストッパー膜が形
成されていることを特徴とする接続孔を有する半導体装
置であって、これにより上記目的を達成する。
【０００７】本出願の請求項２の発明は、下層配線を形
成する（埋め込む）絶縁膜上にストッパー材料膜を形成
し、該ストッパー材料膜及び絶縁膜を加工して下層配線
パターンを形成し、該下層配線パターンに導電材料を形
成して下層配線とし、その後上層絶縁膜を形成し、該上
層絶縁膜を加工して、前記下層配線と重なり合う部分を
有する接続孔を形成するとともに、前記ストッパー材料
膜はこのときの加工の下方への影響を遮断する役割を果
たさせることを特徴とする接続孔を有する半導体装置の
製造方法であって、これにより上記目的を達成する。
成する（埋め込む）絶縁膜上にストッパー材料膜を形成
し、該ストッパー材料膜及び絶縁膜を加工して下層配線
パターンを形成し、該下層配線パターンに導電材料を形
成して下層配線とし、その後上層絶縁膜を形成し、該上
層絶縁膜を加工して、前記下層配線と重なり合う部分を
有する接続孔を形成するとともに、前記ストッパー材料
膜はこのときの加工の下方への影響を遮断する役割を果
たさせることを特徴とする接続孔を有する半導体装置の
製造方法であって、これにより上記目的を達成する。
【０００８】本出願の請求項３の発明は、下層配線を形
成する（埋め込む）絶縁膜上にストッパー材料膜を形成
し、該ストッパー材料膜及び絶縁膜を加工して下層配線
パターンを形成し、該下層配線パターン上に導電材料層
を形成し、その後、該導電材料層を加工して下層配線を
形成するとともに、前記ストッパー材料膜はこのときの
加工のストッパーとして機能せしめ、その後上層絶縁膜
を形成し、該上層絶縁膜を加工して、前記下層配線と重
なり合う部分を有する接続孔を形成するとともに、前記
ストッパー材料膜はこのときの加工の下方への影響を遮
断する役割を果たさせることを特徴とする接続孔を有す
る半導体装置の製造方法であって、これにより上記目的
を達成する。
成する（埋め込む）絶縁膜上にストッパー材料膜を形成
し、該ストッパー材料膜及び絶縁膜を加工して下層配線
パターンを形成し、該下層配線パターン上に導電材料層
を形成し、その後、該導電材料層を加工して下層配線を
形成するとともに、前記ストッパー材料膜はこのときの
加工のストッパーとして機能せしめ、その後上層絶縁膜
を形成し、該上層絶縁膜を加工して、前記下層配線と重
なり合う部分を有する接続孔を形成するとともに、前記
ストッパー材料膜はこのときの加工の下方への影響を遮
断する役割を果たさせることを特徴とする接続孔を有す
る半導体装置の製造方法であって、これにより上記目的
を達成する。
【０００９】なお本発明において「上下」とは、半導体
装置の積層構造についての上下を言うものであり、基板
側が下、それと逆の側を上とする。
装置の積層構造についての上下を言うものであり、基板
側が下、それと逆の側を上とする。
【００１０】
【作用】本発明によれば、下層配線との接続をとる接続
孔を有する半導体装置について、下層配線と同じ高さ位
置のストッパー膜が形成され、これがその上部層の接続
孔形成の際の加工の際のストッパー（エッチング等によ
る影響遮断ストッパー）となるので、そのような形成加
工等の際の影響のない信頼性の高い半導体装置及びその
製造方法が得られる。
孔を有する半導体装置について、下層配線と同じ高さ位
置のストッパー膜が形成され、これがその上部層の接続
孔形成の際の加工の際のストッパー（エッチング等によ
る影響遮断ストッパー）となるので、そのような形成加
工等の際の影響のない信頼性の高い半導体装置及びその
製造方法が得られる。
【００１１】またこのストッパー膜には、下層配線を形
成するときのエッチングや、ポリッシュの際のストッパ
ーとしての役割を果たさせることもできる。
成するときのエッチングや、ポリッシュの際のストッパ
ーとしての役割を果たさせることもできる。
【００１２】
【実施例】以下本発明の実施例について具体的に説明す
る。但し当然のことではあるが、本発明は以下の実施例
により限定を受けるものではない。
る。但し当然のことではあるが、本発明は以下の実施例
により限定を受けるものではない。
【００１３】実施例１ この実施例は、いわゆるオーバーラップレスコンタクト
構造を有する半導体装置及びその製造方法について本発
明を適用したものであり、例えば、微細化・集積化した
ＭＯＳ半導体装置等に係る技術として具体化できるもの
である。
構造を有する半導体装置及びその製造方法について本発
明を適用したものであり、例えば、微細化・集積化した
ＭＯＳ半導体装置等に係る技術として具体化できるもの
である。
【００１４】本実施例においては、接続孔（コンタクト
ホール）の下層配線とオーバーラップした部分がその配
線より下層へ突き抜けないように、配線層と全く同じ高
さにコンタクトホールエッチングのストッパーとなる膜
が存在する構造を採用した。
ホール）の下層配線とオーバーラップした部分がその配
線より下層へ突き抜けないように、配線層と全く同じ高
さにコンタクトホールエッチングのストッパーとなる膜
が存在する構造を採用した。
【００１５】また本実施例では、このストッパー膜が、
配線層を埋め込み形成する時にも、その形成のためのエ
ッチングや、ケミカルメカニカルポリッシュ（ＣＭＰ）
等のポリッシングの際のストッパー膜となるようにし
た。
配線層を埋め込み形成する時にも、その形成のためのエ
ッチングや、ケミカルメカニカルポリッシュ（ＣＭＰ）
等のポリッシングの際のストッパー膜となるようにし
た。
【００１６】本実施例の半導体装置は、図１に示すよう
に、下層配線５との接続をとる接続孔８を有する半導体
装置において、下層配線５の上辺の周囲（外周）には該
下層配線５と同じ高さ位置のストッパー膜４が形成され
ている構造をとるものである。
に、下層配線５との接続をとる接続孔８を有する半導体
装置において、下層配線５の上辺の周囲（外周）には該
下層配線５と同じ高さ位置のストッパー膜４が形成され
ている構造をとるものである。
【００１７】本実施例の工程を、図２ないし図５に示
す。本実施例においては、下層配線を形成する（埋め込
む）絶縁膜３上にストッパー材料膜４１を形成し（図
２）、該ストッパー材料膜４１及び絶縁膜３を加工して
下層配線パターン５１を形成し（図３）、該下層配線パ
ターン５１に導電材料層６を形成して（図４）下層配線
５とし（図５）、その後上層絶縁膜７を形成し、該上層
絶縁膜７を加工して、前記下層配線と重なり合う部分を
有する接続孔８を形成して図１の構造を得るとともに、
前記ストッパー材料膜４はこのときの加工の下方への影
響を遮断する役割を果たさせるようにした。
す。本実施例においては、下層配線を形成する（埋め込
む）絶縁膜３上にストッパー材料膜４１を形成し（図
２）、該ストッパー材料膜４１及び絶縁膜３を加工して
下層配線パターン５１を形成し（図３）、該下層配線パ
ターン５１に導電材料層６を形成して（図４）下層配線
５とし（図５）、その後上層絶縁膜７を形成し、該上層
絶縁膜７を加工して、前記下層配線と重なり合う部分を
有する接続孔８を形成して図１の構造を得るとともに、
前記ストッパー材料膜４はこのときの加工の下方への影
響を遮断する役割を果たさせるようにした。
【００１８】特に本実施例では、下層配線パターン５１
上に導電材料層６を形成して図４のようにし、その後、
該導電材料層６を加工するときに、ストッパー膜４はこ
のときの加工のストッパーとして機能せしめるようにし
た。すなわち、エッチングや、ポリッシングなどの加工
についての、ストッパー膜としても機能させるようにし
たのである。
上に導電材料層６を形成して図４のようにし、その後、
該導電材料層６を加工するときに、ストッパー膜４はこ
のときの加工のストッパーとして機能せしめるようにし
た。すなわち、エッチングや、ポリッシングなどの加工
についての、ストッパー膜としても機能させるようにし
たのである。
【００１９】更に詳しくは、本実施例では、下記の工程
（１）〜（４）で半導体装置を製造した。図２ないし図
５を参照する。
（１）〜（４）で半導体装置を製造した。図２ないし図
５を参照する。
【００２０】（１）まず、シリコン基板等の半導体基板
の上に形成した下地層間絶縁膜１上に、埋め込み配線パ
ターンをエッチングする際のストッパーとする膜２をＳ
ｉＮ（シリコンナイトライド）等により堆積し、次に配
線間を分離する膜として絶縁膜（ＳｉＯ2 等）３を堆積
した後、埋め込み配線層の形成時においてストッパーと
なり、かつオーバーラップしたコンタクトホールが配線
層より下層へ突き抜けないためのストッパーとなる材料
膜４１をＳｉＮ等により堆積して形成する。これにより
図２の構造とする。
の上に形成した下地層間絶縁膜１上に、埋め込み配線パ
ターンをエッチングする際のストッパーとする膜２をＳ
ｉＮ（シリコンナイトライド）等により堆積し、次に配
線間を分離する膜として絶縁膜（ＳｉＯ2 等）３を堆積
した後、埋め込み配線層の形成時においてストッパーと
なり、かつオーバーラップしたコンタクトホールが配線
層より下層へ突き抜けないためのストッパーとなる材料
膜４１をＳｉＮ等により堆積して形成する。これにより
図２の構造とする。
【００２１】（２）次に、図３に示すように、層間絶縁
膜３に配線パターン５１をフォトリソグラフィー技術と
ドライエッチング技術（ＲＩＥなど）で形成する。
膜３に配線パターン５１をフォトリソグラフィー技術と
ドライエッチング技術（ＲＩＥなど）で形成する。
【００２２】（３）配線材料となる導電材料６（ここで
はＡｌ，Ｗ，Ｔｉなどの金属を使用）を埋め込んで、図
４の構造とする。
はＡｌ，Ｗ，Ｔｉなどの金属を使用）を埋め込んで、図
４の構造とする。
【００２３】（４）埋め込んだ金属膜等の配線形成用導
電材料６を、エッチバック法もしくはＣＭＰ法で削り取
り、配線材料である導電材料が配線パターン５１中にの
み埋め込まれて、図５に示すように分離して下層配線５
として残るように加工する。この時、ストッパー膜４
が、エッチバックやＣＭＰのストッパーとなる。このス
トッパー膜４は、下層配線５と同一の高さに出来上が
る。
電材料６を、エッチバック法もしくはＣＭＰ法で削り取
り、配線材料である導電材料が配線パターン５１中にの
み埋め込まれて、図５に示すように分離して下層配線５
として残るように加工する。この時、ストッパー膜４
が、エッチバックやＣＭＰのストッパーとなる。このス
トッパー膜４は、下層配線５と同一の高さに出来上が
る。
【００２４】（５）その後、上部配線との層間膜となる
絶縁材（ＳｉＯ2 など）を堆積して上層の層間絶縁膜７
とし、ここに接続孔８としてコンタクトホールをフォト
リソグラフィー技術とドライエッチング技術（ＲＩＥな
ど）で形成する。この時、図１に示すように、接続孔８
（コンタクトホール）が下層配線５から仮にずれたとし
ても、ストッパー膜４により下層配線より下層へのコン
タクトホールエッチングの突き抜けは防止される。よっ
て、ストッパー膜４の存在により、接続孔８形成の際の
下地への悪影響は防止される。
絶縁材（ＳｉＯ2 など）を堆積して上層の層間絶縁膜７
とし、ここに接続孔８としてコンタクトホールをフォト
リソグラフィー技術とドライエッチング技術（ＲＩＥな
ど）で形成する。この時、図１に示すように、接続孔８
（コンタクトホール）が下層配線５から仮にずれたとし
ても、ストッパー膜４により下層配線より下層へのコン
タクトホールエッチングの突き抜けは防止される。よっ
て、ストッパー膜４の存在により、接続孔８形成の際の
下地への悪影響は防止される。
【００２５】本実施例により、信頼性を損なうことな
く、オーバーラップレスコンタクトが実現可能となり、
配線ピッチの縮小が可能となって、集積化を更に進める
ことができる。
く、オーバーラップレスコンタクトが実現可能となり、
配線ピッチの縮小が可能となって、集積化を更に進める
ことができる。
【００２６】
【発明の効果】上述のように、本発明によれば、スルー
プットの低下や重なり部分の余裕の欠落の問題などをも
たらさずに、信頼性の高い半導体装置及びその製造方法
を提供することができた。
プットの低下や重なり部分の余裕の欠落の問題などをも
たらさずに、信頼性の高い半導体装置及びその製造方法
を提供することができた。
【００２７】
【図１】 実施例１の半導体装置の接続構造を示す要部
断面図である。
断面図である。
【図２】 実施例１の工程を順に断面図で示すものであ
る。（１）
る。（１）
【図３】 実施例１の工程を順に断面図で示すものであ
る。（２）
る。（２）
【図４】 実施例１の工程を順に断面図で示すものであ
る。（３）
る。（３）
【図５】 実施例１の工程を順に断面図で示すものであ
る。（４）
る。（４）
１ 下層絶縁膜 ２ 配線パターンをエッチングする際のストッパー
膜 ３ 層間絶縁膜 ４ ストッパー膜 ５ 下層配線 ５１ 下層配線パターン ６ 導電材料（下層配線形成材料） ７ 上層の層間絶縁膜 ８ 接続孔（コンタクトホール）
膜 ３ 層間絶縁膜 ４ ストッパー膜 ５ 下層配線 ５１ 下層配線パターン ６ 導電材料（下層配線形成材料） ７ 上層の層間絶縁膜 ８ 接続孔（コンタクトホール）
Claims (3)
- 【請求項１】下層配線との接続をとる接続孔を有する半
導体装置において、 下層配線の上部外縁には該下層配線と同じ高さ位置のス
トッパー膜が形成されていることを特徴とする接続孔を
有する半導体装置。 - 【請求項２】下層配線を形成する絶縁膜上にストッパー
材料膜を形成し、該ストッパー材料膜及び絶縁膜を加工
して下層配線パターンを形成し、 該下層配線パターンに導電材料を形成して下層配線と
し、 その後上層絶縁膜を形成し、 該上層絶縁膜を加工して、前記下層配線と重なり合う部
分を有する接続孔を形成するとともに、前記ストッパー
材料膜はこのときの加工の下方への影響を遮断する役割
を果たさせることを特徴とする接続孔を有する半導体装
置の製造方法。 - 【請求項３】下層配線を形成する絶縁膜上にストッパー
材料膜を形成し、該ストッパー材料膜及び絶縁膜を加工
して下層配線パターンを形成し、 該下層配線パターン上に導電材料層を形成し、 その後、該導電材料層を加工して下層配線を形成すると
ともに、前記ストッパー材料膜はこのときの加工のスト
ッパとして機能せしめ、 その後上層絶縁膜を形成し、 該上層絶縁膜を加工して、前記下層配線と重なり合う部
分を有する接続孔を形成するとともに、前記ストッパー
材料膜はこのときの加工の下方への影響を遮断する役割
を果たさせることを特徴とする。接続孔を有する半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4541595A JPH08241924A (ja) | 1995-03-06 | 1995-03-06 | 接続孔を有する半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4541595A JPH08241924A (ja) | 1995-03-06 | 1995-03-06 | 接続孔を有する半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08241924A true JPH08241924A (ja) | 1996-09-17 |
Family
ID=12718638
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4541595A Pending JPH08241924A (ja) | 1995-03-06 | 1995-03-06 | 接続孔を有する半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08241924A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0961318A1 (fr) * | 1998-05-27 | 1999-12-01 | STMicroelectronics SA | Circuit intégré avec couche d'arrêt |
| JP2009246394A (ja) * | 2009-07-27 | 2009-10-22 | Nec Corp | 半導体装置の製造方法 |
| JP2012501076A (ja) * | 2008-08-29 | 2012-01-12 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 半導体デバイスのメタライゼーションシステムにおけるキャップ層のｃｍｐ及びエッチング停止層としての使用 |
-
1995
- 1995-03-06 JP JP4541595A patent/JPH08241924A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0961318A1 (fr) * | 1998-05-27 | 1999-12-01 | STMicroelectronics SA | Circuit intégré avec couche d'arrêt |
| FR2779274A1 (fr) * | 1998-05-27 | 1999-12-03 | St Microelectronics Sa | Circuit integre avec couche d'arret et procede de fabrication associe |
| JP2012501076A (ja) * | 2008-08-29 | 2012-01-12 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 半導体デバイスのメタライゼーションシステムにおけるキャップ層のｃｍｐ及びエッチング停止層としての使用 |
| JP2009246394A (ja) * | 2009-07-27 | 2009-10-22 | Nec Corp | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5926732A (en) | Method of making a semiconductor device | |
| US6951781B2 (en) | Semiconductor device and method of manufacturing the same | |
| JPH079934B2 (ja) | 半導体デバイスの製造方法 | |
| WO1998044548A1 (en) | Method of forming a contact opening adjacent to an isolation trench in a semiconductor substrate | |
| US6538301B1 (en) | Semiconductor device and method with improved flat surface | |
| KR0180287B1 (ko) | 반도체장치의 배선구조 및 그의 제조방법 | |
| JP2003203973A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH08241924A (ja) | 接続孔を有する半導体装置及びその製造方法 | |
| US6927124B2 (en) | Method of manufacturing semiconductor device | |
| JP2720480B2 (ja) | 多層配線形成法 | |
| JP2839007B2 (ja) | 半導体装置及びその製造方法 | |
| JP2000340645A (ja) | 半導体装置及びその製造方法 | |
| JP2001148423A (ja) | 半導体装置の製造方法 | |
| JPH10144787A (ja) | 半導体装置及びその製造方法 | |
| JPH0521615A (ja) | 半導体装置とその製造方法 | |
| JPH09232573A (ja) | コンタクト孔の形成方法 | |
| JPH11111921A (ja) | 半導体装置 | |
| JP3087702B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0595048A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0541454A (ja) | 半導体装置 | |
| JPH06151352A (ja) | 半導体装置の製造方法 | |
| JP2000036537A (ja) | 半導体装置およびその製造方法 | |
| JPH05259165A (ja) | 半導体装置 | |
| JPH0529375A (ja) | 半導体装置 | |
| JPH0567688A (ja) | 半導体装置とその製造方法 |