JPH05259155A - 絶縁膜の形成方法 - Google Patents

絶縁膜の形成方法

Info

Publication number
JPH05259155A
JPH05259155A JP5165192A JP5165192A JPH05259155A JP H05259155 A JPH05259155 A JP H05259155A JP 5165192 A JP5165192 A JP 5165192A JP 5165192 A JP5165192 A JP 5165192A JP H05259155 A JPH05259155 A JP H05259155A
Authority
JP
Japan
Prior art keywords
film
insulating film
forming
ozone
silicon oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5165192A
Other languages
English (en)
Inventor
Yoshihisa Miyazaki
善久 宮崎
Tomohiro Oota
与洋 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JFE Steel Corp
Original Assignee
Kawasaki Steel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kawasaki Steel Corp filed Critical Kawasaki Steel Corp
Priority to JP5165192A priority Critical patent/JPH05259155A/ja
Publication of JPH05259155A publication Critical patent/JPH05259155A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】 LSI 用の層間絶縁膜や素子分離用の絶縁膜と
して用いられる耐吸湿性に優れているとともに段差被覆
性および平坦性に優れたオゾン−有機シラン系のCVD 絶
縁膜を効率良く形成するもの。 【構成】 シリコンウエファを反応チャンバに入れた状
態で、オゾン濃度、成膜温度、成膜圧力および原料ガス
流量の内の少なくとも一つのパラメータを段階的または
連続的に変化させて膜質の異なる複合絶縁膜を形成す
る。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はオゾンガスと有機シラン
系原料ガスとの混合ガスを、半導体基体を入れた反応容
器に導き、化学気相成長法により半導体基体上に絶縁膜
を形成する方法に関するものであり、特に超LSIなど
の高集積半導体装置において、多層配線における層間絶
縁膜や素子分離用絶縁膜のように微細な凹凸を有する半
導体基板上に設けられる絶縁膜を形成する方法に関する
ものである。
【0002】
【従来の技術】LSI の集積化が進むにつれて、配線を2
層、3層と積み重ねる多層配線技術が開発されている。
この場合には、微細な配線間の隙間に絶縁膜を埋め込む
とともに上層の配線の段差部における断線を防止するた
めに、平坦な層間絶縁膜を形成する必要がある。すなわ
ち、段差被覆性と平坦性が良好な絶縁膜を形成する必要
がある。このような段差被覆性および表面平坦性が優れ
た絶縁膜の材料として有望とされているものに、テトラ
エトキシシラン(tetraethoxysilane:一般にTEOSと呼ば
れている) のような有機シラン系材料ガスとオゾンガス
とを用いて化学気相成長(CVD 法)によって形成したシ
リコン酸化膜より成る絶縁膜がある。このような絶縁膜
は、一般にオゾン−TEOS CVD膜と呼ばれている。
【0003】上述したオゾン−TEOD CVD膜は、段差被覆
性が良く、配線間隙の埋め込みに優れているので、層間
絶縁膜として有効であり、特にサブミクロンオーダーの
LSIにおける絶縁膜として有望視されている。しかしな
がら、例えば大気圧において成膜温度370 〜400 ℃、オ
ゾン濃度5%以下という従来の成膜条件で形成されるオ
ゾンとTEOS( Si(OC2H5)4 )が分解して得られるシリコ
ン酸化膜は、SiH4系のガス等のガス反応によって得られ
るシリコン酸化膜に比べて平坦性は優れているが、膜中
に多くの炭素および水素を含み、耐吸湿性が悪いため、
リーク電流などを生じ易く、絶縁特性の点で問題があっ
た。このように膜中に炭素や水素が多く含まれるのは有
機シラン系材料一般について言えることである。
【0004】また、成膜時の反応ガス中に炭化水素が多
く観測されることから、膜中に炭化水素化合物等が取り
込まれ、後に膜からのC2H4、H2O 、CO2 などの脱ガスも
多く、膜収縮率の増大、アルミ配線におけるボイドの発
生などの原因となり、LSI デバイス素子としての信頼性
が得られなかった。
【0005】このような欠点を除去するために、1988年
10月発行の月刊誌「SemiconductorWorld 」、第90頁の
図7に示されているように上述したオゾン−TEOS CVD膜
と、耐吸湿性に優れたプラズマ−TEOS CVD膜とを組み合
わせた複合膜により層間絶縁膜を構成することが提案さ
れている。すなわち、図1に示すように微小な凹凸を有
する下地材料1の上に耐吸湿性の良好な第1のプラズマ
−TEOS膜2を形成し、その上に段差被覆性の良いオゾン
─TEOS膜3を常圧または減圧CVD 法によって形成した
後、その上に耐吸湿性の良好な第2のプラズマ−TEOS膜
4を形成することが提案されている。
【0006】
【発明が解決しようとする課題】上述したように下地材
料の上に耐吸湿性の良好な第1のプラズマ−TEOS膜2を
形成し、その上に段差被覆性の良いオゾン−TEOS膜3を
常圧または減圧CVD 法によって形成し、さらにその上に
第2のプラズマ─TEOS膜4を形成して複合構造の絶縁膜
を形成する従来の方法においては、プラズマ−TEOS膜を
形成するための反応チャンバとオゾン−TEOS膜を形成す
るための反応チャンバとが異なるので、ウエファの搬送
やセッティングなどの工程数が増え、スループットが低
くなる欠点がある。図2は横軸に時間を分の単位で取
り、左側の縦軸に層間絶縁膜の膜厚をμm の単位で取
り、右側の縦軸にオゾン濃度を%で表すものであり、第
1のプラズマ−TEOS膜2を形成する時間td1、オゾン−
TEOS膜3を形成する時間td2および第2のプラズマ−TE
OS膜4の成膜時間td3の他にウエファを反応チャンバ間
で搬送する時間や成膜の準備時間tp1, tp2,tp3が必
要となり、所要時間ts が非常に長くなり、14分にも達
する欠点がある。
【0007】また、膜中に含まれる有機物を除去するた
めに、特開平2-1911号公報には半導体ウェファをオゾン
雰囲気中にいれて紫外線を照射することが提案されてい
るが、紫外線照射チャンバや、そこに半導体ウェファを
搬送するための搬送装置が必要となり、装置が大掛かり
となるばかりでなく、半導体ウェファを搬送する時間が
増すためスループットが低くなる欠点がある。さらに、
オゾン濃度を高くして膜中に含まれる炭化水素や水分を
減らすことが「電気化学」,56, No.7 (1988)の図3に示
されているが、平坦性を良くするために厚膜化するとク
ラックが発生する欠点がある。また、この方法では「IE
DM」'89 Washington D.C. 28.2, のFig.2 に示されてい
るようにオゾン濃度が高くなるほど成膜速度が遅くな
り、生産性が悪くなるという欠点がある。
【0008】本発明の目的は上述した従来の欠点を解消
し、オゾンガスと有機シラン系材料ガスを用いたCVD 膜
形成において、耐吸湿性に優れ、絶縁特性が良好である
とともに段差被覆性および平坦性に優れた絶縁膜を高い
スループットで形成する方法を提供しようとするもので
ある。
【0009】
【課題を解決するための手段】本発明による絶縁膜の形
成方法は、オゾンガスと有機シラン系原料ガスとの混合
ガスを半導体基体を入れた反応チャンバに導き、化学気
相成長法により半導体基体上に絶縁膜を形成するに当た
り、半導体基体を反応チャンバ内に入れたままで、オゾ
ン濃度、成膜温度、成膜圧力および原料ガスの4つの成
膜条件の内の少なくとも1つの条件を変化させて膜質の
異なる絶縁膜を複合形成することを特徴とするものであ
る。
【0010】
【作用】一般に、オゾンガスと有機シラン系原料ガスと
の混合ガスを用い化学気相成長法によって絶縁膜を形成
する場合、従来の成膜条件に比べてオゾン濃度、成膜温
度が高いほど、また、成膜圧力が低いほど膜中に存在す
る炭化水素などの不純物の含有量は減少し、耐吸湿性が
良くなり、絶縁膜性が優れ、リーク電流は小さくなる
が、平坦性および段差被覆性が悪くなり、厚膜化すると
クラックが発生し易くなる。一方、オゾン濃度や成膜温
度を通常の条件に比べて低くすると、平坦性および段差
被覆性に優れ、厚膜化が可能となるが、耐吸湿性が劣化
し、絶縁特性が悪くなり、リーク電流が増大してしま
う。本発明においては、化学気相成長時に、半導体ウェ
ファを反応チャンバ内に入れた状態で、オゾン濃度、成
膜温度、成膜圧力および原料ガス流量の少なくとも1つ
の成膜条件を制御し、膜質の異なる絶縁膜を複合形成す
ることによって、段差被覆性、平坦性および耐吸湿性の
全てに優れた絶縁膜を同一反応チャンバ内で形成するこ
とができ、スループットを向上することができる。
【0011】
【実施例】図3は本発明による絶縁膜の形成方法の第1
の実施例での順次の処理を示すものであり、この処理中
における時間の経過を横軸に分の単位で示し、左側の縦
軸に絶縁膜の膜厚をμm の単位で示し、右側の縦軸にオ
ゾン濃度を%で示したものである。本実施例において
は、オゾン濃度を変化させて性質の異なる絶縁膜を複合
形成するものである。
【0012】時間tp はシリコンウエファを反応チャン
バ内に搬送し、所定の温度になるまで準備時間であり、
2分間必要である。本例では大気中、成膜温度(半導体
ウェファの温度)を400 ℃とし、有機シラン系材料とし
てTEOSを用いるものとする。反応チャンバ内のオゾン濃
度を10% に維持して化学気相成長を2分間行ってシリコ
ンウエファ表面に有機物や水素の含有量が少なく、耐吸
湿性に優れた第1のシリコン酸化膜を0.2 μm の厚さに
堆積形成する。
【0013】続いて、シリコンウエファを反応チャンバ
から取り出すことなく、オゾン濃度だけを5%に下げて2
分間成膜を行って先に形成した第1のシリコン酸化膜の
上に0.6 μm の膜厚の第2のシリコン酸化膜を形成す
る。この第2のシリコン酸化膜の成膜速度は速く、段差
被覆性に優れており、クラックの発生を抑止する作用を
有するものである。次に、再びオゾン濃度を10% に上げ
て2分間成膜を行い、第2のシリコン酸化膜の上に耐吸
湿性およびリーク電流が少ない第3のシリコン酸化膜を
0.2 μm の厚さに堆積形成する。このようにして全体の
膜厚が1.0 μm の絶縁膜を形成する。成膜時間td は6
分であり、これと準備時間tp とを合わせた所要時間t
s は8分であり、図2に示した従来の方法に比べて格段
と短くなっている。
【0014】図4は本発明による絶縁膜の形成方法の第
2の実施例における処理を示すものであり、本例では成
膜圧力を変化させることによって特性の異なる絶縁膜を
複合形成するものであり、右側の縦軸は成膜圧力、すな
わち反応チャンバ内の圧力をTorrの単位で示してある。
成膜温度は400 ℃、オゾン濃度は5%とし、有機シラン系
原料ガスとしてはTEOSを使用するものである。
【0015】成膜準備時間tp は前例と同様に2分必要
である。準備完了後、反応チャンバ内の圧力を500 Torr
として2分間成膜を行ってシリコンウエファの上に有機
物や水分の含有量の少ない耐吸湿性の優れた第1のシリ
コン酸化膜を0.2 μm の厚さに堆積形成する。引き続い
て反応チャンバ内の圧力を760 Torr(大気圧)に上げ、
2分間成膜を行い、第1のシリコン酸化膜の上に成膜速
度が速く、段差被覆性に優れた第2のシリコン酸化膜を
0.6 μm の厚さに堆積形成する。その後、再び成膜圧力
を500 Torrまで下げて2分間成膜を行って第2のシリコ
ン酸化膜の上に耐吸湿特性の良好な第3のシリコン酸化
膜を0.2 μm の厚さに形成する。このようにして全体の
膜厚が1.0 μm の絶縁膜を形成する。本例においても、
準備時間tp と成膜時間td とを合わせた所要時間ts
は8分であり、従来の方法に比べてスループットは向上
している。
【0016】図5は成膜中の温度を変化させるようにし
た本発明による絶縁膜の形成方法の第3の実施例の処理
を示すものであり、右側の縦軸は成膜温度を表してい
る。上述したように、成膜温度、すなわちシリコンウエ
ファの温度が高いほど耐吸湿性は良好となり、リーク電
流は小さくなるが、段差被覆性および平坦性も悪くな
る。一方、成膜温度を低くすると耐吸湿性は劣化する
が、段差被覆性および平坦性は良好となる。2分間の成
膜準備時間の後、大気圧中で、オゾン濃度を5%とし、成
膜温度を400 ℃として2分間成膜を行い、0.2 μm の厚
さの耐吸湿性の良好な第1のシリコン酸化膜を形成す
る。続いて成膜温度を375 ℃に下げて2分間成膜を行
い、0.2μm の膜厚の第2のシリコン酸化膜を形成す
る。この第2のシリコン酸化膜は段差被覆性および平坦
性に優れたものである。その後再び成膜温度を400 ℃と
して2分間成膜を行って第2のシリコン酸化膜の上に耐
吸湿性の優れた第3のシリコン酸化膜を0.2 μm の厚さ
に堆積形成する。
【0017】図6は本発明による絶縁膜の形成方法の第
4の実施例の順次の処理を示すものであり、本例では原
料ガスの流量を制御するようにして特性の異なるシリコ
ン酸化膜を複合形成するものである。したがって、右側
の縦軸は原料ガス流量を表すものである。2分間の準備
時間後、大気圧中、成膜温度400 ℃、オゾン濃度5%にお
いて、原料ガス流量を600SCCM として2分間成膜を行っ
て耐吸湿性の良好な第1のシリコン酸化膜を0.2 μm の
厚さに形成する。続いて原料ガス流量を1000SCCMに上げ
て2分間成膜を行って段差被覆性の良好な第2のシリコ
ン酸化膜を0.6 μm の厚さに堆積形成する。
【0018】次に、原料ガス流量を再び600SCCM に下
げ、耐吸湿性の良好な第3のシリコン酸化膜を第2のシ
リコン酸化膜の上に0.2 μm の厚さに堆積形成する。こ
のようにして全体の膜厚が1.0 μm の絶縁膜を複合形成
することができる。所要時間は8分となり、従来の方法
に比べて短くなっている。
【0019】以上4つの実施例において、成膜条件の4
つのパラメータの各々を変化させる場合について説明し
たが、同時に二つ以上のパラメータを変化させるように
しても良い。また、これらの実施例においては耐吸湿特
性の良好なシリコン酸化膜で段差被覆性および平坦性の
良好なシリコン酸化膜を挟む3層構造の絶縁膜を形成す
るものとしたが、2層構造のものとしたり、無段階的に
膜質が変化する絶縁膜を形成することもできる。この場
合にはオゾン濃度、成膜温度、成膜圧力および原料ガス
流量の成膜条件を段階的に変化させずに、時間の経過と
ともに連続的に変化させるようにすれば良い。
【0020】さらに、上述した実施例においては原料ガ
スとしてTEOSを用いたが、他の有機シラン系の原料ガ
ス、例えばOTMCTS(octamethylcyclotetrasiloxane)やHM
DS(hexamethyldisiloxane)などを原料ガスとして使用す
ることもできる。また、原料ガスの流量を制御する場
合、反応チャンバへ供給するガスの流量を一定とし、ガ
ス濃度を変化させることも等価であり、同じ結果が得ら
れる。
【0021】
【発明の効果】上述した本発明による絶縁膜の形成方法
によれば、半導体ウェファを反応チャンバ内に入れたま
まで、オゾン濃度、成膜温度、成膜圧力および原料ガス
流量の4つのパラメータの内の少なくとも1つのパラメ
ータを段階的または連続的あるいはそれらを組合せた態
様で変化させることによって膜質の異なる絶縁層を複合
した絶縁膜を形成するものであるので、耐吸湿性に優れ
ているとともに段差被覆性および平坦性に優れた絶縁膜
を形成することができる。さらに半導体ウェファは一つ
の反応チャンバ内に入れたままで良いので、工程は簡単
となり、スループットを向上させることができる。
【図面の簡単な説明】
【図1】図1は、従来の方法によって形成した複合絶縁
膜の構造を示す断面図である。
【図2】図2は、従来の絶縁膜形成方法の工程を示す線
図である。
【図3】図3は、本発明による絶縁膜の形成方法の第1
の実施例における工程を示す線図である。
【図4】図4は、本発明による絶縁膜の形成方法の第2
の実施例における工程を示す線図である。
【図5】図5は、本発明による絶縁膜の形成方法の第3
の実施例における工程を示す線図である。
【図6】図6は、本発明による絶縁膜の形成方法の第4
の実施例における工程を示す線図である。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 オゾンガスと有機シラン系原料ガスとの
    混合ガスを、半導体基体を入れた反応容器に導き、化学
    気相成長法により半導体基体上に絶縁膜を形成するに当
    たり、半導体基体を反応チャンバ内に入れたままで、オ
    ゾン濃度、成膜温度、成膜圧力および原料ガスの4つの
    成膜条件の内の少なくとも1つの条件を変化させて膜質
    の異なる絶縁膜を複合形成することを特徴とする絶縁膜
    の形成方法。
JP5165192A 1992-03-10 1992-03-10 絶縁膜の形成方法 Pending JPH05259155A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5165192A JPH05259155A (ja) 1992-03-10 1992-03-10 絶縁膜の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5165192A JPH05259155A (ja) 1992-03-10 1992-03-10 絶縁膜の形成方法

Publications (1)

Publication Number Publication Date
JPH05259155A true JPH05259155A (ja) 1993-10-08

Family

ID=12892773

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5165192A Pending JPH05259155A (ja) 1992-03-10 1992-03-10 絶縁膜の形成方法

Country Status (1)

Country Link
JP (1) JPH05259155A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5981375A (en) * 1996-07-11 1999-11-09 Oki Electric Industry Co., Ltd. Method of manufacturing a semiconductor device
US6236105B1 (en) 1996-10-09 2001-05-22 Nec Corporation Semiconductor device with improved planarity achieved through interlayer films with varying ozone concentrations
JP2002093802A (ja) * 2000-09-12 2002-03-29 Miyazaki Oki Electric Co Ltd 半導体装置の製造方法
US6737697B2 (en) 2000-04-11 2004-05-18 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method and system for fabricating the same
US7241703B2 (en) 2003-05-30 2007-07-10 Matsushita Electric Industrial Co., Ltd. Film forming method for semiconductor device
US7772133B2 (en) 2004-08-11 2010-08-10 Meidensha Corporation Method and equipment for forming oxide film

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5981375A (en) * 1996-07-11 1999-11-09 Oki Electric Industry Co., Ltd. Method of manufacturing a semiconductor device
US6236105B1 (en) 1996-10-09 2001-05-22 Nec Corporation Semiconductor device with improved planarity achieved through interlayer films with varying ozone concentrations
US6737697B2 (en) 2000-04-11 2004-05-18 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method and system for fabricating the same
US6939725B2 (en) 2000-04-11 2005-09-06 Matsushita Electric Industrial Co., Ltd. Method of fabricating semiconductor device with capacitor covered by a TEOS-03 film
JP2002093802A (ja) * 2000-09-12 2002-03-29 Miyazaki Oki Electric Co Ltd 半導体装置の製造方法
US7241703B2 (en) 2003-05-30 2007-07-10 Matsushita Electric Industrial Co., Ltd. Film forming method for semiconductor device
US7772133B2 (en) 2004-08-11 2010-08-10 Meidensha Corporation Method and equipment for forming oxide film

Similar Documents

Publication Publication Date Title
EP0573911B1 (en) Method for depositing silicon oxide films of improved properties
US9812319B1 (en) Method for forming film filled in trench without seam or void
JP4731670B2 (ja) バイア被毒を緩和しつつ金属ライン間にボイドフリー低k誘電性材料を提供する集積回路構造のための低K誘電性複合材層
US10607833B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
US6281138B1 (en) System and method for forming a uniform thin gate oxide layer
JP2682403B2 (ja) 半導体装置の製造方法
US20050282350A1 (en) Atomic layer deposition for filling a gap between devices
US20030034560A1 (en) Wiring structure of semiconductor device, electrode, and method for forming them
US6624091B2 (en) Methods of forming gap fill and layers formed thereby
JPH08153784A (ja) 半導体装置の製造方法
JP3701626B2 (ja) 半導体装置の製造方法
US20060128166A1 (en) Semiconductor device fabrication method
JPH10163192A (ja) 半導体装置およびその製造方法
JPH05259155A (ja) 絶縁膜の形成方法
JPH098031A (ja) 化学的気相成長法による絶縁膜の製造方法
JPH09106986A (ja) フッ素含有二酸化シリコン被膜の被着方法
US20060264017A1 (en) Method of manufacturing semiconductor device
JPH06333919A (ja) 半導体装置及びその製造方法
US6420277B1 (en) Process for inhibiting crack formation in low dielectric constant dielectric films of integrated circuit structure
US7253121B2 (en) Method for forming IMD films
KR20010070488A (ko) 텅스텐실리사이드막의 성막방법 및 게이트전극/배선의제작방법
JP3158835B2 (ja) 半導体装置とその製造方法
JPH05206110A (ja) 半導体装置およびその製造方法
JPH06216122A (ja) 半導体装置の製造方法
JP3058053B2 (ja) アルミニウム薄膜の形成方法