JPH09106986A - フッ素含有二酸化シリコン被膜の被着方法 - Google Patents

フッ素含有二酸化シリコン被膜の被着方法

Info

Publication number
JPH09106986A
JPH09106986A JP8179878A JP17987896A JPH09106986A JP H09106986 A JPH09106986 A JP H09106986A JP 8179878 A JP8179878 A JP 8179878A JP 17987896 A JP17987896 A JP 17987896A JP H09106986 A JPH09106986 A JP H09106986A
Authority
JP
Japan
Prior art keywords
teos
coating
ratio
frequency power
fluorine
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8179878A
Other languages
English (en)
Inventor
Daniel A Carl
ダニエル・エイ・カール
Shari Schuchmann
シャリ・シュクマン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Novellus Systems Inc
Original Assignee
Novellus Systems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Novellus Systems Inc filed Critical Novellus Systems Inc
Publication of JPH09106986A publication Critical patent/JPH09106986A/ja
Pending legal-status Critical Current

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02131Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being halogen doped silicon oxides, e.g. FSG
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40Oxides
    • C23C16/401Oxides containing silicon
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40Oxides
    • C23C16/401Oxides containing silicon
    • C23C16/402Silicon dioxide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Plasma & Fusion (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

(57)【要約】 【課題】 優れた段差部被覆性(ステップカバレッ
ジ)及び平坦性を有する、安定性の高いフッ素含有二酸
化シリコン被膜の被着方法を提供する。 【解決手段】 プラズマCVD用平行プレートに二重
周波数RF電力源が備えられる。TEOS、酸素、及び
フッ素の混合ガスから、フッ素含有二酸化シリコン被膜
を被着する処理に際して、低周波RF電力源が高周波電
力より高レベルの電力を供給する。このように形成され
た被膜は、安定で、優れた段差部被覆性及び平坦性を有
する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、化学的気相成長法
(以下“CVD”)を用いて材料を被着する方法に関
し、詳述すると、プラズマCVD(以下“PECV
D”)を用いて、テトラエチルオルソシリケート(以下
“TEOS”)から、フッ素含有二酸化シリコンの被膜
を被着する方法に関する。
【0002】
【従来の技術】デバイス寸法の小型化が進むにつれ、ア
スペクト比が1:1以上の開口部の充填をなし得る、高
品質の誘電体膜の必要性が高まってきた。このことは、
特に0.35μm以下の細密な構造に関する技術におい
て当てはまる。つまり、ここでは精密な金属配線間の誘
電体填隙(gap fill)及び低誘電率が求められているの
である。
【0003】ここで、“アスペクト比”という言葉は、
開口部の深さに対する幅の比を指す。例えば、図1に
は、2:1のアスペクト比を有する開口部110が、
1:1のアスペクト比を有する開口部120、及び1:
2のアスペクト比を有する開口部130と比較された形
で示されている。図2に示すのは、理想的にコンフォー
マル成長した被膜202で充填された開口部200であ
る。被膜202の開口部200を充填する部分には継ぎ
目またはボイドが形成されておらず、被膜202の表面
は平坦である。図3には、別の開口部が示されており、
これは非コンフォーマル成長した被膜302によって充
填されている。被膜202とは対照的に、被膜302の
開口部300を充填している部分には継ぎ目306及び
ボイド308が形成されており、被膜302の開口部3
00の上の表面(窪み領域304)は窪んでいる。被膜
302は、例えばシラン(SiH4)のCVDまたはP
ECVDにより形成された二酸化シリコン被膜のような
タイプの被膜である。
【0004】PECVD TEOS酸化被膜は、その優
れた物理的、電気的特性及び優れたコンフォーマル成長
性のために、VLSI産業において、金属配線間誘電体
膜として長きに亘って用いられてきた。PECVD T
EOSによるボイドのない(void-free)填隙膜は、大
きさが0.5μm以上ならばアスペクト比0.8:1の
構造のプロセス統合スキームにおいて、その役割を十分
に果たし得る。しかし、上述の0.8:1のアスペクト
比の開口部においては、従来のPECVD TEOSの
みでは、ボイドのない填隙膜が生成できないことがあ
る。
【0005】フッ素化テトラエチルオルソシリケート、
またはF−TEOSの被膜は、その開口部充填材として
の機能を認められ、4.0未満の誘電率を含む概ね理想
的な特性を有しているが、これらの被膜の安定性は完全
に満足ゆくものではない。例えば、1994年7月7日
発行の“1994VMIC ConferencePr
oceedings”15〜21頁に記載の、M.B.
Anand等著、“Fully Integrated
Back End of the Line Int
erconnected Process for H
igh Performance ULSIs”なる論
文、1993年12月1日発行の“Semicon J
apan Technical Session Pr
oceedings”211〜216頁に記載の、K.
Shimokawa著、“Fluorine Dope
d SiO2 with Low Dielectri
c Constant for Multilevel
Interconnection”なる論文、“Ja
pan.J.Appl Phys.,Vol33,19
94”408〜412頁に記載の、T.Usami等
著、“Low Dielectric Constan
t Interlayer Using Fluori
ne−Doped Silicon Oxide”なる
論文、及び“1995 DUMIC Conferen
ce Proceedings”22〜28頁に記載
の、T.Matsudada等著、“Dual Fre
quency Plasma CVD Fluoros
ilicate Glass Deposition
for 0.25μm Interlevel Die
lectrics”なる論文を参照されたい。F−TE
OS被膜を、例えば電子集積回路用半導体デバイスのよ
うなデバイスの構造にうまく統合しようとするならば、
良好なSi−F結合の安定性が必要である。というの
は、被膜の遊離フッ素がデバイス中の水分または他の材
料と反応して、その信頼性に問題が生ずることがあるか
らである。更に、水分の吸収は最小にしなければなら
ず、フッ素をSiO2被膜に混合することによってなし
得る誘電率の低下が、被膜中の水分及びSi−OHの分
極率によって妨げられるような事態も最小限に抑える必
要がある。被膜中の水分及びSi−OHの分極によっ
て、被膜にフッ素が混合されているにも関わらず、実効
誘電率が4.0以上になってしまうことがあるのであ
る。
【0006】従って、現在の填隙膜と同等若しくはより
優れた安定性を有し、使用時に水分等の遮断壁または覆
い膜が不要な、生産工程の中で生成可能な金属配線間誘
電体F−TEOS被膜が必要である。
【0007】
【発明が解決しようとする課題】従って、本発明の目的
は、優れた段差部被覆性(ステップカバレッジ)及び平
坦性を有する、安定性の高いフッ素含有二酸化シリコン
被膜の被着方法を提供することである。
【0008】
【課題を解決するための手段】様々な実施例において、
本発明に基づき、填隙可能な開口部のアスペクト比が
1.5:1を越えるまで拡張され、低誘電率の酸化被膜
が提供され、被膜中のフッ素が安定化され、ストレス
(stress)ヒステリシスが最小の被膜が生成され、優れ
た粒子及びプロセス再現性が達成され、プロセス統合が
単純化され、かつ、プロセスの適用範囲が0.5μm以
下の構造にまで拡張される。
【0009】実施例の1つにおいて、本発明は、フッ素
含有二酸化シリコンを被着する方法である。この方法で
は、基板はプラズマCVDリアクタ内に保持される。T
EOS成分、酸素成分、及びフッ素成分を含む気体混合
物が、前記リアクタ内に導入され、また、前記気体混合
物において、酸素分圧のTEOS分圧に対する比は高
い。前記基板の周辺の前記気体混合物を励起してプラズ
マにするべく、前記気体混合物に交流電流エネルギーが
加えられる。
【0010】別の実施例において、前述の方法の過程で
あって、かつ、被膜に封止層を被着する過程が排除され
た、該過程を含むプロセス統合方法が提供される。
【0011】
【発明の実施の形態】我々は、F−TEOS PECV
Dプロセスにおける被膜の安定性を制御するための基本
要因は、イオンボンバードメントのエネルギー束をデポ
速度で除したもの、高いO2:TEOSモル比、及び低
いPECVD圧力であることを発見した。このエネルギ
ー束は、大量の電力、大きな低周波電力比率、高い
2:TEOSモル比、及び低いPECVD圧力を用い
ることによって制御可能なのである。二重周波数を用い
る代わりに、高レベルの最適周波数の単一周波数電力を
用いることもできる。しかし、従来の構成のPECVD
リアクタのための最適周波数は、連邦通信委員会(Fede
ral Communication Commission)によって、PECVD
処理のためのライセンスを受けた13.56MHz以外
の周波数なので、単一周波数の代用となる実施例は従来
においては商業的に実現できなかった。
【0012】F−TEOS PECVDプロセスを実行
するための適切なリアクタには、米国カリフォルニア州
サンホセ(San Jose)のノベラスシステムズ社(Novell
us Systems Inc.)製のConcept One(登録
商標)システム及びConcept Two(登録商
標)システムが含まれる。ノベラスシステムズ社のリア
クタは、従来の二重周波数マルチステーション式連続形
PECVDリアクタであるが、米国カリフォルニア州サ
ンタクララ(Santa Clara)のアプライドマテリアルズ
社(Applied Materials Inc.)製のPrecision
5000(登録商標)システムのようなシングルステー
ション式リアクタでも、F−TEOS PECVDプロ
セスは実行可能である。F−TEOS PECVDプロ
セスを実行するために、このような従来のリアクタは、
より高い電力レベル(高周波電力プラス低周波電力)で
動作し、かつ低周波電力レベルがより高くなるような形
で動作するように改変される。エネルギー束は、放射さ
れるエネルギーの低周波電力の割合、及び動作圧力によ
って制御される。
【0013】低レベルの電力を用いた工程の研究につい
て、以下に記述する。
【0014】この研究では、F−TEOS二酸化シリコ
ン被膜を製造するために、二重周波数マルチステーショ
ン式連続形PECVDリアクタが使用された。様々なS
i−F/Si−O結合比、填隙能力、及び水分安定性を
有するF−TEOS被膜を被着するために、TEOS、
2、及びC26の混合物が使用された。アスペクト比
が1:1より大きい開口部を充填し、同時に、500℃
のアニールを行った後または時間を延長した湯浴処理の
後、Si−F/Si−O結合のピーク領域が殆ど変化し
ないような被膜を被着するための、二重周波数PECV
Dの使用、低周波電力のパーセンテージの変調、O2
26の比率が調査された。Si−F分は、気相の
2:C26の比率及びシステム内の圧力の関数である
ことが分かった。また、屈折率はSi−F/Si−O結
合比の線形関数であることが分かった。被着物のストレ
スは、低周波電力のパーセンテージ及び被着時のSi−
F/Si−O結合比の関数であると分かった。填隙の状
態は、低周波電力、圧力、及び気相反応物濃度に複雑に
影響を受けて決まることが分かった。1.4:1のアス
ペクト比の開口部の填隙には、継ぎ目またはボイドが存
在しない形にすることができた。
【0015】この研究において生成されるF−TEOS
被膜に被着には、ConceptOne200システム
が使用された。図4に示すのは、このシステムのRF部
の模式図である。このプロセスシステムの詳細及び構成
については、“VMICProceedings,Ju
ne 9−10,1992”に記載の、B.van S
chravendijk等著、“Correlatio
n Between Dielectric Reli
ability and Compositional
Characteristics of PECVD
Oxide Films”なる論文に記載されてお
り、ここではこれを参照されたい。
【0016】被膜は200mmウェハ上に被着された。
各プロセス状態のセットは、少なくとも2つの試行によ
って表された。被膜の厚みの測定は、米国カリフォルニ
ア州サンタクララのTencor Prometrix
Divisionから購入できるモデルSM200薄
膜厚み反射率計によって行われた。この測定は、各20
0mmウェハにつき225個の測定ポイントで行われ
た。反射率の測定は、米国ニュージャージー州ペニント
ン(Pennington)メトリコン社(Metricon Corporatio
n)から購入できるプリズムカップラを用いて行われ
た。ストレスの測定は、米国カリフォルニア州サンホセ
のサイエンティフィックメジャーメントシステムズ社
(Scientific Measurement Systems)から購入可能なF
SM8800ストレス測定ゲージによって行われた。フ
ッ素分の定量は、米国マサチューセッツ州ケンブリッジ
(Cambridge)のBiorad Laboratori
es−Digilab Divisionから購入可能
なFTIRによってなされた。被膜中のFのパーセンテ
ージを決定するために、1070cm-1Si−Oピーク
に対する比としての937cm-1Si−Fピークが基線
の補正の後に用いられた。
【0017】F−TEOS被膜形成のための適切なプロ
セスウィンドウ(process window)を調査すべく、プロ
セスの特徴をなす全因子を含むプロセスが実行された。
図5は、プロセス因子のなかで変化する様々なパラメー
タに対するレスポンスキューブ(response cube)を示
した図である。この研究において、最も強い相関が認め
られたのは、O2:C26の比率とSi−F/Si−O
結合比との間の関係であった。図6は、Si−F/Si
−O結合比を縦軸に、C26:O2の比率を横軸にと
り、低周波電力、高周波電力、及びリアクタ内圧力を一
定においた場合のデータをプロットした図である。図6
から明らかなように、はO2:C26の比率が増加する
につれ、Si−F/Si−O結合比は低下した。この現
象は、以下の2つの表面における化学反応によって説明
される。
【0018】 Si[表面]+O[吸着シタ]→Si−O (1)
【0019】 Si[表面]+F[吸着シタ]→Si−F (2)
【0020】吸着した分の反応物濃度は、一般に反応物
の気相濃度に比例すると考えられている。プラズマ相に
おいて生成されるフッ素ラジカルの量が増加し、かつ酸
素ラジカルの量が低下するにつれ、Si−Fの形成速度
は増加し(式(2))、Si−Oの形成速度は低下する
(式(1))。
【0021】Si−F結合を混和することによって材料
の物理的特性が変化し、1070cm-1のSi−Oスト
レッチ(stretch)がより高い波数(最大1095cm
-1)にシフトすると共に、F−TEOS被膜の被着時の
ストレスが変調される。図7は、ストレスを縦軸に、S
i−F/Si−O結合比を横軸にとり、Si−F/Si
−O結合比を一定の低周波電力のパーセンテージの関数
として示した図である。従来のTEOS PECVD被
着処理の場合は、所与の、電力の総量に対する低周波電
力のパーセンテージに対して、ストレス状態がただ1つ
存在する。F−TEOSの場合は、2つの因子、即ちS
i−F/Si−O結合比及び低周波電力のパーセンテー
ジが含まれる。同一のSi−F/Si−O結合密度に対
して、低周波電力のパーセンテージが上昇すると実際に
被膜におけるストレスが増加する。図7のデータは、低
周波電力のパーセンテージが一定に保たれている場合、
Si−F結合を更に増加させることによって被膜ストレ
スを一層張力のある状態に著しく増加させることも示し
ている。このことは、結合構造が開くため、またはアモ
ルファスガラス材料の環状性(ring-like nature)が変
質するためであるともいえる。この、結合構造が「開放
(opening)」は、低周波電力のパーセンテージの増加
(即ちイオンボンバードメント束の増加)によって、被
膜の密度及び圧縮度を増加させることにより、部分的に
補償される。図7には、Si−F分を増加させてゆく
と、ストレスもネットゼロに集束してゆくということも
示されている。このことは、Si−F分の高い被膜(S
i−F/Si−O結合比4%)は、加えられる低周波電
力の大きさに関わらず、平衡ストレス値に近くなるとい
うことを示している。
【0022】図8は、屈折率を縦軸に、Si−F/Si
−O結合比を横軸にとり、要因分析の全てのデータポイ
ントにおける屈折率をプロットした図である。プロセス
の状態に関わらず、屈折率の普遍関数と結合比の間には
強い相関が、認められる。ドーピングされた酸化物、ま
たは化学量を変更した酸化物には一般的なことである
が、被膜の化学的成分が屈折率を左右する。ストレスや
被膜密度のような他の要因は、屈折率に二次的に関係し
ている。この関係は、大量生産ラインにおいて、被膜の
フッ素分を迅速にモニタするための数値となり得る。
【0023】アスペクト比が約1.4:1の開口部のS
i−F/Si−O比が約2.5%の填隙の一例が図9に
示されている。アスペクト比1.4:1以下のこのよう
なプロセスの状態の下では、継ぎ目またはボイドが形成
されなかった。この填隙のプロセスウィンドウは非常に
大きい、即ち填隙が生成される多くのプロセス状態の下
では、ドーピングされていないPECVD TEOSよ
りも優れた填隙がなされる。低周波電力が増加し、圧力
が低下するにつれて填隙能力は増加したが、この仕組み
は、“Japan J.Appl.Phys.,Vo
l.33,1994”の408〜412頁の、T.Us
ami等による“Low Dielectric Co
nstant Interlayer Using F
luorine−Doped Silicon Oxi
de”なる論文に記載の被着及びエッチング並列処理の
機構と同一であり、ここではこの論文を参照されたい。
この填隙は、被膜内のSi−F分の明らかな作用によっ
てなされたものではなかった。図9と図10とを比較す
ることによって分かるように、フッ素分が非常に多い状
態では、最適な填隙が生成されない。図10に示すの
は、アスペクト比が約1.4:1の開口部のSi−F/
Si−O比が約3%の填隙の一例である。この填隙の被
膜能力は図9に示す最適な被膜に及ばないということに
注意されたい。
【0024】優れた填隙能力は重要であるが、F−TE
OS被膜を組み込んだデバイス構造の信頼性を高めるた
めには、被膜の安定性が要求される。F−TEOS被膜
の研究において重要な2つの要素は、定例的な半導体プ
ロセスにおいて被膜がさらされることがあるプロセス状
態の範囲内でのSi−F結合の安定性と、被膜の水分吸
収性である。
【0025】第1の要素は、定例的な半導体プロセスに
おいて被膜がさらされることがあるプロセス状態の範囲
内でのSi−F結合の安定性である。Si−F結合の安
定性に関するテストの1つとして挙げられるのは、アニ
ールを行う“前後”のSi−F結合領域を、初期Si−
F/Si−O結合密度の関数として測定することであ
る。図11は、500℃で90分間N2アニールを行っ
た後の、フッ素が1%、2%、及び3%の場合に対する
Si−F/Si−O結合領域を示した図である。初期S
i−F/Si−O結合密度が概ね2.5〜3.0%以下
で、初期ストレスが0.5×104N/cm2の圧縮力で
ある被膜は、この物理的テストにおいて安定性を保った
(即ち結合比に変化がなかった)が、初期フッ素分がよ
り高く、ストレスの小さい被膜では、結合比が低下、即
ち雰囲気中への損失を示すことが多かった。統合された
一連の工程において、このような遊離フッ素の放出は、
遊離フッ素が後に形成されるデバイスの層と反応するこ
とが多く、信頼性や歩留まりを低下させることになるの
で、望ましいことではない。
【0026】第2の要素は、被膜の水分吸収性である。
水分の吸収に関しての被膜の安定性はSi−F結合の安
定性と一致する。図12は、初期Si−F/Si−O結
合比を縦軸に、100℃で湯浴処理した時間を横軸にと
り、初期Si−F/Si−O結合比(水分の吸収の跡に
おける変化)のデータをプロットした図である。Si−
F/Si−O結合比が概ね2%かそれ以下の被膜に対し
ては、100分間の湯浴の後Si−OH分に変化は生じ
ない。初期Si−F/Si−O結合比のより大きい被膜
の場合、初期SiOH(及び水分)領域は大きくなる
が、100分間の湯浴の後に明らかに小さくなる。湯浴
の後に厚みを測定することにより、この明らかなSi−
OHの減少は、湯浴処理の間にHFが形成され、エッチ
ングが行われることになって被膜全体の厚みが小さくな
るためであると分かる。
【0027】図12は、図13を共に参照することによ
り、より良く理解されよう。図13は、初期Si−F/
Si−O結合比を縦軸に、湯浴時間を横軸にとり、Si
−F/Si−O結合比の3つの異なる初期条件に対する
データをプロットした図である。安定した被膜(即ちS
i−OHの変化が認められない被膜)の場合は、Si−
F/Si−O結合比の変化は比較的小さく、殆ど無変化
である。しかし、Si−OHの大きな変化を示す被膜の
場合は、湯浴処理サイクルの間、Si−F領域が一貫し
て低減している。このように低減するSi−FがHF形
成のためのフッ素源であり、これによって被着時のフッ
素TEOS被膜の2.5〜3%以上のSi−F/Si−
Oがエッチングされることになる。
【0028】高レベルの低周波電力及び流量の大きい酸
素流を用いた工程の研究について、以下に記述する。
【0029】フッ素分が高く、許容できる安定性を有す
る被膜を得るために重要なことは、低周波電力のパーセ
ンテージを高くすること(被着された層に対するイオン
ボンバードメントのエネルギー束を高くすること)、及
び高濃度の酸素流を用いることであると考えられる。こ
の関係は、O2:C26の比率を最適化し、低周波電力
のパーセンテージの変調を調査した、低レベルの電力を
用いた工程の研究において調べられた。この研究でも、
低周波電力を用いた研究で使用した二重周波数マルチス
テーション式連続形PECVDリアクタと似たリアクタ
を使用したが、RFジェネレータの低周波出力をより高
出力にし、電極間の間隔をより狭める改変を行った。被
膜の湯浴処理と共に、時間を延長した温度及び湿度テス
トが、安定性の指標として用いられた。
【0030】この研究においても、低レベルの電力を用
いた研究と同様に、1.4:1のアスペクト比を有する
開口部における、目に見える継ぎ目やボイドの無い填隙
が得られた。Si−F/Si−O結合のピーク比が6%
+の範囲内にある被膜を被着することができたが、我々
の測定技術をもって測定した結合比率が3.5%を越え
た場合、またはストレスが0.8×104N/cm2より
小さい圧縮力であった場合には、被膜の安定性(即ちS
i−F結合安定性)は劣化した。一般に、Si−F結合
安定性の改善は、C26:O2比率を増加させ、低周波
電力を増加させ、かつTEOS流を減少させることのよ
ってなされ、屈折率の増加は、C26:O2比率を低下
させ、低周波電力の低下させ、かつTEOS流を増加さ
せることによってなされ、圧縮ストレスの増加は、C2
6:O2比率を低下させ、低周波電力の増加させ、かつ
TEOS流を減少させることによってなされ、填隙特性
の改善は、C26:O2比率を増加させ、かつ低周波電
力を増加させることによってなされる。一般に望ましい
のは、低周波イオンボンバードメントエネルギー束を大
きくし、圧力を低くし、かつ酸素流量を大きくすること
であることが分かった。また、低周波電力の大きさ及び
26:O2比率は、互いに結びついたパラメータであ
ることが分かった。
【0031】F−TEOSプロセスの背後にある反応機
構は、低周波エネルギーが密度を高め、酸化物の格子に
フッ素を組み込み、反応性イオンエッチングで角張った
コーナー部分を形成して流れの形状を画定し、かつフッ
素が表面上に吸着し先駆物質の表面拡散を改善する、と
いうものであると考えられる。圧力を低くすることによ
り、イオンボンバードのイオンの効果的なエネルギーが
高められ、デポ速度の犠牲を最小にして上述の反応機構
が促進される。酸素分圧を高めることにより、表面上の
不安定な化学種との完全な反応が起こり、より安定な被
膜が形成されることになる。
【0032】この高レベルの低周波電力を用いた工程の
研究においては、ConceptOneリアクタを低周
波電力が好ましくは400KHzで1500〜2100
Wとなるように改変し、かつシャワーヘッド(showerhe
ad)と、ヒータブロック(heater block)またはプラテ
ン(platen)との間隔が好ましくは380ミル(mil)
となるように改変して用いた。好ましくは、13.56
MHzの高周波電力は250〜600Wの範囲内にし
た。更に、好ましくは、プロセスガスの流量は、TEO
Sが1.5〜3.0ml/分の範囲、O2が8.0〜1
8.0slm、C26が1.0〜3.0slmとし、反
応チャンバ内の全圧力は1.0〜3.5トル(torr)の
範囲で、プロセス温度は350〜400℃とし、好まし
くは350℃とした。この例示した構成は、Hi LF
構成と称する。
【0033】ここに示したパラメータ値の範囲は単なる
例示であって、この範囲外のパラメータ値を用いてもF
−TEOS被膜を形成することが可能であるということ
は理解されよう。例えば、低周波電力の周波数は約40
0KHzであるが、100KHz程度が適する応用例も
ある。前述の間隔は約380ミルであるが、応用例によ
っては、アーキング(arcing)を起こさないようにでき
る限り間隔を拡げたり、間隔を狭めたりすることが適す
る場合もある。応用例により、多少高周波電力を使用す
ることが適切な場合、高周波電力を使用しないことが適
切な場合、高周波電力を用いることが適切な場合があ
る。更に、他の種類のガス流が用いられることがあり、
アルゴン、クリプトン、キセノン、ヘリウム、及びネオ
ン等の他の不活性ガスが、反応ガス混合物に添加される
こともある。良好な安定性を得るためのO2:TEOS
の分圧比は20:1以上であり、40:1以上であるこ
とが好ましい。
【0034】我々は、濃度の異なるF−TEOS被膜の
物理的特性を、高密度プラズマ(以下“HDP”)コイ
ル接続式リアクタの中でSiF4+O2+Ar混合物を1
0ミリトル以下の圧力で用いて被着された被膜のそれと
比較した。イオンボンバードメントエネルギー束とデポ
速度との比率が大きいHDPリアクタは、優れた水分安
定性及び熱安定性を有する被膜を生成した。HDPシス
テムとその生成物については、1994年11月発行の
“Semicon Japan Technical
Session Proceedings”に記載の、
W.van den Hoek等による“A New
Density Plasma Source for
Void Free Dielectric Gap
Fill”なる論文に記載されており、ここではこれ
を参照されたい。
【0035】この高レベルの低周波電力を用いた工程の
研究において、被膜は200mmウェハ上に被着され
た。各プロセス状態のセットは、少なくとも2つの試行
によって表された。被膜の厚みの測定は、前述のPro
metrixのモデルSM200薄膜厚み反射率計によ
って行われ、各200mmウェハにつき225個の測定
ポイントで行われた。反射率の測定は、前述のメトリコ
ン社製のプリズムカップラを用いて行われた。ストレス
の測定は、前述のFSM8800ストレス測定ゲージに
よって行われた。フッ素分の定量は、前述のBiora
d社製のFTIRによってなされた。被膜中のSi−F
の濃度を計算するために、1070cm-1Si−Oピー
クに対する比としての937cm-1Si−Fピークが基
線の補正の後に用いられた。
【0036】低レベルの電力を用いた工程の研究では、
標準的なPECVD F−TEOS被膜のSi−F分
は、O2:C26の比率の変調を通して制御され得た。
HiLF PECVDの場合も、この点は変化しておら
ず、HDPフッ素分は同様にプロセスによって制御され
る。低レベルの電力を用いた工程の研究において、プロ
セス状態に関わりなく存在する、標準的なPECVD
F−TEOSの屈折率とSi−F結合分との基本的な関
係についても具体的に説明した。本研究において生成さ
れたHDP被膜、Hi LF F−TEOS被膜、及び
標準的なPECVD F−TEOS被膜における、屈折
率とSi−F分との関係が図14に示されている。ここ
でも、全てのプロセス状態における屈折率とSi−F分
との間の独特の関係が認められるが、HDP被膜及びH
i LF F−TEOS被膜については、所与のSi−
F分に対する屈折率の値がより大きい方にシフトしてい
る。更に、図14のデータは、HDP被膜における関係
と、Hi LF F−TEOS被膜における関係とが概
ね同一であるということを示している。このことは、両
プロセスの化学的性質、及びプラズマプロセス環境が全
く異なっているにも関わらず生じたことである。同じ被
膜のSi−F分に対する屈折率が高くなるのは、ネット
の被膜密度が高くなり、被膜形成時のイオンボンバード
メントが増加するためである。HDP被膜及びHi L
F F−TEOS被膜は、共に、標準的PECVD F
−TEOS被膜と比較して同程度の高密度化がみられ
る。このことは、両者の高密度化の機構が似ていること
を示している。
【0037】前述した他の重要な物理的特性は、一定の
低周波電力の状態の下で被着された被膜についてのSi
−F分とストレスとの関係であった。低レベルの電力を
用いた工程の研究において、低周波電力及び高周波電力
のパーセンテージが一定のとき、Si−F分が増加する
につれ、被膜のストレスはより張力の高い状態に低減す
ることを示した。図15は、Hi LFモード及びHD
Pモードの全プロセス状態に対する、ストレスとSi−
F分との関係を示した図である。Hi LF被膜及びH
DP被膜の双方は、Si−F分の増加につれて、圧縮ス
トレスが一般に同じ傾きで減少する。また、2.5〜5
%の範囲内にあるSi−F分に対しては、Hi LF被
膜及びHDP被膜の双方は概ね同一の結果を示す。しか
し、HDP被膜は、Si−F分が2%以下の場合は、こ
の関係における傾きの変化が見られない。これはおそら
く、異なる気体の科学的性質を利用しているためである
と考えられる。
【0038】水分に関する被膜の安定性を測定するため
には、いくつかの方法がある。うまく用いることのでき
た方法の1つは、高温の、相対的湿度(RH)100%
の雰囲気に長時間さらす方法である。図16は、SiO
Hの原子百分率を縦軸に、65℃の炉の中で100%R
Hにさらした時間を横軸にとり、Hi LFのSi−F
分に関する3つの場合に対するデータをプロットした図
である。図17は、HOHの原子百分率を縦軸に、65
℃の炉の中で100%RHにさらした時間を横軸にと
り、Hi LFのSi−F分に関する3つの場合に対す
るデータをプロットした図である。Si−F分の少ない
被膜については、1日目はSiOHの僅かな増加が認め
られるが、5日目を越えると安定する。2%及び3%の
Si−F分の被膜では全期間を通してSiOH分は安定
している。1%及び2%のSi−F分の被膜では全試験
期間を通して変化が認められなかったが、3%の被膜で
は5日目までにSi−Fの0.5%の損失が認められ
た。5日目を越えると、どのHi LF被膜においても
水分の吸収がみられなくなるということに注意された
い。
【0039】被膜の湯浴処理を行った後、被膜の耐湿性
をモニタする別の方法で被膜の物理的特性の変化が測定
される。図18及び図19は、FTIRスペクトラムの
部分拡大図であって、Si−F分2.5%のHi LF
F−TEOS被膜の、100分間の湯浴の後の、Si
OH及びHOHの吸光度が示されている。図19のスケ
ールは、図18の50倍細小であることに注意された
い。図のように、周知のECR HDP被膜と、この研
究で使用されたHDP源で被着された被膜とで概ね似た
ような結果が得られている。
【0040】この物理的テストは、続いて行われたデバ
イスの電気的テスト及び信頼性バーンインによって有効
性が確認された。悪影響を及ぼす入力されず、デバイス
が劣化のないように240分以上のバーンインを受けた
3つの異なるデバイスを選ぶ。高温箱テスト及びデバイ
スの電気的テストによって、被膜の安定性がよく確認さ
れ、その後、低レベルの電力を用いた工程の研究の熱ア
ニールテストが行われる。
【0041】この研究は、被膜の安定性をモニタする手
段として、図14に示す屈折率とSi−F分との関係を
用いることの有効性を確認するものである。高レベルの
低周波電力を用いて生成された被膜が、水分の多い雰囲
気中で不活性であることが、従来のPECVD F−T
EOS被膜と比較して、著しい改善をもたらす。従っ
て、改善された高レベルの低周波電力を用いて生成され
たPECVD F−TEOS被膜を被着すると、耐湿性
の点ではHDP被膜と同様の特性が得られる。
【0042】図20及び図21は、誘電率を縦軸に、S
i−F/Si−O結合比を横軸にとり、いくつかの実例
に対するデータをプロットした図である。F−TEOS
被膜が、独特のSi−F/Si−O結合分と屈折率、誘
電率との関係を有していることを、この図は示してい
る。従って、フッ素分及び誘電率の生産ライン上でのモ
ニタが容易になる。
【0043】例示した長時間に亘る被着処理において、
改変したConcept Oneリアクタは、全電力2
300W、内低周波電力75%、プロセスチャンバ内圧
力2.6トル(Torr)、プロセス温度350℃、プロセ
スガスの流量は、TEOSが2.75ml/分、O2
12slm、C26が2slmで動作させられた。この
結果、1200ウェハ上での長時間に亘る平均値をとる
と、デポ速度は2748Å/分、WiW1シグマパーセ
ントは1.1%、WtW1シグマパーセントは0.96
%、ストレスは−0.81±0.02×104N/cm
2、屈折率は1.4199±0.0007、0.2μm
の粒子は17アダー(adder)、かつSi−F/Si−
O結合比は3.3%となった。
【0044】本発明の特定の実施例について説明してき
たが、本発明は、この実施例及びその変形に限定される
ものではない。例えば、異なるデポ速度及び被膜の特性
を得るべく、電極間の間隔、電力のレベル、気体の流
量、全圧、分圧、及び温度を変えることもできる。従っ
て、特許請求の範囲に記載の本発明の範囲内にある、こ
こに記載していない本発明の他の実施例も存在すると考
えられる。
【0045】
【発明の効果】以上より、本発明に基づき、優れた段差
部被覆性(ステップカバレッジ)及び平坦性を有する、
安定性の高いフッ素含有二酸化シリコン被膜の被着方法
が提供される。
【図面の簡単な説明】
【図1】様々なアスペクト比を有する開口部の断面図で
ある。
【図2】理想的にコンフォーマル成長した被膜による填
隙の断面図である。
【図3】非コンフォーマル成長した被膜による填隙の断
面図である。
【図4】本発明に基づく被膜の被着に有用な高周波シス
テムの例の模式図である。
【図5】低レベルの電力を用いた工程の研究における、
プロセス因子のなかで変化する様々なパラメータに対す
るレスポンスキューブ(response cube)である。
【図6】Si−F/Si−O結合比を縦軸に、C26
2の比率を横軸にとり、低レベルの電力を用いた工程
の研究における一定の低周波電力、高周波電力、及びリ
アクタ内圧力に対するデータをプロットした図である。
【図7】ストレスを縦軸に、Si−F/Si−O結合比
を横軸にとり、低レベルの電力を用いた工程の研究にお
けるSi−F/Si−O結合比を一定の低周波電力のパ
ーセンテージの関数として示した図である。
【図8】屈折率を縦軸に、Si−F/Si−O結合比を
横軸にとり、低レベルの電力を用いた工程の研究におけ
る要因分析の全てのデータポイントにおける屈折率をプ
ロットした図である。
【図9】低レベルの電力を用いた工程の研究における、
Si−F/Si−O結合比が約2.5%の場合の、ライ
ン/スペースのアスペクト比が約1.4:1の填隙の代
表的な例を示した図である。
【図10】低レベルの電力を用いた工程の研究におけ
る、Si−F/Si−O結合比が約3%の場合の、ライ
ン/スペースのアスペクト比が約1.4:1の填隙の代
表的な例を示した図である。
【図11】低レベルの電力を用いた工程の研究におけ
る、500℃で90分間N2アニールを行った後の、フ
ッ素が1%、2%、及び3%の場合に対するSi−F/
Si−O結合領域を示した図である。
【図12】初期Si−F/Si−O結合比を縦軸に、1
00℃で湯浴処理した時間を横軸にとり、低レベルの電
力を用いた工程の研究における初期Si−F/Si−O
結合比のデータをプロットした図である。
【図13】初期Si−F/Si−O結合比を縦軸に、湯
浴時間を横軸にとり、低レベルの電力を用いた工程の研
究における、Si−F/Si−O結合比の3つの異なる
初期条件に対するデータをプロットした図である。
【図14】屈折率を縦軸に、Si−F分を横軸にとり、
高レベルの低周波電力を用いた工程の研究における標準
的PECVD F−TEOS被膜、高レベルの低周波電
力を用いて生成されたF−TEOS被膜、及びHDP被
膜に対するデータをプロットした図である。
【図15】ストレスを縦軸に、Si−F分を横軸にと
り、高レベルの低周波電力を用いた工程の研究におけ
る、高レベルの低周波電力モード及びHDPモードの全
プロセス状態のデータをプロットした図である。
【図16】SiOHの原子百分率を縦軸に、65℃の炉
の中で100%RHにさらした時間を横軸にとり、高レ
ベルの低周波電力を用いた工程の研究における、Si−
F分に関する3つの場合に対するデータをプロットした
図である。
【図17】HOHの原子百分率を縦軸に、65℃の炉の
中で100%RHにさらした時間を横軸にとり、高レベ
ルの低周波電力を用いた工程の研究における、Si−F
分に関する3つの場合に対するデータをプロットした図
である。
【図18】高レベルの低周波電力を用いた工程の研究に
おけるFTIRスペクトラムの部分拡大図であって、S
i−F分2.5%のHi LF F−TEOS被膜の、
100分間の湯浴の後の、SiOH及びHOHの吸光度
が示されている。
【図19】高レベルの低周波電力を用いた工程の研究に
おけるFTIRスペクトラムの部分拡大図であって、S
i−F分2.5%のHi LF F−TEOS被膜の、
100分間の湯浴の後の、SiOH及びHOHの吸光度
が示されている。
【図20】誘電率を縦軸に、Si−F/Si−O結合比
を横軸にとり、いくつかの実例に対するデータをプロッ
トした図である。
【図21】屈折率を縦軸に、Si−F/Si−O結合比
を横軸にとり、いくつかの実例に対するデータをプロッ
トした図である。
【符号の説明】
110 アスペクト比2:1の開口部 120 アスペクト比1:1の開口部 130 アスペクト比1:2の開口部 200 開口部 202 (コンフォーマル成長した)被膜 300 開口部 302 (非コンフォーマル成長した)被膜 304 窪み領域 306 継ぎ目 308 ボイド
フロントページの続き (72)発明者 シャリ・シュクマン アメリカ合衆国カリフォルニア州94086・ サニーベイル・#5・ベルモントテラス 987

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 プラズマCVDを用いて、フッ素を含
    有する二酸化シリコンを被着する方法であって、 プラズマCVDリアクタ内に基板を保持する過程と、 TEOS分、酸素分、及びフッ素分を含む気体混合物
    を、前記リアクタ内に導入する過程と、 前記基板の周辺の前記気体混合物を励起してプラズマに
    するべく、前記気体混合物に交流電力を与える過程とを
    有し、 前記気体混合物において、酸素分圧のTEOS分圧に対
    する比が、実質的に高いことを特徴とするフッ素含有二
    酸化シリコン被膜の被着方法。
  2. 【請求項2】 前記TEOS分が気化されたTEOS
    であり、前記酸素分がO2であり、前記フッ素分がC2
    6であることを特徴とする請求項1に記載の方法。
  3. 【請求項3】 低周波電力が、高周波電力よりも大き
    い二重高周波電力が使用されることを特徴とする請求項
    1に記載の方法。
  4. 【請求項4】 前記酸素分圧のTEOS分圧に対する
    比が、20:1より大きいことを特徴とする請求項1に
    記載の方法。
  5. 【請求項5】 前記被膜を備えるようなデバイスの生
    産プロセスに、前記フッ素含有二酸化シリコン被膜の被
    着方法を組み込んだ場合、前記生産プロセスにおいて前
    記被膜を外部から絶縁するために前記被膜の上に被着さ
    れることがある封止層を被着する過程が不要となること
    を特徴とする請求項1に記載の方法。
JP8179878A 1995-06-23 1996-06-20 フッ素含有二酸化シリコン被膜の被着方法 Pending JPH09106986A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US49461695A 1995-06-23 1995-06-23
US08/494,616 1995-06-23

Publications (1)

Publication Number Publication Date
JPH09106986A true JPH09106986A (ja) 1997-04-22

Family

ID=23965224

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8179878A Pending JPH09106986A (ja) 1995-06-23 1996-06-20 フッ素含有二酸化シリコン被膜の被着方法

Country Status (4)

Country Link
EP (1) EP0759481A1 (ja)
JP (1) JPH09106986A (ja)
KR (1) KR0182830B1 (ja)
SG (1) SG54345A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1079387A (ja) * 1996-08-02 1998-03-24 Applied Materials Inc シリカ膜のフッ素化による応力制御
KR100541541B1 (ko) * 1999-08-26 2006-01-12 삼성전자주식회사 플라즈마 증착장비의 프로세스 챔버

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6042901A (en) * 1996-02-20 2000-03-28 Lam Research Corporation Method for depositing fluorine doped silicon dioxide films
US6296711B1 (en) 1998-04-14 2001-10-02 Cvd Systems, Inc. Film processing system
US6136725A (en) * 1998-04-14 2000-10-24 Cvd Systems, Inc. Method for chemical vapor deposition of a material on a substrate
US6277203B1 (en) 1998-09-29 2001-08-21 Lam Research Corporation Method and apparatus for cleaning low K dielectric and metal wafer surfaces
JP3818561B2 (ja) 1998-10-29 2006-09-06 エルジー フィリップス エルシーディー カンパニー リミテッド シリコン酸化膜の成膜方法および薄膜トランジスタの製造方法
EP1169733A1 (en) * 1999-03-17 2002-01-09 Infineon Technologies SC300 GmbH & Co. KG Method for filling gaps on a semiconductor wafer
US6410457B1 (en) 1999-09-01 2002-06-25 Applied Materials, Inc. Method for improving barrier layer adhesion to HDP-FSG thin films
JP3419745B2 (ja) 2000-02-28 2003-06-23 キヤノン販売株式会社 半導体装置及びその製造方法
EP1128421A3 (en) * 2000-02-28 2002-03-06 Canon Sales Co., Inc. Method of fabricating an interlayer insulating film comprising Si, O, C and H for semiconductor devices
US6511922B2 (en) 2001-03-26 2003-01-28 Applied Materials, Inc. Methods and apparatus for producing stable low k FSG film for HDP-CVD
CN106148917B (zh) * 2015-04-03 2019-01-22 中芯国际集成电路制造(上海)有限公司 利用pecvd工艺淀积薄膜的方法和pecvd装置
CN109487234A (zh) * 2018-12-18 2019-03-19 湖北大学 超疏油涂层及其制备方法和应用

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4894352A (en) * 1988-10-26 1990-01-16 Texas Instruments Inc. Deposition of silicon-containing films using organosilicon compounds and nitrogen trifluoride
GB2256967B (en) * 1991-06-17 1995-03-29 Motorola Inc Method of depositing a pecvd teos oxide film

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1079387A (ja) * 1996-08-02 1998-03-24 Applied Materials Inc シリカ膜のフッ素化による応力制御
KR100541541B1 (ko) * 1999-08-26 2006-01-12 삼성전자주식회사 플라즈마 증착장비의 프로세스 챔버

Also Published As

Publication number Publication date
KR0182830B1 (ko) 1999-04-15
KR970001612A (ko) 1997-01-24
EP0759481A1 (en) 1997-02-26
SG54345A1 (en) 1998-11-16

Similar Documents

Publication Publication Date Title
US5104482A (en) Simultaneous glass deposition and viscoelastic flow process
EP0874391B1 (en) Process for depositing a Halogen-doped SiO2 layer
EP0761841B1 (en) Method for forming film
US6251807B1 (en) Method for improving thickness uniformity of deposited ozone-teos silicate glass layers
US5869149A (en) Method for preparing nitrogen surface treated fluorine doped silicon dioxide films
KR100453612B1 (ko) 유전율이 낮은 수소화된 옥시탄화규소 막의 제조방법
US5356722A (en) Method for depositing ozone/TEOS silicon oxide films of reduced surface sensitivity
TW518693B (en) In situ deposition and integration of silicon nitride in a high density plasma reactor
US6632478B2 (en) Process for forming a low dielectric constant carbon-containing film
US5872064A (en) DSAD process for deposition of inter layer dielectric
US6149976A (en) Method of manufacturing fluorine-containing silicon oxide films for semiconductor device
JPH09106986A (ja) フッ素含有二酸化シリコン被膜の被着方法
JPH02236282A (ja) 有機珪素化合物と三弗化窒素を用いた珪素含有被膜の製法
KR100292393B1 (ko) 반도체장치및그제조방법
US6303519B1 (en) Method of making low K fluorinated silicon oxide
JP3451380B2 (ja) 半導体装置の製造方法
US6500771B1 (en) Method of high-density plasma boron-containing silicate glass film deposition
US4597985A (en) Low temperature deposition of silicon oxides for device fabrication
JPH09167766A (ja) プラズマ化学気相成長装置及び半導体装置の製造方法
Pankov et al. The Effect of Hydrogen Addition on the Fluorine Doping Level of SiOF Films Prepared by Remote Plasma-Enhanced Chemical Vapor Deposition Using SiF4-Based Plasmas
EP0460106A4 (en) Novel glass deposition viscoelastic flow process
US20010036754A1 (en) Film forming method and manufacturing method of semiconductor device
Homma Fluorinated SiO2 films for interlayer dielectrics in quarter-micron ULSI multilevel interconnections
Yasuhara et al. Structure-designable formation-method of super low-k SiOC film (K= 2.2) by neutral-beam-enhanced-CVD
JPH10340898A (ja) 半導体装置及びその製造方法