JPH1079387A - シリカ膜のフッ素化による応力制御 - Google Patents

シリカ膜のフッ素化による応力制御

Info

Publication number
JPH1079387A
JPH1079387A JP9209274A JP20927497A JPH1079387A JP H1079387 A JPH1079387 A JP H1079387A JP 9209274 A JP9209274 A JP 9209274A JP 20927497 A JP20927497 A JP 20927497A JP H1079387 A JPH1079387 A JP H1079387A
Authority
JP
Japan
Prior art keywords
chamber
gas
silicon oxide
source
flow rate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9209274A
Other languages
English (en)
Inventor
Romauld Nowak
ノワク ロマウルド
C Pickering Jonathan
シー． ピカーリング ジョナサン
Ashok Shinha
シンハ アショク
Vermer Amrita
ヴァーマ アムリタ
Stuardo Robles
ローブルズ ストゥアルド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JPH1079387A publication Critical patent/JPH1079387A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02131—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being halogen doped silicon oxides, e.g. FSG
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Photovoltaic Devices (AREA)

Abstract

(57)【要約】 【課題】 酸化ケイ素堆積膜の固有応力レベルを制御す
るための方法と装置を提供すること。 【解決手段】 一つの実施形態における方法は、所望の
応力レベルを有する膜を得るため、所定量のハロゲン元
素をノズル１４から処理チャンバ１０内に導入し、膜に
混入させるステップを含む。別の実施形態における本発
明の方法は、高密度プラズマの条件の下で堆積した酸化
ケイ素膜の応力レベルを、膜に所定量のフッ素を混入す
ることにより調整するステップを含む。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ウェーハ処理中に
おける誘電体層の堆積に関し、更に詳しくいえば、酸化
ケイ素堆積層中の固有応力（intrinsic stress）を制御
する方法と装置に関する。
【０００２】
【従来の技術】現代の半導体デバイスの製造における主
要ステップの一つは、ガスの化学反応による半導体基板
上での薄膜の形成である。このような堆積プロセスを化
学的気相成長、つまりＣＶＤと称する。従来の熱ＣＶＤ
プロセスは、基板表面に反応ガスを供給し、そこで熱誘
導化学反応により所望の膜を生成するものである。高温
下で熱ＣＶＤプロセスを実施する例はあるが、金属層を
有するデバイス構造を破損するおそれがある。一方、普
及しているプラズマ促進式ＣＶＤ（ＰＥＣＶＤ）プロセ
スは、基板表面近くの反応ゾーンに高周波（ＲＦ）エネ
ルギーを加えて反応ガスを遊離させることにより、反応
性の高いイオン核種からなるプラズマを生成するもので
ある。開放されたイオン核種の高い反応性は、化学反応
を起こすために必要なエネルギーを低減するので、この
ようなＣＶＤプロセスに求められる温度は低下する。
【０００３】ＰＥＣＶＤプロセスの温度は比較的低いの
で、金属やポリシリコンの堆積層上に絶縁層を形成する
のに最適である。このような絶縁層（誘電体層とも呼
ぶ）に普通使用されるものとして酸化ケイ素膜がある。
酸化ケイ素膜は、電気的・物理的特性に優れるため、誘
電体層に好適である。
【０００４】半導体デバイスは数十年前に初めて登場し
て以来、寸法形状は劇的に小さくなった。集積回路は、
半導体の出現以来、「二年でサイズ半減」の法則（Moor
eの法則と呼ぶことが多い）、すなわち、一つのチップ
に取り付けるデバイスの数が二年毎に二倍になるという
法則におおむね従ってきた。今日のウェ−ハ製造プラン
トは、０．５μｍの形状を持つ集積回路、そして０．３
５ μｍのものまで日常的に生産しているが、明日はも
っと小さな寸法形状を持つデバイスを生産しているかも
しれない。
【０００５】デバイスのサイズが小さくなり、集積度が
高まるにつれて、膜の特性を規定範囲に保つことが重要
になってくる。このような特性の一つに、堆積膜の固有
応力レベルがある。特に重要なのは、より小さな寸法形
状のデバイスをつくるメーカーは堆積層の応力レベルを
正確に制御できることである。固有応力レベルが特定水
準よりも高いか、低いかで、ウェーハに湾曲、ひび割
れ、ボイド、などの欠陥が発生することがある。
【０００６】標準の容量結合型平行プレートＰＥＣＶＤ
リアクタ（以後「標準ＰＥＣＶＤリアクタ」と称す）に
堆積する酸化ケイ素膜の固有応力レベルは、いくつかの
異なる処理条件を調整すれば制御できる。酸化ケイ素膜
の固有応力を制御する技法の一つに、標準ＰＥＣＶＤリ
アクタのＲＦエネルギーレベルの調整がある。集積回路
メーカーはこのような技法を用いて、堆積酸化ケイ素層
の固有応力レベルを許容レベル内に収めるよう徹底して
いる。
【０００７】応力制御に加え、デバイスの寸法形状が小
型化に向かうにつれてその他の問題、例えば、金属間誘
電体（intermetal dielectric：ＩＭＤ）層およびその
他の絶縁層の誘電率の引き下げ、ならびに近接する空隙
を充填する、堆積絶縁層の能力（膜の「空隙充填」能と
呼ぶ）の向上の問題が重要性を増してきた。用途によっ
ては、標準ＰＥＣＶＤリアクタで堆積する酸化ケイ素膜
の誘電率や、空隙充填特性等の電気的・物理的特性だけ
では、もはや十分とはいえないものも現れている。
【０００８】誘電率や空隙充填の問題に対する有望な解
決法の一つは、酸化ケイ素膜にフッ素、あるいは塩素ま
たは臭素のような他のハロゲン元素を添加することであ
る。ハロゲン添加の例は、アプライド・マテリアルズ・
インコーポレイテッドに譲渡された１９９４年１１月２
４日出願の米国特許出願番号第０８/３４４，２８３号
の明細書に記載されており、これを本明細書では援用し
ている。フッ素は、他のハロゲン族元素よりも腐食性が
低いので、一般的には酸化ケイ素膜用の好適なドーパン
トとされる。フッ素添加酸化ケイ素膜はフッ化ケイ酸ガ
ラス膜、つまりＦＳＧとも呼ばれる。
【０００９】一般的に、ＦＳＧ膜は、誘電率が他の酸化
ケイ素膜よりも低く、空隙充填特性が優れている。従っ
て、核種々の誘電体層や、特に金属間誘電体層にフッ素
を好んで添加するメーカーが多い。
【００１０】ＰＥＣＶＤの堆積に特定の手順を用いない
と、フッ素を添加した酸化ケイ素膜は、同様に形成し
た、ドープしない酸化ケイ素膜よりも空隙性が高く、密
度が低い。よって、このような膜の応力制御は、膜堆積
の重要な局面である。このような膜の応力を制御する一
つの方法は、反応に用いる低周波ＲＦ電力を調整するこ
とにより、膜の密度を高める（膜の圧縮応力を高める）
ものである。ＦＳＧ膜の堆積中に極めて低いレベルの低
周波ＲＦエネルギーを加えることにより、膜の固有応力
が変化して本来伸長性のある膜が圧縮性の膜になる。低
周波ＲＦ電力がこのわずかの量を上回ると、堆積膜内の
固有圧縮応力は更に高まる。
【００１１】空隙充填の有望なもう一つの解決方法は、
高密度プラズマ（ＨＤＰ）ＣＶＤリアクタを用いるもの
あり、誘導結合コイルを用いて極めて低い圧力（millit
orrレベル)の状態のもとで、プラズマを発生させる。こ
のようなＨＤＰ ＣＶＤリアクタを用いて発生させたプ
ラズマの、イオン密度は標準容量結合型ＰＥＣＶＤプラ
ズマのイオン密度よりもほぼ２オーダー以上になる。Ｈ
ＤＰ ＣＶＤリアクタを用いた低いチャンバ圧力によ
り、長い平均自由行程を有する、活性の高い核種が得ら
れる。この要因がプラズマ密度とあいまって、有意の数
のプラズマ成分が深い高密度の狭隘な空隙の底部にまで
到達して、空隙充填特性に優れた膜を堆積できる。ま
た、反応チャンバ内にアルゴンや同様の重い不活性ガス
を導入すると、堆積時のスパッタリングが促進される。
ＨＤＰ堆積のスパッタリングエレメントは、充填しよう
とする空隙側面の堆積をエッチングするので、ＨＤＰ堆
積膜の空隙充填量が増加する。ＨＤＰリアクタのなかに
は、電界をかけることにより、プラズマを基板方向にバ
イアスしてスパッタリング効果がさらに促進させるもの
がある。従って、ＨＤＰ ＣＶＤリアクタの利用はます
ます重要になっており、酸化ケイ素膜とＦＳＧ膜の双方
の堆積に用いられている。
【００１２】
【発明が解決しようとする課題】少なくとも二つの理由
から、このようなＨＤＰ ＣＶＤリアクタにおいて、応
力制御の問題がより顕著になっている。第一に、ＨＤＰ
ＣＶＤ膜の固有応力レベルは、標準ＰＥＣＶＤ膜より
も一般的には大きい。従って、この応力増加を許容範囲
内に収めるように制御することが重要な問題である。
【００１３】第二に、 ＨＤＰ ＣＶＤ形成プラズマのR
F電力を変化させると、応力が比較的小さな範囲（例え
ば、一つの実用例では−１．０×１０9dynes/cm2と−
１．５×１０9dynes/cm2の間）のレベルまで制御でき
る。しかし、ＲＦ電力を変化させても、堆積膜の固有応
力レベルは、その範囲から有意に逸脱することは許容さ
れない。この現象の正確な理由は完全には把握できてい
ないが、プラズマの極端に高い密度、またはこの飽和レ
ベルに関係すると考えられる。また、ＲＦ電力を調整し
て、堆積膜の応力をその範囲内の低い応力レベル近傍に
セットすると、膜の空隙充填特性に悪影響を与える可能
性がある。
【００１４】過去、ＨＤＰ膜の応力をさまざまな方法で
制御していた。このような応力制御体系の一例として、
ＨＤＰ膜上に低応力のＰＥＣＶＤ、または他のタイプの
膜を堆積するものがあった。この（高応力／低応力）二
重層のアプローチにより応力制御は可能である。しか
し、このようなアプローチでは、ＨＤＰチャンバから、
ＰＥＣＶＤまたは他のタイプのチャンバへウェーハを搬
送するので、処理時間が余計にかかり、スループットが
低下する。複合層の堆積をひとつのチャンバ内で行っ
て、二重層堆積のために圧力や温度などの処理条件を調
整しても、ウェーハのスループットは、それでも悪影響
を受ける。
【００１５】従って、ＰＥＣＶＤの条件下で堆積したハ
ロゲン添加酸化ケイ素層のような堆積膜の応力レベル
を、膜の空隙充填特性に悪影響を与えることなく、精確
に制御することが望ましく、また重要である。また、Ｈ
ＤＰ ＣＶＤ処理手法により形成された酸化ケイ素中の
応力を精確に制御することが望ましく、また重要であ
る。
【００１６】
【課題を解決するための手段】本発明は、堆積された酸
化ケイ素膜内の固有応力を、膜の空隙充填能に悪影響を
与えることなく制御するための方法および装置を提供す
ることにより、検討した上記問題を解決するものであ
る。
【００１７】本発明の方法により、所定のハロゲン元素
が酸化ケイ素膜内に導入される。膜に入れるハロゲン元
素の実際の割合は、膜の所望固有応力レベルにより選定
される。
【００１８】好適な実施態様では、所定量のフッ素を反
応チャンバに導入して、所望範囲の応力レベルを有する
ＦＳＧ層を堆積する。堆積ＦＳＧ層の固有応力はフッ素
含有ソースをプロセスガスに導入する割合により制御さ
れる。導入されるこのフッ素ソースの実際の割合によ
り、ＦＳＧ膜の固有応力レベルは、約−２．０×１０9d
ynes/cm2から、低応力伸長性膜のレベルまでの所望応力
レベルに調整できる。本実施態様のもう一つの好適なも
のでは、選択した所定量のフッ素を反応チャンバに導入
して堆積膜の応力レベルを、約−１．０×１０9dynes/c
m2から−０．５×１０9dynes/cm2のレベルまで堆積膜の
応力レベルを設定する。
【００１９】本発明の方法のいま一つの実施態様では、
所定量のフッ素を、ケイ素ソースと酸素とを含むプロセ
スガスとともに反応チャンバ内に導入する。少なくとも
１×１０11イオン/cm3のプラズマが形成されてフッ素添
加の酸化ケイ素膜が堆積する。酸化ケイ素堆積層の固有
応力は、反応チャンバに導入するフッ素含有ソースの妥
当な割合を選定することにより制御される。導入するフ
ッ素ソースの実際の割合により、ＦＳＧ膜の固有応力レ
ベルは、約−１．５×１０9dynes/cm2から低応力伸長性
膜のレベルまでの所望応力レベルまで調整できる。本実
施態様の好適な変形において、プラズマは誘導結合型Ｈ
ＤＰ ＣＶＤリアクタ内で形成される。選定した量のフ
ッ素をＨＤＰ ＣＶＤ反応チャンバに導入して、堆積膜
の応力レベルを、約−１．０×１０9dynes/cm2から−
０．５×１０9dynes/cm2のレベルまでのレベルに設定す
る。
【００２０】誘電率、空隙充填特性、膜の均一性と安定
性等の膜の特徴を変更しない方が望ましい一部の実施態
様では、フッ素ソースをチャンバに入れる選定割合は、
チャンバに入れる総堆積ガス流量の２０％以下にするこ
とができる。更に他の実施態様では、フッ素ソースは総
ガス流量の１０％以下にすることができる。これらの実
施態様における比較的少量のフッ素を添加することによ
り、酸化ケイ素堆積膜の応力を−１．０×１０9dynes/c
m2未満のレベルまで制御する。本発明のこれらの実施態
様と他の実施態様、および本発明の利点と特長は、以下
の本文と添付図面の中で更に詳しく説明する。
【００２１】
【発明の実施の形態】
Ｉ．典型的なＣＶＤシステム Ａ．典型的な高密度プラズマＣＶＤシステム 図１は、本発明による誘電体層を堆積できるＨＤＰ Ｃ
ＶＤシステム５の一実施形態を示す。ＨＤＰ ＣＶＤシ
ステム５は、真空チャンバ１０と、真空ポンプ１２と、
バイアスＲＦ（ＢＲＦ）ジェネレータ３６と、ソース
ＲＦ（ＳＲＦ）ジェネレータ３２とを備える。
【００２２】真空チャンバ１０は、側壁２２とディスク
状天井電極２４とから成る天井を備える。側壁２２は、
石英またはセラミックのような絶縁体で作られていて、
螺旋コイルアンテナ２６を支持する。螺旋コイルアンテ
ナ２６の構造の詳細は、１９９３年８月２７日にFairba
inとNowakが出願した米国特許出願第０８/１１３,７７
６号「高密度プラズマＣＶＤとエッチングリアクタ」に
記載されており、その開示内容は引用することで本明細
書で援用する。
【００２３】堆積に供するガスと液体は、制御弁（図示
なし）を有する管路２７を通してガス混合チャンバ２９
内に供給され、そこで混合されてガス供給リングマニホ
ールド１６に送られる。一般的に、各プロセスガス用の
各ガス供給管は、(i)チャンバへのプロセスガスの流れ
を自動または手動で遮断するために用いることができる
安全遮断弁（これも図示しない）と(ii)ガス供給管を通
るガスの流量を測定する質量流量コントローラ（ＭＦ
Ｃ）（図示しない）とを備える。有毒ガスがプロセス中
で使用されるときは、いくつかの安全遮断バルブを各ガ
ス供給管に従来の構成で配置する。
【００２４】ガス・インジェクションノズル１４は、ガ
ス供給リングマニホールド１６に連結され、マニホール
ド１６に導入された堆積用ガスをチャンバ１０内のペデ
スタル４４に載置された基板４５へ分散させる。ペデス
タル４４を、モータ（図示しない）により上下に移動さ
せ、さまざまな処理位置に移動させることができる。ま
た、ペデスタル４４に静電チャックまたはこれに類する
機構を備えて、処理中のウェーハを拘束したり、冷却流
路やその他の機能を備えたりすることもできる。
【００２５】ガス供給リングマニホールド１６はハウジ
ング１８内に配置される。ハウジング１８は、スカート
４６により反応物質から保護される。スカート４６は、
ＨＤＰ ＣＶＤプロセスで用いる反応物質に耐える物
質、例えば、石英、セラミック、シリコン、またはポリ
シリコンなどから成る。真空チャンバ１０の底部に取り
外し可能な環状ライナ４０を備えることができる。
【００２６】堆積用ガスの誘導結合プラズマは、ソース
ＲＦジェネレータ３２からコイルアンテナ２６にＲＦエ
ネルギーを加えることにより、基板４５の近傍に形成す
ることができる。ソースＲＦジェネレータ３２は、コイ
ルアンテナ２６に単一周波数または、混合周波数のＲＦ
電力（または、その他の所望バリエーション）を供給し
て、真空チャンバ１０に導入された反応性プラズマ核種
の分解を促進することができる。このように形成された
プラズマの密度は、標準ＰＥＣＶＤリアクタと比べると
比較的高い（１０11〜１０12イオン/cm3のオーダー）。
堆積用ガスは、矢印２５で示す通り、チャンバ１０から
排気管２３を通して排気される。ガスを排気管２３から
逃がす割合は、スロットルバルブ１２ａで制御される。
【００２７】天井電極２４は蓋５６により保持される。
蓋５６は、冷却ジャケット５８により冷却されるが、天
井電極２４は抵抗式ヒータ６０により加熱されて洗浄速
度を加速させたり、処理パラメータを変更したりでき
る。天井電極２４は導体であって、スイッチ３８を適切
に設定することにより、アースやＢＲＦジェネレータ３
６に接続したり、非接続状態（浮かせる）にしたままに
することができる。同様に、ペデスタル４４は、スイッ
チ５２を適切に設定することにより、アースやＢＲＦジ
ェネレータ５０に接続したり、非接続状態（浮かせる）
にしたままにすることができる。これらのスイッチの設
定は、プラズマの所望特性により決まる。ＢＲＦジェネ
レータ３６と５０は、単一周波数、または混合周波数の
ＲＦ電力（または所望のバリエーション）のいずれかを
供給できる。ＢＲＦジェネレータ３６と５０は、別個の
ＲＦジェネレータにするか、または天井電極２４とペデ
スタル４４の双方に接続する単一のＲＦジェネレータに
することができる。ＢＲＦジェネレータ３６と５０から
ＲＦエネルギーを加えることにより誘導結合プラズマを
ペデスタル４４の方向にバイアスさせることにより、ス
パッタリングを促進し、プラズマの現在のスパッタリン
グ効果を高める（すなわち、膜の空隙充填能を高め
る）。
【００２８】容量結合を用いてプラズマを形成すること
も可能である。このようなプラズマは、天井電極２４と
ペデスタル４４の間で、または同じような方式で形成で
きる。
【００２９】ＢＲＦジェネレータ３６と５０、ＳＲＦジ
ェネレータ３２、スロットルバルブ１２ａ、管路２７に
接続されたＭＦＣ、スイッチ３０、３４、３８、５２、
およびＣＶＤシステム５のその他の構成要素は全て、制
御ライン３５上のシステムコントローラ３１により制御
されるが、ここではその一部しか図示しない。システム
コントローラ３１は、記憶装置３３、すなわち好適な実
施形態ではハードディスクドライブ等のコンピュータで
読める媒体に記憶させたコンピュータプログラムの制御
のもとで動作する。コンピュータプログラムは、ガスの
供給タイミングと供給速度と混合比、チャンバ圧力、チ
ャンバ温度、ＲＦ電力レベル、および特定プロセスの他
のパラメータを指図する。モータや光センサを用いて、
スロットルバルブ１２ａやペデスタル４４のような可動
機械部品を動かし、その位置を決める。
【００３０】システムコントローラ３１は、ＣＶＤ装置
の活動のすべてを制御する。好適な実施形態では、コン
トローラ３１は、ハードディスクドライブ(記憶装置３
３)、フロッピーディスクドライブ、およびカードラッ
クを備える。カードラックは、シングルボード・コンピ
ュータ（ＳＢＣ）３７、アナログ・デジタル入出力ボー
ド、インターフェースボード、およびステッピングモー
タ・コントローラボードを備える（一部だけを図示）。
システムコントローラは、ボード、カードケージ、およ
びコネクターの寸法とタイプを定義するVersa Modular
Europeans（ＶＭＥ）基準に適合する。ＶＭＥ基準は、
１６−ｂｉｔデータバス、２４−ｂｉｔアドレスバスを
有するバス構成も定義している。
【００３１】システムコントローラ３１は、ハードディ
スクドライブに記憶したコンピュータプログラムの制御
のもとで動作する。コンピュータプログラムは、ガスの
供給タイミングと混合比、ＲＦ電力レベル、および特定
プロセスの他のパラメータを指図する。ユーザとシステ
ムコントローラとの間のインタフェースは、図２に描い
たＣＲＴモニタ３４０ａとライトペン３４０ｂによる。
好適な実施形態では、２台のモニター３４０ａを使用す
る。１台は、オペレータ用にクリーンルームの壁に取り
付け、もう１台は保守要員用として壁の背後に取り付け
る。モニター３４０ａは、２台とも同じ情報を同時に表
示するが、ライトペン３４０ｂは１本しか使用できな
い。ライトペン３４０ｂは、ＣＲＴ表示装置が発する光
を、ペン先端部の光センサにより検出する。特定の画面
や機能を選ぶには、オペレータは表示装置の画面の指定
部位にライトペン３４０ｂをあて、ボタンを押す。接触
部位の色が強調されるなり、新しいメニューや画面が表
示されるなりして、ライトペンと表示装置の画面との交
信が確認される。
【００３２】プロセスは、例えば、システムコントロー
ラ３１上で動くコンピュータプログラム製品を用いて実
行できる。コンピュータプログラムコードは、コンピュ
ータが読める従来のプログラミング言語、例えば、６８
０００アセンブリ言語、Ｃ、Ｃ＋＋、またはＰａｓｃａ
ｌなどで記述できる。適切なプログラムコードは、従来
のテキストエディタを用いて単一または複数のファイル
に入力し、コンピュータの記憶装置のような、コンピュ
ータで使える媒体に記憶し、あるいは具体化（実行）す
る。入力したコードテキストが高水準プログラミング言
語で書かれているときは、コードはコンパイルされ、こ
れに続きコンパイラーコードはコンパイル済ウインドウ
のライブラリルーチンのオブジェクトコードにリンクさ
れる。リンクされたコンパイル済みオブジェクトコード
を実行するには、システムユーザがオブジェクトコード
を呼び出すと、コンピュータシステムは記憶装置内のコ
ードをロードし、CPUはコードを読み出して実行し、プ
ログラムが識別したタスクを果たす。
【００３３】図３は、コンピュータプログラム７０の階
層的な制御構造を図解するブロック図を示している。ユ
ーザーは、ライトペンインターフェースを用いて、ＣＲ
Ｔモニタに表示されるメニューまたは、画面に応答して
プロセス・セレクタ・サブルーチン７３にプロセスセッ
ト番号と処理チャンバ番号を入力する。プロセスセット
は、規定のプロセスを実行するために必要なプロセスパ
ラメータの所定セットであり、定義済みのセット番号に
より識別される。プロセスセレクターサブルーチン７３
は、(i)マルチチャンバシステム中の所望する処理チャ
ンバと、(ii)所望プロセスを遂行する処理チャンバを運
転するために必要なプロセスパラメータの所望セットを
識別する。特定のプロセスを遂行するためのプロセスパ
ラメータは、プロセス条件、例えば、プロセスガスの組
成、流量、温度、圧力に関係するとともに、ＲＦバイア
ス電力レベルや磁場電力レベル等のプラズマ条件、冷却
ガス圧力、およびチャンバ壁温度などの諸条件に関係
し、レシピの形式でユーザへ提供される。レシピで規定
するパラメータは、ライトペン／ＣＲＴモニタインター
フェースを用いて入力される。
【００３４】プロセスをモニタするための信号は、シス
テムコントローラのアナログ入力／デジタル入力ボード
により提供され、プロセスを制御するための信号は、シ
ステムコントローラ３１のアナログ出力／デジタル出力
ボードに出力される。
【００３５】プロセスシーケンササブルーチン７５は、
識別された処理チャンバと、プロセスパラメータセット
をプロセスセレクタサブルーチン７３から受け取って、
種々の処理チャンバの運転を制御するためのプログラム
コードを備える。複数のユーザがプロセスセット番号と
処理チャンバ番号を入力することができ、さもなけれ
ば、１人のユーザが複数のプロセスセット番号と処理チ
ャンバ番号を入力することができるので、シーケンササ
ブルーチン７５が所定のプロセスを所望の順序でスケジ
ュールできるようにする。好ましくは、シーケンササブ
ルーチン７５は、以下のステップ、すなわち、(i)チャ
ンバが使用中か否かを判定するために処理チャンバの運
転をモニタするステップ、(ii)使用中のチャンバ内でど
のプロセスが実行されているかを判断するステップ、(i
ii)処理チャンバの稼働状態と実行予定のプロセスのタ
イプに基づき所望のプロセスを実行するステップと、を
遂行するためのプログラムコードを備える。処理チャン
バをモニタする従来の方法、例えばポーリングなどを用
いることができる。どのプロセスを実行するかをスケジ
ューリングするにあたり、シーケンササブルーチン７５
は、使用中の処理チャンバの現在の状態を考慮するにあ
たり、選定したプロセスに対する所望のプロセス条件、
つまり各特定ユーザが入力したリクエストの「経過時
間」、またはシステムプログラマがスケジューリングの
優先度を決めるために織り込もうとする、その他の任意
の関連ファクタと比較できるように設計できる。
【００３６】シーケンササブルーチン７５が、処理チャ
ンバとプロセスセットとのどの組み合わせが次に実行さ
れようとしているかを判定したあと、シーケンササブル
ーチン７５は、自分で判定したプロセスセットに基づ
き、処理チャンバ１０内の複数の処理タスクを制御する
チャンバマネージャサブルーチン７７ａ〜７７ｃへ特定
プロセスセットパラメータを渡すことにより、プロセス
セットを実行させる。例えば、チャンバマネージャサブ
ルーチン７７ａは、処理チャンバ１０におけるスパッタ
リングとＣＶＤ処理作動を制御するためのプログラムコ
ードを備える。チャンバマネージャサブルーチンはま
た、選定したプロセスセットを実行するために必要なチ
ャンバのコンポーネントの動作部を制御するさまざま
な、チャンバコンポーネントサブルーチンの実行を制御
する。
【００３７】チャンバコンポーネントサブルーチンの例
として、基板位置決めサブルーチン８０、プロセスガス
制御サブルーチン８３、圧力制御サブルーチン８５、ヒ
ータ制御サブルーチン８７、プラズマ制御サブルーチン
９０がある。当業者であれば、処理チャンバ１０でどの
ようなプロセスを遂行するかにより別のチャンバ制御サ
ブルーチンを織り込めることがわかるだろう。運転中、
チャンバマネージヤサブルーチン７７ａは、選択的にス
ケジューリングしたり、実行中の特定のプロセスセット
に従いプロセスコンポーネントサブルーチンを呼び出
す。チャンバマネージャサブルーチン７７ａによるスケ
ジューリングは、シーケンササブルーチン７５が処理チ
ャンバ１０とプロセスセットを実行するときに行うスケ
ジューリングと同じやり方で実行される。一般的には、
チャンバマネージャサブルーチン７７ａは、以下のステ
ップ、すなわち、種々のチャンバコンポーネントをモニ
タするステップ、実行するプロセスセットのためのプロ
セスパラメータに基づき、どのコンポーネントを運転す
べきかを判定するステップ、およびモニタリングと判定
のステップとに応答して、チャンバコンポーネントを実
行させるステップを有する。
【００３８】特定チャンバコンポーネントサブルーチン
の働きを、図３を参照して説明する。基板位置決めサブ
ルーチン８０は、ペデスタル４４上の基板をロードし
て、ペデスタルを処理位置へ移動させるために用いるチ
ャンバコンポーネントを制御するためのプログラムコー
ドを備える。基板位置決めサブルーチン８０は、他の処
理を終了した後、ＰＥＣＶＤリアクタなどからチャンバ
１０への基板の搬送も制御できる。
【００３９】プロセスガス制御サブルーチン８３は、プ
ロセスガスの組成と流量を制御するためのプログラムコ
ードを有する。サブルーチン８３は、安全遮断弁の開閉
位置を制御し、質量流量コントローラに上下の勾配をつ
けて所望のガス流量を得る。プロセスガス制御サブルー
チン８３を含むすべてのチャンバコンポーネントサブル
ーチンは、チャンバマネージャサブルーチン７７ａによ
り呼び出される。サブルーチン８３は、所望ガス流量に
関するチャンバマネージャサブルーチンからプロセスパ
ラメータを受け取る。一般的に、プロセスガス制御サブ
ルーチン８３は、ガス供給ラインを開くことにより作動
し、以下のステップ、すなわち、(i)質量流量コントロ
ーラの必要な値を読むステップ；(ii)読み取った値を、
チャンバマネージャサブルーチン７７ａから受け取った
所望流量と比較するステップ；(iii)ガスラインの流量
を必要に応じて調整するステップ；を繰り返す。更に、
プロセスガス制御サブルーチン８３は、不安定なガス流
量がないかをモニタし、不安定状態が検出されたとき安
全遮断弁を作動させるステップを有する。
【００４０】プロセスのなかには、反応性プロセスガス
がチャンバに導入される前に、チャンバ内の圧力を安定
させるためチャンバにアルゴン等の不活性ガスを流し込
むものもある。これらのプロセスでは、プロセスガス制
御サブルーチン８３は、チャンバ中の圧力を安定させる
のに必要な時間だけチャンバ中に不活性ガスを流し込む
ステップを織り込むようにプログラムされている。これ
で、前記ステップの実行が可能になる。更に、テトラエ
チルオルトシラン（ＴＥＯＳ）等の液体前駆物質からプ
ロセスガスが蒸発するようなときは、プロセスガス制御
サブルーチン８３には、発泡装置中の液体前駆物質を通
過するヘリウムのような分配ガスを発泡させたり、液体
噴射弁にヘリウムを導入するステップを含む。このタイ
プのプロセスにおいて、プロセスガス制御サブルーチン
８３は、分配ガスの流れ、発泡装置中の圧力、および発
泡装置の温度を調節して所望のプロセスガス流量を得
る。上で検討したとおり、所望ガス流量がプロセスパラ
メータとしてプロセスガス制御サブルーチン８３に移さ
れる。更に、プロセスガス制御サブルーチン８３は、任
意のガス流量に関し必要な値が書き込まれた記憶装置の
テーブルにアクセスして、所望のプロセスガス流量に対
する必要な分配ガス流量、発泡装置の圧力、および発泡
装置の温度を得るためのステップを備える。ひとたび、
必要な値が得られると、分配ガス流量、発泡装置の圧
力、および発泡装置の温度がモニターさされ、必要な値
と比較して、しかるべく調整される。
【００４１】圧力制御サブルーチン８５は、チャンバの
排気部にあるスロットルバルブ１２ａの開口のサイズを
調節することにより、チャンバ１０中の圧力を制御する
プログラムコードを含んでいる。スロットルバルブ１２
ａの開口のサイズは、チャンバ圧力が総プロセスガス流
量、処理チャンバのサイズ、そして排気装置のポンピン
グ目標圧力に関する所望レベルまで制御するように設定
される。圧力制御サブルーチン８５が呼び出されると、
所望の、すなわち目標の圧力レベルは、チャンバマネー
ジャサブルーチン７７ａからパラメータとして受け取ら
れる。圧力制御サブルーチン１４７は、チャンバに接続
した一つ以上の従来の圧力計で値を読み取ることによ
り、チャンバ１０中の圧力を測定し、その測定値を目標
圧力と比較し、記憶装置内の目標圧力に対応する圧力テ
ーブルから比例・積分・微分（ＰＩＤ）値を求め、圧力
テーブルから得られたＰＩＤ値に従ってスロットルバル
ブ１２ａを調整するように動作する。代替として、圧力
制御サブルーチン８５は、スロットルバルブ１２ａが特
定の開口サイズまで開いたり、閉じたりするように記述
することにより、チャンバ１０を調節して所望圧力を得
ることができる。
【００４２】ヒータ制御サブルーチン８７は、チャンバ
１０の温度を制御するプログラムコードを備える。ヒー
タ制御サブルーチン８７もチャンバマネージャサブルー
チン７７ａにより呼び出され、目標、すなわち設定温度
パラメータを受け取る。ヒータ制御サブルーチン８７
は、ペデスタル４４に位置する熱電対の電圧出力を測定
することにより温度を測定し、測定温度を設定温度と比
較し、抵抗ヒータ要素６０に加える（必要に応じて、Ｂ
ＲＦジェネレータ３０、５０に加える）電流を加減して
設定温度を得る。温度は、記憶された換算テーブルの対
応する温度をルックアップするなり、４階の多項式を用
いて温度を計算するなりして、測定電圧から得られる。
【００４３】プラズマ制御サブルーチン９０は、チャン
バ１０中のＲＦジェネレータ３２、３６、５０に印加す
るＲＦ電圧電力レベルを設定するため、またオプション
としてチャンバ内で発生する磁界レベルを設定するプロ
グラムコードを備える。プラズマ制御サブルーチン９０
は、前述チャンバコンポーネントサブルーチンと同様
に、チャンバマネージャサブルーチン７７ａにより呼び
出される。
【００４４】３つの容量結合型構成のそれぞれ利点と、
誘導結合型構成について特に詳述した、このようなＨＤ
Ｐ ＣＶＤ装置の事例は、１９９４年４月２６日に出願
したNowark、FairbainおよびRedekerの「誘導結合と容
量結合の組み合わせによる高密度プラズマＣＶＤリアク
タ」と題する米国特許出願第０８/２３４,７４６号明細
書に記載されており、その開示内容を引用することで本
明細書で援用する。
【００４５】Ｂ．典型的な平行プレート容量結合型ＣＶ
Ｄリアクタチャンバ 図４は、本発明の誘電体層を堆積できるＣＶＤシステム
の他の実施形態を示している。図４は、真空チャンバ１
１５の範囲を画成するハウジングを有する、平行プレー
トプラズマ促進式化学的気相堆積(ＰＥＣＶＤ)システム
１１０の概略図である。システム１１０は、真空チャン
バ１１５内のサセプタ１１２上に載置するウェーハ（図
示しない）へ堆積用ガスを分散させるためのガス分配マ
ニホールド１１１を備える。サセプタ１１２は、熱応答
性が高く、サポート１１２に取り付けられるので、サセ
プタ１１２（およびサセプタ１１２の上面に支持された
ウェーハ）は、下方のローデイング／オフローテイング
位置とマニホールド１１１に近接する上方の処理位置１
１４との間を制御されながら移動させることができる。
【００４６】サセプタ１１２とウェーハが処理位置１１
４にあるとき、両者は環状真空マニホールド１２４に排
気させるための間隙を空けた複数のホール１２３を有す
るバッフルプレート１１７に囲まれる。堆積用ガスとキ
ャリヤガスおよび液体は、制御弁（図示しない）を有す
るライン１１８を通ってガス混合チャンバ１１９に入
り、そこで混合された後、マニホールド１１１に送られ
る。処理中、マニホールド１１１へのガス注入口は、矢
印１２２、１２１で示すウェーハの表面に向けてベント
され、放射状に、均一に分布される。次いで、ガスは、
ポート１２３を介して円形真空マニホールド１２４内に
排気され、真空ポンプ装置（図示しない）により排気ラ
イン１３１から出る。排気管１３１かから放出されるガ
スの流量は、スロットルバルブ１３２により制御され
る。
【００４７】制御されたプラズマは、ＲＦ電源１２５か
らマニホールド１１１に加えられたＲＦエネルギーによ
り、ウェーハの近傍で形成される。ガス分配マニホール
ド１１１もＲＦ電極であり、サセプタ１１２は接地され
ている。ＲＦ電源１２５は、マニホールド１１１へ単一
周波数、または混合周波数のＲＦ電力の何れか（また
は、所望のバリエーション）を供給して、チャンバ１１
５に導入される反応性核種の分解を促進する。
【００４８】外部円形ランプモジュール１２６は、平行
環状パターン光１２７を、石英窓１２８を介してサセプ
タ１１２に提供する。このような熱分布により、サセプ
タからの熱の自然損失パターンは補償され、サセプタと
ウェーハを急速かつ均一に加熱することにより効果的に
堆積が行われる。
【００４９】モータ（図示しない）により、サセプタ１
１２は処理位置１１４と、下方のウェーハローデイング
位置との間を上下に動く。モータと、ライン１１８に接
続した制御弁と、スロットルバルブと、ＲＦ電源１２５
とは、一部だけ図示した制御線１３６上のシステムコン
トローラ１３４により制御される。システムコントロー
ラ１３４は、記憶装置１３８のようなコンピュータで読
める媒体に記憶したコンピュータプログラムにより制御
されて動作するプロセッサ（ＳＢＣ）１３７を備える。
コンピュータプログラムは、ガスの供給タイミングと混
合、チャンバ圧力、チャンバ温度、ＲＦ電力レベル、サ
セプタ位置、および特定加工処理の他のパラメータを、
システムコントローラ３１について述べたのと同じやり
方で指図する。
【００５０】一般的に、任意のチャンバライニングまた
はすべてのチャンバライニング、ガスインレットマニホ
ールドのフェースプレート、サポートフィンガ１１３、
および、様々な他のリアクタハードウェアは、アルミニ
ウムおよび／または陽極処理したアルミニウム等の材料
から製作される。このようなＰＥＣＶＤ装置の例は、
「ＣＶＤ/ＰＥＣＶＤサーマルリアクタ、および酸化ケ
イ素のサーマル化学的気相成長と、原位置多ステップ平
坦化プロセス」と題する米国特許第５,０００,１１３号
明細書に記載されており、その開示内容を引用すること
により本明細書で援用する。
【００５１】前記ＣＶＤシステムの説明は、実例を示す
のが主目的であり、本発明の範囲を制限するものではな
い。すなわち、プラテンやサセプタのデザイン、ヒータ
のデザイン、ＲＦ電力接続等の前記システムの変更が考
えられる。更に、電子サイクロトロン共鳴（ＥＣＲ）プ
ラズマＣＶＤ装置、またはこれに類する他のプラズマＣ
ＶＤ設備を採用することもできる。本発明による酸化ケ
イ素層の応力を制御する方法は、特定の装置、または特
定のプラズマ励起法に限定されるものではない。
【００５２】II．酸化ケイ素の堆積と応力制御 本発明のプロセスによれば、上記プラズマＣＶＤシステ
ムまたはその他のシステムのいずれかで堆積した酸化ケ
イ素膜の固有応力レベルは、酸化物層に任意の量のハロ
ゲンを入れることにより正確に制御することが可能にな
る。適切なハロゲン元素としてフッ素、臭素、塩素など
がある。フッ素は、一般的に他のハロゲン族元素と比較
して腐食性が低いので、本発明の好適な実施形態で用い
たハロゲンドーパントである。
【００５３】Ａ．高密度プラズマシステムでの堆積 不純物無添加の酸化ケイ素層は、前述のＨＤＰ ＣＶＤ
システムによりシランのようなシリコン含有ガスを、Ｏ
のような酸素含有ガスと反応させることにより堆積でき
る。アルゴンまたはこれに類するガスをスパッタリング
元素として混入することができる。これらのソースガス
から堆積した酸化ケイ素膜は、プロセス条件やその他の
ファクタに依存して、一般的に、誘電率は約３．８〜
４．１になり、また固有圧縮応力のレベルは、約−１．
８×１０9dynes/cm2の高レベルから約−１．２×１０9d
ynes/cm2の低レベルまで変化する。しかし、このような
応力レベルは高すぎるので、多くの場合、実用としては
妥当ではない。多くのメーカーが好んで用いる堆積膜の
固有応力レベルはこれよりも低く、その範囲は、約−
０．５×１０9dynes/cm2〜−１．０×１０9dynes/cm2ま
たは、それよりも低い。
【００５４】本発明の方法によると、高密度プラズマ
（例えば、１０11イオン/cm3以上のプラズマ密度）を有
する、ＨＤＰ ＣＶＤまたはその他の条件下で堆積した
酸化ケイ素膜の固有応力は、このような好適な範囲内で
調整できる。事実、本発明の方法によれば、−１．５×
１０9dynes/cm2以上の範囲にある酸化ケイ素堆積膜の固
有応力レベルは引張応力下の膜程度まで制御できる。こ
のような応力制御は、ハロゲン元素、好ましくはフッ素
を添加することにより反応が達成される。フッ素は、種
々のフッ素ソース、とりわけＳｉＦ4、Ｃ2Ｆ6、ＣＦ4な
どから導入することができる。
【００５５】比較的少量のフッ素をチャンバに導入する
だけで、酸化ケイ素膜のこのような応力制御を正確に行
える。少量のフッ素を導入するだけで、他の応力制御手
法（ＲＦ電力の調整など）とは関係なく、応力制御を行
うことができる。また、少量のフッ素を反応に添加する
だけで、膜の均一性や安定性など、他の膜特性に悪影響
を及ぼさない。
【００５６】本発明の方法の有効性を実証するため、ア
プライド・マテリアルズ・インコーポレイテッドが製作
したＨＤＰ ＣＶＤチャンバにより抵抗率の低いシリコ
ンウェーハ上に厚さ１．０μmのフッ素添加酸化ケイ素
膜を堆積させる実験を行った。酸化ケイ素膜は、シラ
ン、酸素、およびアルゴンを含む堆積用ガスから堆積さ
せた。フッ素ソースとしてＣＦ4を堆積用ガスに添加し
た。
【００５７】実験では、チャンバに入れるシラン、酸
素、およびアルゴンの流量を一定にした。反応チャンバ
に導入するＣＦ4の流量は、膜に混入するフッ素濃度を
変えるため変動させた。詳しく述べると、チャンバに導
入する流量は、シランが６０sccm、酸素が９６sccm、そ
してアルゴンを２０sccmとした。反応チャンバ内の温度
を、約４００℃、チャンバ内圧力を約３millitorrに保
った。プラズマは、ソースＲＦ電力(２．０Hz)を３５０
０ワットに、バイアスＲＦ電力(１．８Hz)を２５００ワ
ットに設定した。このようなガス流量、温度、圧力、Ｒ
Ｆ電力レベルは、ＨＤＰ ＣＶＤチャンバで不純物無添
加酸化ケイ素膜を堆積させるのに使用する一つの特定プ
ロセスの標準的な最適値である。実験でのＣＦ4の流量
は、０sccmから４０sccmまでの間で変化させた。これら
の実験結果は下記の表１に要約されており、図５に、膜
応力とＣＦ4ドーパント流量との関係をプロットしてグ
ラフで示す。
【００５８】
【表１】 表１と図５から明らかなように、堆積膜の応力は、ＣＦ
4の流量を調整することにより制御できる。実験では、
堆積膜の固有応力は、反応に取り込むＣＦ4の流量に依
存して、約−１．４５×１０9dynes/cm2の高レベルから
０．５×１０9dynes/cm2まで変化した。すべての応力測
定は、Tencor Instrumentsが製作したFlexus 2320応力
温度ゲージを用いて行った。
【００５９】堆積した、非ドープの酸化ケイ素膜（ＣＦ
4の流量を０sccmとした）は、上記条件下で −１．４５
×１０9dynes/cm2の圧縮応力レベルを呈した。しかし、
比較的少量のＣＦ4を反応に取り込むことにより、膜応
力は、−０．９×１０9dynes/cm2に減少した。チャンバ
に取り込まれるＣＦ4の流量を増加させると、膜応力は
はさらに減少した。ＣＦ4を３０sccmの割合で導入する
と、膜応力は、−０．２５×１０9dynes/cm2まで減少し
た。ＣＦ4の流量を４０sccmまで上げると、＋０．５×
１０9dynes/cm2の引張応力レベルに達した。
【００６０】上記実験で確認したように、堆積チャンバ
にフッ素を導入することにより膜の他の特性に悪影響を
及ぼすことなく堆積膜の応力を制御するメカニズムが備
わる。詳しく述べると、この特別の用途例では、比較的
少量のフッ素（約１０〜２５sccm範囲）を導入すること
により、ＨＤＰ ＣＶＤの条件下で堆積した酸化ケイ素
層の応力は、−１．０〜−０．５×１０9dynes/cm2まで
の所望範囲に制御できる。このように比較的低い導入流
量では、ＣＦ4の導入流量が０〜２５sccmの範囲で増加
しても、各膜の空隙充填特性や均一性の特性は、本質的
な変化を受けなかった。また、膜の誘電率にも有意の変
化が認められなかった。
【００６１】むろん、本発明の方法は、上記実験で定め
た特定パラメータにより何ら制約されない。当業者な
ら、本発明の精神をから逸脱することなく種々の処理条
件と反応物質ソースを用いることができることがわかる
だろう。例えば、シリコンソースとしてテトラエチルオ
ルトシリケート（ＴＥＯＳ）他も使えるし、酸素ソース
としてオゾン、Ｎ2Ｏなどを使えるだろう。更に、フッ
素ソースとしてＣ2Ｆ6、トリエトキシフルオロシラン
（ＴＥＦＳ）、ＳｉＦ4、などを用いて堆積膜の固有応
力レベルを下げることもできよう。また、チャンバに導
入して個々のガスの流量は、使用するガス、チャンバ設
計、およびチャンバ容積に、ある程度依存する。ガス導
入流量は、異なるチャンバ、および／または異なるガス
により違いがでるだろう。
【００６２】Ｂ．容量結合型平行プレートＣＶＤリアク
タでの堆積 本発明がなされる以前は、上述のような容量結合型ＰＥ
ＣＶＤシステムで堆積したＦＳＧ膜の応力は、低周波Ｒ
Ｆ電力を調整することにより制御するのが通例だった。
例えば、ＴＥＦＳ−ＦＳＧ堆積膜の固有応力と低周波Ｒ
Ｆ電力との関係を示すグラフで表した図６のように、Ｒ
Ｆ電力を増加させると、膜応力も増加する。
【００６３】図６において、ＴＥＦＳ−ＦＳＧ膜を、ア
プラスド・マテリアルズ・インコーポレイテッド製のP5
000ＰＥＣＶＤチャンバで、低抵抗シリコンウェーハ上
に堆積した。膜は、圧力５torr、温度４００℃で堆積し
た。１３．５６MHzの高周波ＲＦ電源に１５５ワットの
電力を、３５０KHzの低周波ＲＦ電源に２３０ワットの
電力を供給した。サセプタはガス分配マニホールドから
２５０milのところに配置した。２６０mgmの流量でＴＥ
ＯＳを取り込み、２３０mgmの流量で酸素をチャンバに
導入した。ＴＥＦＳの導入流量は２３０mgmであった。
【００６４】図６で明らかなように、上記プロセス条件
下で低周波ＲＦ電力を変化させることにより、ＦＳＧ堆
積膜の固有応力レベルは約０．７×１０9dynes/cm2から
−１．６×１０9dynes/cm2までの範囲で調整できる。Ｆ
ＳＧ膜の応力レベルを、約−０．５×１０9dynes/cm2か
ら約−１．０×１０9dynes/cm2の範囲で調整する必要の
ある用途が多いので、上記条件下で堆積されるＴＥＦＳ
−ＦＳＧ膜に対する低周波ＲＦ電力は、約１５０〜３５
０ワットに設定するのが望ましい。しかし、低周波ＲＦ
電力がこの範囲を超えて増加すると、膜の均一性とウェ
ットエッチングレートは低下することが実験でわかって
いる。
【００６５】本発明の方法によれば、膜の応力レベルを
制御するために低周波ＲＦ電力を変更する必要もなく、
ＰＥＣＶＤ膜の応力レベルを制御または調整するもう一
つのメカニズムが加わる。詳しくいえば、本発明の方法
により、反応チャンバに導入するフッ素含有ソースの流
量を変化させて、ＦＳＧ堆積膜の固有応力レベルが制御
される。例えば、２００mmのウェーハ用にアプライド・
マテリアルズ・インコーポレイテッドが製作したP5000
リアクタで堆積した酸化ケイ素膜の固有応力レベルに及
ぼすフッ素ドーパントの流れの効果が、図７のグラフで
わかる。ＴＥＦＳ−ＦＳＧ膜とＣ2Ｆ6−ＦＳＧ膜の応力
は、ＴＥＦＳまたはＣ2Ｆ6のいずれかの反応チャンバへ
の流量を変えることにより、約−３．４×１０9dynes/c
m2から約−０．５×１０9dynes/cm2の範囲で制御できる
ことが経験でわかっている。
【００６６】図７のＣ2Ｆ6−ＦＳＧ膜を、５torrの圧力
と４００℃の温度で低抵抗シリコンウェーハ上に堆積さ
せた。プラズマは、１３．５６MHzの高周波ＲＦ電源に
２００ワットの電力を、３５０KHzの低周波ＲＦ電源に
は４３０ワットの電力を供給して、Ｃ2Ｆ6ソースガス、
ＴＥＯＳ、および酸素から形成した。サセプタは、ガス
分配マニホールドから２５０milのところに配置した。
ＴＥＯＳは２６０mgmの流量で、酸素は１０００sccmの
流量で導入した。Ｃ2Ｆ6のチャンバへの導入流量は、０
〜３８０sccmの範囲で変化させた。
【００６７】図７から明らかなように、上記条件で堆積
したＣ2Ｆ6−ＦＳＧ膜の固有応力は、Ｃ2Ｆ6のチャンバ
への導入流量を調整することにより、約−３．２×１０
9dynes/cm2の高レベルから約−０．３dynes/cm2の低レ
ベルの範囲で調整できる。Ｃ2Ｆ6が未反応のままである
時の堆積膜の応力レベルは、約−３．２×１０9dynes/c
m2であった。Ｃ2Ｆ6を９５sccmの流量で導入することに
より、膜の固有応力を−１．７×１０9dynes/cm2まで減
らせた。堆積膜中の応力レベルは、Ｃ2Ｆ6の流量が約２
００〜３５０sccmのとき、−１．０×１０9dynes/cmか
ら−０．５×１０9dynes/cm2までの好適な範囲に入っ
た。
【００６８】図７のＴＥＦＳ−ＦＳＧ膜も５torrの圧力
と４００℃の温度で低抵抗シリコンウェーハ上に堆積さ
せた。プロセスでは、１３．５６MHzの高周波ＲＦ電源
に１５５ワットを通電し、３５０KHzの低周波ＲＦ電源
に２３０ワットで通電した。サセプタは、ガス分配マニ
ホールドから２５０milのところに配置にした。ＴＥＯ
Ｓは２６０mgmの流量で、酸素は１２５０sccmの流量で
チャンバへ導入した。ＴＥＦＳのチャンバへの取り込み
流量は、０〜４００mgmの範囲で変化させた。
【００６９】上記条件で堆積したＴＥＦＳ−ＦＳＧ膜の
固有応力は、ＴＥＦＳの反応チャンバへの適切な導入流
量を設定することにより、約−３．４×１０9dynes/cm2
の高レベルから約−０．６×１０9dynes/cm2の低レベル
までの範囲で制御することができる。ＴＥＦＳが未反応
のままである時、堆積膜の応力レベルは、約−３．４×
１０9dynes/cm2だった。ＴＥＦＳを５０mgmの流量で導
入した場合、膜の固有応力は−１．３×１０9dynes/cm2
に減少した。堆積膜中の応力レベルは、ＴＥＦＳの流量
が約１５０〜３８０mgmのとき、−１．０×１０9dynes/
cm2から−０．５×１０9dynes/cm2までの好適な範囲に
入った。
【００７０】従って、図７で示すように、酸化ケイ素膜
の固有応力レベルは、フッ素含有ソースの適切な導入流
量を選定することにより、特定するレベルまで制御でき
る。堆積膜の実際の応力は、反応チャンバの膜内に導入
したフッ素量に直接関係する。
【００７１】特定プロセスのための、フッ素の適切な導
入流量は、さまざまな方法で決定できる。例えば、フッ
素の導入流量を変化させた特定プロセスを用いたテスト
を以前に行っていたなら、これらのテスト結果をルック
アップテーブルやこれに類するデータベースに入れるこ
とができる。これらの試験結果（データベースなど）を
参考にすれば、その特定のレシピについて応力レベルが
ｘである膜を堆積するためのフッ素の適切な導入流量を
決定できよう。このデータベースを、コンピュータで読
める媒体に記憶し、プロセッサ３１によりアクセスでき
る。記憶装置３３は、記憶されているデータベースをあ
る程度参考にして、応力レベルがｘになる膜を堆積する
ためのフッ素の適切な導入流量を計算するプログラムを
備えることもできよう。
【００７２】代替例として、特定のプロセスを用い、選
定した流量でフッ素を導入して、膜を堆積させるため
に、一枚以上のウェーハを処理してもよい。膜の堆積が
終われば、膜の固有応力レベルを測定できよう。測定し
た応力レベルが高すぎると、後続のプロセスでは、フッ
素の導入流量を増加させて膜を堆積できる。測定した応
力レベルが低すぎるときは、あとの加工処理では、フッ
素の量を減らして膜を堆積できる。所望の応力レベルが
得られるまで、このプロセスを繰り返せばよい。
【００７３】応力制御メカニズムとして、反応チャンバ
へのフッ素ソースの導入流量を活用する際、フッ素ソー
スの導入を正確に制御できなければならない。フッ素ソ
ースの導入流量は、堆積中、実質的に一定に保つことも
重要である。この目的を果たすには、フッ素含有ソース
がＴＥＦＳのように室温では液体の場合、従来の発泡装
置よりも、むしろアプライド・マテリアルズ・インコー
ポレイテッドが開発したPrecision Liquid Injection S
ystem（精密液体噴射装置：ＰＬＩＳ）のような液体噴
射装置を使用するのが望ましい。液体噴射装置を使う
と、従来の発泡装置型装置よりも液体フッ素ソースの導
入流量をより正確に制御できる。また、液体フッ素ソー
スを導入するために液体噴射バルブ装置を使うと、フッ
素ソースの正確な導入流量を、堆積中、実質的に一定に
保つことができる。このようなＰＬＩＳシステムの例と
して、Visweswaren SivaramakrishnanとJohn Whiteを発
明者とする、「化学的気相堆積膜処理用反応性液体の気
化」と題する米国特許出願番号第０７/９９０,７５５号
明細書に記載されている。この米国特許出願の開示内容
は本明細書で援用する。
【００７４】もちろん、本発明の方法は、上記実験で定
めた特定のパラメータによって何ら限定されるものでは
なく、また既述した特定の液体噴射装置に限定するもの
でもない。当業者であれば、本発明の精神をから逸脱す
ることなく様々な処理条件や反応物質を使用し得ること
ができることがわかるだろう。例えば、シラン等のシリ
コンソースを用いることができ、オゾンやＮ2０等の酸
素ソースを用いることができる。また、ＣＦ4、ＳｉＦ4
等の他のフッ素ソースを用いてもよい。当業者であれ
ば、上記ＰＬＩＳシステム以外の液体噴射装置を用い
て、フッ素含有ソースが液体である場合、反応チャンバ
へのフッ素の導入量を精確に制御できることがわかるだ
ろう。
【００７５】III．典型的な構造 図８は、本発明による集積回路２００の簡略化した断面
図を示している。図示の通り、集積回路２００は、フィ
ールド酸化物領域２２０により互いに分離され、電気的
に絶縁されたＮＭ０Ｓトランジスタ２０３およびＰＭＯ
Ｓトランジスタ２０６を含んでいる。トランジスタ２０
３と２０６はそれぞれ、ソース領域２１２、ドレイン領
域２１５、およびゲート領域２１８を有する。
【００７６】プリメタル誘電体層２２１は、金属層Ｍ１
からトランジスタ２０３と２０６を分離していて、金属
層Ｍ１とトランジスタとの間はコンタクト２２４により
接続されている。金属層Ｍ１は、４層の金属層Ｍ１〜Ｍ
４の一つであり、集積回路２００に含まれる。各金属層
Ｍ１〜Ｍ４は、金属間誘電体層２２７(ＩＭＤ１、ＩＭ
Ｄ２、ＩＭＤ３)により、隣接金属層から分離されてい
る。隣接金属層は、指定の開口でバイア２２６を介して
接続される。金属層Ｍ４上に堆積されるのは、平坦化さ
れたパッシベーション層２３０である。
【００７７】本発明の方法を用いて、集積回路２００に
示されている各誘電体層における応力を制御できるが、
低い誘電率や優れた空隙充填特性等の膜の物理的特性に
より、この方法は、ＩＭＤ層ＩＭＤ１〜ＩＭＤ３で示す
隣接金属層間の絶縁層の応力制御に最も役立つ。通常、
このようなＩＭＤ層の厚さは０．２〜３．０μmの範囲
である。
【００７８】本発明の方法を用いて、或る集積回路に含
まれるダマシン(damascene)層の応力を制御することも
できる。ダマシン層中では、ブランケットＦＳＧ層が基
板上に堆積され、選択的に貫通エッチングされてから、
金属充填、再エッチングまたはポリシングされて、Ｍ１
のような金属層が形成される。金属層が堆積された後、
第２のブランケットＦＳＧが堆積され、選択的にエッチ
ングされる。次いで、エッチングされた領域は金属を充
填され、再エッチングされるか、またはポリシングされ
てバイア２２６が形成される。
【００７９】簡略化された集積回路２００は、図解を目
的としたものにすぎない。当業者であれば、本発明を実
施することにより、マイクロプロセッサ、特定用途の集
積回路（ＡＳＩＣＳ）、記憶装置などを製作できるであ
ろう。また、本発明の方法は、ＢｉＣＭＯＳ、ＮＭＯ
Ｓ、バイポーラ等の技術を用いた集積回路の製作にも使
用できるだろう。
【００８０】本発明のいくつかの実施形態を詳細に説明
したので、本発明に従い応力を制御する他の多くの方法
や、これらに代わる方法が可能なことは、当業者には明
白であろう。これと等価な方法およびこれに代わる方法
は、本発明の範囲に入るものとする。
【図面の簡単な説明】
【図１】本発明による、単純化した高密度化学的気相成
長装置の実施形態の垂直断面図である。
【図２】図１の典型的なＣＶＤ処理チャンバと共に用い
る典型的なシステムモニターを示す説明図である。
【図３】図１のＣＶＤ処理チャンバを制御するために用
いる、典型的なプロセス制御コンピュータプログラムの
流れ図である。
【図４】単純化されたプラズマ促進式平行プレート型化
学的気相成長装置の一実施形態の垂直断面図である。
【図５】フッ素ドーパント流量が、ＨＤＰ ＣＶＤリア
クタに堆積する酸化ケイ素膜の固有応力レベルに及ぼす
効果を示すグラフである。
【図６】低周波ＲＦ電力の変化が、容量結合型ＰＥＣＶ
Ｄリアクタに堆積するフッ素添加酸化ケイ素膜の固有応
力レベルに及ぼす効果を示すグラフである。
【図７】フッ素ドーパント流量が、容量結合型ＰＥＣＶ
Ｄリアクタに堆積する酸化ケイ素膜の固有応力レベルに
及ぼす効果を示すグラフである。
【図８】本発明によった集積回路を概略的に示す断面図
である。
【符号の説明】
５…ＨＤＰ ＣＶＤシステム、１０…真空チャンバ、１
２…真空ポンプ、１２ａ…スロットルバルブ、１４…ガ
スインジェクションノズル、１６…ガス供給マニホール
ド、２４…天井電極、２６…コイルアンテナ、３１，１
３４…コントローラ、３２…ソースＲＦジェネレータ、
３３，１３６…記憶装置、３６…バイアスＲＦジェネレ
ータ、７０…コンピュータプログラム、１１０…ＰＥＣ
ＶＤシステム。
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成９年１０月９日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジョナサン シー． ピカーリング アメリカ合衆国， カリフォルニア州， サンタ クララ， リック ミル ドライ ヴ， ビルディング 1574， ナンバー 303 (72)発明者 アショク シンハ アメリカ合衆国， カリフォルニア州， パロ アルト， ハバート ドライヴ 4176 (72)発明者 アムリタ ヴァーマ アメリカ合衆国， ペンシルヴァニア州, ピッツバーグ， サウス ネグリー ア ヴェニュー 587， ナンバー２ (72)発明者 ストゥアルド ローブルズ アメリカ合衆国， カリフォルニア州， サニーヴェイル， オンタリオ ドライヴ 1576， ナンバー10

Claims (21)

    【特許請求の範囲】
  1. 【請求項１】 処理チャンバ内で、所定の固有応力レベ
    ルを有する層を基板上に堆積する方法であって、（ａ）
    前記所定応力レベルに従い選定した所定流量でハロゲン
    ソースを前記処理チャンバに分配するステップと、
    （ｂ）シリコン、酸素および前記ハロゲンソースを含む
    プロセスガスを前記チャンバ内に導入するステップと、
    （ｃ）前記プロセスガスからプラズマを形成して、前記
    所定の固有応力レベルを有する前記層を、前記基板上に
    堆積するステップと、を含む堆積方法。
  2. 【請求項２】 前記所定の応力レベルが圧縮応力レベル
    である、請求項１に記載の堆積方法。
  3. 【請求項３】 前記ハロゲンソースがフッ素ソースを備
    える、請求項２に記載の堆積方法。
  4. 【請求項４】 前記ハロゲンソースは、ＣＦ4、Ｃ
    2Ｆ6、ＳｉＦ4およびＴＥＦＳから成るグループから選
    択されたものである、請求項３に記載の堆積方法。
  5. 【請求項５】 前記シリコンソースがＴＥＯＳを備え
    る、請求項４に記載の堆積方法。
  6. 【請求項６】 前記所定の固有応力レベルが、約−１．
    ０×１０9dynes/cm2〜−０．５×１０9dynes/cm2の間で
    ある、請求項５に記載の堆積方法。
  7. 【請求項７】 前記層の誘電率が、約３．８〜４．１の
    間である、請求項６に記載の堆積方法。
  8. 【請求項８】 （ｄ）前記（ａ）から（ｃ）までのステ
    ップを繰り返し実行して、複数の基板上にハロゲン添加
    （halogen-doped）酸化ケイ素膜を堆積するステップ
    と、（ｅ）前記複数の基板の各々の上の前記ハロゲン添
    加酸化ケイ素堆積膜の固有応力を測定するステップと、
    （ｆ） 前記ハロゲン添加酸化ケイ素堆積膜の前記固有
    応力が大きすぎる場合、後続の処理基板上へのハロゲン
    添加酸化ケイ素膜堆積中に、前記ハロゲンソースの前記
    選定導入流量を増加させることにより、前記後続のハロ
    ゲン添加酸化ケイ素膜の固有応力を小さくし、前記ハロ
    ゲン添加酸化ケイ素堆積膜の前記固有応力が小さすぎる
    場合、後続の処理基板上へのハロゲン添加酸化ケイ素膜
    堆積中に、前記ハロゲソースの前記選定導入流量を減少
    させることにより、前記後続のハロゲン添加酸化ケイ素
    膜の固有応力を大きくするステップと、を含む、請求項
    ３に記載の堆積方法。
  9. 【請求項９】 前記選定流量が、先に堆積した膜の固有
    応力レベル測定値のデータベースを基に決められる、請
    求項３に記載の堆積方法。
  10. 【請求項１０】 前記処理チャンバがＨＤＰ ＣＶＤチ
    ャンバを備え、前記プラズマが、コイルにＲＦ電力を加
    えることにより形成される、請求項１に記載の堆積方
    法。
  11. 【請求項１１】 コイルアンテナにより少なくとも一部
    が囲まれた処理チャンバ内で、前記チャンバ内に位置決
    めされた半導体基板上に、所定の固有応力レベルを有す
    る絶縁層を堆積する方法であって、（ａ）前記所定の応
    力レベルに従い選定した流量でフッ素含有ソースを前記
    処理チャンバ内に分配するステップと、（ｂ）シリコ
    ン、酸素および前記フッ素含有ソースを含むプロセスガ
    スを、ガス分配マニホールドから前記チャンバ内に導入
    するステップと、（ｃ） 前記コイルアンテナにＲＦ電
    力を加えて、前記プロセスガスから、少なくとも１０11
    イオン/cm3のイオン濃度を有する誘導結合プラズマを形
    成し、もって前記所定応力レベルのフッ化けい酸ガラス
    （ＦＳＧ）膜を前記基板上に堆積するステップとを含む
    堆積方法。
  12. 【請求項１２】 前記フッ素ソースが、ＣＦ4、Ｃ
    2Ｆ6、ＳｉＦ4およびＴＥＦＳから成るグループから選
    択されたものである、請求項１１に記載の堆積方法。
  13. 【請求項１３】 前記シリコンソースがＴＥＯＳを備え
    る、請求項１２に記載の堆積方法。
  14. 【請求項１４】 前記固有応力レベルが、約−１．０×
    １０9dynes/cm2〜−０．５×１０9dynes/cm2の間であ
    る、請求項１３に記載の堆積方法。
  15. 【請求項１５】 前記フッ素ソースは、前記チャンバに
    入る総ガス流量の２０％以下の流量で導入される、請求
    項１４に記載の堆積方法。
  16. 【請求項１６】 前記フッ素ソースはＣＦ4であり、前
    記チャンバに入る総ガス流量の１０％以下の流量で導入
    される、請求項１５に記載の堆積方法。
  17. 【請求項１７】 請求項１２に記載の堆積方法により形
    成される絶縁層を有する集積回路。
  18. 【請求項１８】 基板処理装置であって、 真空チャンバを形成するためのハウジングと、 前記ハウジング内に配置されて、基板を保持する基板ホ
    ルダと、 プロセスガスを前記真空チャンバ内に導入するよう構成
    されたガス分配装置と、 前記プロセスガスからプラズマを形成できるよう構成さ
    れたプラズマ発生装置と、 前記ガス分配装置および前記プラズマ発生装置を制御す
    るためのコントローラと、 前記基板処理装置の運転を管理するためのコンピュータ
    読取り可能なプログラムを収録したコンピュータ読取り
    可能な媒体を備えた前記コントローラに結合された記憶
    装置と、を具備し、 前記コンピュータ読取り可能なプログラムは、 シリコン、酸素およびハロゲンソースを含むプロセスガ
    スを、前記ガス混合領域内に導入するよう、前記ガス分
    配装置を制御するための第１命令セットと、 前記プラズマ発生装置を制御して、前記第１命令セット
    による前記ガスからプラズマを形成し、前記基板上に層
    を堆積させるための第２命令セットと、を備え、もっ
    て、前記第１命令セットが、前記堆積層が所定の固有応
    力レベルを持つように、前記ハロゲンソースを選択した
    流量で前記ガス混合領域内に導入するよう、前記ガス分
    配装置を制御する、基板処理装置。
  19. 【請求項１９】 前記プラズマ発生装置が、ＲＦ電源に
    接続されかつ前記真空チャンバを少なくとも部分的に囲
    む誘導コイルを備え、 前記プラズマ発生装置により形成される前記プラズマの
    イオン濃度は、少なくとも１０11イオン/cm3である、請
    求項１８に記載の基板処理装置。
  20. 【請求項２０】 前記第１命令セットは、前記堆積層の
    圧縮応力レベルが−１．０×１０9〜−０．５×１０9dy
    nes/cm2の間であるように、前記ハロゲンソースを選択
    された流量で前記ガス混合領域に導入すべく前記ガス分
    配装置を制御する、請求項１９に記載の基板処理装置。
  21. 【請求項２１】 前記第１命令セットは、前記フッ素ソ
    ースを、前記チャンバに入る総ガス流量の約２０％以下
    の流量で、前記チャンバ内に導入するよう、前記ガス分
    配装置を制御する、請求項２０に記載の基板処理装置。
JP9209274A 1996-08-02 1997-08-04 シリカ膜のフッ素化による応力制御 Pending JPH1079387A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US69198396A 1996-08-02 1996-08-02
US08/691983 1996-08-02

Publications (1)

Publication Number Publication Date
JPH1079387A true JPH1079387A (ja) 1998-03-24

Family

ID=24778795

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9209274A Pending JPH1079387A (ja) 1996-08-02 1997-08-04 シリカ膜のフッ素化による応力制御

Country Status (4)

Country Link
EP (1) EP0822585A3 (ja)
JP (1) JPH1079387A (ja)
KR (1) KR100297421B1 (ja)
TW (1) TW335511B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006517343A (ja) * 2003-01-17 2006-07-20 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 引張歪み基板を有するｍｏｓｆｅｔデバイスおよびその作製方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6451686B1 (en) 1997-09-04 2002-09-17 Applied Materials, Inc. Control of semiconductor device isolation properties through incorporation of fluorine in peteos films
US6200911B1 (en) 1998-04-21 2001-03-13 Applied Materials, Inc. Method and apparatus for modifying the profile of narrow, high-aspect-ratio gaps using differential plasma power
JP2002512440A (ja) * 1998-04-21 2002-04-23 アプライド マテリアルズ インコーポレイテッド 差動プラズマパワーを使用して高アスペクト比ギャップのプロファイルを修正する方法および装置
EP1054444A1 (en) * 1999-05-19 2000-11-22 Applied Materials, Inc. Process for depositing a porous, low dielectric constant silicon oxide film
JP2002030440A (ja) * 2000-07-18 2002-01-31 National Institute Of Advanced Industrial & Technology 傾斜材料およびその合成、加工方法
US6753270B1 (en) 2000-08-04 2004-06-22 Applied Materials Inc. Process for depositing a porous, low dielectric constant silicon oxide film
US6740601B2 (en) 2001-05-11 2004-05-25 Applied Materials Inc. HDP-CVD deposition process for filling high aspect ratio gaps
US6667248B2 (en) 2001-09-05 2003-12-23 Applied Materials Inc. Low-bias-deposited high-density-plasma chemical-vapor-deposition silicate glass layers
US20050287747A1 (en) * 2004-06-29 2005-12-29 International Business Machines Corporation Doped nitride film, doped oxide film and other doped films
US7571698B2 (en) 2005-01-10 2009-08-11 Applied Materials, Inc. Low-frequency bias power in HDP-CVD processes
KR100785373B1 (ko) * 2006-04-05 2007-12-18 주식회사 래디언테크 플라즈마 처리 장치
KR102426960B1 (ko) * 2015-10-15 2022-08-01 주식회사 테스 플라즈마를 이용하여 실리콘 산화막을 형성하는 방법
KR102036697B1 (ko) 2018-06-15 2019-10-28 주식회사 글로벌스탠다드테크놀로지 입자를 포함하는 유체의 흐름을 제어하기 위한 매니폴드를 포함하는 미모 시스템
JP7153499B2 (ja) * 2018-08-08 2022-10-14 東京エレクトロン株式会社 酸素含有被処理体の処理方法及び処理装置
CN114752921B (zh) * 2021-01-08 2023-08-18 江苏鲁汶仪器股份有限公司 一种倒装芯片中的镀膜方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01122126A (ja) * 1987-09-29 1989-05-15 Texas Instr Inc <Ti> 組成物、薄膜をデポジツトする装置と方法
JPH02236282A (ja) * 1988-10-26 1990-09-19 Texas Instr Inc <Ti> 有機珪素化合物と三弗化窒素を用いた珪素含有被膜の製法
JPH04346829A (ja) * 1991-01-18 1992-12-02 Applied Materials Inc 高周波交流電気エネルギーと相対的に低い周波数の交流電気的エネルギーを有する、工作物を処理するためのシステムおよび方法
JPH0521382A (ja) * 1991-07-10 1993-01-29 Sony Corp スパツタリング装置
JPH06507942A (ja) * 1991-05-17 1994-09-08 ラム リサーチ コーポレイション 低い固有応力および／または低い水素含有率をもつＳｉＯ↓ｘフィルムの堆積法
JPH07111261A (ja) * 1993-08-16 1995-04-25 Canon Sales Co Inc 成膜装置及び成膜方法
JPH07254592A (ja) * 1994-03-16 1995-10-03 Fujitsu Ltd 半導体装置の製造方法
EP0724286A1 (en) * 1995-01-25 1996-07-31 Applied Materials, Inc. A method of forming a thin film of silicon oxide for a semiconductor device
JPH0964176A (ja) * 1995-08-21 1997-03-07 Oki Electric Ind Co Ltd 半導体素子の製造方法
JPH09106986A (ja) * 1995-06-23 1997-04-22 Novellus Syst Inc フッ素含有二酸化シリコン被膜の被着方法
JPH09508757A (ja) * 1995-02-10 1997-09-02 ワトキンズ−ジョンソン カンパニー プラズマ化学蒸着を用いてフッ化シリコン酸化物層を形成する方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5082517A (en) * 1990-08-23 1992-01-21 Texas Instruments Incorporated Plasma density controller for semiconductor device processing equipment
US5483636A (en) * 1993-02-03 1996-01-09 Texas Instruments Incorporated Automated diagnosis using wafer tracking databases
JP3283344B2 (ja) * 1993-07-09 2002-05-20 沖電気工業株式会社 半導体素子の製造方法
US5520969A (en) * 1994-02-04 1996-05-28 Applied Materials, Inc. Method for in-situ liquid flow rate estimation and verification

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01122126A (ja) * 1987-09-29 1989-05-15 Texas Instr Inc <Ti> 組成物、薄膜をデポジツトする装置と方法
JPH02236282A (ja) * 1988-10-26 1990-09-19 Texas Instr Inc <Ti> 有機珪素化合物と三弗化窒素を用いた珪素含有被膜の製法
JPH04346829A (ja) * 1991-01-18 1992-12-02 Applied Materials Inc 高周波交流電気エネルギーと相対的に低い周波数の交流電気的エネルギーを有する、工作物を処理するためのシステムおよび方法
JPH06507942A (ja) * 1991-05-17 1994-09-08 ラム リサーチ コーポレイション 低い固有応力および／または低い水素含有率をもつＳｉＯ↓ｘフィルムの堆積法
JPH0521382A (ja) * 1991-07-10 1993-01-29 Sony Corp スパツタリング装置
JPH07111261A (ja) * 1993-08-16 1995-04-25 Canon Sales Co Inc 成膜装置及び成膜方法
JPH07254592A (ja) * 1994-03-16 1995-10-03 Fujitsu Ltd 半導体装置の製造方法
EP0724286A1 (en) * 1995-01-25 1996-07-31 Applied Materials, Inc. A method of forming a thin film of silicon oxide for a semiconductor device
JPH09508757A (ja) * 1995-02-10 1997-09-02 ワトキンズ−ジョンソン カンパニー プラズマ化学蒸着を用いてフッ化シリコン酸化物層を形成する方法
JPH09106986A (ja) * 1995-06-23 1997-04-22 Novellus Syst Inc フッ素含有二酸化シリコン被膜の被着方法
JPH0964176A (ja) * 1995-08-21 1997-03-07 Oki Electric Ind Co Ltd 半導体素子の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006517343A (ja) * 2003-01-17 2006-07-20 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 引張歪み基板を有するｍｏｓｆｅｔデバイスおよびその作製方法

Also Published As

Publication number Publication date
KR100297421B1 (ko) 2001-08-30
TW335511B (en) 1998-07-01
KR19980018440A (ko) 1998-06-05
EP0822585A3 (en) 1999-01-13
EP0822585A2 (en) 1998-02-04

Similar Documents

Publication Publication Date Title
TW406358B (en) Sequencing of the recipe steps for the optimal low-dielectric constant HDP-CVD processing
JP5004396B2 (ja) プラズマプロセスのプラズマ電荷ダメージを低減する方法
JP4659202B2 (ja) バリヤ層を堆積する方法
JP4230563B2 (ja) 低誘電率膜用高堆積率レシピ
JP4790170B2 (ja) Ｈｄｐ−ｃｖｄを用いて高いアスペクト比のギャップ充填を達成するためのガス化学サイクリング
JP4176864B2 (ja) 四弗化珪素／酸素の化学作用を用いて低誘電率のＳｉ−Ｏ−Ｆ膜を堆積させる方法
US7205240B2 (en) HDP-CVD multistep gapfill process
US6903031B2 (en) In-situ-etch-assisted HDP deposition using SiF4 and hydrogen
US6633076B2 (en) Methods and apparatus for producing stable low k FSG film for HDP-CVD
KR100696040B1 (ko) Ｈｄｐ-ｆｓｇ 박막과 배리어층의 접착력을 강화시키는 방법
US6468927B1 (en) Method of depositing a nitrogen-doped FSG layer
US6228781B1 (en) Sequential in-situ heating and deposition of halogen-doped silicon oxide
JPH1167746A (ja) Ｈｄｐ−ｃｖｄ装置内の粒子特性を改善するシーズニングプロセスにおける酸素対シランの比の制御
JP2002334871A5 (ja)
JPH1079387A (ja) シリカ膜のフッ素化による応力制御
JP2002198367A (ja) Ｈｄｐ−ｃｖｄを使用してシリコンリッチ酸化物を堆積する制御された方法
JP2002057157A (ja) 銅ダマシン集積回路用ｈｄｐ−ｆｓｇ処理
JPH10313000A (ja) 炭素、ケイ素、フッ素をベースとした材料を用いた、ｉｍｄ用途のための低誘電定数プロセス

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040728

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070522

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20071030