JP3451380B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3451380B2 JP3451380B2 JP29210793A JP29210793A JP3451380B2 JP 3451380 B2 JP3451380 B2 JP 3451380B2 JP 29210793 A JP29210793 A JP 29210793A JP 29210793 A JP29210793 A JP 29210793A JP 3451380 B2 JP3451380 B2 JP 3451380B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- fluorine
- gas
- cvd method
- plasma cvd
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、フッ化ケイ素ガスを用
いてプラズマＣＶＤ法により形成されたＳｉ酸化膜を備
える半導体装置の製造方法に関する。
いてプラズマＣＶＤ法により形成されたＳｉ酸化膜を備
える半導体装置の製造方法に関する。
【０００２】
【従来の技術】ＬＳＩ，超ＬＳＩに使用される絶縁膜に
は、キャパシタ絶縁膜、層間絶縁膜、パッシベーション
膜が挙げられる。これらの内層間絶縁膜は、ＳｉＨ4 、
Ｏ2 又はＮ2 Ｏを用いたプラズマＣＶＤ法により形成さ
れることが多い。これは、プラズマＣＶＤ法が、絶縁膜
にピンホール，クラック等の欠陥を発生させ難いからで
ある。
は、キャパシタ絶縁膜、層間絶縁膜、パッシベーション
膜が挙げられる。これらの内層間絶縁膜は、ＳｉＨ4 、
Ｏ2 又はＮ2 Ｏを用いたプラズマＣＶＤ法により形成さ
れることが多い。これは、プラズマＣＶＤ法が、絶縁膜
にピンホール，クラック等の欠陥を発生させ難いからで
ある。
【０００３】
【発明が解決しようとする課題】しかしながら、ＳｉＨ
4 はＯ2 又はＮ2 Ｏとの反応性が強く、混合されただけ
で爆発的に反応する。プラズマにより活性化されている
場合は更に反応し易く、プラズマＣＶＤ法によりＳｉ酸
化膜を形成する場合に、Ｓｉ酸化膜が形成されるチャン
バ内壁のように半導体上以外の部分に反応物が堆積す
る。この堆積物がパーティクル発生の原因となり、半導
体装置の品質を低下させるという問題があった。また、
パーティクルによる半導体装置の品質低下を下止するた
めに、チャンバ内のクリーニングを頻繁に行う必要があ
り、このため、装置の稼働率が悪化して半導体製造の歩
留りが減少するという問題があった。
4 はＯ2 又はＮ2 Ｏとの反応性が強く、混合されただけ
で爆発的に反応する。プラズマにより活性化されている
場合は更に反応し易く、プラズマＣＶＤ法によりＳｉ酸
化膜を形成する場合に、Ｓｉ酸化膜が形成されるチャン
バ内壁のように半導体上以外の部分に反応物が堆積す
る。この堆積物がパーティクル発生の原因となり、半導
体装置の品質を低下させるという問題があった。また、
パーティクルによる半導体装置の品質低下を下止するた
めに、チャンバ内のクリーニングを頻繁に行う必要があ
り、このため、装置の稼働率が悪化して半導体製造の歩
留りが減少するという問題があった。
【０００４】これを解決するために、ＳｉＨ4 よりも反
応性が弱いフッ化ケイ素ガスを用いてＳｉ酸化膜を形成
する方法が考えられている（J. Appl. Phys. 64(8),15
Oct.1988）。この方法は、原料ガスとしてＳｉ2 Ｆ6 ，
Ｏ2 及びＳｉ2 Ｈ6 を用いて光ＣＶＤ法により成膜す
る。これにより、反応性は若干弱くなり、チャンバ内壁
に付着する反応物は減少するが、Ｓｉ2 Ｆ6 及びＯ2 だ
けでは成膜しないために、反応性が強いＳｉ2 Ｈ6 を用
いなければならず、やはり強い反応がおこるという問題
があった。
応性が弱いフッ化ケイ素ガスを用いてＳｉ酸化膜を形成
する方法が考えられている（J. Appl. Phys. 64(8),15
Oct.1988）。この方法は、原料ガスとしてＳｉ2 Ｆ6 ，
Ｏ2 及びＳｉ2 Ｈ6 を用いて光ＣＶＤ法により成膜す
る。これにより、反応性は若干弱くなり、チャンバ内壁
に付着する反応物は減少するが、Ｓｉ2 Ｆ6 及びＯ2 だ
けでは成膜しないために、反応性が強いＳｉ2 Ｈ6 を用
いなければならず、やはり強い反応がおこるという問題
があった。
【０００５】また、層間絶縁膜形成には平坦化特性が重
要であるが、配線間が 0.5μｍ以下の微細なパターンを
覆って層間絶縁膜を形成する場合には、配線のエッジ部
分に堆積した絶縁膜で配線間が覆われ、絶縁膜が配線間
に充分に入り込まずに空間を生じたような欠陥、所謂ボ
イド欠陥が発生し、平坦化特性を悪化させるという問題
があった。
要であるが、配線間が 0.5μｍ以下の微細なパターンを
覆って層間絶縁膜を形成する場合には、配線のエッジ部
分に堆積した絶縁膜で配線間が覆われ、絶縁膜が配線間
に充分に入り込まずに空間を生じたような欠陥、所謂ボ
イド欠陥が発生し、平坦化特性を悪化させるという問題
があった。
【０００６】また、近年特にＬＳＩの高速化を図ること
を目的とし、Ａｌ配線を伝わる信号の時定数を小さくす
るために、Ａｌ配線の層間絶縁膜、パッシベーション膜
に比誘電率が低いＳｉ酸化膜を用いることが要望されて
いる。ＳｉＨ4 及びＯ2 ，ＳｉＨ4 及びＮ2 Ｏ, 又はＴ
ＥＯＳ，Ｏ3 及びＯ2 等を用いた、従来の光ＣＶＤ法，
熱ＣＶＤ法，プラズマＣＶＤ法等のような酸化膜ＣＶＤ
法では、Ｓｉ酸化膜の比誘電率は 3.8以上となり、ＬＳ
Ｉの高速化を妨げる要因であった。この比誘電率の値は
Ｓｉ酸化中のＯＨ基含有量に因り、上記Ｓｉ酸化膜中に
はＯＨ基含有量が多いため、比誘電率が大きな値となっ
ている。
を目的とし、Ａｌ配線を伝わる信号の時定数を小さくす
るために、Ａｌ配線の層間絶縁膜、パッシベーション膜
に比誘電率が低いＳｉ酸化膜を用いることが要望されて
いる。ＳｉＨ4 及びＯ2 ，ＳｉＨ4 及びＮ2 Ｏ, 又はＴ
ＥＯＳ，Ｏ3 及びＯ2 等を用いた、従来の光ＣＶＤ法，
熱ＣＶＤ法，プラズマＣＶＤ法等のような酸化膜ＣＶＤ
法では、Ｓｉ酸化膜の比誘電率は 3.8以上となり、ＬＳ
Ｉの高速化を妨げる要因であった。この比誘電率の値は
Ｓｉ酸化中のＯＨ基含有量に因り、上記Ｓｉ酸化膜中に
はＯＨ基含有量が多いため、比誘電率が大きな値となっ
ている。
【０００７】また、アルコキシフルオロシランを主成分
とする原料ガスを用い、熱ＣＶＤ法によりフッ素を含ん
だシリコン酸化膜を用いることが提案されている（特開
平４−239750号公報）。この膜の比誘電率は 3.7であ
り、従来から１割未満の減少に留まっている。この比誘
電率は成膜温度により変動するが、この膜中にはＯＨ基
が含まれるので、層間絶縁膜として用いる場合に信頼性
が低いという問題があった。
とする原料ガスを用い、熱ＣＶＤ法によりフッ素を含ん
だシリコン酸化膜を用いることが提案されている（特開
平４−239750号公報）。この膜の比誘電率は 3.7であ
り、従来から１割未満の減少に留まっている。この比誘
電率は成膜温度により変動するが、この膜中にはＯＨ基
が含まれるので、層間絶縁膜として用いる場合に信頼性
が低いという問題があった。
【０００８】また、絶縁ゲート型電界効果トランジスタ
のゲート絶縁膜を、ジクロロシラン（ＳｉＨ2 Ｃｌ2 ）
等の塩素を含むモノシラン誘導体ガス又はフッ素を含む
モノシラン誘導体ガスを用い、プラズマＣＶＤ法によっ
て形成することが提案されている（特開平３−36767 号
公報）。しかしながら、この提案の内容は多結晶シリコ
ン上へのＳｉ酸化膜の形成において、従来の熱酸化法又
はＣＶＤ法の問題であった絶縁耐圧の改善と界面準位密
度の低減とを目的としたものであり、塩素又はフッ素等
の元素を含むモノシラン誘導体ガス又は塩化水素の比率
を成膜時に高めることで、シリコン層上の自然酸化膜，
有機物及び金属等の汚染物質を除去しつつ、成膜するこ
とを図ったものであって、フッ素を含有するＳｉ酸化膜
についての記載はない。
のゲート絶縁膜を、ジクロロシラン（ＳｉＨ2 Ｃｌ2 ）
等の塩素を含むモノシラン誘導体ガス又はフッ素を含む
モノシラン誘導体ガスを用い、プラズマＣＶＤ法によっ
て形成することが提案されている（特開平３−36767 号
公報）。しかしながら、この提案の内容は多結晶シリコ
ン上へのＳｉ酸化膜の形成において、従来の熱酸化法又
はＣＶＤ法の問題であった絶縁耐圧の改善と界面準位密
度の低減とを目的としたものであり、塩素又はフッ素等
の元素を含むモノシラン誘導体ガス又は塩化水素の比率
を成膜時に高めることで、シリコン層上の自然酸化膜，
有機物及び金属等の汚染物質を除去しつつ、成膜するこ
とを図ったものであって、フッ素を含有するＳｉ酸化膜
についての記載はない。
【０００９】そして逆に、塩素若しくはフッ素等の元素
を含むモノシラン誘導体ガス又は塩化水素等と、モノシ
ランとの混合物を用いた場合には、モノシランガスの比
率を高めることで、膜中に混入する塩素又はフッ素の量
を低減させ、絶縁耐圧が高い良質の酸化膜を形成すると
記載されており、塩素又はフッ素を含むことが好ましく
ないことを示唆している。
を含むモノシラン誘導体ガス又は塩化水素等と、モノシ
ランとの混合物を用いた場合には、モノシランガスの比
率を高めることで、膜中に混入する塩素又はフッ素の量
を低減させ、絶縁耐圧が高い良質の酸化膜を形成すると
記載されており、塩素又はフッ素を含むことが好ましく
ないことを示唆している。
【００１０】本発明は、かかる事情に鑑みてなされたも
のであり、フッ素を含むシリコン化合物ガスとフッ素を
含まないシリコン化合物ガスとを選択的に用いたプラズ
マＣＶＤ法でＳｉ酸化膜を形成することにより、パーテ
ィクルの発生を抑制して品質及び歩留りを向上させ、ま
た層間絶縁膜又はパッシベーション膜としてのＳｉ酸化
膜の平坦化特性を向上させ、さらに信号伝達の高速化を
図ることができる半導体装置及びその製造方法を提供す
ることを目的とする。
のであり、フッ素を含むシリコン化合物ガスとフッ素を
含まないシリコン化合物ガスとを選択的に用いたプラズ
マＣＶＤ法でＳｉ酸化膜を形成することにより、パーテ
ィクルの発生を抑制して品質及び歩留りを向上させ、ま
た層間絶縁膜又はパッシベーション膜としてのＳｉ酸化
膜の平坦化特性を向上させ、さらに信号伝達の高速化を
図ることができる半導体装置及びその製造方法を提供す
ることを目的とする。
【００１１】
【課題を解決するための手段】請求項１に係る発明の半
導体装置の製造方法は、Ａｌ又はＡｌ合金の配線層が形
成された基板の表面に、フッ素を含まないシリコン化合
物ガスとＯ2 又はＮ2Ｏとを用いたプラズマＣＶＤ法に
より、第１のＳｉ酸化膜を形成する工程と、該第１のＳ
ｉ酸化膜の表面に、フッ素を含むシリコン化合物ガスと
Ｏ2 又はＮ2 Ｏとを用いたプラズマＣＶＤ法により、第
２のＳｉ酸化膜を形成する工程とを有することを特徴と
する。
導体装置の製造方法は、Ａｌ又はＡｌ合金の配線層が形
成された基板の表面に、フッ素を含まないシリコン化合
物ガスとＯ2 又はＮ2Ｏとを用いたプラズマＣＶＤ法に
より、第１のＳｉ酸化膜を形成する工程と、該第１のＳ
ｉ酸化膜の表面に、フッ素を含むシリコン化合物ガスと
Ｏ2 又はＮ2 Ｏとを用いたプラズマＣＶＤ法により、第
２のＳｉ酸化膜を形成する工程とを有することを特徴と
する。
【００１２】請求項２に係る発明の半導体装置の製造方
法は、Ａｌ又はＡｌ合金の配線層が形成された基板の表
面に、フッ素を含まないシリコン化合物ガスとＯ2 又は
Ｎ2Ｏとを用いたプラズマＣＶＤ法により、第１のＳｉ
酸化膜を形成する工程と、該第１のＳｉ酸化膜の表面
に、フッ素を含むシリコン化合物ガスとＯ2 又はＮ2 Ｏ
とを用いたプラズマＣＶＤ法により、第２のＳｉ酸化膜
を形成する工程と、該第２のＳｉ酸化膜の表面に、フッ
素を含まないシリコン化合物ガスとＯ2 又はＮ2Ｏとを
用いたプラズマＣＶＤ法により、第３のＳｉ酸化膜を形
成する工程とを有することを特徴とする。
法は、Ａｌ又はＡｌ合金の配線層が形成された基板の表
面に、フッ素を含まないシリコン化合物ガスとＯ2 又は
Ｎ2Ｏとを用いたプラズマＣＶＤ法により、第１のＳｉ
酸化膜を形成する工程と、該第１のＳｉ酸化膜の表面
に、フッ素を含むシリコン化合物ガスとＯ2 又はＮ2 Ｏ
とを用いたプラズマＣＶＤ法により、第２のＳｉ酸化膜
を形成する工程と、該第２のＳｉ酸化膜の表面に、フッ
素を含まないシリコン化合物ガスとＯ2 又はＮ2Ｏとを
用いたプラズマＣＶＤ法により、第３のＳｉ酸化膜を形
成する工程とを有することを特徴とする。
【００１３】請求項３に係る発明の半導体装置の製造方
法は、請求項１，２又は３に係る発明において、基板に
負電位を与えて、フッ素を含むシリコン化合物ガスとＯ
2 又はＮ2 Ｏとを用いたプラズマＣＶＤ法を行うことを
特徴とする。
法は、請求項１，２又は３に係る発明において、基板に
負電位を与えて、フッ素を含むシリコン化合物ガスとＯ
2 又はＮ2 Ｏとを用いたプラズマＣＶＤ法を行うことを
特徴とする。
【００１４】
【作用】本発明の半導体装置の製造方法では、Ａｌ又は
Ａｌ合金の配線層の上層に、フッ素を含むシリコン化合
物ガスとＯ2 又はＮ2 Ｏとを用いたプラズマＣＶＤ法に
よりフッ素を含む第２のＳｉ酸化膜を、例えば、層間絶
縁膜として形成する際に、このＳｉ酸化膜とＡｌ又はＡ
ｌ合金の配線層との間に、フッ素を含まないシリコン化
合物ガスとＯ2 又はＮ2 Ｏとを用いたプラズマＣＶＤ法
により形成されるフッ素を含まない第１のＳｉ酸化膜を
介在させる。フッ素を含む第２のＳｉ酸化膜は、穏やか
な反応で形成でき、装置壁面への反応物の付着を減ら
し、パーティクルの発生を削減でき、同一層での配線間
容量の増加を抑制し得る。一方、フッ素を含む第２のＳ
ｉ酸化膜は、Ａｌ又はＡｌ合金の配線層との接触部での
フッ素の反応により、腐食及び絶縁物（ＡｌＦ3 ）を生
成する作用をなし、配線間の信号遅延特性が悪化すると
いう難点を招来する。フッ素を含まない第２のＳｉ酸化
膜は、このような難点を解消する作用をなす。第２のＳ
ｉ酸化膜の上層にＡｌ又はＡｌ合金の配線層を更に形成
する場合、第２のＳｉ酸化膜の表面をフッ素を含まない
第３のＳｉ酸化膜により被覆し、上層のＡｌ又はＡｌ合
金の配線層とフッ素を含む第２のＳｉ酸化膜とが接触し
ないようにする。
Ａｌ合金の配線層の上層に、フッ素を含むシリコン化合
物ガスとＯ2 又はＮ2 Ｏとを用いたプラズマＣＶＤ法に
よりフッ素を含む第２のＳｉ酸化膜を、例えば、層間絶
縁膜として形成する際に、このＳｉ酸化膜とＡｌ又はＡ
ｌ合金の配線層との間に、フッ素を含まないシリコン化
合物ガスとＯ2 又はＮ2 Ｏとを用いたプラズマＣＶＤ法
により形成されるフッ素を含まない第１のＳｉ酸化膜を
介在させる。フッ素を含む第２のＳｉ酸化膜は、穏やか
な反応で形成でき、装置壁面への反応物の付着を減ら
し、パーティクルの発生を削減でき、同一層での配線間
容量の増加を抑制し得る。一方、フッ素を含む第２のＳ
ｉ酸化膜は、Ａｌ又はＡｌ合金の配線層との接触部での
フッ素の反応により、腐食及び絶縁物（ＡｌＦ3 ）を生
成する作用をなし、配線間の信号遅延特性が悪化すると
いう難点を招来する。フッ素を含まない第２のＳｉ酸化
膜は、このような難点を解消する作用をなす。第２のＳ
ｉ酸化膜の上層にＡｌ又はＡｌ合金の配線層を更に形成
する場合、第２のＳｉ酸化膜の表面をフッ素を含まない
第３のＳｉ酸化膜により被覆し、上層のＡｌ又はＡｌ合
金の配線層とフッ素を含む第２のＳｉ酸化膜とが接触し
ないようにする。
【００１５】さらにまた、本発明の半導体装置の製造方
法では、基板に負電位を与えて、基板表面の凹凸にスパ
ッタエッチングを行いながら成膜し、比誘電率が低いＳ
ｉ酸化膜を、凹凸の段差を縮小して平坦性良く形成す
る。
法では、基板に負電位を与えて、基板表面の凹凸にスパ
ッタエッチングを行いながら成膜し、比誘電率が低いＳ
ｉ酸化膜を、凹凸の段差を縮小して平坦性良く形成す
る。
【００１６】
【実施例】以下本発明をその実施例を示す図面に基づい
て詳述する。図１は、本発明の実施に使用するＥＣＲプ
ラズマＣＶＤ装置の構造を示す模式的縦断面図である。
図中１はプラズマ生成室であり、中空の円筒形に形成さ
れている。プラズマ生成室の上部中央には円形のマイク
ロ波導入口１ｂが開設してあり、円筒形のマイクロ波導
波管３が一端を図示しないマイクロ波発振器に接続し、
他端にフランジ３ａを設けて前記マイクロ波導入口１ｂ
に接続されている。またマイクロ波導入口１ｂには、石
英ガラス板で構成されるマイクロ波導入窓１ａが、プラ
ズマ生成室１内への開口を塞ぐ様態で設けられている。
更にプラズマ生成室１の周囲には、マイクロ波導波管３
の一端部にわたって、これらを同心状に囲むように励磁
コイル４が配設されている。この励磁コイル４は図示し
ない直流電源に接続されている。また、プラズマ生成室
１上部壁にはガス導入系６が開口されている。
て詳述する。図１は、本発明の実施に使用するＥＣＲプ
ラズマＣＶＤ装置の構造を示す模式的縦断面図である。
図中１はプラズマ生成室であり、中空の円筒形に形成さ
れている。プラズマ生成室の上部中央には円形のマイク
ロ波導入口１ｂが開設してあり、円筒形のマイクロ波導
波管３が一端を図示しないマイクロ波発振器に接続し、
他端にフランジ３ａを設けて前記マイクロ波導入口１ｂ
に接続されている。またマイクロ波導入口１ｂには、石
英ガラス板で構成されるマイクロ波導入窓１ａが、プラ
ズマ生成室１内への開口を塞ぐ様態で設けられている。
更にプラズマ生成室１の周囲には、マイクロ波導波管３
の一端部にわたって、これらを同心状に囲むように励磁
コイル４が配設されている。この励磁コイル４は図示し
ない直流電源に接続されている。また、プラズマ生成室
１上部壁にはガス導入系６が開口されている。
【００１７】プラズマ生成室１下部壁中央には、前記マ
イクロ波導入口１ｂと対向する位置にプラズマ引出窓１
ｃを備え、プラズマ引出窓１ｃに臨ませて反応室２が形
成されている。反応室２内には前記プラズマ引出窓１ｃ
と対向する位置に試料台５が配設され、その上に試料Ｓ
が載置されるようになっている。また、反応室２の側壁
にはガス導入系７が、下部壁には図示しない排気装置に
連なる排気系８が開口されている。
イクロ波導入口１ｂと対向する位置にプラズマ引出窓１
ｃを備え、プラズマ引出窓１ｃに臨ませて反応室２が形
成されている。反応室２内には前記プラズマ引出窓１ｃ
と対向する位置に試料台５が配設され、その上に試料Ｓ
が載置されるようになっている。また、反応室２の側壁
にはガス導入系７が、下部壁には図示しない排気装置に
連なる排気系８が開口されている。
【００１８】以上の如き装置を用い、試料台５上の試料
Ｓ上にフッ素を含むＳｉ酸化膜を形成する場合は、ま
ず、試料台５の温度を 300℃とし、排気系８によりプラ
ズマ生成室１及び反応室２の内部を排気して、これらの
内圧を１×10-6Torr以下としておき、ガス導入系７か
ら、30sccmのＳｉＦ4 を反応室２内に供給すると共に、
ガス導入系６から43sccmのＡｒ，70sccmのＯ2 をプラズ
マ生成室１内に供給する。この後、反応室２の内部を所
定の圧力、例えば２×10-3Torrとし、出力 2.8kWのマイ
クロ波を、図示しないマイクロ波発振器からマイクロ波
導波管３及びマイクロ波導入窓１ａを介してプラズマ生
成室１内に導入すると共に、励磁コイル４によりプラズ
マ生成室１内に磁場を生じさせる。これによってプラズ
マ生成室１内にはＥＣＲ条件が成立し、プラズマ生成室
１内に供給されたＡｒ，Ｏ2 ガスは分解されてプラズマ
が生成される。生成されたプラズマは、前記磁場によっ
て反応室２内に導入され、ＳｉＦ4 ガスを活性化して試
料Ｓ表面にフッ素を含むＳｉ酸化膜を形成させる。
Ｓ上にフッ素を含むＳｉ酸化膜を形成する場合は、ま
ず、試料台５の温度を 300℃とし、排気系８によりプラ
ズマ生成室１及び反応室２の内部を排気して、これらの
内圧を１×10-6Torr以下としておき、ガス導入系７か
ら、30sccmのＳｉＦ4 を反応室２内に供給すると共に、
ガス導入系６から43sccmのＡｒ，70sccmのＯ2 をプラズ
マ生成室１内に供給する。この後、反応室２の内部を所
定の圧力、例えば２×10-3Torrとし、出力 2.8kWのマイ
クロ波を、図示しないマイクロ波発振器からマイクロ波
導波管３及びマイクロ波導入窓１ａを介してプラズマ生
成室１内に導入すると共に、励磁コイル４によりプラズ
マ生成室１内に磁場を生じさせる。これによってプラズ
マ生成室１内にはＥＣＲ条件が成立し、プラズマ生成室
１内に供給されたＡｒ，Ｏ2 ガスは分解されてプラズマ
が生成される。生成されたプラズマは、前記磁場によっ
て反応室２内に導入され、ＳｉＦ4 ガスを活性化して試
料Ｓ表面にフッ素を含むＳｉ酸化膜を形成させる。
【００１９】以下に、上述の手順により形成されたＳｉ
酸化膜について説明する。図２は、このＳｉ酸化膜の赤
外吸収スペクトルである。図から明らかなように、 940
cm-1にＳｉ−Ｆボンドに起因する吸収がみられ、フッ素
がＳｉ酸化膜中に取り込まれており、フッ素を含むＳｉ
酸化膜となっていることが判る。また、従来のＣＶＤ法
で形成されたフッ素を含まないＳｉ酸化膜では、3600cm
-1付近にＳｉ−ＯＨボンドに起因する吸収が現れること
が知られているが、図２には、Ｓｉ−ＯＨボンドに起因
する吸収が現れておらず、上述の手順により形成された
Ｓｉ酸化膜中にはＯＨ基が存在しないことが判る。
酸化膜について説明する。図２は、このＳｉ酸化膜の赤
外吸収スペクトルである。図から明らかなように、 940
cm-1にＳｉ−Ｆボンドに起因する吸収がみられ、フッ素
がＳｉ酸化膜中に取り込まれており、フッ素を含むＳｉ
酸化膜となっていることが判る。また、従来のＣＶＤ法
で形成されたフッ素を含まないＳｉ酸化膜では、3600cm
-1付近にＳｉ−ＯＨボンドに起因する吸収が現れること
が知られているが、図２には、Ｓｉ−ＯＨボンドに起因
する吸収が現れておらず、上述の手順により形成された
Ｓｉ酸化膜中にはＯＨ基が存在しないことが判る。
【００２０】図３は、上述の手順により形成されたＳｉ
酸化膜の 400cm-1〜1500cm-1までの赤外吸収スペクトル
である。比較例として熱酸化膜の赤外吸収スペクトルを
示している。1000cm-1〜1300cm-1に見られるＳｉ−Ｏボ
ンドに起因する吸収スペクトルの形状が極めて似てお
り、Ｓｉ−Ｏボンドの状態が熱酸化膜と同様に安定であ
り、良質な膜質であることが判る。
酸化膜の 400cm-1〜1500cm-1までの赤外吸収スペクトル
である。比較例として熱酸化膜の赤外吸収スペクトルを
示している。1000cm-1〜1300cm-1に見られるＳｉ−Ｏボ
ンドに起因する吸収スペクトルの形状が極めて似てお
り、Ｓｉ−Ｏボンドの状態が熱酸化膜と同様に安定であ
り、良質な膜質であることが判る。
【００２１】図４は、上述の手順により形成されたＳｉ
酸化膜の比誘電率のＳｉＦ4 依存性を示したグラフであ
る。縦軸は比誘電率、横軸はＳｉＦ4 流量を表してい
る。従来のＳｉＨ4 及びＯ2 を用いてＣＶＤ法で形成さ
れたフッ素を含まないＳｉ酸化膜では、比誘電率は 3.8
〜 3.9が最小限界であることが知られている。図から明
らかなように、上述の手順により形成されたフッ素を含
むＳｉ酸化膜の比誘電率は、 3.3〜3.6 であり、比誘電
率の低いＳｉ酸化膜が得られることが判る。
酸化膜の比誘電率のＳｉＦ4 依存性を示したグラフであ
る。縦軸は比誘電率、横軸はＳｉＦ4 流量を表してい
る。従来のＳｉＨ4 及びＯ2 を用いてＣＶＤ法で形成さ
れたフッ素を含まないＳｉ酸化膜では、比誘電率は 3.8
〜 3.9が最小限界であることが知られている。図から明
らかなように、上述の手順により形成されたフッ素を含
むＳｉ酸化膜の比誘電率は、 3.3〜3.6 であり、比誘電
率の低いＳｉ酸化膜が得られることが判る。
【００２２】図５は、上述の手順により形成されたフッ
素を含むＳｉ酸化膜の絶縁耐圧特性を示すグラフであ
る。横軸は絶縁破壊耐圧、縦軸は頻度を表している。図
から明らかなように、絶縁破壊電圧がおよそ 6.5〜8.0
ＭＶ／cmの範囲に分布しており、優れた絶縁耐圧特性を
有していると言える。
素を含むＳｉ酸化膜の絶縁耐圧特性を示すグラフであ
る。横軸は絶縁破壊耐圧、縦軸は頻度を表している。図
から明らかなように、絶縁破壊電圧がおよそ 6.5〜8.0
ＭＶ／cmの範囲に分布しており、優れた絶縁耐圧特性を
有していると言える。
【００２３】次に、上述の手順により形成されたＳｉ酸
化膜中のフッ素含有量の影響について説明する。図１に
示すＥＣＲプラズマＣＶＤ装置の反応室２内に試料Ｓを
載置し、マイクロ波パワー及びＯ2 ガス流量を最適化し
た条件で、試料Ｓ上にフッ素含有量の異なるＳｉ酸化膜
を形成し、これらの間にて特性の比較を行った。図６
は、以上の如く形成されたＳｉ酸化膜中のフッ素量に対
する比誘電率を示したグラフである。縦軸は比誘電率
を、横軸はフッ素含有量を表している。なおフッ素含有
量は、全て従来公知のラザフォード後方散乱分析法に依
り求めた値である。図示の如く、フッ素含有量が0.01at
omic％から 0.1atomic％まで変化するに従い比誘電率は
3.9から3.7 まで減少し、 0.1atomic％から20atomic％
まで変化するに従い 3.7から2.9 まで減少している。フ
ッ素含有量が 0.1atomic％より小さいＳｉ酸化膜は、従
来のＳｉ酸化膜と特性上での区別は不可能である。
化膜中のフッ素含有量の影響について説明する。図１に
示すＥＣＲプラズマＣＶＤ装置の反応室２内に試料Ｓを
載置し、マイクロ波パワー及びＯ2 ガス流量を最適化し
た条件で、試料Ｓ上にフッ素含有量の異なるＳｉ酸化膜
を形成し、これらの間にて特性の比較を行った。図６
は、以上の如く形成されたＳｉ酸化膜中のフッ素量に対
する比誘電率を示したグラフである。縦軸は比誘電率
を、横軸はフッ素含有量を表している。なおフッ素含有
量は、全て従来公知のラザフォード後方散乱分析法に依
り求めた値である。図示の如く、フッ素含有量が0.01at
omic％から 0.1atomic％まで変化するに従い比誘電率は
3.9から3.7 まで減少し、 0.1atomic％から20atomic％
まで変化するに従い 3.7から2.9 まで減少している。フ
ッ素含有量が 0.1atomic％より小さいＳｉ酸化膜は、従
来のＳｉ酸化膜と特性上での区別は不可能である。
【００２４】また、図７は、上述の手順により形成され
たＳｉ酸化膜中のフッ素量に対するＢＨＦエッチング速
度を示したグラフである。縦軸はＢＨＦエッチング速度
を、横軸はフッ素含有量を表している。図示の如くＢＨ
Ｆエッチング速度は、フッ素含有量が 0.01atomic ％か
ら20atomic％までの領域においては、フッ素含有量の増
加に応じて3000Å/minから4800Å/minまでの間にて漸増
しているのに対し、フッ素含有量が20atomic％より大き
い領域では急増している。ＢＨＦエッチング速度が速い
ことは、膜質がポーラス状態になっており、絶縁膜とし
ての信頼性が著しく低下していることを示している。こ
のことから、フッ素含有量が20atomic％より大きいＳｉ
酸化膜は、層間絶縁膜、パッシベーション膜へ適用する
ことが困難であることがいえる。
たＳｉ酸化膜中のフッ素量に対するＢＨＦエッチング速
度を示したグラフである。縦軸はＢＨＦエッチング速度
を、横軸はフッ素含有量を表している。図示の如くＢＨ
Ｆエッチング速度は、フッ素含有量が 0.01atomic ％か
ら20atomic％までの領域においては、フッ素含有量の増
加に応じて3000Å/minから4800Å/minまでの間にて漸増
しているのに対し、フッ素含有量が20atomic％より大き
い領域では急増している。ＢＨＦエッチング速度が速い
ことは、膜質がポーラス状態になっており、絶縁膜とし
ての信頼性が著しく低下していることを示している。こ
のことから、フッ素含有量が20atomic％より大きいＳｉ
酸化膜は、層間絶縁膜、パッシベーション膜へ適用する
ことが困難であることがいえる。
【００２５】次に、本発明に係る半導体装置の製造方法
（以下本発明方法という）の第１実施例の手順につき具
体的に説明する。本発明方法は、図１に示すＥＣＲプラ
ズマＣＶＤ装置を用い、反応室２内部の試料台５上に載
置された試料Ｓに対し、前記反応室２に開口するガス導
入系７からＳｉＦ4 とＳｉＨ4 とを選択的に導入して行
われる。まず、ガス導入系６からプラズマ生成室１内に
Ａｒガス，Ｏ2 ガスを供給すると共に、ガス導入系７か
ら反応室２内にＳｉＨ4 ガスを供給し、図示しないマイ
クロ波発振器が発振するマイクロ波をプラズマ生成室１
内に導入してプラズマを発生させて、反応室２内部の試
料Ｓ上にフッ素を含まない第１のＳｉ酸化膜を形成す
る。形成された第１のＳｉ酸化膜の膜厚が略1000Åに達
した後、マイクロ波の発振を停止して、ガス導入系７か
ら供給するガスをＳｉＨ4 からＳｉＦ4 に切り換える。
そして、再度マイクロ波をプラズマ生成室１内へ導入
し、フッ素を含む第２のＳｉ酸化膜を形成する。
（以下本発明方法という）の第１実施例の手順につき具
体的に説明する。本発明方法は、図１に示すＥＣＲプラ
ズマＣＶＤ装置を用い、反応室２内部の試料台５上に載
置された試料Ｓに対し、前記反応室２に開口するガス導
入系７からＳｉＦ4 とＳｉＨ4 とを選択的に導入して行
われる。まず、ガス導入系６からプラズマ生成室１内に
Ａｒガス，Ｏ2 ガスを供給すると共に、ガス導入系７か
ら反応室２内にＳｉＨ4 ガスを供給し、図示しないマイ
クロ波発振器が発振するマイクロ波をプラズマ生成室１
内に導入してプラズマを発生させて、反応室２内部の試
料Ｓ上にフッ素を含まない第１のＳｉ酸化膜を形成す
る。形成された第１のＳｉ酸化膜の膜厚が略1000Åに達
した後、マイクロ波の発振を停止して、ガス導入系７か
ら供給するガスをＳｉＨ4 からＳｉＦ4 に切り換える。
そして、再度マイクロ波をプラズマ生成室１内へ導入
し、フッ素を含む第２のＳｉ酸化膜を形成する。
【００２６】図８は、本発明方法の第１実施例により形
成されたＳｉ酸化膜の模式的断面図である。基板21上に
Ａｌ配線22,22 が形成された試料Ｓの表面に、ＳｉＨ4
ガスの供給下にてフッ素を含まない第１のＳｉ酸化膜23
が1000Åの厚さに形成され、この第１のＳｉ酸化膜23の
上にＳｉＦ4 ガスの供給下にてフッ素を含む第２のＳｉ
酸化膜24が堆積されて表面がほぼ平坦になっている。配
線材料であるＡｌはフッ素と反応してＡｌＦ3 のような
絶縁物を形成してしまうので、Ａｌ配線22,22が形成さ
れた試料Ｓ上にＳｉＦ4 ガスを接触させることは好まし
くない。本実施例においては、Ａｌ配線22,22 上にＳｉ
Ｈ4 ガスの供給下にて形成される第１のＳｉ酸化膜23を
薄く堆積させてあり、その後の第２の酸化膜24の形成工
程において供給されるＳｉＦ4 ガスがＡｌ配線22,22 に
接触せず、両者の反応による絶縁物の生成の虞れなく第
２のＳｉ酸化膜24を形成することができる。なお、Ａｌ
配線22,22 はＡｌ合金配線であっても良い。
成されたＳｉ酸化膜の模式的断面図である。基板21上に
Ａｌ配線22,22 が形成された試料Ｓの表面に、ＳｉＨ4
ガスの供給下にてフッ素を含まない第１のＳｉ酸化膜23
が1000Åの厚さに形成され、この第１のＳｉ酸化膜23の
上にＳｉＦ4 ガスの供給下にてフッ素を含む第２のＳｉ
酸化膜24が堆積されて表面がほぼ平坦になっている。配
線材料であるＡｌはフッ素と反応してＡｌＦ3 のような
絶縁物を形成してしまうので、Ａｌ配線22,22が形成さ
れた試料Ｓ上にＳｉＦ4 ガスを接触させることは好まし
くない。本実施例においては、Ａｌ配線22,22 上にＳｉ
Ｈ4 ガスの供給下にて形成される第１のＳｉ酸化膜23を
薄く堆積させてあり、その後の第２の酸化膜24の形成工
程において供給されるＳｉＦ4 ガスがＡｌ配線22,22 に
接触せず、両者の反応による絶縁物の生成の虞れなく第
２のＳｉ酸化膜24を形成することができる。なお、Ａｌ
配線22,22 はＡｌ合金配線であっても良い。
【００２７】次に、本発明方法の第２実施例の手順につ
き具体的に説明する。図９は、この実施例において使用
するＥＣＲプラズマＣＶＤ装置の構造を示す模式的縦断
面図である。図中１はプラズマ生成室であり、２は反応
室である。この装置は、反応室２内に配設された試料Ｓ
を載置する試料台５に高周波電源９が接続されており、
試料Ｓに負のバイアス電圧を印加して、該試料Ｓの表面
の凹凸にスパッタエッチングを行いつつ、比誘電率が低
いＳｉ酸化膜を、凹凸の段差を縮小して平坦性良く堆積
させる構成となっている。他の部分の構成は、前記図１
に示す装置と同様であり、対応する部分に同符号を付し
て説明は省略する。
き具体的に説明する。図９は、この実施例において使用
するＥＣＲプラズマＣＶＤ装置の構造を示す模式的縦断
面図である。図中１はプラズマ生成室であり、２は反応
室である。この装置は、反応室２内に配設された試料Ｓ
を載置する試料台５に高周波電源９が接続されており、
試料Ｓに負のバイアス電圧を印加して、該試料Ｓの表面
の凹凸にスパッタエッチングを行いつつ、比誘電率が低
いＳｉ酸化膜を、凹凸の段差を縮小して平坦性良く堆積
させる構成となっている。他の部分の構成は、前記図１
に示す装置と同様であり、対応する部分に同符号を付し
て説明は省略する。
【００２８】図１０は、第２実施例の手順により形成さ
れたフッ素を含むＳｉ酸化膜の比誘電率のＳｉＦ4 流量
依存性を示したグラフであり、縦軸は比誘電率、横軸は
ＳｉＦ4 流量を表している。成膜条件のガス流量は、Ａ
ｒが43sccm，Ｏ2 が70sccmであり、圧力が２×10-3Tor
r、マイクロ波出力が2.8kW 、高周波電力が 400Ｗ、基
板温度が 300℃である。図から明らかなように、比誘電
率が2.9 〜3.0 の極めて低い値のＳｉ酸化膜が得られる
ことが判る。また、図１１は、第２実施例の手順により
形成されたフッ素を含むＳｉ酸化膜の絶縁耐圧特性を示
すグラフである。横軸は絶縁破壊耐圧、縦軸は頻度を表
している。図から明らかなように、絶縁破壊電圧がおよ
そ 6.0〜7.5 ＭＶ／cmの範囲に分布しており、従来と同
様に優れた絶縁耐圧特性を有していると言える。
れたフッ素を含むＳｉ酸化膜の比誘電率のＳｉＦ4 流量
依存性を示したグラフであり、縦軸は比誘電率、横軸は
ＳｉＦ4 流量を表している。成膜条件のガス流量は、Ａ
ｒが43sccm，Ｏ2 が70sccmであり、圧力が２×10-3Tor
r、マイクロ波出力が2.8kW 、高周波電力が 400Ｗ、基
板温度が 300℃である。図から明らかなように、比誘電
率が2.9 〜3.0 の極めて低い値のＳｉ酸化膜が得られる
ことが判る。また、図１１は、第２実施例の手順により
形成されたフッ素を含むＳｉ酸化膜の絶縁耐圧特性を示
すグラフである。横軸は絶縁破壊耐圧、縦軸は頻度を表
している。図から明らかなように、絶縁破壊電圧がおよ
そ 6.0〜7.5 ＭＶ／cmの範囲に分布しており、従来と同
様に優れた絶縁耐圧特性を有していると言える。
【００２９】図９に示すＥＣＲプラズマＣＶＤ装置を用
いて行われる本発明方法の第２実施例においては、基板
上にＡｌ配線が形成された試料Ｓを反応室２内部の試料
台５上に載置し、まず、ガス導入系６からプラズマ生成
室１内にＡｒガス，Ｏ2 ガスを供給すると共に、ガス導
入系７から反応室２内にＳｉＨ4 ガスを供給し、図示し
ないマイクロ波発振器が発振するマイクロ波をプラズマ
生成室１内に導入してプラズマを発生させて、反応室２
内部の試料Ｓ上に、フッ素を含まない第１のＳｉ酸化膜
を1000Å形成する。次いで、マイクロ波の発振を一旦停
止し、ガス導入系７からの供給ガスをＳｉＨ4 ガスから
ＳｉＦ4 ガスに切り換え、再度マイクロ波をプラズマ生
成室１内へ導入し、フッ素を含む第２のＳｉ酸化膜を形
成する。この間、高周波電源９により試料Ｓに負のバイ
アス電圧が印加され、該試料Ｓ上には成膜と同時にスパ
ッタエッチングが行われる。
いて行われる本発明方法の第２実施例においては、基板
上にＡｌ配線が形成された試料Ｓを反応室２内部の試料
台５上に載置し、まず、ガス導入系６からプラズマ生成
室１内にＡｒガス，Ｏ2 ガスを供給すると共に、ガス導
入系７から反応室２内にＳｉＨ4 ガスを供給し、図示し
ないマイクロ波発振器が発振するマイクロ波をプラズマ
生成室１内に導入してプラズマを発生させて、反応室２
内部の試料Ｓ上に、フッ素を含まない第１のＳｉ酸化膜
を1000Å形成する。次いで、マイクロ波の発振を一旦停
止し、ガス導入系７からの供給ガスをＳｉＨ4 ガスから
ＳｉＦ4 ガスに切り換え、再度マイクロ波をプラズマ生
成室１内へ導入し、フッ素を含む第２のＳｉ酸化膜を形
成する。この間、高周波電源９により試料Ｓに負のバイ
アス電圧が印加され、該試料Ｓ上には成膜と同時にスパ
ッタエッチングが行われる。
【００３０】図１２(a) ，図１２(b) は、第２実施例に
より形成されたＳｉ酸化膜の模式的断面図である。図１
２(a) に示すように、半導体基板41上にＡｌ配線42,42
が形成された試料Ｓの表面に、ＳｉＨ4 ガスの供給下に
てフッ素を含まない第１のＳｉ酸化膜43が1000Åの厚さ
に形成され、この第１のＳｉ酸化膜43の上にＳｉＦ4ガ
スの供給下にてフッ素を含む第２のＳｉ酸化膜44が形成
される。第２のＳｉ酸化膜44のエッジ部44a は平坦部44
b よりもスパッタ効率が大きいために、前述したスパッ
タエッチングにより削られてテーパ状になっている。ま
た、平坦部44cは平坦部44b よりもスパッタ効率が小さ
いために、第２のＳｉ酸化膜44の堆積が進むと共に平坦
部44c の成膜速度が大きくなり、図１２(b) に示すよう
に、第２のＳｉ酸化膜44が平坦性良く堆積される。更
に、前述したスパッタエッチングによって第２のＳｉ酸
化膜44のエッジ部44a がテーパ状となることにより、Ａ
ｌ配線42,42 間にも第２のＳｉ酸化膜44が入り込み易く
なり、ボイドのような欠陥が生じない。なお、Ａｌ配線
22,22 はＡｌ合金配線であっても良い。
より形成されたＳｉ酸化膜の模式的断面図である。図１
２(a) に示すように、半導体基板41上にＡｌ配線42,42
が形成された試料Ｓの表面に、ＳｉＨ4 ガスの供給下に
てフッ素を含まない第１のＳｉ酸化膜43が1000Åの厚さ
に形成され、この第１のＳｉ酸化膜43の上にＳｉＦ4ガ
スの供給下にてフッ素を含む第２のＳｉ酸化膜44が形成
される。第２のＳｉ酸化膜44のエッジ部44a は平坦部44
b よりもスパッタ効率が大きいために、前述したスパッ
タエッチングにより削られてテーパ状になっている。ま
た、平坦部44cは平坦部44b よりもスパッタ効率が小さ
いために、第２のＳｉ酸化膜44の堆積が進むと共に平坦
部44c の成膜速度が大きくなり、図１２(b) に示すよう
に、第２のＳｉ酸化膜44が平坦性良く堆積される。更
に、前述したスパッタエッチングによって第２のＳｉ酸
化膜44のエッジ部44a がテーパ状となることにより、Ａ
ｌ配線42,42 間にも第２のＳｉ酸化膜44が入り込み易く
なり、ボイドのような欠陥が生じない。なお、Ａｌ配線
22,22 はＡｌ合金配線であっても良い。
【００３１】図１３は、ＳｉＨ4 を用いたＣＶＤ法によ
り形成された従来例のＳｉ酸化膜の模式的断面図であ
る。半導体基板51上に形成されたＡｌ配線42,42 の表面
にＳｉＨ4 によるＳｉ酸化膜53が堆積されている。Ａｌ
配線42,42 上に堆積したエッジ部52a,52a は成膜が進む
に従いその上部で接触し、Ａｌ配線42,42 間にＳｉ酸化
膜53を入り込み難くし、さらに成膜が進むとＡｌ配線4
2,42 間の上方がエッジ部52a で覆われて、ボイド55を
発生している。以上のように、本実施例により、平坦化
特性を向上させたＳｉ酸化膜を有する半導体装置が製造
される。
り形成された従来例のＳｉ酸化膜の模式的断面図であ
る。半導体基板51上に形成されたＡｌ配線42,42 の表面
にＳｉＨ4 によるＳｉ酸化膜53が堆積されている。Ａｌ
配線42,42 上に堆積したエッジ部52a,52a は成膜が進む
に従いその上部で接触し、Ａｌ配線42,42 間にＳｉ酸化
膜53を入り込み難くし、さらに成膜が進むとＡｌ配線4
2,42 間の上方がエッジ部52a で覆われて、ボイド55を
発生している。以上のように、本実施例により、平坦化
特性を向上させたＳｉ酸化膜を有する半導体装置が製造
される。
【００３２】次に、本発明方法の第３実施例の手順につ
き具体的に説明する。図１４は、第３実施例の手順によ
り製造された半導体装置の模式的断面図である。この第
３実施例は、第２実施例と同様、前記図９に示すＥＣＲ
プラズマＣＶＤ装置を用いて行われ、半導体基板61上に
Ａｌ配線62,62 が形成された試料Ｓの表面に、まずＳｉ
Ｈ4 ガスの供給下でのプラズマCVD 法により、フッ素を
含まない第１のＳｉ酸化膜63を形成し、つぎに、マイク
ロ波の発振を一旦停止し、ＳｉＨ4 ガスをＳｉＦ4 ガス
に切り換え、このＳｉＦ4 ガスの供給下でのプラズマＣ
ＶＤ法を、高周波電源９により試料Ｓに負のバイアス電
圧を印加しつつ実施し、前記第１のＳｉ酸化膜63上にフ
ッ素を含む第２のＳｉ酸化膜64を形成する。次いで、Ｓ
ｉＦ4 ガスをＳｉＨ4 ガスに再度切り換え、前記第２の
Ｓｉ酸化膜64上にフッ素を含まない第３のＳｉ酸化膜66
を、300 Åなる膜厚を有して形成する。そして、第３の
Ｓｉ酸化膜66上にＡｌ配線65,65 を形成して、図１４に
示す半導体装置が得られる。このように製造された半導
体装置では、Ａｌ配線62,62 及びＡｌ配線65,65 が第２
のＳｉ酸化膜64と接触せず、フッ素との接触による腐
食，結晶粒径の変化、絶縁物（ＡｌＦ4 ）の生成が有効
に防止される。なお、Ａｌ配線62,62 及びＡｌ配線65,6
5 は、Ａｌ合金配線であっても良い。
き具体的に説明する。図１４は、第３実施例の手順によ
り製造された半導体装置の模式的断面図である。この第
３実施例は、第２実施例と同様、前記図９に示すＥＣＲ
プラズマＣＶＤ装置を用いて行われ、半導体基板61上に
Ａｌ配線62,62 が形成された試料Ｓの表面に、まずＳｉ
Ｈ4 ガスの供給下でのプラズマCVD 法により、フッ素を
含まない第１のＳｉ酸化膜63を形成し、つぎに、マイク
ロ波の発振を一旦停止し、ＳｉＨ4 ガスをＳｉＦ4 ガス
に切り換え、このＳｉＦ4 ガスの供給下でのプラズマＣ
ＶＤ法を、高周波電源９により試料Ｓに負のバイアス電
圧を印加しつつ実施し、前記第１のＳｉ酸化膜63上にフ
ッ素を含む第２のＳｉ酸化膜64を形成する。次いで、Ｓ
ｉＦ4 ガスをＳｉＨ4 ガスに再度切り換え、前記第２の
Ｓｉ酸化膜64上にフッ素を含まない第３のＳｉ酸化膜66
を、300 Åなる膜厚を有して形成する。そして、第３の
Ｓｉ酸化膜66上にＡｌ配線65,65 を形成して、図１４に
示す半導体装置が得られる。このように製造された半導
体装置では、Ａｌ配線62,62 及びＡｌ配線65,65 が第２
のＳｉ酸化膜64と接触せず、フッ素との接触による腐
食，結晶粒径の変化、絶縁物（ＡｌＦ4 ）の生成が有効
に防止される。なお、Ａｌ配線62,62 及びＡｌ配線65,6
5 は、Ａｌ合金配線であっても良い。
【００３３】ここで、ＳｉＦ4 ガスの供給下にて形成さ
れるフッ素を含む第２のＳｉ酸化膜64は、前述した如く
比誘電率が 2.9〜3.7 であるので、図１４に示す如く、
層間絶縁膜として第２のＳｉ酸化膜64が介在するＡｌ配
線62,62 及びＡｌ配線65,65間の相互干渉ノイズが減少
し、また、Ａｌ配線62,62 及びＡｌ配線65,65 間の信号
遅延特性が向上する。
れるフッ素を含む第２のＳｉ酸化膜64は、前述した如く
比誘電率が 2.9〜3.7 であるので、図１４に示す如く、
層間絶縁膜として第２のＳｉ酸化膜64が介在するＡｌ配
線62,62 及びＡｌ配線65,65間の相互干渉ノイズが減少
し、また、Ａｌ配線62,62 及びＡｌ配線65,65 間の信号
遅延特性が向上する。
【００３４】また、比誘電率が4.0 程度の従来の層間Ｓ
ｉ酸化膜と比較して、配線間容量を一定とした場合に、
本実施例の比誘電率が3.0 程度の層間Ｓｉ酸化膜の方が
膜厚を薄くできる。例えば、従来では１μｍの膜厚が必
要であった場合に、本発明のフッ素を含む第２のＳｉ酸
化膜64を0.75μｍで形成することにより、同配線間容量
を有することができる。このように、本発明によるフッ
素を含む第２のＳｉ酸化膜64を用いることにより、配線
間容量を維持したまま膜厚を薄くすることが可能であ
る。これにより、例えば微細化に伴いますます大きくな
るビアホールのアスペクト比を軽減できる。
ｉ酸化膜と比較して、配線間容量を一定とした場合に、
本実施例の比誘電率が3.0 程度の層間Ｓｉ酸化膜の方が
膜厚を薄くできる。例えば、従来では１μｍの膜厚が必
要であった場合に、本発明のフッ素を含む第２のＳｉ酸
化膜64を0.75μｍで形成することにより、同配線間容量
を有することができる。このように、本発明によるフッ
素を含む第２のＳｉ酸化膜64を用いることにより、配線
間容量を維持したまま膜厚を薄くすることが可能であ
る。これにより、例えば微細化に伴いますます大きくな
るビアホールのアスペクト比を軽減できる。
【００３５】なお以上の各実施例においては、フッ素を
含むシリコン化合物ガスとしてＳｉＦ4 ガスを、フッ素
を含まないシリコン化合物ガスとしてＳｉＨ4 ガスを夫
々用いているが、これらに代えて他のガスを用いてもよ
く、またこれらのガスと共に用いるガスも、以上の各実
施例に示すＯ2 ガスに代えてＮ2 Ｏガスを用いても良
い。
含むシリコン化合物ガスとしてＳｉＦ4 ガスを、フッ素
を含まないシリコン化合物ガスとしてＳｉＨ4 ガスを夫
々用いているが、これらに代えて他のガスを用いてもよ
く、またこれらのガスと共に用いるガスも、以上の各実
施例に示すＯ2 ガスに代えてＮ2 Ｏガスを用いても良
い。
【００３６】また、上述の実施例ではプラズマＣＶＤ法
としてＥＣＲプラズマＣＶＤ法を用いているが、これに
限るものではなく、マイクロ波プラズマＣＶＤ法、ＲＦ
プラズマＣＶＤ法等の他のプラズマＣＶＤ法であっても
良い。
としてＥＣＲプラズマＣＶＤ法を用いているが、これに
限るものではなく、マイクロ波プラズマＣＶＤ法、ＲＦ
プラズマＣＶＤ法等の他のプラズマＣＶＤ法であっても
良い。
【００３７】
【発明の効果】以上のように本発明においては、Ａｌ又
はＡｌ合金の配線層の表面に、フッ素を含まないＳｉ酸
化膜を介してフッ素を含むＳｉ酸化膜を形成することに
より、パーティクルの発生を抑制して半導体装置の品質
及び歩留りを向上させ、またＳｉ酸化膜の平坦化特性を
向上させ、半導体装置の高速化を図り、さらに配線間容
量の増加を抑制することができる上、フッ素との接触に
よるＡｌ又はＡｌ合金の配線層の腐食，結晶粒径の変
化，絶縁物（ＡｌＦ4 ）の生成が、フッ素を含まないＳ
ｉ酸化膜の作用により有効に防止されて、配線間の信号
遅延特性の悪化を防止することができる等、本発明は優
れた効果を奏するものである。
はＡｌ合金の配線層の表面に、フッ素を含まないＳｉ酸
化膜を介してフッ素を含むＳｉ酸化膜を形成することに
より、パーティクルの発生を抑制して半導体装置の品質
及び歩留りを向上させ、またＳｉ酸化膜の平坦化特性を
向上させ、半導体装置の高速化を図り、さらに配線間容
量の増加を抑制することができる上、フッ素との接触に
よるＡｌ又はＡｌ合金の配線層の腐食，結晶粒径の変
化，絶縁物（ＡｌＦ4 ）の生成が、フッ素を含まないＳ
ｉ酸化膜の作用により有効に防止されて、配線間の信号
遅延特性の悪化を防止することができる等、本発明は優
れた効果を奏するものである。
【図１】本発明の第１実施例に使用するＥＣＲプラズマ
ＣＶＤ装置の構造を示す模式的縦断面図である。
ＣＶＤ装置の構造を示す模式的縦断面図である。
【図２】Ｓｉ酸化膜の赤外吸収スペクトルである。
【図３】Ｓｉ酸化膜の400 cm-1〜1500cm-1までの赤外吸
収スペクトルである。
収スペクトルである。
【図４】Ｓｉ酸化膜の比誘電率のＳｉＦ4 依存性を示し
たグラフである。
たグラフである。
【図５】Ｓｉ酸化膜の絶縁耐圧特性を示すグラフであ
る。
る。
【図６】Ｓｉ酸化膜中のフッ素量に対する比誘電率を示
したグラフである。
したグラフである。
【図７】Ｓｉ酸化膜中のフッ素量に対するＢＨＦエッチ
ング速度を示したグラフである。
ング速度を示したグラフである。
【図８】本発明方法の第１実施例により形成されたＳｉ
酸化膜の模式的断面図である。
酸化膜の模式的断面図である。
【図９】本発明方法の第２実施例において使用するＥＣ
ＲプラズマＣＶＤ装置の構造を示す模式的縦断面図であ
る。
ＲプラズマＣＶＤ装置の構造を示す模式的縦断面図であ
る。
【図１０】第２実施例の手順により形成されたＳｉ酸化
膜の比誘電率のＳｉＦ4 流量依存性を示したグラフであ
る。
膜の比誘電率のＳｉＦ4 流量依存性を示したグラフであ
る。
【図１１】第２実施例の手順により形成されたＳｉ酸化
膜の絶縁耐圧特性を示すグラフである。
膜の絶縁耐圧特性を示すグラフである。
【図１２】第２実施例の手順により形成されたＳｉ酸化
膜の模式的断面図である。
膜の模式的断面図である。
【図１３】従来例のＳｉ酸化膜の模式的断面図である。
【図１４】本発明方法の第３実施例の手順により製造さ
れた半導体装置の模式的断面図である。
れた半導体装置の模式的断面図である。
１ プラズマ生成室
２ 反応室
５ 試料台
６ ガス導入系
９ 高周波電源
21,41,61 基板
23,43,63 第１のＳｉ酸化膜
22,42,62,65 アルミ配線
24,44,64 第２のＳｉ酸化膜
66 第３のＳｉ酸化膜
Claims (3)
- 【請求項１】 Ａｌ又はＡｌ合金の配線層が形成された
基板の表面に、フッ素を含まないシリコン化合物ガスと
Ｏ2 又はＮ2 Ｏとを用いたプラズマＣＶＤ法により、第
１のＳｉ酸化膜を形成する工程と、該第１のＳｉ酸化膜
の表面に、フッ素を含むシリコン化合物ガスとＯ2 又は
Ｎ2 Ｏとを用いたプラズマＣＶＤ法により、第２のＳｉ
酸化膜を形成する工程とを有することを特徴とする半導
体装置の製造方法。 - 【請求項２】 Ａｌ又はＡｌ合金の配線層が形成された
基板の表面に、フッ素を含まないシリコン化合物ガスと
Ｏ 2 又はＮ 2 Ｏとを用いたプラズマＣＶＤ法により、第
１のＳｉ酸化膜を形成する工程と、該第１のＳｉ酸化膜
の表面に、フッ素を含むシリコン化合物ガスとＯ 2 又は
Ｎ 2 Ｏとを用いたプラズマＣＶＤ法により、第２のＳｉ
酸化膜を形成する工程と、該第２のＳｉ酸化膜の表面
に、フッ素を含まないシリコン化合物ガスとＯ 2 又はＮ
2 Ｏとを用いたプラズマＣＶＤ法により、第３のＳｉ酸
化膜を形成する工程とを有することを特徴とする半導体
装置の製造方法。 - 【請求項３】 基板に負電位を与えて、フッ素を含むシ
リコン化合物ガスとＯ 2 又はＮ 2 Ｏとを用いたプラズマ
ＣＶＤ法を行う請求項１又は２記載の半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29210793A JP3451380B2 (ja) | 1992-11-24 | 1993-11-22 | 半導体装置の製造方法 |
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4-313720 | 1992-11-24 | ||
| JP31372092 | 1992-11-24 | ||
| JP5-67116 | 1993-03-25 | ||
| JP6711693 | 1993-03-25 | ||
| JP29210793A JP3451380B2 (ja) | 1992-11-24 | 1993-11-22 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06333919A JPH06333919A (ja) | 1994-12-02 |
| JP3451380B2 true JP3451380B2 (ja) | 2003-09-29 |
Family
ID=27299355
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29210793A Expired - Fee Related JP3451380B2 (ja) | 1992-11-24 | 1993-11-22 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3451380B2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0955376A (ja) * | 1995-08-15 | 1997-02-25 | Sony Corp | プラズマｃｖｄ方法 |
| JP2739853B2 (ja) * | 1995-11-28 | 1998-04-15 | 日本電気株式会社 | 半導体装置の製造方法及びエッチング方法 |
| JP2917897B2 (ja) * | 1996-03-29 | 1999-07-12 | 日本電気株式会社 | 半導体装置の製造方法 |
| US6157083A (en) * | 1996-06-03 | 2000-12-05 | Nec Corporation | Fluorine doping concentrations in a multi-structure semiconductor device |
| KR100231603B1 (ko) * | 1996-11-23 | 1999-11-15 | 김영환 | 반도체소자의 트랜지스터 제조방법 |
| CN1148600C (zh) | 1996-11-26 | 2004-05-05 | 三星电子株式会社 | 薄膜晶体管基片及其制造方法 |
| US6940566B1 (en) | 1996-11-26 | 2005-09-06 | Samsung Electronics Co., Ltd. | Liquid crystal displays including organic passivation layer contacting a portion of the semiconductor layer between source and drain regions |
| JP3141827B2 (ja) | 1997-11-20 | 2001-03-07 | 日本電気株式会社 | 半導体装置の製造方法 |
| US5962346A (en) * | 1997-12-29 | 1999-10-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fluorine-doped silicate glass hard mask to improve metal line etching profile |
| KR100322890B1 (ko) * | 1999-12-30 | 2002-02-08 | 박종섭 | 반도체장치의 절연막 형성방법 |
| JP4502632B2 (ja) * | 2003-11-27 | 2010-07-14 | 京セラ株式会社 | 薄膜コンデンサ |
| WO2011145484A1 (en) * | 2010-05-21 | 2011-11-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
-
1993
- 1993-11-22 JP JP29210793A patent/JP3451380B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06333919A (ja) | 1994-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5753564A (en) | Method for forming a thin film of a silicon oxide on a silicon substrate, by BCR plasma | |
| EP0599730B1 (en) | Semiconductor device and method of producing the same | |
| US5426076A (en) | Dielectric deposition and cleaning process for improved gap filling and device planarization | |
| US6197704B1 (en) | Method of fabricating semiconductor device | |
| US5747384A (en) | Process of forming a refractory metal thin film | |
| US5850102A (en) | Semiconductor device having a second insulating layer which includes carbon or fluorine at a density lower than a first insulating layer | |
| US7662728B2 (en) | Substrate processing method | |
| KR100368100B1 (ko) | 불소첨가절연막의형성방법 | |
| JP3451380B2 (ja) | 半導体装置の製造方法 | |
| KR20010075566A (ko) | 반도체 장치 및 그 제조 방법 | |
| JPH1174257A (ja) | フッ素含有酸化ケイ素薄膜及びその製造方法 | |
| JP2001168193A (ja) | バイア被毒を緩和しつつ金属ライン間にボイドフリー低ｋ誘電性材料を提供する集積回路構造のための低Ｋ誘電性複合材層 | |
| KR100292393B1 (ko) | 반도체장치및그제조방법 | |
| JP2985789B2 (ja) | 半導体装置の製造方法 | |
| US6303525B1 (en) | Method and structure for adhering MSQ material to liner oxide | |
| JPH09106986A (ja) | フッ素含有二酸化シリコン被膜の被着方法 | |
| JPH1197533A (ja) | 半導体集積回路及びその製造方法 | |
| JP3601988B2 (ja) | 絶縁膜の形成方法 | |
| JPH07201749A (ja) | 薄膜形成方法 | |
| JPH0878408A (ja) | 半導体装置の製造方法 | |
| JPH05291415A (ja) | 半導体装置の製造方法 | |
| JP2000223485A (ja) | 複合絶縁膜の製造方法及びこれを用いた半導体装置の製造方法 | |
| JPH09148323A (ja) | 絶縁膜の成膜方法 | |
| JPH06216122A (ja) | 半導体装置の製造方法 | |
| JPH05335299A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |