JPH0878408A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0878408A JPH0878408A JP6214997A JP21499794A JPH0878408A JP H0878408 A JPH0878408 A JP H0878408A JP 6214997 A JP6214997 A JP 6214997A JP 21499794 A JP21499794 A JP 21499794A JP H0878408 A JPH0878408 A JP H0878408A
- Authority
- JP
- Japan
- Prior art keywords
- film
- fluorine
- silicon oxide
- gas
- nitrogen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
- H01L21/02131—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being halogen doped silicon oxides, e.g. FSG
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【目的】 誘電率が低く、堆積速度の速い安定な層間絶
縁膜を形成する半導体装置の製造方法を提供する。 【構成】 電子サイクロトロン共鳴を用いたプラズマ化
学気相成長法によりシリコン酸化膜を堆積する半導体装
置の製造方法において、シリコン酸化膜を成膜する際
に、弗素を含むガス及び窒素を含むガスを含む原料ガス
を用いることにより、弗素と窒素を含有したシリコン酸
化膜を成膜する
縁膜を形成する半導体装置の製造方法を提供する。 【構成】 電子サイクロトロン共鳴を用いたプラズマ化
学気相成長法によりシリコン酸化膜を堆積する半導体装
置の製造方法において、シリコン酸化膜を成膜する際
に、弗素を含むガス及び窒素を含むガスを含む原料ガス
を用いることにより、弗素と窒素を含有したシリコン酸
化膜を成膜する
Description
【０００１】
【産業上の利用分野】本発明は、多層配線における層間
絶縁膜に係り、特に誘電率の低い層間絶縁膜を有する半
導体装置の製造方法に関する。
絶縁膜に係り、特に誘電率の低い層間絶縁膜を有する半
導体装置の製造方法に関する。
【０００２】
【従来の技術】近年、半導体装置の高集積化、高速化の
観点から多層配線における絶縁材料の見直しが行われて
いる。シリコン酸化膜（ＳｉＯ2膜）は、従来から用い
られてきた半導体装置の絶縁材料であるが、比誘電率が
４．１と高いため配線間の寄生容量が大きく、信号遅延
の一つの原因であった。今後、微細化が進むと配線間の
距離がさらに短くなるため、寄生容量はさらに大きくな
り、信号遅延時間を増大させてしまう。誘電率の低い材
料を層間絶縁膜として用いることができれば、配線間の
寄生容量は低下し、半導体装置における信号遅延時間を
短くすることができる。
観点から多層配線における絶縁材料の見直しが行われて
いる。シリコン酸化膜（ＳｉＯ2膜）は、従来から用い
られてきた半導体装置の絶縁材料であるが、比誘電率が
４．１と高いため配線間の寄生容量が大きく、信号遅延
の一つの原因であった。今後、微細化が進むと配線間の
距離がさらに短くなるため、寄生容量はさらに大きくな
り、信号遅延時間を増大させてしまう。誘電率の低い材
料を層間絶縁膜として用いることができれば、配線間の
寄生容量は低下し、半導体装置における信号遅延時間を
短くすることができる。
【０００３】最近、ＳｉＯ2膜の成膜過程において弗素
（Ｆ）を含むガスを添加し、Ｆを含有するＳｉＯ2（Ｓ
ｉＯＦ）膜を形成する方法が報告されている。このよう
にして成膜したＳｉＯＦ膜の比誘電率は３．０〜３．５
程度の値であり、従来のＳｉＯ2膜の比誘電率と比較し
て低く、半導体装置の高速化を図る上で効果がある。電
子サイクロトロン共鳴を用いたプラズマ化学気相成長法
（以下ＥＣＲ−ＣＶＤ法）によりＳｉＯＦ膜成膜する半
導体装置の製造方法としては、モノシラン（ＳｉＨ4）
／Ｏ2／（Ｆ2＋Ｈｅ）系のガスや、弗化シリコン（Ｓｉ
Ｆ4）／Ｏ2系のガスを用いてＣＶＤ法により成膜する方
法などが従来主として行われていた。
（Ｆ）を含むガスを添加し、Ｆを含有するＳｉＯ2（Ｓ
ｉＯＦ）膜を形成する方法が報告されている。このよう
にして成膜したＳｉＯＦ膜の比誘電率は３．０〜３．５
程度の値であり、従来のＳｉＯ2膜の比誘電率と比較し
て低く、半導体装置の高速化を図る上で効果がある。電
子サイクロトロン共鳴を用いたプラズマ化学気相成長法
（以下ＥＣＲ−ＣＶＤ法）によりＳｉＯＦ膜成膜する半
導体装置の製造方法としては、モノシラン（ＳｉＨ4）
／Ｏ2／（Ｆ2＋Ｈｅ）系のガスや、弗化シリコン（Ｓｉ
Ｆ4）／Ｏ2系のガスを用いてＣＶＤ法により成膜する方
法などが従来主として行われていた。
【０００４】
【発明が解決しようとする課題】しかしながら、上記従
来の半導体装置の製造方法では、堆積するＳｉＯＦ膜以
外の反応生成物として、シリコン酸化膜に対するエッチ
ャントとして作用するＨＦ、ＳｉＦ3、ＳｉＦ等のＦ系
化合物やＦが発生し、ＳｉＯＦ膜の堆積と同時にエッチ
ングが進行するため、ＳｉＯＦ膜の堆積速度が極めて遅
いといった問題があった。
来の半導体装置の製造方法では、堆積するＳｉＯＦ膜以
外の反応生成物として、シリコン酸化膜に対するエッチ
ャントとして作用するＨＦ、ＳｉＦ3、ＳｉＦ等のＦ系
化合物やＦが発生し、ＳｉＯＦ膜の堆積と同時にエッチ
ングが進行するため、ＳｉＯＦ膜の堆積速度が極めて遅
いといった問題があった。
【０００５】また、堆積したＳｉＯＦ膜中に水素
（Ｈ2）や水分（Ｈ2Ｏ）が取り込まれると、膜中のＦと
水素が反応してＨＦが発生し、膜中を移動できるように
なる。これにより、例えばそのＨＦがキャパシタやゲー
ト酸化膜中に浸入すると、これら酸化膜の膜質そのもの
を変化させるため、キャパシタンスが変動したり、トラ
ンジスタのＶthが変動したりするといった問題があっ
た。
（Ｈ2）や水分（Ｈ2Ｏ）が取り込まれると、膜中のＦと
水素が反応してＨＦが発生し、膜中を移動できるように
なる。これにより、例えばそのＨＦがキャパシタやゲー
ト酸化膜中に浸入すると、これら酸化膜の膜質そのもの
を変化させるため、キャパシタンスが変動したり、トラ
ンジスタのＶthが変動したりするといった問題があっ
た。
【０００６】本発明の目的は、ＥＣＲ−ＣＶＤ法におい
て、膜質が安定し、誘電率が低く、堆積速度の速い層間
絶縁膜を形成する半導体装置の製造方法を提供すること
にある。
て、膜質が安定し、誘電率が低く、堆積速度の速い層間
絶縁膜を形成する半導体装置の製造方法を提供すること
にある。
【０００７】
【課題を解決するための手段】上記目的は、電子サイク
ロトロン共鳴を用いたプラズマ化学気相成長法によりシ
リコン酸化膜を堆積する半導体装置の製造方法におい
て、前記シリコン酸化膜を成膜する際に、弗素を含むガ
ス及び窒素を含むガスを含む原料ガスを用いることによ
り、弗素と窒素を含有したシリコン酸化膜を成膜するこ
とを特徴とする半導体装置の製造方法により達成され
る。
ロトロン共鳴を用いたプラズマ化学気相成長法によりシ
リコン酸化膜を堆積する半導体装置の製造方法におい
て、前記シリコン酸化膜を成膜する際に、弗素を含むガ
ス及び窒素を含むガスを含む原料ガスを用いることによ
り、弗素と窒素を含有したシリコン酸化膜を成膜するこ
とを特徴とする半導体装置の製造方法により達成され
る。
【０００８】また、上記の半導体装置の製造方法におい
て、前記弗素を含むガスはＳｉＦ4ガスであり、前記窒
素を含むガスはＮ2ガスであることが望ましい。
て、前記弗素を含むガスはＳｉＦ4ガスであり、前記窒
素を含むガスはＮ2ガスであることが望ましい。
【０００９】
【作用】本発明によれば、シリコン酸化膜を成膜する際
に、弗素を含むガス及び窒素を含むガスを含む複数の原
料ガスを用い、弗素と窒素を含有したシリコン酸化膜を
成膜することにより、膜中に導入されたＳｉ−Ｎ結合
が、シリコン酸化膜に対するエッチャントとして作用す
るＳｉＦ3、ＳｉＦ等のＦ系化合物やＦによるエッチン
グを抑制するので、膜の堆積速度を速めることができ
る。
に、弗素を含むガス及び窒素を含むガスを含む複数の原
料ガスを用い、弗素と窒素を含有したシリコン酸化膜を
成膜することにより、膜中に導入されたＳｉ−Ｎ結合
が、シリコン酸化膜に対するエッチャントとして作用す
るＳｉＦ3、ＳｉＦ等のＦ系化合物やＦによるエッチン
グを抑制するので、膜の堆積速度を速めることができ
る。
【００１０】また、上記の半導体装置の製造方法におい
て、弗素を含むガスとしてＳｉＦ4ガスを、窒素を含む
ガスとしてＮ2ガスを適用することができる。また、弗
素と窒素を含有したシリコン酸化膜を堆積したので、膜
中に水素や水分が取り込まれても、Ｓｉ−Ｎ結合がＨＦ
の発生を抑制するので、キャパシタの容量が変動した
り、トランジスタのＶthが変動したりすることを防止す
ることができる。
て、弗素を含むガスとしてＳｉＦ4ガスを、窒素を含む
ガスとしてＮ2ガスを適用することができる。また、弗
素と窒素を含有したシリコン酸化膜を堆積したので、膜
中に水素や水分が取り込まれても、Ｓｉ−Ｎ結合がＨＦ
の発生を抑制するので、キャパシタの容量が変動した
り、トランジスタのＶthが変動したりすることを防止す
ることができる。
【００１１】
【実施例】本発明の一実施例による半導体装置の製造方
法を、図１乃至図３を用いて説明する。図１は本実施例
による半導体装置の製造方法に用いたＥＣＲ−ＣＶＤ装
置の概略図、図２は本実施例による半導体装置の製造方
法により形成したＳｉＯＮＦ膜の堆積速度と比誘電率の
窒素流量依存性を示すグラフ、図３は通常のプラズマＣ
ＶＤ装置によりＳｉＯＦ膜を形成した際の堆積速度とＲ
Ｆパワーとの関係を示すグラフである。
法を、図１乃至図３を用いて説明する。図１は本実施例
による半導体装置の製造方法に用いたＥＣＲ−ＣＶＤ装
置の概略図、図２は本実施例による半導体装置の製造方
法により形成したＳｉＯＮＦ膜の堆積速度と比誘電率の
窒素流量依存性を示すグラフ、図３は通常のプラズマＣ
ＶＤ装置によりＳｉＯＦ膜を形成した際の堆積速度とＲ
Ｆパワーとの関係を示すグラフである。
【００１２】前述したように、従来の半導体装置の製造
方法では、堆積するＳｉＯＦ膜以外の反応生成物とし
て、シリコン酸化膜に対するエッチャントとして作用す
るＨＦ、ＳｉＦ3、ＳｉＦ等の弗素系化合物や弗素が発
生し、ＳｉＯＦ膜の堆積と同時にエッチングが進行する
ため、ＳｉＯＦ膜の堆積速度が極めて遅いという問題が
あった。
方法では、堆積するＳｉＯＦ膜以外の反応生成物とし
て、シリコン酸化膜に対するエッチャントとして作用す
るＨＦ、ＳｉＦ3、ＳｉＦ等の弗素系化合物や弗素が発
生し、ＳｉＯＦ膜の堆積と同時にエッチングが進行する
ため、ＳｉＯＦ膜の堆積速度が極めて遅いという問題が
あった。
【００１３】そこで、本願発明者等は、ＳｉＯＦ膜中に
窒素（Ｎ）を導入し、弗素や弗素系化合物に対するエッ
チング耐性に優れたＳｉ−Ｎ結合を膜中に導入すること
によりＳｉＯＦ膜のエッチングレートを減少させ、堆積
速度を速めることに思い至った。以下に、本実施例によ
る半導体装置の製造方法を説明する。
窒素（Ｎ）を導入し、弗素や弗素系化合物に対するエッ
チング耐性に優れたＳｉ−Ｎ結合を膜中に導入すること
によりＳｉＯＦ膜のエッチングレートを減少させ、堆積
速度を速めることに思い至った。以下に、本実施例によ
る半導体装置の製造方法を説明する。
【００１４】本実施例では、図１に示すＥＣＲ−ＣＶＤ
装置を用い、ＳｉＦ4及びＯ2の他に、Ｎ2を添加してＳ
ｉＯＮＦ膜を堆積した。図示するＥＣＲ−ＣＶＤ装置
は、プラズマを発生するためのプラズマ室１０と、成膜
するための反応室１２により構成されている。プラズマ
室１０には、原料ガスとなるＳｉＦ4、Ｏ2、Ｎ2を供給
するためのＳｉＦ4供給配管１４、Ｏ2供給配管１６、Ｎ
2供給配管１８が接続されている。更に、プラズマ室１
０には、プラズマ室１０内にマイクロ波を導入するため
の導波管２０が接続されている。また、プラズマ室１０
の外部には、プラズマ室１０内に磁場を発生するための
ソレノイドコイル２２が設けられている。
装置を用い、ＳｉＦ4及びＯ2の他に、Ｎ2を添加してＳ
ｉＯＮＦ膜を堆積した。図示するＥＣＲ−ＣＶＤ装置
は、プラズマを発生するためのプラズマ室１０と、成膜
するための反応室１２により構成されている。プラズマ
室１０には、原料ガスとなるＳｉＦ4、Ｏ2、Ｎ2を供給
するためのＳｉＦ4供給配管１４、Ｏ2供給配管１６、Ｎ
2供給配管１８が接続されている。更に、プラズマ室１
０には、プラズマ室１０内にマイクロ波を導入するため
の導波管２０が接続されている。また、プラズマ室１０
の外部には、プラズマ室１０内に磁場を発生するための
ソレノイドコイル２２が設けられている。
【００１５】反応室１２には、試料２４を保持するため
のサセプター２６が設けられている。サセプター２６に
は、反応室１２内にプラズマを発生するためのＲＦ電源
２８がマッチングボックス３０を介して接続されてい
る。更に反応室１２には、反応室１２内を減圧するため
の排気配管３２が接続されている。次に、図１に示すＥ
ＣＲ−ＣＶＤ装置を用いてＳｉＯＮＦ膜を成膜する方法
を説明する。
のサセプター２６が設けられている。サセプター２６に
は、反応室１２内にプラズマを発生するためのＲＦ電源
２８がマッチングボックス３０を介して接続されてい
る。更に反応室１２には、反応室１２内を減圧するため
の排気配管３２が接続されている。次に、図１に示すＥ
ＣＲ−ＣＶＤ装置を用いてＳｉＯＮＦ膜を成膜する方法
を説明する。
【００１６】ＳｉＦ4供給配管１４、Ｏ2供給配管１６、
Ｎ2供給配管１８を通してプラズマ室１０に導入された
原料ガスは、導波管２０から導入されたマイクロ波とソ
レノイドコイル２２により、分解、励起され、高密度の
プラズマとなる。分解、励起された原料ガスは反応室１
２に導入され、マイクロ波、ＲＦ電源２８により発生さ
れた高周波、ソレノイドコイル２２による磁場により、
試料２４上で反応し、ＳｉＯＮＦ膜が堆積される。
Ｎ2供給配管１８を通してプラズマ室１０に導入された
原料ガスは、導波管２０から導入されたマイクロ波とソ
レノイドコイル２２により、分解、励起され、高密度の
プラズマとなる。分解、励起された原料ガスは反応室１
２に導入され、マイクロ波、ＲＦ電源２８により発生さ
れた高周波、ソレノイドコイル２２による磁場により、
試料２４上で反応し、ＳｉＯＮＦ膜が堆積される。
【００１７】図２に、堆積したＳｉＯＮＦ膜の堆積速度
及び比誘電率のＮ2流量依存性を示す。成膜にあたって
は、ＳｉＦ4流量を２０ｃｃ／ｍｉｎ、Ｏ2流量を５０ｃ
ｃ／ｍｉｎ、ソレノイドコイル電流を１９０Ａ、マイク
ロ波パワーを１２００Ｗ、ＲＦパワーを３００Ｗ固定と
し、Ｎ2の流量のみを変化した。図示するように、Ｎ2流
量の増加に伴って堆積速度は増加する。Ｎ2を導入しな
い場合には２０ｎｍ／ｍｉｎであった堆積速度は、Ｎ2
流量を２０ｃｃ／ｍｉｎまで増加することにより、約３
倍の６０ｎｍ／ｍｉｎへと大幅に増加する。これは、前
記したように、弗素や弗素系化合物に対するエッチング
耐性に優れたＳｉ−Ｎ結合が膜中に導入され、ＳｉＯＦ
膜の堆積と同時に進行するエッチングが抑制されるため
である。
及び比誘電率のＮ2流量依存性を示す。成膜にあたって
は、ＳｉＦ4流量を２０ｃｃ／ｍｉｎ、Ｏ2流量を５０ｃ
ｃ／ｍｉｎ、ソレノイドコイル電流を１９０Ａ、マイク
ロ波パワーを１２００Ｗ、ＲＦパワーを３００Ｗ固定と
し、Ｎ2の流量のみを変化した。図示するように、Ｎ2流
量の増加に伴って堆積速度は増加する。Ｎ2を導入しな
い場合には２０ｎｍ／ｍｉｎであった堆積速度は、Ｎ2
流量を２０ｃｃ／ｍｉｎまで増加することにより、約３
倍の６０ｎｍ／ｍｉｎへと大幅に増加する。これは、前
記したように、弗素や弗素系化合物に対するエッチング
耐性に優れたＳｉ−Ｎ結合が膜中に導入され、ＳｉＯＦ
膜の堆積と同時に進行するエッチングが抑制されるため
である。
【００１８】一方、Ｎ2流量の増加に伴って比誘電率は
増加する。ＳｉＯＮＦ膜の誘電率は低いことが望ましい
が、Ｎ2流量を２０ｃｃ／ｍｉｎまで増加してもその値
は約３．４であり、ＳｉＯＮＦ膜を層間絶縁膜として用
いる場合に、デバイス特性に影響するほどの有意差では
ない。また、膜中に導入されたＳｉ−Ｎ結合は、膜中に
水素や水分が取り込まれた際にＨＦが発生することを抑
制するので、ＨＦがキャパシタやゲート酸化膜中に浸入
することによるキャパシタンスの変動や、トランジスタ
のＶthの変動を防止することができる。
増加する。ＳｉＯＮＦ膜の誘電率は低いことが望ましい
が、Ｎ2流量を２０ｃｃ／ｍｉｎまで増加してもその値
は約３．４であり、ＳｉＯＮＦ膜を層間絶縁膜として用
いる場合に、デバイス特性に影響するほどの有意差では
ない。また、膜中に導入されたＳｉ−Ｎ結合は、膜中に
水素や水分が取り込まれた際にＨＦが発生することを抑
制するので、ＨＦがキャパシタやゲート酸化膜中に浸入
することによるキャパシタンスの変動や、トランジスタ
のＶthの変動を防止することができる。
【００１９】加えて、ＥＣＲ−ＣＶＤ法には、プラズマ
ＣＶＤ法にはない利点がある。即ち、ＥＣＲ−ＣＶＤ装
置では、磁場を有するマイクロ波プラズマ室１０で原料
ガスを励起、分解し、ＥＣＲ効果とＲＦバイアスの二重
効果により膜の堆積を行うことができる。通常のプラズ
マＣＶＤ装置では原料ガスの分解効率と堆積速度は共に
ＲＦのパワーに依存しているのに対し、ＥＣＲ−ＣＶＤ
装置では、原料の分解効率はマイクロ波のパワーによ
り、堆積速度はマイクロ波のパワー、ＲＦのパワー及び
ソレノイドコイル電流により操作することができる。
ＣＶＤ法にはない利点がある。即ち、ＥＣＲ−ＣＶＤ装
置では、磁場を有するマイクロ波プラズマ室１０で原料
ガスを励起、分解し、ＥＣＲ効果とＲＦバイアスの二重
効果により膜の堆積を行うことができる。通常のプラズ
マＣＶＤ装置では原料ガスの分解効率と堆積速度は共に
ＲＦのパワーに依存しているのに対し、ＥＣＲ−ＣＶＤ
装置では、原料の分解効率はマイクロ波のパワーによ
り、堆積速度はマイクロ波のパワー、ＲＦのパワー及び
ソレノイドコイル電流により操作することができる。
【００２０】図３に、プラズマＣＶＤ法によりＳｉＯＦ
膜を成膜した際の堆積速度とＲＦのパワーとの関係を示
す。原料ガスの分解効率を上げるためにはＲＦのパワー
を上げなければならないが、図示するように、ＲＦのパ
ワーを上げるとＦによるエッチング作用が大きくなり、
堆積速度が遅くなる。これに対し、ＥＣＲ−ＣＶＤ法に
より成膜を行う場合には、原料ガスの分解効率はマイク
ロ波パワーにより操作し、堆積速度をマイクロ波のパワ
ー、ＲＦのパワー及びソレノイドコイル電流により操作
することにより、ＲＦのパワーによるＦのエッチング作
用を抑えつつ、原料ガスの分解効率を上げることができ
る。
膜を成膜した際の堆積速度とＲＦのパワーとの関係を示
す。原料ガスの分解効率を上げるためにはＲＦのパワー
を上げなければならないが、図示するように、ＲＦのパ
ワーを上げるとＦによるエッチング作用が大きくなり、
堆積速度が遅くなる。これに対し、ＥＣＲ−ＣＶＤ法に
より成膜を行う場合には、原料ガスの分解効率はマイク
ロ波パワーにより操作し、堆積速度をマイクロ波のパワ
ー、ＲＦのパワー及びソレノイドコイル電流により操作
することにより、ＲＦのパワーによるＦのエッチング作
用を抑えつつ、原料ガスの分解効率を上げることができ
る。
【００２１】このように、本実施例によれば、層間絶縁
膜として弗素と窒素を含有したシリコン酸化膜を用いた
ので、膜中に水素や水分が取り込まれても、Ｓｉ−Ｎ結
合がＨＦの発生を抑制するので、キャパシタの容量が変
動したり、トランジスタのＶthが変動したりすることを
防止することができる。また、弗素を含有するシリコン
酸化膜を成膜するための原料ガスに、窒素を含むガスを
添加し、弗素と窒素を含有したシリコン酸化膜を成膜す
ることにより、膜中に導入されたＳｉ−Ｎ結合が、シリ
コン酸化膜に対するエッチャントとして作用するＳｉＦ
3、ＳｉＦ等のＦ系化合物やＦによるエッチングを抑制
するので、ＳｉＯＦ膜の堆積速度を速めることができ
る。
膜として弗素と窒素を含有したシリコン酸化膜を用いた
ので、膜中に水素や水分が取り込まれても、Ｓｉ−Ｎ結
合がＨＦの発生を抑制するので、キャパシタの容量が変
動したり、トランジスタのＶthが変動したりすることを
防止することができる。また、弗素を含有するシリコン
酸化膜を成膜するための原料ガスに、窒素を含むガスを
添加し、弗素と窒素を含有したシリコン酸化膜を成膜す
ることにより、膜中に導入されたＳｉ−Ｎ結合が、シリ
コン酸化膜に対するエッチャントとして作用するＳｉＦ
3、ＳｉＦ等のＦ系化合物やＦによるエッチングを抑制
するので、ＳｉＯＦ膜の堆積速度を速めることができ
る。
【００２２】また、弗素と窒素を含有したシリコン酸化
膜は、電子サイクロトロン共鳴を用いたプラズマ化学気
相成長法により成膜するので、通常のプラズマ化学気相
成長法を用いた場合よりも堆積速度を速めることができ
る。
膜は、電子サイクロトロン共鳴を用いたプラズマ化学気
相成長法により成膜するので、通常のプラズマ化学気相
成長法を用いた場合よりも堆積速度を速めることができ
る。
【００２３】
【発明の効果】以上の通り、本発明によれば、シリコン
酸化膜を成膜する際に、弗素を含むガス及び窒素を含む
ガスを含む複数の原料ガスを用い、弗素と窒素を含有し
たシリコン酸化膜を成膜することにより、膜中に導入さ
れたＳｉ−Ｎ結合が、シリコン酸化膜に対するエッチャ
ントとして作用するＳｉＦ3、ＳｉＦ等のＦ系化合物や
Ｆによるエッチングを抑制するので、膜の堆積速度を速
めることができる。
酸化膜を成膜する際に、弗素を含むガス及び窒素を含む
ガスを含む複数の原料ガスを用い、弗素と窒素を含有し
たシリコン酸化膜を成膜することにより、膜中に導入さ
れたＳｉ−Ｎ結合が、シリコン酸化膜に対するエッチャ
ントとして作用するＳｉＦ3、ＳｉＦ等のＦ系化合物や
Ｆによるエッチングを抑制するので、膜の堆積速度を速
めることができる。
【００２４】また、上記の半導体装置の製造方法におい
て、弗素を含むガスとしてＳｉＦ4ガスを、窒素を含む
ガスとしてＮ2ガスを適用することができる。また、弗
素と窒素を含有したシリコン酸化膜を堆積したので、膜
中に水素や水分が取り込まれても、Ｓｉ−Ｎ結合がＨＦ
の発生を抑制するので、キャパシタの容量が変動した
り、トランジスタのＶthが変動したりすることを防止す
ることができる。
て、弗素を含むガスとしてＳｉＦ4ガスを、窒素を含む
ガスとしてＮ2ガスを適用することができる。また、弗
素と窒素を含有したシリコン酸化膜を堆積したので、膜
中に水素や水分が取り込まれても、Ｓｉ−Ｎ結合がＨＦ
の発生を抑制するので、キャパシタの容量が変動した
り、トランジスタのＶthが変動したりすることを防止す
ることができる。
【図１】本発明の一実施例による半導体装置の製造方法
に用いたＥＣＲ−ＣＶＤ装置の概略図である。
に用いたＥＣＲ−ＣＶＤ装置の概略図である。
【図２】本発明の一実施例による半導体装置の製造方法
により形成したＳｉＯＮＦ膜の堆積速度と比誘電率の窒
素流量依存性を示すグラフである。
により形成したＳｉＯＮＦ膜の堆積速度と比誘電率の窒
素流量依存性を示すグラフである。
【図３】通常のプラズマＣＶＤ装置によりＳｉＯＦ膜を
形成した際の堆積速度とＲＦパワーとの関係を示すグラ
フである。
形成した際の堆積速度とＲＦパワーとの関係を示すグラ
フである。
１０…プラズマ室 １２…反応室 １４…ＳｉＦ4供給配管 １６…Ｏ2供給配管 １８…Ｎ2供給配管 ２０…導波管 ２２…ソレノイドコイル ２４…試料 ２６…サセプター ２８…ＲＦ電源 ３０…マッチングボックス ３２…排気配管
───────────────────────────────────────────────────── フロントページの続き (72)発明者 大平 請一郎 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内
Claims (2)
- 【請求項１】 電子サイクロトロン共鳴を用いたプラズ
マ化学気相成長法によりシリコン酸化膜を堆積する半導
体装置の製造方法において、 前記シリコン酸化膜を成膜する際に、弗素を含むガス及
び窒素を含むガスを含む原料ガスを用いることにより、
弗素と窒素を含有したシリコン酸化膜を成膜することを
特徴とする半導体装置の製造方法。 - 【請求項２】 請求項１記載の半導体装置の製造方法に
おいて、 前記弗素を含むガスはＳｉＦ4ガスであり、 前記窒素を含むガスはＮ2ガスであることを特徴とする
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6214997A JPH0878408A (ja) | 1994-09-08 | 1994-09-08 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6214997A JPH0878408A (ja) | 1994-09-08 | 1994-09-08 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0878408A true JPH0878408A (ja) | 1996-03-22 |
Family
ID=16664996
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6214997A Withdrawn JPH0878408A (ja) | 1994-09-08 | 1994-09-08 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0878408A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5872065A (en) * | 1997-04-02 | 1999-02-16 | Applied Materials Inc. | Method for depositing low K SI-O-F films using SIF4 /oxygen chemistry |
| KR100246967B1 (ko) * | 1997-04-16 | 2000-03-15 | 윤종용 | 반도체 커패시터 제조장치, 커패시터 형성방법 및 그에 의하여 형성된 커패시터와 그 커패시터를 포함하는 반도체 메모리장치 |
| JP2000200786A (ja) * | 1999-01-04 | 2000-07-18 | Toshiba Corp | 絶縁膜の形成方法 |
| WO2001041203A1 (en) * | 1999-11-30 | 2001-06-07 | Intel Corporation | Improved flourine doped sio2 film |
| EP1156134A2 (en) * | 2000-05-19 | 2001-11-21 | Applied Materials, Inc. | Method and apparatus of depositing a layer of nitrogen-doped fluorinated silicate glass |
| WO2012077163A1 (ja) * | 2010-12-08 | 2012-06-14 | 日新電機株式会社 | シリコン酸窒化膜及びその形成方法並びに半導体デバイス |
-
1994
- 1994-09-08 JP JP6214997A patent/JPH0878408A/ja not_active Withdrawn
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5872065A (en) * | 1997-04-02 | 1999-02-16 | Applied Materials Inc. | Method for depositing low K SI-O-F films using SIF4 /oxygen chemistry |
| KR100246967B1 (ko) * | 1997-04-16 | 2000-03-15 | 윤종용 | 반도체 커패시터 제조장치, 커패시터 형성방법 및 그에 의하여 형성된 커패시터와 그 커패시터를 포함하는 반도체 메모리장치 |
| JP2000200786A (ja) * | 1999-01-04 | 2000-07-18 | Toshiba Corp | 絶縁膜の形成方法 |
| GB2373372B (en) * | 1999-11-30 | 2004-04-28 | Intel Corp | Improved flourine doped sio2 film |
| GB2373372A (en) * | 1999-11-30 | 2002-09-18 | Intel Corp | Improved flourine doped sio2 film |
| WO2001041203A1 (en) * | 1999-11-30 | 2001-06-07 | Intel Corporation | Improved flourine doped sio2 film |
| DE10085212B4 (de) * | 1999-11-30 | 2008-11-20 | Intel Corporation, Santa Clara | Dielektrische Schicht, integrierte Schaltung und Verfahren zu deren Herstellung |
| EP1156134A2 (en) * | 2000-05-19 | 2001-11-21 | Applied Materials, Inc. | Method and apparatus of depositing a layer of nitrogen-doped fluorinated silicate glass |
| EP1156134A3 (en) * | 2000-05-19 | 2006-07-19 | Applied Materials, Inc. | Method and apparatus of depositing a layer of nitrogen-doped fluorinated silicate glass |
| KR100764963B1 (ko) * | 2000-05-19 | 2007-10-08 | 어플라이드 머티어리얼스, 인코포레이티드 | 니트로플루오르화 규산염 유리층을 증착시키는 방법 및시스템과, 그에 사용되는 컴퓨터 판독 가능 저장 매체 |
| WO2012077163A1 (ja) * | 2010-12-08 | 2012-06-14 | 日新電機株式会社 | シリコン酸窒化膜及びその形成方法並びに半導体デバイス |
| JP5224012B2 (ja) * | 2010-12-08 | 2013-07-03 | 日新電機株式会社 | シリコン酸窒化膜の形成方法及び半導体デバイス |
| US9058982B2 (en) | 2010-12-08 | 2015-06-16 | Nissin Electric Co., Ltd. | Silicon oxynitride film and method for forming same, and semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6326064B1 (en) | Process for depositing a SiOx film having reduced intrinsic stress and/or reduced hydrogen content | |
| US5753564A (en) | Method for forming a thin film of a silicon oxide on a silicon substrate, by BCR plasma | |
| US6395150B1 (en) | Very high aspect ratio gapfill using HDP | |
| EP0599730B1 (en) | Semiconductor device and method of producing the same | |
| US6110836A (en) | Reactive plasma etch cleaning of high aspect ratio openings | |
| JP3330554B2 (ja) | エッチング方法 | |
| US6919274B2 (en) | LSI device etching method and apparatus thereof | |
| US6417092B1 (en) | Low dielectric constant etch stop films | |
| US6884318B2 (en) | Plasma processing system and surface processing method | |
| JP3402972B2 (ja) | 半導体装置の製造方法 | |
| US6355581B1 (en) | Gas-phase additives for an enhancement of lateral etch component during high density plasma film deposition to improve film gap-fill capability | |
| US6348421B1 (en) | Dielectric gap fill process that effectively reduces capacitance between narrow metal lines using HDP-CVD | |
| JP2630257B2 (ja) | 半導体装置の製造方法 | |
| US6235650B1 (en) | Method for improved semiconductor device reliability | |
| US6846391B1 (en) | Process for depositing F-doped silica glass in high aspect ratio structures | |
| US7067414B1 (en) | Low k interlevel dielectric layer fabrication methods | |
| US5217567A (en) | Selective etching process for boron nitride films | |
| US6410408B1 (en) | CVD film formation method | |
| JPH10335322A (ja) | 絶縁膜の形成方法 | |
| US7344996B1 (en) | Helium-based etch process in deposition-etch-deposition gap fill | |
| JPH10163192A (ja) | 半導体装置およびその製造方法 | |
| JP2000133710A (ja) | 半導体装置及びその製造方法 | |
| US6149779A (en) | Low-k BSG gap fill process using HDP | |
| US7109132B2 (en) | High density plasma chemical vapor deposition process | |
| US6645873B2 (en) | Method for manufacturing a semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20011120 |