JPH0955376A - プラズマｃｖｄ方法 - Google Patents
プラズマｃｖｄ方法Info
- Publication number
- JPH0955376A JPH0955376A JP7208249A JP20824995A JPH0955376A JP H0955376 A JPH0955376 A JP H0955376A JP 7208249 A JP7208249 A JP 7208249A JP 20824995 A JP20824995 A JP 20824995A JP H0955376 A JPH0955376 A JP H0955376A
- Authority
- JP
- Japan
- Prior art keywords
- plasma
- insulating film
- substrate
- processed
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 ギャップフィル能力が高くグローバル平坦化
に適した絶縁膜を形成しうるプラズマＣＶＤ方法を提供
する。 【解決手段】 高密度パルスプラズマ発生源を採用し、
低周波の基板バイアスを印加しつつ．絶縁膜３５のプラ
ズマＣＶＤを施す。 【効果】 被処理基板上には正イオンと負イオンが交互
に入射し、堆積とエッチングを交互に繰り返しながら成
膜するので、ステップカバレッジと成膜レートに優れた
絶縁膜３５が形成できる。
に適した絶縁膜を形成しうるプラズマＣＶＤ方法を提供
する。 【解決手段】 高密度パルスプラズマ発生源を採用し、
低周波の基板バイアスを印加しつつ．絶縁膜３５のプラ
ズマＣＶＤを施す。 【効果】 被処理基板上には正イオンと負イオンが交互
に入射し、堆積とエッチングを交互に繰り返しながら成
膜するので、ステップカバレッジと成膜レートに優れた
絶縁膜３５が形成できる。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造分
野等で用いられるプラズマＣＶＤ方法に関し、更に詳し
くは、段差を有する下地上に平坦化された表面を有する
絶縁膜を形成する際に好適なプラズマＣＶＤ方法に関す
る。
野等で用いられるプラズマＣＶＤ方法に関し、更に詳し
くは、段差を有する下地上に平坦化された表面を有する
絶縁膜を形成する際に好適なプラズマＣＶＤ方法に関す
る。
【０００２】
【従来の技術】ＬＳＩ等の半導体装置の高集積度化が進
み、そのデザインルールがハーフミクロンからサブクォ
ータミクロンのレベルへと微細化されるにともない、内
部配線のパターン幅も縮小されると同時に、層間絶縁膜
を介して２層以上に積層する多層配線は必須の技術とな
っている。また個々の素子構造もキャパシタ、素子間ア
イソレーションにトレンチ構造を採用したり、トランジ
スタそのものを３次元的に配列した構造が多用されてい
る。このような高集積度半導体装置においては、隣り合
う配線間のスペースやトレンチあるいは段差凹部のアス
ペクト比は優に１を超える場合が多い。かかる凹凸を有
する下地上にさらに層間絶縁膜等を介して上層配線を形
成する場合には、上層配線材料のステップカバレッジや
リソグラフィ時のＤＯＦ（Ｄｅｐｔｈ ｏｆ ｆｏｒｃ
ｕｓ）を確保する意味から、段差凹部をＳｉＯ2 等の絶
縁膜で均一に埋め込み、さらにこの絶縁膜表面を基板の
全面にわたって平坦化するグローバル平坦化の重要性が
増大している。
み、そのデザインルールがハーフミクロンからサブクォ
ータミクロンのレベルへと微細化されるにともない、内
部配線のパターン幅も縮小されると同時に、層間絶縁膜
を介して２層以上に積層する多層配線は必須の技術とな
っている。また個々の素子構造もキャパシタ、素子間ア
イソレーションにトレンチ構造を採用したり、トランジ
スタそのものを３次元的に配列した構造が多用されてい
る。このような高集積度半導体装置においては、隣り合
う配線間のスペースやトレンチあるいは段差凹部のアス
ペクト比は優に１を超える場合が多い。かかる凹凸を有
する下地上にさらに層間絶縁膜等を介して上層配線を形
成する場合には、上層配線材料のステップカバレッジや
リソグラフィ時のＤＯＦ（Ｄｅｐｔｈ ｏｆ ｆｏｒｃ
ｕｓ）を確保する意味から、段差凹部をＳｉＯ2 等の絶
縁膜で均一に埋め込み、さらにこの絶縁膜表面を基板の
全面にわたって平坦化するグローバル平坦化の重要性が
増大している。
【０００３】グローバル平坦化を実現する主な方法とし
て、従来より次に記す方法が提案されている。 （ａ）塗布絶縁膜形成とそのエッチバック。 （ｂ）バイアスＥＣＲ−ＣＶＤ。 （ｃ）化学的機械研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ Ｍ
ｅｃｈａｎｉｃａｌＰｏｌｉｓｈｉｎｇ）。
て、従来より次に記す方法が提案されている。 （ａ）塗布絶縁膜形成とそのエッチバック。 （ｂ）バイアスＥＣＲ−ＣＶＤ。 （ｃ）化学的機械研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ Ｍ
ｅｃｈａｎｉｃａｌＰｏｌｉｓｈｉｎｇ）。
【０００４】これらのうち、（ａ）は無機ＳＯＧ（Ｓｐ
ｉｎ ｏｎ Ｇｌａｓｓ）や有機ＳＯＧ、あるいはポリ
イミド等の塗布型絶縁膜を塗布乾燥後、熱処理あるいは
焼成し、必要に応じてこれをさらにエッチバックして平
坦面を得る方法である。このうち、無機ＳＯＧは塗布焼
成とエッチバックを何度も繰り返せば所望の平坦面が得
られるが、工程増によるスループットの低下や面内均一
性の低下が懸念される。また有機ＳＯＧやポリイミドに
おいては、１回の塗布で比較的良好な平坦面が得られる
が、膜の耐湿性や緻密性に問題を残す。また（ｂ）は、
低ガス圧の下でＥＣＲ（Ｅｌｅｃｔｒｏｎ Ｃｙｃｌｏ
ｔｒｏｎ Ｒｅｓｏｎａｎｃｅ）放電により高密度プラ
ズマを生成し、さらに基板バイアスを独立に印加するこ
とにより、ＣＶＤとスパッタリングを競合させて平坦面
を得る方法であり、アスペクト比２程度までは充分なギ
ャップフィル能力を有する。しかしながら、ＥＣＲプラ
ズマ発生源は０．０８７５Ｔの強磁場を必要とし、被処
理基板の大口径化への対応を考えた場合、装置の巨大化
やクリーンルームのスペース効率の低下は避けられな
い。また発散磁界に沿って活性種が被処理基板に入射す
るため、処理の均一性の確保にも限界がある。さらに
（ｃ）は、化学反応と機械研磨を組み合わせた方法であ
り、スラリと研磨パッドの選択やコンディショニング等
のノウハウを必要とするものの、グローバル平坦化能力
は高く、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎ
ｇ Ｕｎｉｔ）等付加価値の高いデバイスに導入されて
いる。
ｉｎ ｏｎ Ｇｌａｓｓ）や有機ＳＯＧ、あるいはポリ
イミド等の塗布型絶縁膜を塗布乾燥後、熱処理あるいは
焼成し、必要に応じてこれをさらにエッチバックして平
坦面を得る方法である。このうち、無機ＳＯＧは塗布焼
成とエッチバックを何度も繰り返せば所望の平坦面が得
られるが、工程増によるスループットの低下や面内均一
性の低下が懸念される。また有機ＳＯＧやポリイミドに
おいては、１回の塗布で比較的良好な平坦面が得られる
が、膜の耐湿性や緻密性に問題を残す。また（ｂ）は、
低ガス圧の下でＥＣＲ（Ｅｌｅｃｔｒｏｎ Ｃｙｃｌｏ
ｔｒｏｎ Ｒｅｓｏｎａｎｃｅ）放電により高密度プラ
ズマを生成し、さらに基板バイアスを独立に印加するこ
とにより、ＣＶＤとスパッタリングを競合させて平坦面
を得る方法であり、アスペクト比２程度までは充分なギ
ャップフィル能力を有する。しかしながら、ＥＣＲプラ
ズマ発生源は０．０８７５Ｔの強磁場を必要とし、被処
理基板の大口径化への対応を考えた場合、装置の巨大化
やクリーンルームのスペース効率の低下は避けられな
い。また発散磁界に沿って活性種が被処理基板に入射す
るため、処理の均一性の確保にも限界がある。さらに
（ｃ）は、化学反応と機械研磨を組み合わせた方法であ
り、スラリと研磨パッドの選択やコンディショニング等
のノウハウを必要とするものの、グローバル平坦化能力
は高く、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎ
ｇ Ｕｎｉｔ）等付加価値の高いデバイスに導入されて
いる。
【０００５】したがって、メモリ等の汎用デバイスにも
ＣＭＰの適用を考えた場合、被処理基板の面内均一性と
平坦化能力の高いプラズマＣＶＤ方法により絶縁膜を堆
積した後、プラズマＣＶＤのみでは不可避的に残存す
る、絶縁膜の凸部を主体として部分的にＣＭＰを導入す
ることにより、スループットの高いグローバル平坦化を
施す方法が最も実現性が高いと考えられる。
ＣＭＰの適用を考えた場合、被処理基板の面内均一性と
平坦化能力の高いプラズマＣＶＤ方法により絶縁膜を堆
積した後、プラズマＣＶＤのみでは不可避的に残存す
る、絶縁膜の凸部を主体として部分的にＣＭＰを導入す
ることにより、スループットの高いグローバル平坦化を
施す方法が最も実現性が高いと考えられる。
【０００６】
【発明が解決しようとする課題】本発明は上述した技術
的背景をもとに創案されたものであり、高アスペクト比
を有する基板凹部や配線間のギャップフィル能力および
その均一性にすぐれた絶縁膜のプラズマＣＶＤ方法を提
供することを目的とする。
的背景をもとに創案されたものであり、高アスペクト比
を有する基板凹部や配線間のギャップフィル能力および
その均一性にすぐれた絶縁膜のプラズマＣＶＤ方法を提
供することを目的とする。
【０００７】
【課題を解決するための手段】本発明のプラズマＣＶＤ
方法は、上述した課題を達成するために提案するもので
あり、プラズマ発生室と、被処理基板を載置した基板ス
テージを収容するとともに前記プラズマ発生室に連接さ
れたプラズマ処理室を有するプラズマＣＶＤ装置によ
り、被処理基板上に絶縁膜を形成するプラズマＣＶＤ方
法であって、プラズマ発生室に１×１０11／ｃｍ3 以上
１×１０14／ｃｍ3 未満の高密度プラズマをパルス状に
発生させ、かつ基板ステージに低周波数の基板バイアス
を印加しつつ、被処理基板上に絶縁膜を形成することを
特徴とするものである。
方法は、上述した課題を達成するために提案するもので
あり、プラズマ発生室と、被処理基板を載置した基板ス
テージを収容するとともに前記プラズマ発生室に連接さ
れたプラズマ処理室を有するプラズマＣＶＤ装置によ
り、被処理基板上に絶縁膜を形成するプラズマＣＶＤ方
法であって、プラズマ発生室に１×１０11／ｃｍ3 以上
１×１０14／ｃｍ3 未満の高密度プラズマをパルス状に
発生させ、かつ基板ステージに低周波数の基板バイアス
を印加しつつ、被処理基板上に絶縁膜を形成することを
特徴とするものである。
【０００８】かかる高密度プラズマを発生しうるプラズ
マ発生源としては、公知のヘリコン波プラズマ、誘導結
合プラズマ、ＥＣＲプラズマ等を任意に採用することが
可能である。なお従来より汎用されている平行平板型の
プラズマ処理装置では、プラズマ密度として１０9 ／ｃ
ｍ3 台、マグネトロン方式の平行平板型のプラズマ処理
装置にあっても１０10／ｃｍ3 台であり、平坦化能力や
均一性の面で不十分である。一方プラズマ密度の上限に
ついては、プラズマ処理時の動作圧力と密接な関連があ
り、上述した各プラズマ処理装置の動作圧力である１０
-1Ｐａ台においては、１×１０14／ｃｍ3 のプラズマ密
度はほぼ完全解離に近い値である。これら高密度プラズ
マをパルス状に発生させるには、例えばプラズマ電源を
１０μｓｅｃ程度のオーダでパルス的に断続印加すれば
よいが、そのデューティ比や周期等は装置特性やプラズ
マＣＶＤ条件に応じ、任意に設定してよい。
マ発生源としては、公知のヘリコン波プラズマ、誘導結
合プラズマ、ＥＣＲプラズマ等を任意に採用することが
可能である。なお従来より汎用されている平行平板型の
プラズマ処理装置では、プラズマ密度として１０9 ／ｃ
ｍ3 台、マグネトロン方式の平行平板型のプラズマ処理
装置にあっても１０10／ｃｍ3 台であり、平坦化能力や
均一性の面で不十分である。一方プラズマ密度の上限に
ついては、プラズマ処理時の動作圧力と密接な関連があ
り、上述した各プラズマ処理装置の動作圧力である１０
-1Ｐａ台においては、１×１０14／ｃｍ3 のプラズマ密
度はほぼ完全解離に近い値である。これら高密度プラズ
マをパルス状に発生させるには、例えばプラズマ電源を
１０μｓｅｃ程度のオーダでパルス的に断続印加すれば
よいが、そのデューティ比や周期等は装置特性やプラズ
マＣＶＤ条件に応じ、任意に設定してよい。
【０００９】本発明の好ましい実施態様においては、被
処理基板上に、少なくとも負イオンを入射しつつ被処理
基板上に絶縁膜を形成することを特徴とする。さらに本
発明の好ましい別の実施態様においては、この負イオン
は、少なくともフッ素の負イオンを含むことを特徴とす
る。
処理基板上に、少なくとも負イオンを入射しつつ被処理
基板上に絶縁膜を形成することを特徴とする。さらに本
発明の好ましい別の実施態様においては、この負イオン
は、少なくともフッ素の負イオンを含むことを特徴とす
る。
【００１０】
【作用】本発明のプラズマＣＶＤ方法は、高密度パルス
状プラズマ発生源を、基板バイアス印加プラズマＣＶＤ
方法に適用した点に特徴を有する。
状プラズマ発生源を、基板バイアス印加プラズマＣＶＤ
方法に適用した点に特徴を有する。
【００１１】パルス状プラズマの利用技術は、プラズマ
中の各種化学種の寿命の時定数の違いに着目し、プラズ
マ状態を制御しようというものであり、一例としてＳＳ
ＤＭ９４、ｐ．７１８（１９９４）にその報告がある。
すなわち、高密度プラズマ発生源に印加する電源パワー
をパルス状に印加し、そのデューティ比や周期等を制御
することで、電子密度は一定のまま電子温度を下げた
り、フローティング電位を変えてシース電圧を下げたり
することが可能となる。電子温度が低下すると、プラズ
マ中には高エネルギの電子が存在しなくなり、したがっ
てある程度の電子親和力を有するハロゲンや酸素等負性
ガスへの電子のアタッチメントが可能なり、これらのガ
ス系では大量の負イオンが発生する。これら負イオン
は、通常のプラズマ発生源においては正イオンに比較し
てその発生量は極く少なく、積極的には利用されなかっ
た化学種である。
中の各種化学種の寿命の時定数の違いに着目し、プラズ
マ状態を制御しようというものであり、一例としてＳＳ
ＤＭ９４、ｐ．７１８（１９９４）にその報告がある。
すなわち、高密度プラズマ発生源に印加する電源パワー
をパルス状に印加し、そのデューティ比や周期等を制御
することで、電子密度は一定のまま電子温度を下げた
り、フローティング電位を変えてシース電圧を下げたり
することが可能となる。電子温度が低下すると、プラズ
マ中には高エネルギの電子が存在しなくなり、したがっ
てある程度の電子親和力を有するハロゲンや酸素等負性
ガスへの電子のアタッチメントが可能なり、これらのガ
ス系では大量の負イオンが発生する。これら負イオン
は、通常のプラズマ発生源においては正イオンに比較し
てその発生量は極く少なく、積極的には利用されなかっ
た化学種である。
【００１２】本発明においては、この負イオンを積極的
に基板バイアス印加プラズマＣＶＤに利用する。発生し
た負イオンは、基板バイアス周波数を例えば数百ＫＨｚ
程度に低周波数化すれば、基板バイアス電界に充分追従
して被処理基板に入射することが可能である。プラズマ
中には勿論従来通り正イオンも存在するので、高密度プ
ラズマをパルス状に発生しながら基板ステージに低周波
バイアスを印加すれば、正負両イオンを被処理基板に交
互に入射させることができる。
に基板バイアス印加プラズマＣＶＤに利用する。発生し
た負イオンは、基板バイアス周波数を例えば数百ＫＨｚ
程度に低周波数化すれば、基板バイアス電界に充分追従
して被処理基板に入射することが可能である。プラズマ
中には勿論従来通り正イオンも存在するので、高密度プ
ラズマをパルス状に発生しながら基板ステージに低周波
バイアスを印加すれば、正負両イオンを被処理基板に交
互に入射させることができる。
【００１３】したがって、例えばＳｉＨ4 ／Ｏ2 混合ガ
スをソースガスとするプラズマＣＶＤを上述した原理で
おこなえば、従来は利用されなかった負イオンをＳｉＯ
2 の成膜に利用でき、より実用的な成膜速度の確保が可
能となる。また、正負両イオンが交互に被処理基板に入
射するので、被処理基板のチャージアップは打ち消しあ
い低減される。このため、高アスペクト比の段差スペー
スやトレンチの底部にもイオンが十分に供給され、かか
る凹部の埋め込み限界が高くなりステップカバレッジが
向上する。
スをソースガスとするプラズマＣＶＤを上述した原理で
おこなえば、従来は利用されなかった負イオンをＳｉＯ
2 の成膜に利用でき、より実用的な成膜速度の確保が可
能となる。また、正負両イオンが交互に被処理基板に入
射するので、被処理基板のチャージアップは打ち消しあ
い低減される。このため、高アスペクト比の段差スペー
スやトレンチの底部にもイオンが十分に供給され、かか
る凹部の埋め込み限界が高くなりステップカバレッジが
向上する。
【００１４】
【実施例】以下、本発明の具体的実施例につき添付図面
を参照しながら説明する。最初に以下の実施例で採用し
たプラズマＣＶＤ装置の具体的構成例につき、図３に示
す概略断面図を参照して説明する。本プラズマＣＶＤ装
置は、基本的には例えば米国特許第４，８１０，９３５
号明細書にその開示があるヘリコン波プラズマ発生源を
有し、１０-1ないし１０-2Ｐａ台の低圧下において、１
０12／ｃｍ3 台の高密度プラズマ（イオン電流密度で約
２０ｍＡ／ｃｍ2 ）を生成することが可能である。
を参照しながら説明する。最初に以下の実施例で採用し
たプラズマＣＶＤ装置の具体的構成例につき、図３に示
す概略断面図を参照して説明する。本プラズマＣＶＤ装
置は、基本的には例えば米国特許第４，８１０，９３５
号明細書にその開示があるヘリコン波プラズマ発生源を
有し、１０-1ないし１０-2Ｐａ台の低圧下において、１
０12／ｃｍ3 台の高密度プラズマ（イオン電流密度で約
２０ｍＡ／ｃｍ2 ）を生成することが可能である。
【００１５】本プラズマＣＶＤ装置は、プラズマ発生室
１５とプラズマ処理室１６とから大略構成されている。
プラズマ処理室１６内には、例えば８インチ径の被処理
基板１を載置した基板ステージ２を、プラズマ発生室１
５に臨んで配設する。基板ステージ２には、入射イオン
のエネルギを制御する基板バイアス電源３を接続する。
この基板バイアスにより、堆積とは別個にスパッタリン
グ条件の設定が可能となり、堆積とスパッタリングが競
合しつつギャップフィル能力の高いプラズマＣＶＤが可
能となる。基板ステージ２の被処理基板１加熱機構やチ
ャッキングの機構は図示を省略する。
１５とプラズマ処理室１６とから大略構成されている。
プラズマ処理室１６内には、例えば８インチ径の被処理
基板１を載置した基板ステージ２を、プラズマ発生室１
５に臨んで配設する。基板ステージ２には、入射イオン
のエネルギを制御する基板バイアス電源３を接続する。
この基板バイアスにより、堆積とは別個にスパッタリン
グ条件の設定が可能となり、堆積とスパッタリングが競
合しつつギャップフィル能力の高いプラズマＣＶＤが可
能となる。基板ステージ２の被処理基板１加熱機構やチ
ャッキングの機構は図示を省略する。
【００１６】プラズマ発生室１５は、略平坦な閉鎖端面
と解放端面を有する、石英やアルミナ等の誘電体材料か
らなるべルジャ６の外周に巻回されたｍ＝１モードのヘ
リコン波プラズマを生成する第１のヘリコン波アンテナ
７と、べルジャの閉鎖端面に臨むリング状の第２のヘリ
コン波アンテナ９、および内側ソレノイドコイルと外側
ソレノイドコイルからなるソレノイドコイルアッセンブ
リ１１、ソレノイドコイル電源１３等より大略構成され
る。第１のヘリコン波アンテナ７には第１のヘリコン波
アンテナ電源８を、また第２のヘリコン波アンテナ９に
は第２のヘリコン波アンテナ電源１０を接続する。これ
らヘリコン波アンテナ電源は、マッチングネットワーク
や高周波電源をパルス的に断続する機構等（図示せず）
をも含むものである。またソレノイドコイル電源１３
は、内側ソレノイドコイルへの連続通電機構の他に、外
側ソレノイドコイルへの通電の断続機構（図示せず）を
有している。
と解放端面を有する、石英やアルミナ等の誘電体材料か
らなるべルジャ６の外周に巻回されたｍ＝１モードのヘ
リコン波プラズマを生成する第１のヘリコン波アンテナ
７と、べルジャの閉鎖端面に臨むリング状の第２のヘリ
コン波アンテナ９、および内側ソレノイドコイルと外側
ソレノイドコイルからなるソレノイドコイルアッセンブ
リ１１、ソレノイドコイル電源１３等より大略構成され
る。第１のヘリコン波アンテナ７には第１のヘリコン波
アンテナ電源８を、また第２のヘリコン波アンテナ９に
は第２のヘリコン波アンテナ電源１０を接続する。これ
らヘリコン波アンテナ電源は、マッチングネットワーク
や高周波電源をパルス的に断続する機構等（図示せず）
をも含むものである。またソレノイドコイル電源１３
は、内側ソレノイドコイルへの連続通電機構の他に、外
側ソレノイドコイルへの通電の断続機構（図示せず）を
有している。
【００１７】一方プラズマ処理室１６は、同じく石英や
アルミナ等の誘電体材料からなるチャンバの外周にマル
チポール磁石１２を配設し、プラズマ発生室１５からの
発散プラズマのプロファイルを制御する。本プラズマＣ
ＶＤ装置の各電源は、予め電力印加プログラムや他のプ
ラズマＣＶＤ条件等を設定したコンピュータで一元的に
制御することも可能である。
アルミナ等の誘電体材料からなるチャンバの外周にマル
チポール磁石１２を配設し、プラズマ発生室１５からの
発散プラズマのプロファイルを制御する。本プラズマＣ
ＶＤ装置の各電源は、予め電力印加プログラムや他のプ
ラズマＣＶＤ条件等を設定したコンピュータで一元的に
制御することも可能である。
【００１８】本プラズマＣＶＤ装置のソースガス導入系
は２系統あり、プラズマ発生室１５のべルジャ６の閉鎖
端面近傍の第１のガスノズル４と、プラズマ処理室１６
の被処理基板１近傍のシャワーリング状の第２のガスノ
ズル５からなる。なお同図では、ソースガス導入系のマ
スフローコントローラや、その他真空ポンプ、ゲートバ
ルブ等の細部は図示を省略するものとする。
は２系統あり、プラズマ発生室１５のべルジャ６の閉鎖
端面近傍の第１のガスノズル４と、プラズマ処理室１６
の被処理基板１近傍のシャワーリング状の第２のガスノ
ズル５からなる。なお同図では、ソースガス導入系のマ
スフローコントローラや、その他真空ポンプ、ゲートバ
ルブ等の細部は図示を省略するものとする。
【００１９】本プラズマＣＶＤ装置によれば、ｍ＝１モ
ードのヘリコン波を発生する第１のヘリコン波アンテナ
と、ｍ＝０およびｍ＝１モードのヘリコン波を発生する
第２のヘリコン波アンテナとの合成モードのヘリコン波
プラズマを採用し、かつ外側ソレノイドコイルへの印加
電力制御により、ヘリコン波プラズマの輸送を断続で
き、電子温度やプラズマ密度の制御が可能である。これ
に加え、低周波の基板バイアス電源の印加により負イオ
ンの入射をも可能とし、大口径の被処理基板に対しギャ
ップフィル能力にすぐれしかも均一で高密度のプラズマ
ＣＶＤを施すことが可能である。なお本実施例では第１
のヘリコン波アンテナ７はｍ＝１モードのヘリコン波を
発生しうるものを選択したが、ｍ＝０モードのヘリコン
波を発生しうるものを採用し、第２のヘリコン波アンテ
ナ９から発生するｍ＝０とｍ＝１モードのヘリコン波プ
ラズマとの合成プラズマとしてもよい。
ードのヘリコン波を発生する第１のヘリコン波アンテナ
と、ｍ＝０およびｍ＝１モードのヘリコン波を発生する
第２のヘリコン波アンテナとの合成モードのヘリコン波
プラズマを採用し、かつ外側ソレノイドコイルへの印加
電力制御により、ヘリコン波プラズマの輸送を断続で
き、電子温度やプラズマ密度の制御が可能である。これ
に加え、低周波の基板バイアス電源の印加により負イオ
ンの入射をも可能とし、大口径の被処理基板に対しギャ
ップフィル能力にすぐれしかも均一で高密度のプラズマ
ＣＶＤを施すことが可能である。なお本実施例では第１
のヘリコン波アンテナ７はｍ＝１モードのヘリコン波を
発生しうるものを選択したが、ｍ＝０モードのヘリコン
波を発生しうるものを採用し、第２のヘリコン波アンテ
ナ９から発生するｍ＝０とｍ＝１モードのヘリコン波プ
ラズマとの合成プラズマとしてもよい。
【００２０】実施例１ 本実施例は上述したプラズマＣＶＤ装置により、配線間
のギャップをステップカバレッジ良く埋め込みながら１
ステップで層間絶縁膜となる絶縁膜を形成した例であ
り、これを図１（ａ）〜（ｃ）を参照して説明する。本
実施例で採用した被処理基板は、シリコン等の半導体基
板３１上にＳｉＯ2 等の下地絶縁膜３２を形成し、この
上にＴｉ／ＴｉＮの積層からなる密着層兼バリアメタル
層３３、Ａｌ−１％ＳｉからなるＡｌ系金属層３４から
なるＡｌ系金属配線３４ａが形成されたものである。Ａ
ｌ系金属配線３４ａおよびそのスペース間隔の幅の最小
値は、一例として共に０．２０μｍであり、配線高は
０．４０μｍすなわちアスペクト比は２．０である。Ａ
ｌ系金属配線３４ａは部分的に不規則にレイアウトされ
ており、広い配線間スペースも存在する。
のギャップをステップカバレッジ良く埋め込みながら１
ステップで層間絶縁膜となる絶縁膜を形成した例であ
り、これを図１（ａ）〜（ｃ）を参照して説明する。本
実施例で採用した被処理基板は、シリコン等の半導体基
板３１上にＳｉＯ2 等の下地絶縁膜３２を形成し、この
上にＴｉ／ＴｉＮの積層からなる密着層兼バリアメタル
層３３、Ａｌ−１％ＳｉからなるＡｌ系金属層３４から
なるＡｌ系金属配線３４ａが形成されたものである。Ａ
ｌ系金属配線３４ａおよびそのスペース間隔の幅の最小
値は、一例として共に０．２０μｍであり、配線高は
０．４０μｍすなわちアスペクト比は２．０である。Ａ
ｌ系金属配線３４ａは部分的に不規則にレイアウトされ
ており、広い配線間スペースも存在する。
【００２１】この被処理基板１を前述のプラズマＣＶＤ
装置の基板ステージ２上にセッティングし、一例として
下記プラズマＣＶＤ条件によりＳｉＯ2 からなる層間絶
縁膜を形成した。 Ｏ2 （第１のガスノズル） ５０ ｓｃｃｍ ＳｉＨ4 （第２のガスノズル） ５０ ｓｃｃｍ ガス圧力 ０．１３ Ｐａ 第１のヘリコン波電源電力 ２５００ Ｗ（１３．５６ＭＨｚ） （パルス幅１０μｓｅｃ、デューティ比１０％） 第２のヘリコン波電源電力 ２５００ Ｗ（１３．５６ＭＨｚ） （パルス幅１０μｓｅｃ、デューティ比１０％） 基板バイアス電力 １００ Ｗ（４００ＫＨｚ） 基板ステージ加熱温度 ４００ ℃ 本実施例においてはヘリコン波電源８、１０をともにパ
ルス状に印加し、またソレノイドコイル電源１３は内側
外側ともにｏｎとした。このプラズマＣＶＤ条件によ
り、１０12／ｃｍ3 台の高プラズマ密度を維持しながら
プラズマ温度を２ｅＶ程度に抑制することができる。こ
れにより、酸素原子への電子のアタッチメントが起こ
り、多量の負イオンが発生する。また基板ステージ２に
は４００ＫＨｚの低周波基板バイアスを印加しているの
で、正負両イオンが交互に被処理基板１に入射する。し
たがって、従来利用できなかった負イオンをも活用する
分、成膜速度を向上でき、従来のヘリコン波プラズマＣ
ＶＤにおける約５０ｎｍ／分の成膜レートは約１００ｎ
ｍ／分に向上した。この結果、図２（ｂ）に示すように
狭い配線間スペースはもとより、広い配線間スペースを
も良好に埋め込んだ絶縁膜３５が形成された。絶縁膜３
５の膜厚均一性は被処理基板径が８インチの場合±２％
であり、極めて優れたレベルであった。
装置の基板ステージ２上にセッティングし、一例として
下記プラズマＣＶＤ条件によりＳｉＯ2 からなる層間絶
縁膜を形成した。 Ｏ2 （第１のガスノズル） ５０ ｓｃｃｍ ＳｉＨ4 （第２のガスノズル） ５０ ｓｃｃｍ ガス圧力 ０．１３ Ｐａ 第１のヘリコン波電源電力 ２５００ Ｗ（１３．５６ＭＨｚ） （パルス幅１０μｓｅｃ、デューティ比１０％） 第２のヘリコン波電源電力 ２５００ Ｗ（１３．５６ＭＨｚ） （パルス幅１０μｓｅｃ、デューティ比１０％） 基板バイアス電力 １００ Ｗ（４００ＫＨｚ） 基板ステージ加熱温度 ４００ ℃ 本実施例においてはヘリコン波電源８、１０をともにパ
ルス状に印加し、またソレノイドコイル電源１３は内側
外側ともにｏｎとした。このプラズマＣＶＤ条件によ
り、１０12／ｃｍ3 台の高プラズマ密度を維持しながら
プラズマ温度を２ｅＶ程度に抑制することができる。こ
れにより、酸素原子への電子のアタッチメントが起こ
り、多量の負イオンが発生する。また基板ステージ２に
は４００ＫＨｚの低周波基板バイアスを印加しているの
で、正負両イオンが交互に被処理基板１に入射する。し
たがって、従来利用できなかった負イオンをも活用する
分、成膜速度を向上でき、従来のヘリコン波プラズマＣ
ＶＤにおける約５０ｎｍ／分の成膜レートは約１００ｎ
ｍ／分に向上した。この結果、図２（ｂ）に示すように
狭い配線間スペースはもとより、広い配線間スペースを
も良好に埋め込んだ絶縁膜３５が形成された。絶縁膜３
５の膜厚均一性は被処理基板径が８インチの場合±２％
であり、極めて優れたレベルであった。
【００２２】絶縁膜３５は、このままの状態でも充分平
坦性を有するが、より完全な平坦面を得るために、この
後Ａｌ系金属配線３４ａ上に僅かに残る凸部を除去する
ため、公知のＣＭＰを短時間施し、この凸部を除去し
た。この状態を図１（ｃ）に示す。本実施例によれば、
合成された均一なパルス状ヘリコン波プラズマと、低周
波基板バイアスの併用により、１ステップでギャップフ
ィル特性にすぐれた層間絶縁膜を高速で形成することが
可能である。また後処理で用いたＣＭＰも僅かな段差凸
部を除去するのみでほぼ完全なグローバル平坦化が達成
でき、スループットの点でもすぐれたものであった。
坦性を有するが、より完全な平坦面を得るために、この
後Ａｌ系金属配線３４ａ上に僅かに残る凸部を除去する
ため、公知のＣＭＰを短時間施し、この凸部を除去し
た。この状態を図１（ｃ）に示す。本実施例によれば、
合成された均一なパルス状ヘリコン波プラズマと、低周
波基板バイアスの併用により、１ステップでギャップフ
ィル特性にすぐれた層間絶縁膜を高速で形成することが
可能である。また後処理で用いたＣＭＰも僅かな段差凸
部を除去するのみでほぼ完全なグローバル平坦化が達成
でき、スループットの点でもすぐれたものであった。
【００２３】実施例２ 本実施例は同じプラズマＣＶＤ装置により、プラズマ密
度を制御しつつ２ステップで層間絶縁膜を形成した例で
あり、これを図２（ａ）〜（ｃ）を参照して説明する。
特に本実施例では１ステップ目の絶縁膜として低誘電率
のＳｉＯx Ｆyを採用し、配線間の静電容量を低減して
半導体装置の動作速度の向上をも意図したものである。
度を制御しつつ２ステップで層間絶縁膜を形成した例で
あり、これを図２（ａ）〜（ｃ）を参照して説明する。
特に本実施例では１ステップ目の絶縁膜として低誘電率
のＳｉＯx Ｆyを採用し、配線間の静電容量を低減して
半導体装置の動作速度の向上をも意図したものである。
【００２４】本実施例で採用した図２（ａ）に示す被処
理基板は、基本的構成は図１（ａ）に示した被処理基板
と同様であるので重複する説明は省略するが、図２
（ａ）においては、最小ラインアンドスペース領域のみ
を示してある。この被処理基板を基板ステージ２上にセ
ッティングし、ステップ１では一例として下記プラズマ
ＣＶＤ条件によりＳｉＯx Ｆy からなる層間絶縁膜を形
成した。 ステップ１ Ｃ2 Ｆ6 （第１のガスノズル） ２０ ｓｃｃｍ Ｏ2 （第１のガスノズル） ５０ ｓｃｃｍ ＳｉＨ4 （第２のガスノズル） １００ ｓｃｃｍ ガス圧力 ０．１３ Ｐａ 第１のヘリコン波電源電力 １０００ Ｗ（１３．５６ＭＨｚ） 第２のヘリコン波電源電力 ２０００ Ｗ（１３．５６ＭＨｚ） （共に３０μｓｅｃ間隔ｏｎ／ｏｆｆで間欠印加） 基板バイアス電力 ３００ Ｗ（４００ＫＨｚ） 基板ステージ加熱温度 ４００ ℃ ステップ１ではソレノイドコイル電源１３は外側のソレ
ノイドコイルのみｏｆｆとした。ここではヘリコン波電
源電力は実施例１より低いのでプラズマ密度は１０11／
ｃｍ3 台と低く、プラズマの輸送も制御されるが、前実
施例１と同様の作用により酸素原子およびフッ素原子の
負イオンが発生する。また基板ステージ２には４００Ｋ
Ｈｚの低周波基板バイアスを印加しているので、正負両
イオンが交互に被処理基板１に入射し、成膜速度はさほ
どの向上はないものの高濃度のフッ素を含むＳｉＯx Ｆ
y が配線間スペースを良好に埋め込んで第１の絶縁膜３
６が形成された。第１の絶縁膜３６のの比誘電率は約
２．５であり、膜厚均一性は被処理基板径が８インチの
場合±２％であり、極めて優れたレベルであった。
理基板は、基本的構成は図１（ａ）に示した被処理基板
と同様であるので重複する説明は省略するが、図２
（ａ）においては、最小ラインアンドスペース領域のみ
を示してある。この被処理基板を基板ステージ２上にセ
ッティングし、ステップ１では一例として下記プラズマ
ＣＶＤ条件によりＳｉＯx Ｆy からなる層間絶縁膜を形
成した。 ステップ１ Ｃ2 Ｆ6 （第１のガスノズル） ２０ ｓｃｃｍ Ｏ2 （第１のガスノズル） ５０ ｓｃｃｍ ＳｉＨ4 （第２のガスノズル） １００ ｓｃｃｍ ガス圧力 ０．１３ Ｐａ 第１のヘリコン波電源電力 １０００ Ｗ（１３．５６ＭＨｚ） 第２のヘリコン波電源電力 ２０００ Ｗ（１３．５６ＭＨｚ） （共に３０μｓｅｃ間隔ｏｎ／ｏｆｆで間欠印加） 基板バイアス電力 ３００ Ｗ（４００ＫＨｚ） 基板ステージ加熱温度 ４００ ℃ ステップ１ではソレノイドコイル電源１３は外側のソレ
ノイドコイルのみｏｆｆとした。ここではヘリコン波電
源電力は実施例１より低いのでプラズマ密度は１０11／
ｃｍ3 台と低く、プラズマの輸送も制御されるが、前実
施例１と同様の作用により酸素原子およびフッ素原子の
負イオンが発生する。また基板ステージ２には４００Ｋ
Ｈｚの低周波基板バイアスを印加しているので、正負両
イオンが交互に被処理基板１に入射し、成膜速度はさほ
どの向上はないものの高濃度のフッ素を含むＳｉＯx Ｆ
y が配線間スペースを良好に埋め込んで第１の絶縁膜３
６が形成された。第１の絶縁膜３６のの比誘電率は約
２．５であり、膜厚均一性は被処理基板径が８インチの
場合±２％であり、極めて優れたレベルであった。
【００２５】低誘電率の第１の絶縁膜３６は多量のフッ
素を含むので、次のステップ２では保護膜として緻密性
に優れたＳｉＯ2 からなる第２の絶縁膜３７を次のプラ
ズマＣＶＤ条件で例えば３００ｎｍの厚さに形成する。 Ｏ2 （第１のガスノズル） ５０ ｓｃｃｍ ＳｉＨ4 （第２のガスノズル） ２０ ｓｃｃｍ ガス圧力 ０．１３ Ｐａ 第１のヘリコン波電源電力 ２５００ Ｗ（１３．５６ＭＨｚ） 第２のヘリコン波電源電力 ２５００ Ｗ（１３．５６ＭＨｚ） 基板バイアス電力 １００ Ｗ（４００ＫＨｚ） 基板ステージ加熱温度 ４００ ℃ 本プラズマＣＶＤ条件では、ヘリコン波電源はともに連
続的に印加した。この状態を図２（ｂ）に示す。
素を含むので、次のステップ２では保護膜として緻密性
に優れたＳｉＯ2 からなる第２の絶縁膜３７を次のプラ
ズマＣＶＤ条件で例えば３００ｎｍの厚さに形成する。 Ｏ2 （第１のガスノズル） ５０ ｓｃｃｍ ＳｉＨ4 （第２のガスノズル） ２０ ｓｃｃｍ ガス圧力 ０．１３ Ｐａ 第１のヘリコン波電源電力 ２５００ Ｗ（１３．５６ＭＨｚ） 第２のヘリコン波電源電力 ２５００ Ｗ（１３．５６ＭＨｚ） 基板バイアス電力 １００ Ｗ（４００ＫＨｚ） 基板ステージ加熱温度 ４００ ℃ 本プラズマＣＶＤ条件では、ヘリコン波電源はともに連
続的に印加した。この状態を図２（ｂ）に示す。
【００２６】低誘電率の第１の絶縁膜３６および第２の
絶縁膜３７の形成により、充分な平坦面を有する層間絶
縁膜が形成されるが、Ａｌ系金属配線３５上に残るわず
かな凸部を除去するため、公知のＣＭＰを用いてほぼ完
全な平坦面とすることもできる。この際は前実施例３と
同様にＣＭＰ後に再度ステップ２のプラズマＣＶＤ条件
で第３の層間絶縁膜３８を形成する。もちろん第２の層
間絶縁膜３７を形成せず、第１の層間絶縁膜形成後、直
ちにＣＭＰを施し、この後第３の層間絶縁膜３８を形成
してもよい。
絶縁膜３７の形成により、充分な平坦面を有する層間絶
縁膜が形成されるが、Ａｌ系金属配線３５上に残るわず
かな凸部を除去するため、公知のＣＭＰを用いてほぼ完
全な平坦面とすることもできる。この際は前実施例３と
同様にＣＭＰ後に再度ステップ２のプラズマＣＶＤ条件
で第３の層間絶縁膜３８を形成する。もちろん第２の層
間絶縁膜３７を形成せず、第１の層間絶縁膜形成後、直
ちにＣＭＰを施し、この後第３の層間絶縁膜３８を形成
してもよい。
【００２７】本実施例によれば、プラズマ密度の制御に
より平坦性、均一性を一層向上するとともに、ＳｉＯx
Ｆy 膜そのものの膜質の向上も改善することができる。
この後、緻密なＳｉＯ2 を積層する２ステップ方式によ
り、信頼性の高いグローバル平坦化が可能となる。
より平坦性、均一性を一層向上するとともに、ＳｉＯx
Ｆy 膜そのものの膜質の向上も改善することができる。
この後、緻密なＳｉＯ2 を積層する２ステップ方式によ
り、信頼性の高いグローバル平坦化が可能となる。
【００２８】以上、本発明を２例の実施例により説明し
たが、本発明はこれら実施例に何ら限定されるものでは
ない。すなわち、プラズマＣＶＤ装置やプラズマＣＶＤ
条件、原料ガス組成、絶縁膜の組成等、本発明の技術的
思想の範囲内で適宜変更することが可能である。
たが、本発明はこれら実施例に何ら限定されるものでは
ない。すなわち、プラズマＣＶＤ装置やプラズマＣＶＤ
条件、原料ガス組成、絶縁膜の組成等、本発明の技術的
思想の範囲内で適宜変更することが可能である。
【００２９】
【発明の効果】以上の説明から明らかなように、本発明
のプラズマＣＶＤ方法によれば、高アスペクト比のギャ
ップフィル能力とその均一性に優れた絶縁膜のプラズマ
ＣＶＤ方法を提供することができる。
のプラズマＣＶＤ方法によれば、高アスペクト比のギャ
ップフィル能力とその均一性に優れた絶縁膜のプラズマ
ＣＶＤ方法を提供することができる。
【図１】本発明を適用した実施例１によるプラズマＣＶ
Ｄ方法を示す概略断面図であり、（ａ）は下地絶縁膜上
にラインアンドスペース形状のＡｌ系金属配線を形成し
た状態、（ｂ）は絶縁膜を形成した状態、（ｃ）は絶縁
膜の凸部をＣＭＰで除去した状態である。
Ｄ方法を示す概略断面図であり、（ａ）は下地絶縁膜上
にラインアンドスペース形状のＡｌ系金属配線を形成し
た状態、（ｂ）は絶縁膜を形成した状態、（ｃ）は絶縁
膜の凸部をＣＭＰで除去した状態である。
【図２】本発明を適用した実施例２のプラズマＣＶＤ方
法を示す概略断面図であり、（ａ）は下地絶縁膜上にラ
インアンドスペース形状のＡｌ系金属配線を形成した状
態、（ｂ）は第１の絶縁膜と第２の絶縁膜を形成した状
態、（ｃ）はＣＭＰを施した後、第３の絶縁膜を形成し
た状態である。
法を示す概略断面図であり、（ａ）は下地絶縁膜上にラ
インアンドスペース形状のＡｌ系金属配線を形成した状
態、（ｂ）は第１の絶縁膜と第２の絶縁膜を形成した状
態、（ｃ）はＣＭＰを施した後、第３の絶縁膜を形成し
た状態である。
【図３】本発明の実施例で採用したプラズマＣＶＤ装置
を示す概略断面図である。
を示す概略断面図である。
１ 被処理基板 ２ 基板ステージ ３ 基板バイアス電源 ４ 第１のガスノズル ５ 第２のガスノズル ６ べルジャ ７ 第１のヘリコン波アンテナ ９ 第２のヘリコン波アンテナ １５ プラズマ発生室 １６ プラズマ処理室 ３１ 半導体基板 ３２ 下地絶縁膜 ３４ａ Ａｌ系金属配線 ３５ 絶縁膜 ３６ 第１の絶縁膜 ３７ 第２の絶縁膜 ３８ 第３の絶縁膜
Claims (3)
- 【請求項１】 プラズマ発生室と、 被処理基板を載置した基板ステージを収容するとともに
前記プラズマ発生室に連接されたプラズマ処理室を有す
るプラズマＣＶＤ装置により、 前記被処理基板上に絶縁膜を形成するプラズマＣＶＤ方
法であって、 前記プラズマ発生室に１×１０11／ｃｍ3 以上１×１０
14／ｃｍ3 未満の高密度プラズマをパルス状に発生さ
せ、 かつ基板ステージに低周波数の基板バイアスを印加しつ
つ、 前記被処理基板上に絶縁膜を形成することを特徴とす
る、プラズマＣＶＤ方法。 - 【請求項２】 被処理基板上に、少なくとも負イオンを
入射しつつ前記被処理基板上に絶縁膜を形成することを
特徴とする、請求項１記載のプラズマＣＶＤ方法。 - 【請求項３】 負イオンは、少なくともフッ素の負イオ
ンを含むことを特徴とする、請求項２記載のプラズマＣ
ＶＤ方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7208249A JPH0955376A (ja) | 1995-08-15 | 1995-08-15 | プラズマｃｖｄ方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7208249A JPH0955376A (ja) | 1995-08-15 | 1995-08-15 | プラズマｃｖｄ方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0955376A true JPH0955376A (ja) | 1997-02-25 |
Family
ID=16553132
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7208249A Pending JPH0955376A (ja) | 1995-08-15 | 1995-08-15 | プラズマｃｖｄ方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0955376A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11111711A (ja) * | 1997-10-02 | 1999-04-23 | Nec Corp | 半導体装置およびその製造方法 |
| JP2002515647A (ja) * | 1998-05-11 | 2002-05-28 | アプライド マテリアルズ インコーポレイテッド | 高密度プラズマシステムを用いた半導体デバイスの平坦化方法 |
| WO2004107430A1 (ja) * | 2003-05-29 | 2004-12-09 | Tokyo Electron Limited | プラズマ処理装置およびプラズマ処理方法 |
| KR100801846B1 (ko) * | 2002-08-07 | 2008-02-11 | 동부일렉트로닉스 주식회사 | 액정표시소자 제조 방법 |
| US7666793B2 (en) | 2002-03-26 | 2010-02-23 | Sony Corporation | Method of manufacturing amorphous metal oxide film and methods of manufacturing capacitance element having amorphous metal oxide film and semiconductor device |
| CN110660653A (zh) * | 2018-06-29 | 2020-01-07 | Asm知识产权私人控股有限公司 | 薄膜沉积方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5633839A (en) * | 1979-08-29 | 1981-04-04 | Hitachi Ltd | Plasma treatment and device therefor |
| JPH01216523A (ja) * | 1988-02-25 | 1989-08-30 | Matsushita Electric Ind Co Ltd | プラズマｃｖｄ薄膜の製造方法 |
| JPH05315268A (ja) * | 1992-05-13 | 1993-11-26 | Matsushita Electric Ind Co Ltd | プラズマｃｖｄ装置 |
| JPH06124942A (ja) * | 1992-10-12 | 1994-05-06 | Fuji Electric Co Ltd | 絶縁膜の製造方法 |
| JPH06333919A (ja) * | 1992-11-24 | 1994-12-02 | Sumitomo Metal Ind Ltd | 半導体装置及びその製造方法 |
| JPH0745542A (ja) * | 1993-08-03 | 1995-02-14 | Matsushita Electric Ind Co Ltd | プラズマｃｖｄ装置およびプラズマｃｖｄ方法 |
-
1995
- 1995-08-15 JP JP7208249A patent/JPH0955376A/ja active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5633839A (en) * | 1979-08-29 | 1981-04-04 | Hitachi Ltd | Plasma treatment and device therefor |
| JPH01216523A (ja) * | 1988-02-25 | 1989-08-30 | Matsushita Electric Ind Co Ltd | プラズマｃｖｄ薄膜の製造方法 |
| JPH05315268A (ja) * | 1992-05-13 | 1993-11-26 | Matsushita Electric Ind Co Ltd | プラズマｃｖｄ装置 |
| JPH06124942A (ja) * | 1992-10-12 | 1994-05-06 | Fuji Electric Co Ltd | 絶縁膜の製造方法 |
| JPH06333919A (ja) * | 1992-11-24 | 1994-12-02 | Sumitomo Metal Ind Ltd | 半導体装置及びその製造方法 |
| JPH0745542A (ja) * | 1993-08-03 | 1995-02-14 | Matsushita Electric Ind Co Ltd | プラズマｃｖｄ装置およびプラズマｃｖｄ方法 |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11111711A (ja) * | 1997-10-02 | 1999-04-23 | Nec Corp | 半導体装置およびその製造方法 |
| JP2002515647A (ja) * | 1998-05-11 | 2002-05-28 | アプライド マテリアルズ インコーポレイテッド | 高密度プラズマシステムを用いた半導体デバイスの平坦化方法 |
| US7666793B2 (en) | 2002-03-26 | 2010-02-23 | Sony Corporation | Method of manufacturing amorphous metal oxide film and methods of manufacturing capacitance element having amorphous metal oxide film and semiconductor device |
| KR100801846B1 (ko) * | 2002-08-07 | 2008-02-11 | 동부일렉트로닉스 주식회사 | 액정표시소자 제조 방법 |
| WO2004107430A1 (ja) * | 2003-05-29 | 2004-12-09 | Tokyo Electron Limited | プラズマ処理装置およびプラズマ処理方法 |
| JPWO2004107430A1 (ja) * | 2003-05-29 | 2006-07-20 | 東京エレクトロン株式会社 | プラズマ処理装置およびプラズマ処理方法 |
| KR100843018B1 (ko) * | 2003-05-29 | 2008-07-01 | 도쿄엘렉트론가부시키가이샤 | 플라즈마 처리 장치 및 플라즈마 처리 방법 |
| KR100921871B1 (ko) * | 2003-05-29 | 2009-10-13 | 도쿄엘렉트론가부시키가이샤 | 플라즈마 처리 장치 및 플라즈마 처리 방법 |
| JP4615442B2 (ja) * | 2003-05-29 | 2011-01-19 | 東京エレクトロン株式会社 | プラズマ処理装置およびプラズマ処理方法 |
| CN110660653A (zh) * | 2018-06-29 | 2020-01-07 | Asm知识产权私人控股有限公司 | 薄膜沉积方法 |
| CN110660653B (zh) * | 2018-06-29 | 2023-11-14 | Asm知识产权私人控股有限公司 | 薄膜沉积方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3141827B2 (ja) | 半導体装置の製造方法 | |
| KR100274307B1 (ko) | 플라즈마 처리장치 | |
| US9659791B2 (en) | Metal removal with reduced surface roughness | |
| US4668365A (en) | Apparatus and method for magnetron-enhanced plasma-assisted chemical vapor deposition | |
| US5849640A (en) | In-situ SOG etchback and deposition for IMD process | |
| JP4361625B2 (ja) | 半導体装置及びその製造方法 | |
| JP2991192B1 (ja) | プラズマ処理方法及びプラズマ処理装置 | |
| KR20010012516A (ko) | 구리 금속공정용 신뢰성 베리어 인테그레이션 | |
| CN102956473A (zh) | 在升起特征上沉积高度共形无定形碳膜的方法 | |
| TW202004910A (zh) | 用於低深寬比堆疊圖案化的方法和系統 | |
| JP2771347B2 (ja) | プラズマ化学気相成長法とその装置及び多層配線の製造方法 | |
| JPH0955376A (ja) | プラズマｃｖｄ方法 | |
| JPH0922795A (ja) | プラズマｃｖｄ装置およびプラズマｃｖｄ方法 | |
| JPH07316823A (ja) | プラズマｃｖｄ装置およびプラズマｃｖｄ方法 | |
| US6492279B1 (en) | Plasma etching methods | |
| JP4478352B2 (ja) | プラズマ処理装置及びプラズマ処理方法並びに構造体の製造方法 | |
| JP3530788B2 (ja) | マイクロ波供給器及びプラズマ処理装置並びに処理方法 | |
| JP3257241B2 (ja) | プラズマｃｖｄ方法 | |
| JP4141021B2 (ja) | プラズマ成膜方法 | |
| JP4128365B2 (ja) | エッチング方法及びエッチング装置 | |
| US5110410A (en) | Zinc sulfide planarization | |
| JPH07326581A (ja) | プラズマ装置およびこれを用いたプラズマｃｖｄ方法 | |
| JP2819774B2 (ja) | 絶縁膜の形成方法 | |
| JP2004140219A (ja) | 半導体装置の製造方法 | |
| TWI797833B (zh) | 用於使用電容耦合電漿的氧化矽間隙填充的沉積方法 |