KR100801846B1 - 액정표시소자 제조 방법 - Google Patents

Abstract

액정표시소자의 제조 방법에 관한 것으로, 그 목적은 최상층 금속 패턴 간 갭을 충진하는 절연막이 최상층 금속 패턴의 상면과 동일한 높이를 가져 상면이 평탄화되도록 하고, SOG막의 경화를 위한 열처리 중에 최상층 금속 패턴을 이루는 Al의 반사도가 저하되는 것을 방지하는 데 있다. 이를 위해 본 발명에서는, 반도체 기판의 구조물 상에 최상층 금속 패턴을 형성하고, 최상층 금속 패턴 상에 라이너 산화막을 형성하는 단계; 라이너 산화막 상에 최상층 금속 패턴 간 갭을 매립하도록 고밀도 플라즈마(HDP : high density plasam)막을 형성하는 단계; HDP막 및 라이너 산화막을 화학기계적 연마하여 평탄화한 후 에치백하여 최상층 금속 패턴을 노출시키는 단계; 노출된 최상층 금속 패턴을 포함하여 상부 전면에 액정층을 형성하는 단계를 포함하여 액정표시소자를 제조한다.

액정표시소자, HDP, 평탄화

Description

액정표시소자 제조 방법 {Method for fabrication of liquid crystal display device}

도 1a 내지 1c는 종래 액정표시소자 제조 방법을 도시한 단면도이다.

도 2a 내지 2c는 본 발명에 따른 액정표시소자 제조 방법을 도시한 단면도이다.

본 발명은 액정표시(LCD : liquid crystal display) 소자의 제조 방법에 관한 것으로, 더욱 상세하게는 절연막으로 최상층의 금속 패턴 사이의 갭을 충진하여 상면을 평탄화하는 방법에 관한 것이다.

일반적으로 액정표시소자를 제조할 때 최상층의 금속 패턴 사이의 갭을 충진하여 상면을 평탄화하는 절연막 형성 공정으로서 주로 에스오지(SOG : spin on glass, 이하 SOG라 칭한다)를 이용하고, SOG막 상부에 캡핑(capping)막을 형성한 후 화학기계적 연마 및 에치백하여 평탄화한다.

SOG는 재료 자체가 갖는 점성을 이용하여 웨이퍼 표면에 액상으로 코팅시키는데, 이때 상온이상에서 액상의 유동성을 갖기 때문에 하부막이 단차를 갖고 있다 하더라도 용이하게 평탄화된 막으로 형성할 수 있다. 웨이퍼 표면에 코팅된 액상은 베이크(bake) 및 경화(cure) 과정을 거쳐 원하는 성질을 갖는 막을 형성하게 된다.

그러면, 종래 액정표시소자 제조 방법에 대해 첨부된 도면을 참조하여 개략적으로 설명한다.

도 1a 내지 1c는 종래 액정표시소자 제조 방법을 도시한 단면도이다.

먼저, 도 1a에 도시된 바와 같이, 반도체 기판의 구조물(1), 즉 개별 소자가 형성된 반도체 기판 또는 금속 배선층 상부에 층간절연막(2)을 형성하고, 층간절연막(2) 상에 알루미늄(Al)으로 이루어진 최상층 금속막을 형성하고 패터닝하여 반도체 소자의 회로 형성을 위한 최상층 금속 패턴(3)을 형성한다.

다음, 화학기상증착법에 의해 최상층 금속 패턴(3) 상에 티이오에스(TEOS : tetraethyl orthosilicate) 라이너막(4)을 1000Å 정도 두께로 얇게 증착한 후, TEOS 라이너막(4) 상에 최상층 금속 패턴(3)간 갭을 완전히 매립하도록 SOG막(5)을 형성한다.

다음, 열처리하여 SOG막(5)을 경화시킨다.

다음, 화학기상증착법에 의해 SOG막(5) 상에 TEOS 캡핑막(6)을 형성한다.

다음, 도 1b에 도시된 바와 같이, 최상층 금속 패턴(3) 상에 형성된 TEOS 라이너막(4) 및 TEOS 캡핑막(6)을 제거하는데, 먼저 화학기계적 연마 공정으로 TEOS 캡핑막(6)을 소정 두께 제거하여 상면을 평탄화시킨 후, 에치백(etch back) 공정으로 TEOS 캡핑막(6) 및 TEOS 라이너막(4)을 완전히 제거하고 최상층 금속 패턴(3)을 노출시킨다.

그런데, 에치백 공정에서 TEOS에 비해 SOG막(5)의 식각률이 크기 때문에 SOG막(5)이 과도식각되어 움푹 패여 SOG막(5)이 최상층 금속 패턴(5)의 상면보다 더 하부에 위치하게 된다.

다음, 도 1c에 도시된 바와 같이, 노출된 최상층 금속 패턴(3)을 포함한 상부 전면에 액정층(7)을 도포하는데, 이 때 SOG막(5)의 과도식각으로 인해 액정층의 두께가 SOG막(5)의 상부에서는 두껍고 최상층 금속 패턴(3)의 상부에서는 얇다. 이와 같이 액정층의 두께가 균일하지 못하면 잔상이 남는 등 이미지의 선명도가 떨어지는 문제점이 있었다.

또한, SOG(5)을 경화시키기 위한 열처리 공정 중에 최상층 금속 패턴(3)인 Al의 반사도가 저하되어 표시소자에서 요구하는 고반사율 요건을 충족시키지 못하는 문제점이 있었다.

본 발명은 상기한 바와 같은 문제점을 해결하기 위한 것으로, 그 목적은 최상층 금속 패턴 간 갭을 충진하는 절연막이 최상층 금속 패턴의 상면과 동일한 높이를 가져 상면이 평탄화되도록 하는 데 있다.

본 발명의 다른 목적은 SOG막의 경화를 위한 열처리 중에 최상층 금속 패턴을 이루는 Al의 반사도가 저하되는 것을 방지하는 데 있다.

상기한 바와 같은 목적을 달성하기 위하여, 본 발명에서는 최상층 금속 패턴 간 갭을 충진할 때 고밀도 플라즈마(HDP : high density plasma) 공정을 이용하는 것을 특징으로 한다.

이 때 HDP막은 에치백 공정에서도 과도식각되어 움푹 패이지 않으므로 상면이 평탄하게 형성될 수 있다.

즉, 본 발명에 따른 액정표시소자 제조 방법은, 반도체 기판의 구조물 상에 최상층 금속 패턴을 형성하고, 최상층 금속 패턴 상에 라이너 산화막을 형성하는 단계; 라이너 산화막 상에 최상층 금속 패턴 간 갭을 매립하도록 HDP막을 형성하는 단계; HDP막 및 라이너 산화막을 화학기계적 연마하여 평탄화한 후 에치백하여 최상층 금속 패턴을 노출시키는 단계; 노출된 최상층 금속 패턴을 포함하여 상부 전면에 액정층을 형성하는 단계를 포함하여 이루어진다.

여기서 라이너 산화막을 형성할 때에는 화학기상증착법에 의해 TEOS를 2000~3000Å의 두께로 형성하는 것이 바람직하다.

이하, 본 발명에 따른 액정표시소자 제조 방법에 대해 첨부된 도면을 참조하여 상세히 설명한다.

도 2a 내지 2c는 본 발명에 따른 액정표시소자 제조 방법을 도시한 단면도이다.

먼저, 도 2a에 도시한 바와 같이, 반도체 기판의 구조물(11), 즉 개별 소자가 형성된 반도체 기판 또는 금속 배선층 상부에 층간절연막(12)을 형성하고, 층간절연막(12) 상에 Al으로 이루어진 최상층 금속막을 형성하고 패터닝하여 반도체 소자의 회로 형성을 위한 최상층 금속 패턴(13)을 형성한다.

다음, 화학기상증착법에 의해 최상층 금속 패턴(13) 상에 TEOS 라이너막(14) 을 2000~3000Å 정도 두께로 증착한다.

다음, TEOS 라이너막(14) 상에 최상층 금속 패턴(13)간 갭을 완전히 매립하도록 고밀도 플라즈마(HDP)막(15)을 형성한다.

다음, 도 2b에 도시된 바와 같이, 최상층 금속 패턴(13) 상부에 형성된 HDP막(15) 및 TEOS 라이너막(14)을 제거하는데, 먼저 화학기계적 연마 공정으로 HDP막(15) 및 TEOS 라이너막(14)을 소정 두께 제거하여 상면을 평탄화시킨 후, 에치백 공정으로 나머지 HDP막(15) 및 TEOS 라이너막(14)을 완전히 제거하고 최상층 금속 패턴(13)을 노출시킨다.

이 때, 최상층 금속 패턴(13) 간 갭을 충진하고 있는 HDP막(15)은 그 조직이 치밀하여 TEOS와 식각률이 비슷하기 때문에 최상층 금속 패턴(13)의 상면과 동일한 높이로 에치백되며 따라서 상면이 평탄화된다.

다음, 도 2c에 도시된 바와 같이, 노출된 최상층 금속 패턴(13)을 포함한 상부 전면에 액정층(17)을 도포하는데, 이 때 평탄화된 상면 상에 액정층(17)을 도포하므로 액정층(17)의 두께는 균일하다.

상술한 바와 같이, 본 발명에서는 HDP막으로 최상층 금속 패턴 간 갭을 충진하여 상면을 평탄화하고 그 상부에 액정층을 도포하므로, 액정층의 두께가 균일한 효과가 있으며, 따라서 선명한 화질의 액정표시소자를 제공하는 효과가 있다.

또한, 본 발명에서는 SOG막을 사용하는 대신에 HDP막을 사용하기 때문에 종래 SOG막의 경화를 위한 열처리 공정이 필요치 않으며, 따라서 열처리 공정 중에 Al의 반사도가 저하되는 일이 미연에 방지되는 효과가 있다.

Claims (4)

1. 반도체 기판의 구조물 상에 최상층 금속 패턴을 형성하고, 상기 최상층 금속 패턴 상에 라이너 산화막을 형성하는 단계;

   상기 라이너 산화막 상에 상기 최상층 금속 패턴 간 갭을 매립하도록 고밀도 플라즈마(HDP : high density plasma)막을 형성하는 단계;

   상기 HDP막 및 상기 라이너 산화막을 화학기계적 연마하여 평탄화한 후 에치백하여 상기 최상층 금속 패턴을 노출시키는 단계;

   상기 노출된 최상층 금속 패턴을 포함하여 상부 전면에 액정층을 형성하는 단계

   를 포함하는 액정표시소자 제조 방법.
2. 제 1 항에 있어서,

   상기 라이너 산화막을 형성할 때에는 화학기상증착법에 의해 티이오에스(TEOS : tetraethyl orthosilicate)를 2000~3000Å의 두께로 형성하는 액정표시소자 제조 방법.
3. 제 2 항에 있어서,

   상기 HDP막을 화학기계적 연마하여 평탄화한 후 에치백하여 상기 최상층 금속 패턴을 노출시키는 단계는, 상기 최상층 금속 패턴 상부에 형성된 HDP막 및 라이너 산화막을 화학기계적 연마 공정으로 제거하여 평탄화한 후, 에치백 공정으로 상기 최상층 금속 패턴 상부에 형성된 나머지 HDP막 및 라이너 산화막을 완전히 제거하여 상기 최상층 금속 패턴을 노출시킴으로써 이루어지는 액정표시소자 제조 방법.
4. 제 1 항 내지 제 3 항 중의 어느 한 항에 있어서,

   상기 액정층은 두께가 균일한 액정표시소자 제조 방법.

Images