JPH04255227A - 半導体装置製造方法 - Google Patents
半導体装置製造方法Info
- Publication number
- JPH04255227A JPH04255227A JP3668291A JP3668291A JPH04255227A JP H04255227 A JPH04255227 A JP H04255227A JP 3668291 A JP3668291 A JP 3668291A JP 3668291 A JP3668291 A JP 3668291A JP H04255227 A JPH04255227 A JP H04255227A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- sog
- semiconductor device
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 239000004065 semiconductor Substances 0.000 title claims description 13
- 238000005530 etching Methods 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims abstract description 5
- 230000003746 surface roughness Effects 0.000 claims description 6
- 239000000463 material Substances 0.000 abstract description 5
- 238000000059 patterning Methods 0.000 abstract description 4
- 239000003795 chemical substances by application Substances 0.000 abstract description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 2
- 239000011521 glass Substances 0.000 abstract description 2
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 2
- 238000005336 cracking Methods 0.000 abstract 1
- 238000007788 roughening Methods 0.000 abstract 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、平坦化工程を改良した
半導体装置製造方法に関するものである。
半導体装置製造方法に関するものである。
【０００２】
【従来の技術】ＭＯＳトランジスタ等の半導体装置を製
造する場合、パターンによって形成した層（例、第１ア
ルミニウム配線層）の上方に、絶縁膜を介して更に別の
層（例、第２アルミニウム配線層）を形成するという多
層構造とされる場合が多い。パターンによって形成した
ままの層に、単に絶縁層を着膜しただけでは、パターン
の凹凸がそのまま残り、上層を形成する下地としては適
さない。そこで、下地となる面を平坦化することが行わ
れている。
造する場合、パターンによって形成した層（例、第１ア
ルミニウム配線層）の上方に、絶縁膜を介して更に別の
層（例、第２アルミニウム配線層）を形成するという多
層構造とされる場合が多い。パターンによって形成した
ままの層に、単に絶縁層を着膜しただけでは、パターン
の凹凸がそのまま残り、上層を形成する下地としては適
さない。そこで、下地となる面を平坦化することが行わ
れている。
【０００３】図２は、そのような平坦化に関する従来の
半導体装置製造方法を示す図である。図２において、１
はシリコン基板、２はアルミニウム配線、３は絶縁膜、
４はＳＯＧ膜、５は絶縁膜である。
半導体装置製造方法を示す図である。図２において、１
はシリコン基板、２はアルミニウム配線、３は絶縁膜、
４はＳＯＧ膜、５は絶縁膜である。
【０００４】図２（イ）は、シリコン基板１の上にアル
ミニウム配線２を形成した後、絶縁膜３（例、プラズマ
窒化膜）を着膜し、その上に平坦化用のＳＯＧ（Ｓｐｉ
ｎ Ｏｎ Ｇｌａｓｓ）を塗布してＳＯＧ膜４を形成し
た状態を示している。
ミニウム配線２を形成した後、絶縁膜３（例、プラズマ
窒化膜）を着膜し、その上に平坦化用のＳＯＧ（Ｓｐｉ
ｎ Ｏｎ Ｇｌａｓｓ）を塗布してＳＯＧ膜４を形成し
た状態を示している。
【０００５】図２（ロ）は、絶縁膜３の表面が出るまで
、ＳＯＧ膜４をエッチバックした状態を示している。 この状態の平面は、絶縁膜３の表面より平坦化されたも
のとなっている。なお、エッチバックは、放電によって
発生させたプラズマを用いて行われる。
、ＳＯＧ膜４をエッチバックした状態を示している。 この状態の平面は、絶縁膜３の表面より平坦化されたも
のとなっている。なお、エッチバックは、放電によって
発生させたプラズマを用いて行われる。
【０００６】図２（ハ）は、エッチバックした表面に、
絶縁膜５（例、プラズマ窒化膜）を形成した状態を示す
。この絶縁膜は必須のものではなく、必要に応じて形成
されるものである。
絶縁膜５（例、プラズマ窒化膜）を形成した状態を示す
。この絶縁膜は必須のものではなく、必要に応じて形成
されるものである。
【０００７】なお、この種の技術に関する従来の文献と
しては、例えば特開昭６１−１９６５５５号公報がある
。
しては、例えば特開昭６１−１９６５５５号公報がある
。
【０００８】
【発明が解決しようとする課題】しかしながら、前記し
た従来の半導体装置製造方法には、エッチバックの対象
となっている層はＳＯＧ膜であるが、ＳＯＧ膜はエッチ
ングのプラズマにさらされると、表面に荒れが生じたり
、場合によってはクラックが生じたりするという問題点
があった。表面荒れやクラックが出来ると、後で上層形
成のために行われるパターニングで使うレジストがその
中に残留したままとなり、出来上がった素子の動作特性
を悪くする原因となる。
た従来の半導体装置製造方法には、エッチバックの対象
となっている層はＳＯＧ膜であるが、ＳＯＧ膜はエッチ
ングのプラズマにさらされると、表面に荒れが生じたり
、場合によってはクラックが生じたりするという問題点
があった。表面荒れやクラックが出来ると、後で上層形
成のために行われるパターニングで使うレジストがその
中に残留したままとなり、出来上がった素子の動作特性
を悪くする原因となる。
【０００９】本発明は、このような問題点を解決するこ
とを課題とするものである。
とを課題とするものである。
【００１０】
【課題を解決するための手段】前記課題を解決するため
、本発明では、表面の平坦化工程を含む半導体装置製造
方法を、平坦化剤としてのＳＯＧを塗布する工程と、エ
ッチバック時のプラズマによっては表面荒れやクラック
が生じない絶縁膜を形成する工程と、平坦化用レジスト
を塗布する工程と、エッチバックする工程とを含むもの
とした。
、本発明では、表面の平坦化工程を含む半導体装置製造
方法を、平坦化剤としてのＳＯＧを塗布する工程と、エ
ッチバック時のプラズマによっては表面荒れやクラック
が生じない絶縁膜を形成する工程と、平坦化用レジスト
を塗布する工程と、エッチバックする工程とを含むもの
とした。
【００１１】
【作用】表面の平坦化工程を含む半導体装置製造方法に
おいて、エッチバック時のプラズマによって表面が傷つ
けられ易いＳＯＧ膜を、傷つけられにくい絶縁膜で覆っ
た後でエッチバックを行う。すると、エッチバックして
得た表面には、表面荒れやクラックが存在せず、あとで
上層形成のために行われるパターニングで使うレジスト
が残留することを防止出来る。
おいて、エッチバック時のプラズマによって表面が傷つ
けられ易いＳＯＧ膜を、傷つけられにくい絶縁膜で覆っ
た後でエッチバックを行う。すると、エッチバックして
得た表面には、表面荒れやクラックが存在せず、あとで
上層形成のために行われるパターニングで使うレジスト
が残留することを防止出来る。
【００１２】
【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。図１は、本発明の半導体装置製造方法を示
す図である。符号は図２のものに対応し、６は絶縁膜、
７はレジストである。
に説明する。図１は、本発明の半導体装置製造方法を示
す図である。符号は図２のものに対応し、６は絶縁膜、
７はレジストである。
【００１３】図１（イ）は、図２（イ）と同様、平坦化
剤としてＳＯＧを塗布して、ＳＯＧ膜４を形成した状態
を示している。ＳＯＧは粘度が小であるため、小さな凹
部にも良く入り込み、平坦度を向上させる。
剤としてＳＯＧを塗布して、ＳＯＧ膜４を形成した状態
を示している。ＳＯＧは粘度が小であるため、小さな凹
部にも良く入り込み、平坦度を向上させる。
【００１４】図１（ロ）は、その上に、絶縁膜６を着膜
し、更にレジスト７を塗布した状態を示している。図１
（ハ）は、それをエッチバックした後、絶縁膜５（例、
ＰＳＧ膜…リンＰをドープした酸化膜）を形成した状態
を示している。６−１は、エッチバックした時の絶縁膜
６の表面であるが、絶縁膜６の材料として、エッチバッ
ク時のプラズマによっては表面荒れやクラックが生じな
い材料（例、プラズマシリコン酸化膜）を選定しておく
。なお、絶縁膜５は必須のものではなく、耐湿性向上等
の必要に応じて着膜される。
し、更にレジスト７を塗布した状態を示している。図１
（ハ）は、それをエッチバックした後、絶縁膜５（例、
ＰＳＧ膜…リンＰをドープした酸化膜）を形成した状態
を示している。６−１は、エッチバックした時の絶縁膜
６の表面であるが、絶縁膜６の材料として、エッチバッ
ク時のプラズマによっては表面荒れやクラックが生じな
い材料（例、プラズマシリコン酸化膜）を選定しておく
。なお、絶縁膜５は必須のものではなく、耐湿性向上等
の必要に応じて着膜される。
【００１５】
【発明の効果】以上述べた如く、本発明の半導体装置製
造方法によれば、エッチバック時のプラズマに弱いＳＯ
Ｇ膜をエッチバックの対象とはせず、それをプラズマに
強い材料の絶縁膜で覆ったあとでエッチバックすること
としたので、表面荒れやクラックが生ずることがなくな
る。そのため、後のパターニング時に使用するレジスト
が残留することがなく、素子の動作特性を悪くすること
もない。
造方法によれば、エッチバック時のプラズマに弱いＳＯ
Ｇ膜をエッチバックの対象とはせず、それをプラズマに
強い材料の絶縁膜で覆ったあとでエッチバックすること
としたので、表面荒れやクラックが生ずることがなくな
る。そのため、後のパターニング時に使用するレジスト
が残留することがなく、素子の動作特性を悪くすること
もない。
【図１】本発明の半導体装置製造方法を示す図
【図２】
従来の半導体装置製造方法を示す図
従来の半導体装置製造方法を示す図
１ シリコン基板
２ アルミニウム配線
３ 絶縁膜
４ ＳＯＧ膜
５ 絶縁膜
６ 絶縁膜
７ レジスト
Claims (1)
- 【請求項１】 表面の平坦化工程を含む半導体装置製
造方法において、平坦化剤としてのＳＯＧを塗布する工
程と、エッチバック時のプラズマによっては表面荒れや
クラックが生じない絶縁膜を形成する工程と、平坦化用
レジストを塗布する工程と、エッチバックする工程とを
含むことを特徴とする半導体装置製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3668291A JPH04255227A (ja) | 1991-02-06 | 1991-02-06 | 半導体装置製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3668291A JPH04255227A (ja) | 1991-02-06 | 1991-02-06 | 半導体装置製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04255227A true JPH04255227A (ja) | 1992-09-10 |
Family
ID=12476616
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3668291A Pending JPH04255227A (ja) | 1991-02-06 | 1991-02-06 | 半導体装置製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04255227A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE112006003056B4 (de) * | 2005-12-20 | 2015-07-09 | Marlies Kirchhoff | Verfahren zur Entfernung von Kohlenstoffoxiden aus Abgasströmen |
-
1991
- 1991-02-06 JP JP3668291A patent/JPH04255227A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE112006003056B4 (de) * | 2005-12-20 | 2015-07-09 | Marlies Kirchhoff | Verfahren zur Entfernung von Kohlenstoffoxiden aus Abgasströmen |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01290236A (ja) | 幅の広いトレンチを平坦化する方法 | |
| US5597764A (en) | Method of contact formation and planarization for semiconductor processes | |
| JPH0669351A (ja) | 多層金属配線構造のコンタクトの製造方法 | |
| JPH04255227A (ja) | 半導体装置製造方法 | |
| JP2716156B2 (ja) | 半導体装置の製造方法 | |
| JP2555958B2 (ja) | 半導体装置の製造方法 | |
| KR100275940B1 (ko) | 반도체장치의층간절연층형성방법 | |
| JPH06244286A (ja) | 半導体装置の製造方法 | |
| KR0144232B1 (ko) | 반도체 소자의 미세 패턴 형성 방법 | |
| KR100406733B1 (ko) | 반도체 소자의 제조 방법 | |
| KR980012082A (ko) | 기생 커패시터 형성을 방지하는 반도체장치의 평탄화 방법 | |
| JP2000091340A (ja) | 半導体装置の配線形成方法 | |
| JP2001023981A (ja) | 半導体装置の製造方法 | |
| JPH06112265A (ja) | 半導体装置のボンディングパッド構造およびその形成方法 | |
| KR980012266A (ko) | 반도체장치의 소자분리방법 | |
| JPH05166808A (ja) | 半導体装置における平坦化膜の製造方法 | |
| KR100268896B1 (ko) | 커패시터및그의제조방법 | |
| KR100604587B1 (ko) | 반도체 소자의 제조방법 | |
| KR920000629B1 (ko) | 에치백 공정을 이용한 반도체 장치의 제조방법 | |
| JPH0590263A (ja) | 半導体素子における多層配線の形成方法 | |
| JPH01137649A (ja) | 半導体装置の平坦化方法 | |
| JP2000068370A (ja) | 表面平坦化方法および半導体装置の製造方法 | |
| JPH11162870A (ja) | 半導体装置の製造方法 | |
| JPH09283626A (ja) | 半導体装置の製造方法 | |
| JPS61276324A (ja) | 半導体装置の製造方法 |