KR20090037259A - 스핀 코팅 장치 및 반도체 소자의 절연막 형성방법 - Google Patents

스핀 코팅 장치 및 반도체 소자의 절연막 형성방법

Info

Publication number
KR20090037259A
KR20090037259A KR1020070102821A KR20070102821A KR20090037259A KR 20090037259 A KR20090037259 A KR 20090037259A KR 1020070102821 A KR1020070102821 A KR 1020070102821A KR 20070102821 A KR20070102821 A KR 20070102821A KR 20090037259 A KR20090037259 A KR 20090037259A
Authority
KR
South Korea
Prior art keywords
insulating film
support member
coating material
semiconductor substrate
flatness
Prior art date
Application number
KR1020070102821A
Other languages
English (en)
Inventor
임지민
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070102821A priority Critical patent/KR20090037259A/ko
Publication of KR20090037259A publication Critical patent/KR20090037259A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/6715—Apparatus for applying a liquid, a resin, an ink or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Formation Of Insulating Films (AREA)
  • Element Separation (AREA)

Abstract

스핀 코팅 장치 및 반도체 소자의 절연막 형성방법이 개시되어 있다. 스핀 코팅 장치는, 반도체 기판을 지지하기 위한 지지 부재와, 반도체 기판의 상면으로 코팅 물질을 제공하는 코팅 물질 제공 유닛과, 지지 부재를 회전시키는 회전 유닛과, 지지 부재와 마주하는 평탄화 부재를 포함한다. 이로써, 본 발명에 따른 코팅 공정을 개선하여 연마 공정을 생략함으로써, 코팅 균일도를 개선할 수 있다. 그 결과, 반도체 소자의 특성 및 제조 수율을 향상시킬 수 있는 효과가 있다.

Description

스핀 코팅 장치 및 반도체 소자의 절연막 형성방법{Spin coating apparatus and forming method of dielectric for semiconductor device}
본 발명은 스핀 코팅 장치 및 반도체 소자의 절연막 형성방법에 관한 것이다.
반도체 소자의 고집적화에 따라 패턴의 크기가 점점 더 미세해지면서 STI(Shallow trench isolation)의 갭 매립(Gap-fill) 공정도 고난도의 기술을 요하고 있다.
또한, 반도체 소자의 제조 중 포토리소그라피 공정은 하부막의 평탄도나 균일도에 크게 영향을 받으므로, 고집적화에 대응하는 미세 배선을 형성하기 위해서는 절연막의 평탄화 문제도 매우 중요한 요소로 작용하고 있다.
따라서, 최근에는 패턴 사이의 미세 갭을 매립하면서 평탄화를 달성하기 위해, 스핀 온 글래스(Spin On Glass; SOG) 공정 이용하여 절연막을 형성하는 방법이 널리 사용되고 있다. 이러한 SOG 재료는 액상 특성을 가지기 때문에 갭 필링 및 평탄화 특성이 우수한 장점이 있다.
그러나, 상기와 같은 액상 특성을 가지는 SOG 물질을 이용할 경우 통상적으 로 스핀코터(Spin coater)에 의해 외부와 개방된 상태, 즉 상압(1 bar)에서 상기 SOG 물질을 분사하는 것에 의해 도포가 이루어지기 때문에, 우수한 갭 매립 특성을 갖더라도 초미세 배선 사이를 매립하는 데에는 어느 정도 한계가 있고, 특히 SOG 물질의 분사시 발생되는 휘발 성분들의 휘발 속도가 웨이퍼의 가장자리에서 더욱더 빨라서 웨이퍼 전체에 걸쳐 절연체 물질을 균일하게 도포하기가 어렵다는 문제점이 있다.
본 발명은 웨이퍼 상에 절연체 물질을 균일하게 도포시킬 수 있는 절연막 증착 장치를 제공한다.
본 발명의 실시예에 따른 스핀 코팅 장치는, 반도체 기판을 지지하기 위한 지지 부재와, 상기 반도체 기판의 상면으로 코팅 물질을 제공하는 코팅 물질 제공 유닛과, 상기 지지 부재를 회전시키는 회전 유닛과, 상기 지지 부재와 마주하는 평탄화 부재를 포함한다.
여기서, 상기 평탄화 부재는 상기 반도체 기판에 대하여 지정된 높이로 이격되며, 상기 반도체 기판 상에 형성된 코팅층을 평탄화시킨다.
상기 지지 부재는 상기 지지 부재에 진동을 인가하는 진동 유닛을 포함한다.
상기 코팅 물질은 SOG(Spin On Glass) 물질이다.
상기 코팅 물질 제공 유닛은 상기 코팅 물질을 토출하는 노즐을 포함한다.
상기 지지 부재 및 상기 평탄화 부재 사이의 갭을 조절하는 높이 조절 유닛을 포함한다.
상기 지지 부재 및 상기 평탄화 부재 사이의 갭은 0.01mil∼99mil이다.
상기 높이 조절 유닛은 고정된 상기 지지 부재를 향해 상기 평탄화 부재를 이송하기 위해 상기 평탄화 부재에 설치된다.
상기 높이 조절 유닛은 고정된 평탄화 부재를 향해 상기 지지 부재를 이송하기 위한 상기 지지 부재에 설치된다.
상기 지지 부재는 상기 코팅 물질을 경화시키기 위한 큐어링 유닛을 더 포함한다.
또한, 본 발명의 실시예에 따른 반도체 소자의 절연막 형성방법은, 반도체 기판 상에 트렌치를 형성하는 단계와, 상기 트렌치를 유동성 갭-필 물질로 덮어 제1 평탄도를 갖는 유동성 예비 절연막을 형성하는 단계와, 상기 유동성 예비 절연막을 가압하여 상기 제1 평탄도보다 높은 제2 평탄도를 갖는 절연막을 형성하는 단계를 포함한다.
여기서, 상기 유동성 예비 절연막은 SOG(Spin On Glass) 공정에 의하여 형성된 절연막이다.
상기 제1 평탄도를 갖는 유동성 예비 절연막을 형성하는 단계는, 상기 유동성 예비 절연막을 상기 트렌치를 포함한 반도체 기판 상에 코팅하는 단계와, 상기 유동성 예비 절연막을 베이킹하는 단계를 포함한다.
상기 코팅하는 단계에서, 상기 유동성 예비 절연막은 20℃∼25℃의 온도에서 코팅된다.
상기 베이킹하는 단계에서, 상기 유동성 예비 절연막은 100℃∼200℃의 온도에서 베이킹된다.
상기 제2 평탄도를 갖는 절연막을 형성하는 단계 후, 상기 반도체 기판에 진동을 인가하여 상기 제2 평탄도보다 높은 제3 평탄도를 갖는 제1 절연막을 형성하는 단계와, 상기 제1 절연막을 큐어링하는 단계와, 큐어링된 상기 제1 절연막을 상기 반도체 기판의 상면보다 낮은 높이로 식각하는 단계와, 상기 식각된 제1 절연막 상에 상기 트렌치를 덮는 제2 절연막을 형성하는 단계를 포함한다.
큐어링된 상기 제1 절연막은 습식 식각 공정에 의하여 식각된다.
상기 제2 절연막은 HDP(High Density Plasma) 증착 공정에 의하여 형성된 절연막이다.
본 발명은 소자분리막을 형성하기 위해 SOG(Spin On Glass) 공정에 의하여 형성된 절연막을 증착함에 있어서, 단순히 회전력에 의하여 증착하는 종래의 증착 장치와 달리, 상기 절연막을 가압하는 평탄화 부재를 이용하여 코팅 물질을 증착함으로써 상기 코팅 물질을 웨이퍼 상에 균일하게 도포시킬 수 있다.
또한, 본 발명은 상기와 같은 평탄화 부재로 인하여 상기 절연막을 평탄화시켜줄 수 있기 때문에, 상기 절연막을 평탄화시켜주는 CMP(Chemical Mechanical Polishing) 공정 단계를 생략할 수 있다.
따라서, 본 발명은 상기 절연막의 균일도를 개선함과 동시에 공정 단계를 감 소시켜 상기 공정 단계의 감소에 따른 장비 투자 및 제조 원가를 절감할 수 있다. 그 결과, 소자의 특성 및 제조 수율을 향상시킬 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
본 발명은 SOG(Spin On Glass) 공정을 이용하는 절연막 증착 장치에 있어서, 상기 절연막을 반도체 기판 상에 도포한 후, 상기 절연막을 평탄화시키기 위한 평탄화 부재를 장착해준다.
이 경우, 본 발명은 단순히 회전력에 의한 코팅 방법을 이용하여 코팅 물질을 증착하는 종래의 절연막 증착 장치와 달리 지지 부재의 상부에 구비된 평탄화 부재를 사용하여 절연막을 형성해줌으로써, 상기 평탄화 부재에 의해 코팅 물질이 웨이퍼 상에 균일하게 도포할 수 있다.
또한, 본 발명은 상기 평탄화 부재로 인하여 상기 절연막을 평탄화하기 위한 CMP(Chemical Mechanical Polishing) 공정을 생략할 수 있기 때문에, 이에 공정을 단순화시킬 수 있고, 그에 따른 공정의 효율성을 증가시킬 수 있다.
도 1은 본 발명의 실시예에 따른 스핀 코팅 장치를 설명하기 위한 단면도이다.
도 1을 참조하면, 본 발명의 실시예에 따른 스핀 코팅 장치(100)는 회전 유닛(6), 지지 부재(8), 평탄화 부재(11) 및 코팅 물질 제공 유닛(17)을 포함한다. 이에 더하여, 상기 스핀 코팅 장치(100)는 비산 방지 커버(1)를 더 포함할 수 있 다.
상기 비산 방지 커버(1)는 상기 코팅 물질 제공 유닛(17)으로부터 제공된 코팅 물질이 비산되는 것을 방지하며, 상기 비산 방지 커버(1)는 상부가 개방된 원통 형상을 갖는다.
상기 비산 방지 커버(1)는 드레인 밸브(drain valve; 7)를 포함한다.
상기 드레인 밸브(7)는 상기 비산 방지 커버(1)의 하부 소정의 위치에 형성되며, 스핀 코팅 공정이 완료된 후, 잔여 코팅 물질을 상기 비산 방지 커버(1) 외부로 배출시키기 위한 역할을 한다.
상기 회전 유닛(6)은 모터(3), 회전축(5) 및 지지 부재(8)를 포함한다.
상기 모터(3)는 상기 비산 방지 커버(1)의 외부에 배치되며, 상기 모터(3)는 회전력을 발생하기 위한 장치로서, 상기 모터(3)는 회전축(5)과 연결된다.
상기 회전축(5)의 타측면에는 지지 부재(8)가 연결되며, 상기 지지 부재(8)는 상기 모터(3)에서 발생한 회전력에 의하여 상기 회전축(5)이 회전하는 방향으로 동일하게 회전된다.
상기 지지 부재(8)에는 반도체 기판(9)이 배치되며, 상기 지지 부재(8)는 스핀 코팅이 이루어지는 동안 상기 반도체 기판(9)을 고정하는 역할을 한다.
상기 지지 부재(8)에는 상기 지지 부재(8)에 진동을 인가하는 제1 진동 유닛(도시안됨)을 포함한다. 이와 다르게, 상기 모터(3)에는 제2 진동 유닛(4)이 배치될 수 있다.
상기 반도체 기판(9) 상에는 상기 코팅 물질 제공 유닛(16)으로부터 제공된 코팅 물질로 인하여 코팅층(10)이 배치되고, 상기 반도체 기판(9) 상에는 상기 지지 부재(8)와 마주하는 평탄화 부재(11)가 배치된다.
상기 평탄화 부재(11)는 상기 반도체 기판(9)에 대하여 지정된 높이로 이격되며, 상기 반도체 기판(9) 상에 형성된 상기 코팅층(10)을 평탄화시키는 역할을 한다.
상기 평탄화 부재(11)에는 상기 지지 부재(8) 및 상기 평탄화 부재(11) 사이의 갭(Gap)을 조절하는 제1 높이 조절 유닛(12)을 포함할 수 있다. 이와 다르게, 상기 모터(3)에는 제2 높이 조절 유닛(2)이 배치될 수 있다.
상기 제1 높이 조절 유닛(12)을 포함하는 상기 평탄화 부재(11)에는 홀(H)이 구비되며, 상기 홀(H)은 상기 코팅 물질 제공 유닛(16)으로부터 제공된 코팅 물질을 제공하여 상기 반도체 기판(9) 상에 상기 코팅층(10)이 형성되게 한다.
상기 제1 높이 조절 유닛(12)을 포함하는 상기 평탄화 부재(11)는 상기 코팅 물질 제공 유닛(16)과 연결된다.
상기 코팅 물질 제공 유닛(16)은 상기 코팅층(10)을 형성하기 위해 코팅 물질을 공급하기 위한 장치로서, 상기 코팅 물질 제공 유닛(16)은 노즐부(13), 배관(14) 및 코팅 물질 공급원(15)을 포함한다.
상기 노즐부(13)는 상기 배관(14) 및 상기 코팅 물질 공급원(15)을 통해 상기 반도체 기판(9)으로 코팅 물질을 토출한다. 상기 노즐부(13)에는 상기 코팅층(10)이 형성되는 넓이에 따라, 예를 들어, 적어도 하나의 노즐을 포함할 수 있다.
상기 코팅 물질 공급원(15) 및 노즐부(13)는 배관(14)에 의하여 연결되며, 상기 코팅 물질 공급원(15)은 코팅 물질이 수용되어 있는 탱크를 말한다.
도 2 내지 도 9들은 본 발명의 실시예에 의한 스핀 코팅 장치에 따른 반도체 소자의 절연막 형성방법을 설명하기 위한 공정별 단면도들이다.
도 2는 본 발명의 실시예의 반도체 소자의 절연막 형성방법에 따른 절연막에 마스크 패턴을 형성한 단면도이다.
도 2를 참조하면, 반도체 기판(100)은, 예를 들어, 활성 영역 및 소자분리 영역을 가지며, 상기 반도체 기판(100)의 하면에는 지지 부재(도시안됨)가 형성된다. 상기 지지 부재는 진동 유닛(도시안됨)을 포함한다.
상기 진동 유닛은 상기 지지 부재 및 상기 반도체 기판(100)에 진동을 인가하는 역할을 하며, 상기 지지 부재는 후속될 스핀 코팅이 이루어지는 동안 상기 반도체 기판(100)을 고정하는 역할을 한다.
상기 반도체 기판(100)의 활성 영역 및 소자분리 영역 상에는 절연막(106)이 형성된다. 상기 절연막(106)은, 예를 들어, 단일막, 이중막 또는 다중막 중 어느 하나의 막으로 형성될 수 있다.
상기 절연막(106)은, 예를 들어, 산화막(102) 또는 질화막(104)을 포함하거나 또는 산화막(102)과 질화막(104)의 적층막으로 형성될 수 있다. 상기 절연막(106) 상에는 상기 소자분리 영역에 소자분리용 트렌치를 형성하기 위해, 상기 절연막(106)을 노출하는 마스크 패턴(108)이 형성된다.
도 3은 도 2의 반도체 기판에 트렌치를 형성한 단면도이다.
도 3을 참조하면, 상기 마스크 패턴(108)이 상기 절연막(106) 상에 형성된 후, 상기 절연막(106)은 상기 마스크 패턴(108)을 식각마스크로 이용하여 상기 소자분리 영역에 대응하는 상기 반도체 기판(100)이 노출될 때까지 패터닝되고, 이 결과, 상기 반도체 기판(100) 상에는 산화막 패턴(도시안됨) 및 질화막 패턴(도시안됨)을 포함하는 절연막 패턴(도시안됨)이 형성된다.
상기 노출된 반도체 기판(100)은 상기 절연막 패턴을 식각마스크로 이용하여 식각되고, 이로 인해, 상기 반도체 기판(100)에는 소자분리용 트렌치(T)가 형성된다.
도 4는 도 3의 소자분리용 트렌치를 덮는 제1 평탄도를 갖는 유동성 예비 절연막을 형성한 단면도이다.
도 4를 참조하면, 상기 소자분리용 트렌치(T)가 상기 반도체 기판(100)에 형성된 후, 상기 소자분리용 트렌치(T)는 유동성 갭-필(Gap-Fill) 물질에 의하여 덮여, 상기 반도체 기판(100) 상에는 제1 평탄도를 갖는 유동성 예비 절연막(110)이 형성된다.
상기 제1 평탄도를 갖는 유동성 예비 절연막(110)은, 예를 들어, SOG(Spin On Glass) 공정에 의하여 형성될 수 있고, 상기 제1 평탄도를 갖는 유동성 예비 절연막(110)의 상면은 상기 트렌치(T)에 의해 굴곡을 갖는다.
상기 제1 평탄도를 갖는 유동성 예비 절연막(110)에는 코팅 공정 및 베이킹 공정이 순차적으로 수행된다.
상기 코팅은 약 20℃∼약 25℃의 온도에서 수행될 수 있고, 상기 베이킹은 약 100℃∼약 200℃의 온도에서 수행될 수 있다.
도 5는 도 4의 제1 평탄도를 갖는 유동성 예비 절연막을 가압하여 제1 평탄도보다 높은 제2 평탄도를 갖는 제1 절연막을 형성한 단면도이다.
도 5를 참조하면, 상기 제1 평탄도를 갖는 유동성 예비 절연막(110)이 형성된 후, 상기 반도체 기판(100) 상에는 상기 반도체 기판(100)에 대하여 지정된 갭(Gap)으로 이격된 평탄화 부재(130)가 배치된다.
여기서, 상기 평탄화 부재(130)는 상기 제1 평탄도를 갖는 유동성 예비 절연막(110)의 표면을 가압하여 상기 제1 평탄도보다 높은 제2 평탄도를 갖는 제1 절연막(120)이 상기 반도체 기판(100) 상에 형성된다.
이때, 상기 평탄화 부재(130)는, 도시하지 않았지만, 상기 반도체 기판(100) 하면에 형성된 지지 부재에 대하여, 예를 들어, 약 0.01mil∼약 99mil(1mil은 1/1000인치이다) 간격으로 이격되고, 상기 평탄화 부재(130)는 상기 제1 평탄도를 갖는 유동성 예비 절연막(110)을 가압해주어 평탄화시킨다.
도 6은 도 5의 제2 평탄도를 갖는 제1 절연막을 진동하여 제2 평탄도보다 높은 제3 평탄도를 갖는 제2 절연막을 형성한 단면도이다.
도 6을 참조하면, 상기 제2 평탄도를 갖는 제1 절연막(120)이 형성된 후, 도 2에서 전술한 상기 진동 유닛을 포함하는 지지 부재는 상기 진동 유닛에 의하여 진동되어 상기 제2 평탄도보다 높은 제3 평탄도를 갖는 제2 절연막(140)이 형성된다.
도 7은 도 6의 제3 평탄도를 갖는 제2 절연막을 트렌치 내에 잔류되도록 제거하여 제2 절연막 패턴을 형성한 단면도이다.
도 7을 참조하면, 상기 제3 평탄도를 갖는 제2 절연막(140)이 형성된 후, 상기 제2 절연막(140)은 큐어링 공정에 의하여 경화된다.
큐어링된 상기 제2 절연막(도시안됨)은 에치백(Etch back) 공정에 의하여 상기 트렌치(T)보다 낮은 높이로 식각되어, 상기 트렌치(T)의 일부를 노출하는 제2 절연막 패턴(150)이 형성된다. 큐어링된 상기 제2 절연막은 예를 들어, 습식 식각(Wet etching) 공정에 의하여 식각된다.
도 8은 도 7의 제2 절연막 패턴을 덮는 증착막을 형성한 단면도이다.
도 8을 참조하면, 상기 제2 절연막 패턴(150)이 형성된 후, 상기 제2 절연막 패턴(150) 상에는 상기 트렌치(T)를 덮는 증착막(160)이 형성된다.
상기 증착막(160)은, 예를 들어, HDP(High Density Plasma) 증착 공정에 의하여 형성된다.
도 9는 도 8의 증착막을 반도체 기판이 노출될 때까지 제거한 단면도이다.
도 9를 참조하면, 상기 증착막(160)이 형성된 후, 상기 증착막(160)은 상기 반도체 기판(100)이 노출될 때까지 제거되어, 증착막 패턴(170)이 형성된다.
상기 증착막(160)은, 예를 들어, CMP(Chemical Mechanical Polishing) 공정 및 에치백(Etch back) 공정에 의하여 제거되고, 상기 트렌치(T) 내에는 상기 제2 절연막 패턴(150) 및 상기 증착막 패턴(170)을 갖는 소자분리막(180)이 형성된다.
이후, 도시하지는 않았지만 공지된 일련의 후속 공정들을 차례로 수행하여 본 발명의 실시예에 따른 반도체 소자를 완성한다.
여기서, 본 발명은 평탄화 부재를 형성함으로써, 상기 코팅 물질의 전체면을 가압하여 종래 대비 균일한 코팅 물질을 갖도록 해줄 수 있어 소자의 특성을 개선할 수 있으며, 또한 본 발명은, 상기 평탄화 부재로 인하여 상기 코팅 물질을 평탄화하기 위한 후속의 CMP(Chemical Mechanical Polishing) 공정을 생략할 수 있기 때문에 상기 CMP 공정을 수행하지 않더라도 종래 대비 균일한 코팅 균일도를 가질 수 있다.
그 결과, 본 발명은 상기 코팅 물질의 균일도를 개선함과 동시에 공정 단계를 감소시켜 상기 공정 단계의 감소에 따른 장비 투자 및 제조 원가를 절감할 수 있어, 소자의 특성 및 제조 수율을 향상시킬 수 있다.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
도 1은 본 발명의 실시예에 따른 스핀 코팅 장치를 설명하기 위한 도면이다.
도 2 내지 도 9들은 본 발명의 실시예에 의한 스핀 코팅 장치에 따른 반도체 소자의 절연막 형성방법을 설명하기 위한 공정별 단면도들이다.
도 2는 본 발명의 실시예의 반도체 소자의 절연막 형성방법에 따른 절연막에 마스크 패턴을 형성한 단면도이다.
도 3은 도 2의 반도체 기판에 트렌치를 형성한 단면도이다.
도 4는 도 3의 소자분리용 트렌치를 덮는 제1 평탄도를 갖는 유동성 예비 절연막을 형성한 단면도이다.
도 5는 도 4의 제1 평탄도를 갖는 유동성 예비 절연막을 가압하여 제1 평탄도보다 높은 제2 평탄도를 갖는 제1 절연막을 형성한 단면도이다.
도 6은 도 5의 제2 평탄도를 갖는 제1 절연막을 진동하여 제2 평탄도보다 높은 제3 평탄도를 갖는 제2 절연막을 형성한 단면도이다.
도 7은 도 6의 제3 평탄도를 갖는 제2 절연막을 트렌치 내에 잔류되도록 제거하여 제2 절연막 패턴을 형성한 단면도이다.
도 8은 도 7의 제2 절연막 패턴을 덮는 증착막을 형성한 단면도이다.
도 9는 도 8의 증착막을 반도체 기판이 노출될 때까지 제거한 단면도이다.

Claims (18)

  1. 반도체 기판을 지지하기 위한 지지 부재;
    상기 반도체 기판의 상면으로 코팅 물질을 제공하는 코팅 물질 제공 유닛;
    상기 지지 부재를 회전시키는 회전 유닛; 및
    상기 지지 부재와 마주하는 평탄화 부재;
    를 포함하는 것을 특징으로 하는 스핀 코팅 장치.
  2. 제 1 항에 있어서,
    상기 평탄화 부재는 상기 반도체 기판에 대하여 지정된 높이로 이격되며, 상기 반도체 기판 상에 형성된 코팅층을 평탄화시키는 것을 특징으로 하는 스핀 코팅 장치.
  3. 제 1 항에 있어서,
    상기 지지 부재는 상기 지지 부재에 진동을 인가하는 진동 유닛을 포함하는 것을 특징으로 하는 스핀 코팅 장치.
  4. 제 1 항에 있어서,
    상기 코팅 물질은 SOG(Spin On Glass) 물질인 것을 특징으로 하는 스핀 코팅 장치.
  5. 제 1 항에 있어서,
    상기 코팅 물질 제공 유닛은 상기 코팅 물질을 토출하는 노즐을 포함하는 것을 특징으로 하는 스핀 코팅 장치.
  6. 제 1 항에 있어서,
    상기 지지 부재 및 상기 평탄화 부재 사이의 갭을 조절하는 높이 조절 유닛을 포함하는 것을 특징으로 하는 스핀 코팅 장치.
  7. 제 5 항에 있어서,
    상기 지지 부재 및 상기 평탄화 부재 사이의 갭은 0.01mil∼99mil인 것을 특징으로 하는 스핀 코팅 장치.
  8. 제 1 항에 있어서,
    상기 높이 조절 유닛은 고정된 상기 지지 부재를 향해 상기 평탄화 부재를 이송하기 위해 상기 평탄화 부재에 설치되는 것을 특징으로 하는 스핀 코팅 장치.
  9. 제 1 항에 있어서,
    상기 높이 조절 유닛은 고정된 평탄화 부재를 향해 상기 지지 부재를 이송하기 위한 상기 지지 부재에 설치되는 것을 특징으로 하는 스핀 코팅 장치.
  10. 제 1 항에 있어서,
    상기 지지 부재는 상기 코팅 물질을 경화시키기 위한 큐어링 유닛을 더 포함하는 것을 특징으로 하는 스핀 코팅 장치.
  11. 반도체 기판 상에 트렌치를 형성하는 단계;
    상기 트렌치를 유동성 갭-필 물질로 덮어 제1 평탄도를 갖는 유동성 예비 절연막을 형성하는 단계; 및
    상기 유동성 예비 절연막을 가압하여 상기 제1 평탄도보다 높은 제2 평탄도를 갖는 절연막을 형성하는 단계;
    를 포함하는 것을 특징으로 하는 반도체 소자의 절연막 형성방법.
  12. 제 11 항에 있어서,
    상기 유동성 예비 절연막은 SOG(Spin On Glass) 공정에 의하여 형성된 절연막인 것을 특징으로 하는 반도체 소자의 절연막 형성방법.
  13. 제 11 항에 있어서,
    상기 제1 평탄도를 갖는 유동성 예비 절연막을 형성하는 단계는,
    상기 유동성 예비 절연막을 상기 트렌치를 포함한 반도체 기판 상에 코팅하는 단계; 및
    상기 유동성 예비 절연막을 베이킹하는 단계;
    를 포함하는 것을 특징으로 하는 반도체 소자의 절연막 형성방법.
  14. 제 13 항에 있어서,
    상기 코팅하는 단계에서, 상기 유동성 예비 절연막은 20℃∼25℃의 온도에서 코팅되는 것을 특징으로 하는 반도체 소자의 절연막 형성방법.
  15. 제 13 항에 있어서,
    상기 베이킹하는 단계에서, 상기 유동성 예비 절연막은 100℃∼200℃의 온도에서 베이킹되는 것을 특징으로 하는 반도체 소자의 절연막 형성방법.
  16. 제 11 항에 있어서,
    상기 제2 평탄도를 갖는 절연막을 형성하는 단계 후,
    상기 반도체 기판에 진동을 인가하여 상기 제2 평탄도보다 높은 제3 평탄도를 갖는 제1 절연막을 형성하는 단계;
    상기 제1 절연막을 큐어링하는 단계;
    큐어링된 상기 제1 절연막을 상기 반도체 기판의 상면보다 낮은 높이로 식각하는 단계; 및
    상기 식각된 제1 절연막 상에 상기 트렌치를 덮는 제2 절연막을 형성하는 단계;
    를 포함하는 것을 특징으로 하는 반도체 소자의 절연막 형성방법.
  17. 제 16 항에 있어서,
    큐어링된 상기 제1 절연막은 습식 식각 공정에 의하여 식각되는 것을 특징으로 하는 반도체 소자의 절연막 형성방법.
  18. 제 16 항에 있어서,
    상기 제2 절연막은 HDP(High Density Plasma) 증착 공정에 의하여 형성된 절연막인 것을 특징으로 하는 반도체 소자의 절연막 형성방법.
KR1020070102821A 2007-10-11 2007-10-11 스핀 코팅 장치 및 반도체 소자의 절연막 형성방법 KR20090037259A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070102821A KR20090037259A (ko) 2007-10-11 2007-10-11 스핀 코팅 장치 및 반도체 소자의 절연막 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070102821A KR20090037259A (ko) 2007-10-11 2007-10-11 스핀 코팅 장치 및 반도체 소자의 절연막 형성방법

Publications (1)

Publication Number Publication Date
KR20090037259A true KR20090037259A (ko) 2009-04-15

Family

ID=40762040

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070102821A KR20090037259A (ko) 2007-10-11 2007-10-11 스핀 코팅 장치 및 반도체 소자의 절연막 형성방법

Country Status (1)

Country Link
KR (1) KR20090037259A (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160117656A (ko) * 2015-03-30 2016-10-11 희성전자 주식회사 글루를 도포하기 위한 도포장치
KR20220096613A (ko) 2020-12-31 2022-07-07 주식회사 선익시스템 기판의 코팅 방법
KR20220096612A (ko) 2020-12-31 2022-07-07 주식회사 선익시스템 기판의 코팅 장치 및 그 제어 방법
KR20230149406A (ko) 2022-04-20 2023-10-27 주식회사 선익시스템 회전식 기판 코팅장치 및 그 제어방법
KR20230157672A (ko) 2022-05-10 2023-11-17 주식회사 선익시스템 회전식 기판 코팅장치 및 그 제어방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160117656A (ko) * 2015-03-30 2016-10-11 희성전자 주식회사 글루를 도포하기 위한 도포장치
KR20220096613A (ko) 2020-12-31 2022-07-07 주식회사 선익시스템 기판의 코팅 방법
KR20220096612A (ko) 2020-12-31 2022-07-07 주식회사 선익시스템 기판의 코팅 장치 및 그 제어 방법
KR20230149406A (ko) 2022-04-20 2023-10-27 주식회사 선익시스템 회전식 기판 코팅장치 및 그 제어방법
KR20230157672A (ko) 2022-05-10 2023-11-17 주식회사 선익시스템 회전식 기판 코팅장치 및 그 제어방법

Similar Documents

Publication Publication Date Title
JP7201851B2 (ja) 先進的なパッケージアプリケーションのための再配線層形成の方法
KR20090037259A (ko) 스핀 코팅 장치 및 반도체 소자의 절연막 형성방법
JP2003303793A (ja) 研磨装置および半導体装置の製造方法
US6124215A (en) Apparatus and method for planarization of spin-on materials
JP4037291B2 (ja) 半導体装置の製造方法及び製造装置
US7950983B2 (en) Retainer ring
JP5208405B2 (ja) 基板の処理方法及びプログラム
US6277751B1 (en) Method of planarization
TW439148B (en) Method of enhancing CMP removal rate of polymer-like material and improving planarization in integrated circuit structure
KR101912636B1 (ko) 반도체 장치의 제조 방법 및 컴퓨터 기록 매체
US6924238B2 (en) Edge peeling improvement of low-k dielectric materials stack by adjusting EBR resistance
KR100801846B1 (ko) 액정표시소자 제조 방법
KR100216500B1 (ko) 반도체 소자의 평탄화 방법
JP2001127064A (ja) 半導体装置の絶縁膜平坦化方法
KR100850102B1 (ko) 층간절연막의 ｃｍｐ 공정 및 이에 사용되는 단차 보상장치
KR100850478B1 (ko) 화학적 기계적 연마장비 및 연마방법
JP2007115834A (ja) 半導体製造方法及び半導体製造装置
KR20110000847A (ko) 멀티 노즐 구조의 반도체 코팅 장치 및 이를 이용한 반도체 코팅 방법
JP2008016816A (ja) 半導体素子の薄膜平坦化方法
JP4245446B2 (ja) 半導体素子の製造方法
US6774042B1 (en) Planarization method for deep sub micron shallow trench isolation process
KR20030057640A (ko) 커패시터 형성방법
KR100758495B1 (ko) 반도체 장치의 식각 방법 및 반도체 장치의 소자 분리 영역형성 방법
KR100693785B1 (ko) 반도체 메모리 소자의 층간절연막 형성 방법
KR100443020B1 (ko) 표면 평탄화 기술을 이용한 반도체 소자 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application