JP4245446B2 - 半導体素子の製造方法 - Google Patents

半導体素子の製造方法 Download PDF

Info

Publication number
JP4245446B2
JP4245446B2 JP2003329516A JP2003329516A JP4245446B2 JP 4245446 B2 JP4245446 B2 JP 4245446B2 JP 2003329516 A JP2003329516 A JP 2003329516A JP 2003329516 A JP2003329516 A JP 2003329516A JP 4245446 B2 JP4245446 B2 JP 4245446B2
Authority
JP
Japan
Prior art keywords
insulating film
forming
wiring
manufacturing
planarization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003329516A
Other languages
English (en)
Other versions
JP2005101036A (ja
Inventor
史浩 別宮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2003329516A priority Critical patent/JP4245446B2/ja
Publication of JP2005101036A publication Critical patent/JP2005101036A/ja
Application granted granted Critical
Publication of JP4245446B2 publication Critical patent/JP4245446B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Description

本発明は半導体素子の製造方法に関し、特に配線上に層間絶縁膜が形成された半導体素子の製造方法に関する。
近年、半導体デバイスでは高速化、高性能化への要求から、半導体素子がますます微細化され構造が複雑になっている。それに従い、半導体素子の高集積化のために種々の多層配線技術が採用されている。このような半導体素子は、例えば、特開平６−６５７４６号公報に開示されている。図４（ａ）〜図５（ｆ）は従来の半導体素子４１の製造方法を説明するための要部断面図である。
先ず、図４（ａ）に示すように、能動素子を形成した半導体基板４２の上に、ＣＶＤ法により酸化シリコンからなる配線下絶縁膜４３を形成する。次に、配線下絶縁膜４３の上にスパッタ法によりアルミニウムを堆積してパターニングし、下層配線４４を形成する。次に、図４（ｂ）に示すように、配線下絶縁膜４３と下層配線４４の全面に、プラズマＣＶＤ法により酸化シリコンからなる下地絶縁膜４５と、常圧ＣＶＤ法により酸化シリコンからなる埋込み絶縁膜４６を形成し、下層絶縁膜とする。このとき、下層配線４４の影響により埋込み絶縁膜４６上に段差ができる。この段差を緩和するため、図４（ｃ）に示すように、埋込み絶縁膜４６の上に、有機シリカ液を５０００回転／分で回転塗布し、３００℃の窒素雰囲気中で熱処理を行うことにより、有機シリカからなる平坦化絶縁膜４７を形成する。
次に、図５（ｄ）に示すように、ＣＦ４ガスを用いたドライエッチング技術により、平坦化絶縁膜４７と埋込み絶縁膜４６の一部をエッチバックして平坦化した後、後処理として酸素プラズマ処理を１０秒間行なう。次に、図５（ｅ）に示すように、プラズマＣＶＤ法により酸化シリコンからなる上層絶縁膜４８を形成した後、公知のフォトリソグラフィ技術と異方性エッチング技術により、下地、埋込み及び上層絶縁膜４５、４６、４８にコンタクトホール４９を形成する。最後に、図５（ｆ）に示すように、下層配線４４に接続させるように、スパッタ法によりアルミニウムからなる上層配線５０を形成し、半導体素子４１を得る。
特開平６−６５７４６号公報（第４頁、００２９段落〜００３２段落、図５）
しかし、従来の半導体素子４１の製造方法には、以下のような問題があった。図４（ｃ）に示すように、下層配線４４の上にプラズマ及び常圧ＣＶＤ法により下地絶縁膜４５と埋込み絶縁膜４６からなる下層絶縁膜を形成した後、回転塗布法により有機シリカからなる平坦化絶縁膜４７を形成する。この回転塗布法は、一定量の有機シリカ液を滴下した後、高速回転させることによりその遠心力で有機シリカ液を塗り広げるものであるため、下層配線４４による下地段差の影響を受けて、平坦化絶縁膜４７が凹凸状に形成される。その後、平坦化絶縁膜４７と埋込み絶縁膜４６の一部をドライエッチング法でエッチバックすることにより、凸部が除去されて凹凸が多少緩和された表面状態になるが、初期の凹凸が大きいので完全に平坦化することができない。特に、大電流を必要とする半導体素子４１では下層配線４３を厚く形成する必要があるため、より下地段差が大きくなり、平坦性が悪くなる。
上層絶縁膜４８の表面に大きな段差が存在すると、フォトリソグラフィ工程における露光系のレンズ焦点が合わなくなり、コンタクトホール４９や上層配線５０の寸法精度が悪くなる。さらには、段差部における上層配線５０の膜厚が薄くなり配線切れが生じ、製品歩留りが低下するという問題があった。
また、平坦化絶縁膜４７をドライエッチング法によりエッチバックする代わりに、公知のＣＭＰ装置を使用して研磨するようにすれば、下地材料の影響が少ない状態で研磨できるので平坦性の向上が期待できるが、研磨前の平坦化絶縁膜４７に大きな段差が存在するため、均一な圧力が加わらずマイクロスクラッチが生じ、半導体素子４１の信頼性が著しく低下するという問題もあった。
本発明は、上記問題点を解決するために考えられたもので、下層配線上に形成される上層絶縁膜の平坦性を改善することにより、上層配線の寸法精度低下や断線を防止することができる高信頼性の半導体素子の製造方法を提供することを目的とする。
上記目的を達成するために、本発明の請求項１記載の半導体素子の製造方法は、下層配線上に下層絶縁膜を形成する工程と、前記下層絶縁膜上に平坦化絶縁膜を形成する工程と、前記前記下層絶縁膜の一部と平坦化絶縁膜をエッチバックする工程と、前記下層絶縁膜と前記平坦化膜上に上層絶縁膜を形成する工程と、前記下層絶縁膜及び上層絶縁膜にコンタクトホールを形成する工程と、前記コンタクトホールを介して前記下層配線に接続する上層配線を形成する工程を備える半導体素子の製造方法であって、前記下層絶縁膜上に前記平坦化絶縁膜を形成する際に、複数の供給口を有する供給プレートから前記平坦化絶縁膜の材料を前記下層絶縁膜上に回転塗布した後、熱プレートにより上部から加圧しながら乾燥させることを特徴とする。この方法によれば、平坦化絶縁膜の材料を下層絶縁膜上に回転塗布して厚く形成した後、未固化の状態で上から加圧しながら乾燥させるので、下層配線による下地段差の影響を受けず、凹凸のない平坦化絶縁膜を形成することができる。
また、請求項２記載の半導体素子の製造方法は、下層配線上に下層絶縁膜を形成する工程と、前記下層絶縁膜上に平坦化絶縁膜を形成する工程と、前記下層絶縁膜と前記平坦化絶縁膜にコンタクトホールを形成する工程と、前記コンタクトホールを介して前記下層配線に接続する上層配線を形成する工程を備える半導体素子の製造方法であって、前記下層絶縁膜上に前記平坦化絶縁膜を形成する際に、複数の供給口を有する供給プレートから前記平坦化絶縁膜の材料を前記下層絶縁膜上に回転塗布した後、熱プレートにより上部から加圧しながら乾燥させることを特徴とする。この方法によれば、平坦化絶縁膜が上層絶縁膜を兼用するので、平坦化絶縁膜のエッチバック工程と上層絶縁膜の形成工程が不要になる。これにより、工程が大幅に短縮するので、製造コストを低減することができる。
以上説明したように、本発明の半導体素子の製造方法によれば、供給プレートの複数の供給口から有機シリカ液を全面に塗布した後、熱プレートにより上から加圧しながら乾燥するようにしたので、下層配線による下地段差の影響を受けず、凹凸のない平坦化絶縁膜を形成することができる。その結果、平坦化絶縁膜上に形成される上層絶縁膜も平坦になり、上層配線の寸法精度低下や断線等を防止することができる。また、平坦化絶縁膜をドライエッチング法によりエッチバックする代わりにＣＭＰ装置を使用して研磨する場合も、マイクロスクラッチのない高品質の半導体素子を得ることができる。
また、有機シリカ液の代わりにポリイミドを回転塗布するようにすれば、平坦化絶縁膜と上層絶縁膜を兼用できるので、平坦化絶縁膜のエッチバック工程と、上層絶縁膜の形成工程が不要になる。その結果、工程が大幅に短縮され、製造コストを低減することができる。
以下、本発明の好ましい実施の形態を、図面を参照して説明する。図１（ａ）〜図３（ｉ）は本発明の半導体素子１の製造方法を説明するための要部断面図である。
先ず、図１（ａ）に示すように、能動素子を形成した半導体基板２の上に、プラズマＣＶＤ法により酸化シリコンからなる配線下絶縁膜３を形成する。次に、配線下絶縁膜３の上にスパッタ法によりアルミニウムを堆積してパターニングし、下層配線４を形成する。次に、図１（ｂ）に示すように、配線下絶縁膜３と下層配線４の全面に、プラズマＣＶＤ法により酸化シリコンからなる下地絶縁膜５を形成した後、図１（ｃ）に示すように、常圧ＣＶＤ法により酸化シリコンからなる埋込み絶縁膜６を形成する。この下地絶縁膜５と埋込み絶縁膜６が、下層絶縁膜となる。
次に、図２（ｄ）に示すように、供給プレート２１に設けられた複数の同一孔径を有する供給口２２から、容器２３に充填されたポリシロキサン系、アルコキシラン系の有機シリカ液２４を、埋込み絶縁膜６の上に３０００〜４０００回転／分で回転塗布した後、１００℃以下の窒素雰囲気中で予備乾燥を行い、有機シリカからなる厚い平坦化絶縁膜７ａを形成する。次に、図２（ｅ）に示すように、内部ヒータ２５により３００℃に加熱された熱プレート２６を用いて、厚い平坦化絶縁膜７ａを加圧乾燥することにより、凹凸のほんどない平坦化絶縁膜７ｂを形成する。次に、図２（ｆ）に示すように、ＣＦ４ガスを用いたドライエッチング技術により、平坦化絶縁膜７ｂと埋込み絶縁膜６の一部をエッチバックして平坦化する。このとき、エッチバック前の平坦性が優れているので、さらに均一に平坦化することができる。次に、後処理として酸素プラズマ処理を１０秒間行なう。
次に、図３（ｇ）に示すように、プラズマＣＶＤ法により酸化シリコンからなる上層絶縁膜８を形成した後、図３（ｈ）に示すように、公知のフォトリソグラフィ技術と異方性エッチング技術により、下地、埋込み及び上層絶縁膜５、６、８にコンタクトホール９を形成する。最後に、図３（ｉ）に示すように、下層配線４に接続させるように、スパッタ法によりアルミニウムからなる上層配線１０を形成し、半導体素子１を得る。
上述したように、本発明によれば、供給プレート２１に設けられた複数の同一孔径を有する供給口２２から、有機シリカ液２４を埋込み絶縁膜６の上に塗布するので、有機シリカ液２４の塗布量を容易に増加させることができる。さらに、回転数を下げて塗り広げるので、埋込み絶縁膜６上に厚い平坦化絶縁膜７ａを形成することができる。さらに、厚い平坦化絶縁膜７ａを低温にて予備乾燥を行なった後、上から熱プレート２６で加圧乾燥するので、下層配線４による下地段差の影響を受けることなく、凹凸のほとんどない平坦化絶縁膜７ｂを形成することができる。
その結果、平坦化絶縁膜７ｂのエッチバック後に形成される上層絶縁膜８の表面も平坦になり、上層配線１０の寸法精度低下や断線を防止することができる。また、ＣＭＰ装置を使用して平坦化絶縁膜７ｂの研磨を行なう場合にも、均一な圧力が加わるのでマイクロスクラッチの発生を防止することができ、高信頼性の半導体素子１を得ることができる。
なお、下地段差の程度により、有機シリカ液２４の回転塗布条件、加圧条件は適宜変更することができる。
また、上述した実施例では、平坦化絶縁膜７ｂの材料にポリシロキサン系、アルコキシラン系の有機シリカを使用する場合について説明したが、塗布が可能で誘電率の低い材料であればよく、例えば、シラノール系の無機シリカやポリイミドを塗布して平坦化するようにしてもよい。いずれも、塗布可能な低誘電率の材料であり、素子特性を損なうことなく凹凸のない平坦化絶縁膜を形成することができる。
特に、ポリイミドを使用すれば、配線間の寄生容量を低減する上層絶縁膜８として兼用できるので、平坦化絶縁膜７ｂのエッチバック工程と上層絶縁膜８の形成工程が不要になり、工程が大幅に短縮され、製造コストを低減することができる。
なお、上述した実施例では、下層配線４と上層配線１０にアルミニウムを使用したが、ポリシリコン、チタン、窒化チタン、タングステン、窒化タングステン、金、銅、金属シリサイドを使用してもよい。
供給プレートの複数の供給口から有機シリカ液を全面に塗布した後、熱プレートにより上から加圧しながら乾燥することによって、下層配線による下地段差の影響を受けず、凹凸のない平坦化絶縁膜を形成することができる。その結果、平坦化絶縁膜上に形成される上層絶縁膜も平坦になり、上層配線の寸法精度低下や断線等を防止することができる。
本発明の半導体素子の製造方法を説明する要部断面図 本発明の半導体素子の製造方法を説明する要部断面図 本発明の半導体素子の製造方法を説明する要部断面図 従来の半導体素子の製造方法を説明する要部断面図 従来の半導体素子の製造方法を説明する要部断面図
符号の説明
１ 本発明の半導体素子
２ 半導体基板
３ 配線下絶縁膜
４ 下層配線
５ 下地絶縁膜
６ 埋込み絶縁膜
７ａ 厚い平坦化絶縁膜
７ｂ 平坦化絶縁膜
８ 上層絶縁膜
９ コンタクトホール
１０ 上層配線
２１ 供給プレート
２２ 供給口
２３ 容器
２４ 有機シリカ液
２５ 内部ヒータ
２６ 熱プレート
４１ 従来の半導体素子
４２ 半導体基板
４３ 配線下絶縁膜
４４ 下層配線
４５ 下地絶縁膜
４６ 埋込み絶縁膜
４７ 平坦化絶縁膜
４８ 上層絶縁膜
４９コンタクトホール
５０ 上層配線

Claims (2)

  1. 下層配線上に下層絶縁膜を形成する工程と、前記下層絶縁膜上に平坦化絶縁膜を形成する工程と、前記前記下層絶縁膜の一部と平坦化絶縁膜をエッチバックする工程と、前記下層絶縁膜と前記平坦化膜上に上層絶縁膜を形成する工程と、前記下層絶縁膜及び上層絶縁膜にコンタクトホールを形成する工程と、前記コンタクトホールを介して前記下層配線に接続する上層配線を形成する工程を備える半導体素子の製造方法であって、前記下層絶縁膜上に前記平坦化絶縁膜を形成する際に、複数の供給口を有する供給プレートから前記平坦化絶縁膜の材料を前記下層絶縁膜上に回転塗布した後、熱プレートにより上部から加圧しながら乾燥させることを特徴とする半導体素子の製造方法。
  2. 下層配線上に下層絶縁膜を形成する工程と、前記下層絶縁膜上に平坦化絶縁膜を形成する工程と、前記下層絶縁膜と前記平坦化絶縁膜にコンタクトホールを形成する工程と、前記コンタクトホールを介して前記下層配線に接続する上層配線を形成する工程を備える半導体素子の製造方法であって、前記下層絶縁膜上に前記平坦化絶縁膜を形成する際に、複数の供給口を有する供給プレートから前記平坦化絶縁膜の材料を前記下層絶縁膜上に回転塗布した後、熱プレートにより上部から加圧しながら乾燥させることを特徴とする半導体素子の製造方法。
JP2003329516A 2003-09-22 2003-09-22 半導体素子の製造方法 Expired - Fee Related JP4245446B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003329516A JP4245446B2 (ja) 2003-09-22 2003-09-22 半導体素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003329516A JP4245446B2 (ja) 2003-09-22 2003-09-22 半導体素子の製造方法

Publications (2)

Publication Number Publication Date
JP2005101036A JP2005101036A (ja) 2005-04-14
JP4245446B2 true JP4245446B2 (ja) 2009-03-25

Family

ID=34458738

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003329516A Expired - Fee Related JP4245446B2 (ja) 2003-09-22 2003-09-22 半導体素子の製造方法

Country Status (1)

Country Link
JP (1) JP4245446B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6930251B2 (ja) * 2017-07-03 2021-09-01 東京エレクトロン株式会社 塗布膜形成方法、塗布膜形成装置及び記憶媒体

Also Published As

Publication number Publication date
JP2005101036A (ja) 2005-04-14

Similar Documents

Publication Publication Date Title
JP3501280B2 (ja) 半導体装置の製造方法
JP2003023069A (ja) 半導体素子の金属配線層形成方法
US6184159B1 (en) Interlayer dielectric planarization process
JPH11204645A (ja) 半導体素子の層間絶縁膜及びその製造方法
KR100350111B1 (ko) 반도체 장치의 배선 및 이의 제조 방법
JP3946880B2 (ja) 半導体装置のコンタクトプラグ形成方法
JP3047343B2 (ja) 半導体装置の製造方法
JP4245446B2 (ja) 半導体素子の製造方法
JPH10189715A (ja) 半導体装置およびその製造方法
KR100254567B1 (ko) 반도체 장치의 콘택 플러그 형성 및 절연막 평탄화 방법
JP3127983B2 (ja) 半導体装置の製造方法
US20150206794A1 (en) Method for Removing Micro Scratches In Chemical Mechanical Polishing Processes
US6153936A (en) Method for forming via hole and semiconductor structure formed thereby
JP3353539B2 (ja) 半導体装置の製造方法
KR100574645B1 (ko) 텅스텐 플러그 형성 방법
KR100558039B1 (ko) 반도체 소자의 절연막 평탄화 방법
US6541368B2 (en) Metal lines of semiconductor devices and methods for forming
JP2003218116A (ja) 半導体装置及びその製造方法
KR100524928B1 (ko) 다마신 공정을 이용한 금속배선 형성방법
KR0161458B1 (ko) 반도체장치의 층간절연막 평탄화 방법
JP2002124513A (ja) 基板の平坦化方法、半導体装置及びその製造方法
KR100562319B1 (ko) 반도체 소자의 층간 절연막 형성 방법
JPH077766B2 (ja) 半導体装置における平坦化膜の製造方法
KR100207476B1 (ko) 화학기계적 폴리싱에 의한 반도체 장치의 제조 방법
JP2917917B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050119

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050513

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060523

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20070704

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080911

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080917

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081209

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090106

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120116

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120116

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120116

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130116

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130116

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140116

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees