JP2002124513A - 基板の平坦化方法、半導体装置及びその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 ＣＭＰ法を用いずに半導体基板上に生じた段
差を容易且つ確実に平坦化し、工程増やコスト高を招来
することなく半導体基板表面の広範囲で優れた平坦性を
得ることにより、配線遅延の少ない高速動作化を実現す
る。 【解決手段】 高分子材料膜１７を加熱架橋する前に、
高分子材料膜１７の表面に溶剤を供給しながら、平坦性
の高い表面を有する押圧部材であるシャワーヘッド３１
を用いて、高分子材料膜１７の表面を押圧して平坦化す
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、基板に生じた段差
部位を平坦化する方法に関し、特に、半導体基板上の段
差部位を平坦化してなる半導体装置及びその製造方法に
適用して好適である。

【０００２】

【従来の技術】近年では、半導体デバイスの更なる高集
積化の要請が高まり、それに伴って多層配線化が進んで
配線間隔が狭くなりつつある。このような半導体デバイ
スでは、多層配線工程において、例えば埋め込み配線の
形成時に段差部位を平坦化するに際して、要求精度を満
たす微細なパターンを得るためには数ｍｍサイズの広範
囲で高い平坦性を得ることが必要となる。かかる場合に
好適な平坦化技術として、段差部位を覆うように絶縁膜
を形成し、当該段差部位の表面又はその上に形成された
キャップ膜をストッパーとして、所定のスラリーを用い
た研磨パッドにより研磨（化学機械研磨：ＣＭＰ（Chem
ical Mechanical Polishing））する手法が多用されて
いる。

【０００３】

【発明が解決しようとする課題】しかしながら、ＣＭＰ
法は広範囲で優れた平坦性が得られる反面、大掛かりな
研磨専用の装置や研磨液、研磨パッド等を必要とし、コ
ストの嵩む手法である。また、ＣＭＰ法は研磨方法であ
る故に、研磨により平坦化面に発生した塵芥等を除去す
る清浄化プロセスが必須であり、工程の煩雑化は避けら
れない。

【０００４】そこで本発明は、ＣＭＰ法を用いずに半導
体基板上に生じた段差を容易且つ確実に平坦化し、工程
増やコスト高を招来することなく半導体基板表面の広範
囲で優れた平坦性を得ることにより、配線遅延の少ない
高速動作化を実現することができる基板の平坦化方法、
半導体装置及びその製造方法を提供することを目的とす
る。

【０００５】

【課題を解決するための手段】本発明者は、鋭意検討の
結果、以下に示す発明の諸態様に想到した。

【０００６】本発明は、基板上に形成された段差部位を
平坦化する方法を対象とし、前記段差部位を高分子材料
膜で覆い、当該高分子材料膜の表面に溶剤を供給しなが
ら、平坦性の高い表面を有する押圧部材を用いて前記高
分子材料膜の表面を押圧して平坦化した後に、前記基板
を熱処理して、前記高分子材料膜を加熱架橋させること
を特徴とする。

【０００７】本発明では、前記基板として、主に半導体
基板を用い、半導体装置の製造方法に適用する。

【０００８】ここで、前記押圧部材の表面にフルオロカ
ーボン膜が形成されており、このフルオロカーボン膜を
前記高分子材料膜と接触させることが好適である。

【０００９】更に、前記フルオロカーボン膜に複数の細
孔が形成されており、前記各細孔から前記高分子材料膜
に前記溶剤を供給することが好適である。

【００１０】本発明の手法を用いて半導体装置を製造す
るに際して、前記段差部位を配線層とし、また前記高分
子材料膜を加熱架橋させた後に、当該高分子材料膜に下
層と導通する埋め込み配線を形成することが好適であ
る。

【００１１】また本発明は、前記手法により製造される
半導体装置を対象とし、このとき当該半導体装置は、半
導体基板上の構造物により段差が形成され、前記構造物
を覆う有機溶剤に可溶な高分子材料膜が形成されてお
り、前記高分子材料膜が前記構造物の上方でその表面が
平坦化されることになる。

【００１２】

【作用】本発明においては、（半導体）基板上に生じた
段差部位を高分子材料膜で覆い、この高分子材料膜を加
熱架橋する前に、高分子材料膜の表面に溶剤を供給して
膜表層を膨潤又は溶解させながら押圧部材で当該表面を
押圧して平坦化を行なう。これにより、段差部位を含め
た基板表面を広範囲で高い精度をもって簡易に平坦化で
きる。そして、高分子材料膜を熱処理して加熱架橋する
ことにより、前記段差部位を確実に平坦化し、その後の
配線形成工程等を容易且つ正確に行なうことができる。

【００１３】

【発明の実施の形態】以下、本発明を適用した好適な諸
実施形態について、図面を参照しながら詳細に説する。
なお、各実施形態では便宜上、半導体装置の製造方法と
共にその構成を説明する。

【００１４】（第１の実施形態）本実施形態では、半導
体装置としてＭＯＳトランジスタを例示する。図１，図
２は、本実施形態のＭＯＳトランジスタを製造方法を工
程順に示す概略断面図である。

【００１５】先ず、図１（ａ）に示すように、例えばｐ
型のシリコン基板１を用意し、その表面に素子形成領域
を画定するために素子分離構造、ここでは所謂ＬＯＣＯ
Ｓ法によりフィールド酸化膜２を形成する。

【００１６】続いて、画定された素子形成領域に熱酸化
法によりゲート絶縁膜３を形成した後、ＣＶＤ法により
多結晶シリコン膜を堆積し、これをパターニングするこ
とにより帯状のゲート電極４を形成する。

【００１７】続いて、ＣＶＤ法によりシリコン酸化膜を
堆積し、この全面を異方性エッチング（エッチバック）
することにより、ゲート電極４の側面のみにシリコン酸
化膜を残してサイドウォール５を形成する。

【００１８】続いて、ゲート電極４（及びサイドウォー
ル５）をマスクとして、ゲート電極４の両側におけるシ
リコン基板１の表層にｎ型不純物、例えばリン（Ｐ）を
イオン注入し、ソース／ドレイン６を形成する。

【００１９】続いて、全面を覆うようにリンガラスを材
料とする層間絶縁膜７を形成し、研磨ストッパとなるシ
リコン窒化膜８を形成した後、シリコン窒化膜８及び層
間絶縁膜７をパターニングし、ソース／ドレイン６の表
面の一部を露出させるコンタクト孔９を形成する。

【００２０】続いて、コンタクト孔９の内壁を覆うよう
にＴａＮ等を材料としてバリアメタル膜１０を形成した
後、バリアメタル膜１０上にコンタクト孔９を埋め込む
膜厚にＣＶＤ法によりタングステン（Ｗ）膜を堆積し、
シリコン窒化膜８をストッパーとしてＷ膜及びバリアメ
タル膜１０をＣＭＰ法により研磨することにより、コン
タクト孔９を埋め込むＷプラグ１１を形成する。

【００２１】次に、図１（ｂ）に示すように、ＴａＮ等
を材料としたバリアメタル膜１２、アルミニウム（Ａ
ｌ）膜１３、上乗せメタル膜１４をそれぞれ膜厚（ ）
ｎｍ、０．６μｍ、５０ｎｍ程度に順次形成し、これら
をパターニングすることにより配線層１５を形成する。

【００２２】次に、配線層１５による段差を以下のよう
にして平坦化する。先ず、図１（ｃ）に示すように、Ｃ
ＶＤ法によりシリコン酸化膜１６を膜厚３０ｎｍ程度に
形成した後、高分子材料、ここではダウコーニング社製
の商品名ＳｉＬＫを用いて、３０００ｒｐｍ、３０秒の
条件（シリコン基板１上で膜厚０．８μｍ程度に塗布可
能な条件）でスピンコート法により高分子材料膜１７を
塗布形成する。

【００２３】次に、高分子材料膜１７を加熱架橋する前
に、高分子材料膜１７の表面に溶剤を供給しながら、平
坦性の高い表面を有する押圧部材を用いて高分子材料膜
１７の表面を押圧して平坦化する。具体的には、押圧部
材として、図３（ａ）に示すようなシャワーヘッド３１
を用いる。このシャワーヘッド３１は、平坦性の高い表
面にフルオロカーボン膜、ここではテフロン（登録商
標）３２がコーティングされており、このテフロン３２
に図３（ｂ）に示すような複数の細孔、ここでは１０個
／ｃｍ²以上の密度で孔径が５００μｍ以下の細孔３３
が形成され、溶剤供給口３４から導入した溶剤が細孔３
３からシャワー状に供給されるように、１ｍｍ厚のシリ
コン基板として構成されている。なおここでは、溶剤と
してシクロヘキサノンを用いる。

【００２４】シャワーヘッド３１を用いて、細孔３３か
らシクロヘキサノンを供給しながら高分子材料膜１７の
表面を押圧し、平坦化する。そしてシャワーヘッド３１
を除去すると、図２（ａ）に示すように、ＣＭＰ法を用
いて平坦化した場合と異なり、配線層１５を覆うシリコ
ン酸化膜１６の上方に高分子材料膜１７の層を残した状
態で、高分子材料膜１７が平坦化されることになる。実
際に上記の手法で高分子材料膜１７の平坦化を試みたと
ころ、面積が１ｍｍ²の広範囲で０．１μｍ以下の段差
に抑えられていた。

【００２５】続いて、シリコン基板１に２５０℃で３分
間の条件で熱処理を施し、高分子材料膜１７の表面のシ
クロヘキサノンを乾燥させた後、窒素雰囲気で４００
℃、３０分間の条件で熱処理を施し、高分子材料膜１７
を加熱架橋させる。

【００２６】そして、図２（ｂ）に示すように、平坦化
された高分子材料膜１７の表面上にＣＶＤ法によりキャ
ップ膜１８となるシリコン酸化膜を膜厚０．２μｍ程度
に形成し、ＭＯＳトランジスタを完成させる。

【００２７】以上説明したように、本実施形態によれ
ば、ＣＭＰ法を用いずにシリコン基板１上に生じた段
差、ここでは配線層１５による段差を容易且つ確実に平
坦化し、工程増やコスト高を招来することなくシリコン
基板１表面の広範囲で優れた平坦性を得ることが可能で
あり、ビアの黒ずみや導通不良等の発生を防止し、配線
遅延の少ない高速動作化されたＭＯＳトランジスタを実
現することができる。

【００２８】−変形例− ここで、本実施形態の変形例について説明する。この変
形例では、多層配線構造を備えたＭＯＳトランジスタに
ついて例示する。図４は、変形例におけるＭＯＳトラン
ジスタの製造方法を工程順に示す概略断面図である。

【００２９】本例では、第１の実施形態における図１
（ａ）〜図１（ｃ），図２（ａ）〜図１（ｂ）の各工程
を経た後、上層の配線層を形成する。先ず、図４（ａ）
に示すように、キャップ膜１８及び高分子材料膜１７を
パターニングし、配線層１５の上乗せメタル膜１４を露
出させるビア孔２１を形成する。

【００３０】続いて、ビア孔２１の内壁を覆うようにＴ
ａＮ等を材料としてバリアメタル膜２２を形成した後、
バリアメタル膜２２上にビア孔２１を埋め込む膜厚にＣ
ＶＤ法によりタングステン（Ｗ）膜を堆積し、キャップ
膜１８をストッパーとしてＷ膜及びバリアメタル膜２２
をＣＭＰ法により研磨することにより、ビア孔２１を埋
め込むＷプラグ２３を形成する。

【００３１】次に、図４（ｂ）に示すように、ＴａＮ等
を材料としたバリアメタル膜２４、Ａｌ膜２５、上乗せ
メタル膜２６をそれぞれ膜厚５０ｎｍ、０．６μｍ、５
０ｎｍ程度に順次形成し、これらをパターニングするこ
とにより配線層２７を形成する。

【００３２】次に、配線層２７による段差を平坦化する
ため、シリコン酸化膜３５を成膜した後、第１の実施形
態の図１（ｃ）と同様に高分子材料膜２８をスピンコー
ト法により塗布形成した後、図１（ｄ）と同様に、シャ
ワーヘッド３１を用いて細孔３３からシクロヘキサノン
を供給しながら高分子材料膜２８の表面を押圧し、平坦
化する。しかる後、第１の実施形態と同様に、高分子材
料膜２８の表面のシクロヘキサノンを乾燥させた後、熱
処理により高分子材料膜２８を加熱架橋させる。

【００３３】そして、図４（ｃ）に示すように、平坦化
された高分子材料膜２８の表面上にＣＶＤ法によりシリ
コン酸化膜２９を膜厚０．２μｍ程度に形成し、ＭＯＳ
トランジスタを完成させる。

【００３４】以上説明したように、本例によれば、ＣＭ
Ｐ法を用いずにシリコン基板１上に生じた段差、ここで
は配線層１５，２７による段差を容易且つ確実に平坦化
し、工程増やコスト高を招来することなくシリコン基板
１表面の広範囲で優れた平坦性を得ることが可能であ
り、ビアの黒ずみや導通不良等の発生を防止し、配線遅
延の少ない高速動作化された多層配線構造のＭＯＳトラ
ンジスタを実現することができる。

【００３５】（第２の実施形態）以下、本発明の第２の
実施形態について説明する。ここでは、埋め込み配線技
術であるダマシン法（デュアルダマシン法）を用いた多
層配線構造のＭＯＳトランジスタを対象とする。図５
は、本実施形態によるＭＯＳトランジスタの製造方法を
工程順に示す概略断面図である。ここでは、第１の実施
形態における図１（ａ）の工程を経た後、上層の配線層
を形成する。

【００３６】先ず、Ｗプラグ１１の形成されたシリコン
基板１の表面を平坦化する。具体的には、図５（ａ）に
示すように、高分子材料、ここではダウコーニング社製
の商品名ＳｉＬＫを用いて、４０００ｒｐｍ、３０秒の
条件（シリコン基板１上で膜厚０．２５μｍ程度に塗布
可能な条件）でスピンコート法により高分子材料膜４１
を塗布形成する。

【００３７】次に、高分子材料膜４１を加熱架橋する前
に、高分子材料膜４１の表面に溶剤を供給しながら、平
坦性の高い表面を有する押圧部材を用いて高分子材料膜
４１の表面を押圧して平坦化する。具体的には、第１の
実施形態で開示したシャワーヘッド３１を用いて、細孔
３３からシクロヘキサノンを供給しながら高分子材料膜
４１の表面を押圧し、平坦化する。実際に上記の手法で
高分子材料膜４１の平坦化を試みたところ、面積が１ｍ
ｍ²の広範囲で０．１μｍ以下の段差に抑えられてい
た。

【００３８】続いて、シリコン基板１に２５０℃で３分
間の条件で熱処理を施し、高分子材料膜４１の表面のシ
クロヘキサノンを乾燥させた後、窒素雰囲気で４００
℃、３０分間の条件で熱処理を施し、高分子材料膜４１
を加熱架橋させる。

【００３９】次に、ダマシン法により第１上部配線層４
５を形成する。具体的には、先ず、高分子材料膜４１上
にＣＶＤ法により膜厚０．１μｍ程度にキャップ膜４２
となるシリコン酸化膜を堆積した後、キャップ膜４２及
び高分子材料膜４１を所定の配線形状にパターニング
し、配線パターン溝４３を形成する。

【００４０】続いて、図５（ｂ）に示すように、配線パ
ターン溝４３の内壁を覆うようにＴａＮ等を材料として
バリアメタル膜４４を形成した後、バリアメタル膜４４
上に配線パターン溝４３を埋め込む膜厚にスパッタ法に
よりアルミニウム（Ａｌ）膜を堆積し、キャップ膜４２
をストッパーとしてＡｌ膜及びバリアメタル膜４４をＣ
ＭＰ法により研磨することにより、配線パターン溝４３
を埋め込む第１上部配線層４５を形成する。

【００４１】次に、デュアルダマシン法により、ビア孔
を介して第１上部配線層４５と接続される第２上部配線
層５４を形成する。具体的には、図５（ｃ）に示すよう
に、先ずＣＶＤ法により膜厚０．１μｍ程度にシリコン
酸化膜４６を堆積した後、高分子材料、ここではダウコ
ーニング社製の商品名ＳｉＬＫを用いて、３００ｒｐ
ｍ、３０秒の条件（シリコン基板１上で膜厚０．６μｍ
程度に塗布可能な条件）でスピンコート法により高分子
材料膜４７を塗布形成する。この高分子材料膜４７はビ
ア層間膜となる。

【００４２】次に、高分子材料膜４７を加熱架橋する前
に、高分子材料膜４７の表面に溶剤を供給しながら、平
坦性の高い表面を有する押圧部材を用いて高分子材料膜
４７の表面を押圧して平坦化する。具体的には、シャワ
ーヘッド３１を用いて、細孔３３からシクロヘキサノン
を供給しながら高分子材料膜４７の表面を押圧し、平坦
化する。実際に上記の手法で高分子材料膜４７の平坦化
を試みたところ、面積が１ｍｍ²の広範囲で０．１μｍ
以下の段差に抑えられていた。

【００４３】続いて、シリコン基板１に２５０℃で３分
間の条件で熱処理を施し、高分子材料膜４７の表面のシ
クロヘキサノンを乾燥させた後、窒素雰囲気で４００
℃、３０分間の条件で熱処理を施し、高分子材料膜４７
を加熱架橋させる。

【００４４】続いて、平坦化された高分子材料膜４７上
に、ＣＶＤ法により膜厚０．１μｍ程度にシリコン酸化
膜４８を堆積した後、このシリコン酸化膜４８に下層の
第１上部配線層４５に対応する位置にビア形状のパター
ニングを施す。

【００４５】続いて、上述した高分子材料のＳｉＬＫを
用いて配線層間膜４９を形成し、更にＣＶＤ法により膜
厚０．１μｍ程度にキャップ膜５０となるシリコン酸化
膜を堆積した後、キャップ膜５０上に配線形状のレジス
トパターン（不図示）を形成する。そして、このレジス
トパターンをマスクとしてキャップ膜５０及び配線層間
膜４９をドライエッチングするとともに、ビアパターン
の形成されたシリコン酸化膜４８をマスクとして高分子
材料膜４７をドライエッチングする。このとき、キャッ
プ膜５０及び配線層間膜４９に配線パターン溝５１が形
成されるとともに、高分子材料膜４７に第１上部配線層
４５の表面を露出させるビア孔５２が形成される。

【００４６】次に、図５（ｄ）に示すように、配線パタ
ーン溝５１及びビア孔５２の内壁を覆うようにＴａＮ等
を材料としてバリアメタル膜５３を形成した後、バリア
メタル膜５３上に配線パターン溝５１及びビア孔５２を
埋め込む膜厚にスパッタ法によりアルミニウム（Ａｌ）
膜を堆積し、キャップ膜５０をストッパーとしてＡｌ膜
及びバリアメタル膜５３をＣＭＰ法により研磨すること
により、配線パターン溝５１及びビア孔５２を埋め込む
第２上部配線層５４を形成する。

【００４７】しかる後、吸湿防止のための保護膜５５と
して、膜厚１００ｎｍ程度のシリコン酸化膜及び膜厚５
０ｎｍ程度のシリコン窒化膜を順次形成し、ＭＯＳトラ
ンジスタを完成させる。

【００４８】以上説明したように、本実施形態によれ
ば、ＣＭＰ法を用いずにシリコン基板１上に生じた段
差、ここでは埋め込み型の第１及び第２上部配線層４
５，５４を形成するための段差を容易且つ確実に平坦化
し、工程増やコスト高を招来することなくシリコン基板
１表面の広範囲で優れた平坦性を得ることが可能であ
り、ビアの黒ずみや導通不良等の発生を防止し、配線遅
延の少ない高速動作化された埋め込み多層配線構造のＭ
ＯＳトランジスタを実現することができる。

【００４９】−変形例− ここで、第２の実施形態の変形例について説明する。こ
の変形例では、埋め込み配線技術であるダマシン法（デ
ュアルダマシン法）を用いた多層配線構造のＭＯＳトラ
ンジスタを対象とするが、配線の低抵抗化及び高電流密
度化を図るために銅配線を形成する点で本実施形態と相
違する。図６は、本例によるＭＯＳトランジスタの製造
方法を工程順に示す概略断面図である。ここでは、第１
の実施形態における図１（ａ）の工程を経た後、上層の
配線層を形成する。

【００５０】先ず、Ｗプラグ１１の形成されたシリコン
基板１の表面を平坦化する。具体的には、図５（ａ）に
示すように、高分子材料、ここではダウコーニング社製
の商品名ＳｉＬＫを用いて、４０００ｒｐｍ、３０秒の
条件（シリコン基板１上で膜厚０．２５μｍ程度に塗布
可能な条件）でスピンコート法により高分子材料膜４１
を塗布形成する。

【００５１】次に、高分子材料膜４１を加熱架橋する前
に、高分子材料膜４１の表面に溶剤を供給しながら、平
坦性の高い表面を有する押圧部材を用いて高分子材料膜
４１の表面を押圧して平坦化する。具体的には、第１の
実施形態で開示したシャワーヘッド３１を用いて、細孔
３３からシクロヘキサノンを供給しながら高分子材料膜
４１の表面を押圧し、平坦化する。実際に上記の手法で
高分子材料膜４１の平坦化を試みたところ、面積が１ｍ
ｍ²の広範囲で０．１μｍ以下の段差に抑えられてい
た。

【００５２】続いて、シリコン基板１に２５０℃で３分
間の条件で熱処理を施し、高分子材料膜４１の表面のシ
クロヘキサノンを乾燥させた後、窒素雰囲気で４００
℃、３０分間の条件で熱処理を施し、高分子材料膜４１
を加熱架橋させる。

【００５３】次に、ダマシン法により第１上部配線層６
１を形成する。具体的には、先ず、高分子材料膜４１上
にＣＶＤ法により膜厚０．１μｍ程度にキャップ膜４２
となるシリコン酸化膜を堆積した後、キャップ膜４２及
び高分子材料膜４１を所定の配線形状にパターニング
し、配線パターン溝４３を形成する。

【００５４】続いて、図６（ｂ）に示すように、配線パ
ターン溝４３の内壁を覆うようにＴａＮ等を材料として
バリアメタル膜４４を形成し、更にシードＣｕ層（不図
示）を形成した後、メッキ成膜法により配線パターン溝
４３を埋め込む銅（Ｃｕ）膜を堆積し、キャップ膜４２
をストッパーとしてＣｕ膜及びバリアメタル膜４４をＣ
ＭＰ法によって研磨することにより、配線パターン溝４
３を埋め込む第１上部配線層６１を形成する。更に、Ｃ
ｕの拡散を防止するため、ＣＶＤ法により膜厚５０ｎｍ
程度のシリコン窒化膜６２を形成する。

【００５５】次に、デュアルダマシン法により、ビア孔
を介して第１上部配線層６１と接続される第２上部配線
層６３を形成する。具体的には、図６（ｃ）に示すよう
に、高分子材料、ここではダウコーニング社製の商品名
ＳｉＬＫを用いて、３００ｒｐｍ、３０秒の条件（シリ
コン基板１上で膜厚０．６μｍ程度に塗布可能な条件）
でスピンコート法により高分子材料膜４７を塗布形成す
る。この高分子材料膜４７はビア層間膜となる。

【００５６】次に、高分子材料膜４７を加熱架橋する前
に、高分子材料膜４７の表面に溶剤を供給しながら、平
坦性の高い表面を有する押圧部材を用いて高分子材料膜
４７の表面を押圧して平坦化する。具体的には、シャワ
ーヘッド３１を用いて、細孔３３からシクロヘキサノン
を供給しながら高分子材料膜４７の表面を押圧し、平坦
化する。実際に上記の手法で高分子材料膜４７の平坦化
を試みたところ、面積が１ｍｍ²の広範囲で０．１μｍ
以下の段差に抑えられていた。

【００５７】続いて、シリコン基板１に２５０℃で３分
間の条件で熱処理を施し、高分子材料膜４７の表面のシ
クロヘキサノンを乾燥させた後、窒素雰囲気で４００
℃、３０分間の条件で熱処理を施し、高分子材料膜４７
を加熱架橋させる。

【００５８】続いて、平坦化された高分子材料膜４７上
に、ＣＶＤ法により膜厚０．１μｍ程度にシリコン酸化
膜４８を堆積した後、このシリコン酸化膜４８に下層の
第１上部配線層４５に対応する位置にビア形状のパター
ニングを施す。

【００５９】続いて、上述した高分子材料のＳｉＬＫを
用いて配線層間膜４９を形成し、更にＣＶＤ法により膜
厚０．１μｍ程度にキャップ膜５０となるシリコン酸化
膜を堆積した後、キャップ膜５０上に配線形状のレジス
トパターン（不図示）を形成する。そして、このレジス
トパターンをマスクとしてキャップ膜５０及び配線層間
膜４９をドライエッチングするとともに、ビアパターン
の形成されたシリコン酸化膜４８をマスクとして高分子
材料膜４７及びシリコン窒化膜６２をドライエッチング
する。このとき、キャップ膜５０及び配線層間膜４９に
配線パターン溝５１が形成されるとともに、高分子材料
膜４７及びシリコン窒化膜６２に第１上部配線層６１の
表面を露出させるビア孔５２が形成される。

【００６０】次に、図５（ｅ）に示すように、配線パタ
ーン溝５１及びビア孔５２の内壁を覆うようにＴａＮ等
を材料としてバリアメタル膜５３を形成し、続いてシー
ドＣｕ層（不図示）を形成した後、メッキ成膜法により
配線パターン溝５１及びビア孔５２を埋め込む膜厚にＣ
ｕ膜を堆積し、キャップ膜５０をストッパーとしてＣｕ
膜及びバリアメタル膜５３をＣＭＰ法によって研磨する
ことにより、配線パターン溝５１及びビア孔５２を埋め
込む第２上部配線層６３を形成する。

【００６１】しかる後、吸湿防止のための保護膜５５と
して、膜厚１００ｎｍ程度のシリコン酸化膜及び膜厚５
０ｎｍ程度のシリコン窒化膜を順次形成し、ＭＯＳトラ
ンジスタを完成させる。

【００６２】以上説明したように、本実施形態によれ
ば、ＣＭＰ法を用いずにシリコン基板１上に生じた段
差、ここでは埋め込み型の第１及び第２上部配線層４
５，５４を形成するための段差を容易且つ確実に平坦化
し、工程増やコスト高を招来することなくシリコン基板
１表面の広範囲で優れた平坦性を得ることが可能であ
り、ビアの黒ずみや導通不良等の発生を防止し、低抵抗
且つ高電流密度の銅配線を備えた配線遅延の少ない高速
動作化されてなる埋め込み多層配線構造のＭＯＳトラン
ジスタを実現することができる。

【００６３】以下、本発明の諸態様を付記としてまとめ
て記載する。

【００６４】（付記１） 基板上に形成された段差部位
を平坦化する方法であって、前記段差部位を高分子材料
膜で覆い、当該高分子材料膜の表面に溶剤を供給しなが
ら、平坦性の高い表面を有する押圧部材を用いて前記高
分子材料膜の表面を押圧して平坦化した後に、前記基板
を熱処理して、前記高分子材料膜を加熱架橋させること
を特徴とする基板の平坦化方法。

【００６５】（付記２） 前記押圧部材の表面にフルオ
ロカーボン膜が形成されており、このフルオロカーボン
膜を前記高分子材料膜と接触させることを特徴とする付
記１に記載の基板の平坦化方法。

【００６６】（付記３） 前記フルオロカーボン膜に複
数の細孔が形成されており、前記各細孔から前記高分子
材料膜に前記溶剤を供給することを特徴とする付記２に
記載の基板の平坦化方法。

【００６７】（付記４） 半導体基板上に形成された段
差部位を高分子材料膜で覆う工程と、前記高分子材料膜
の表面に溶剤を供給しながら、平坦性の高い表面を有す
る押圧部材を用いて前記高分子材料膜の表面を押圧して
平坦化する工程と、前記半導体基板を熱処理して、前記
高分子材料膜を加熱架橋させる工程とを備えることを特
徴とする半導体装置の製造方法。

【００６８】（付記５） 前記押圧部材の表面にフルオ
ロカーボン膜が形成されており、このフルオロカーボン
膜を前記高分子材料膜と接触させることを特徴とする付
記４に記載の半導体装置の製造方法。

【００６９】（付記６） 前記フルオロカーボン膜に複
数の細孔が形成されており、前記各細孔から前記高分子
材料膜に前記溶剤を供給することを特徴とする付記５に
記載の半導体装置の製造方法。

【００７０】（付記７） 前記段差部位が配線層からな
るものであることを特徴とする付記４〜６のいずれか１
項に記載の半導体装置の製造方法。

【００７１】（付記８） 前記高分子材料膜を加熱架橋
させた後に、当該高分子材料膜に下層と導通する埋め込
み配線を形成することを特徴とする付記４〜７のいずれ
か１項に記載の半導体装置の製造方法。

【００７２】（付記９） 半導体基板上の構造物により
段差が形成され、前記構造物を覆う有機溶剤に可溶な高
分子材料膜が形成されており、前記高分子材料膜は、前
記構造物の上方でその表面が平坦化されていることを特
徴とする半導体装置。

【００７３】（付記１０） 前記構造物が配線層である
ことを特徴とする付記９に記載の半導体装置。

【００７４】（付記１１） 前記高分子材料膜に、下層
と導通する埋め込み配線が形成されていることを特徴と
する付記９に記載の半導体装置。

【００７５】

【発明の効果】本発明によれば、ＣＭＰ法を用いずに半
導体基板上に生じた段差を容易且つ確実に平坦化し、工
程増やコスト高を招来することなく半導体基板表面の広
範囲で優れた平坦性を得ることにより、配線遅延の少な
い高速動作化を実現することができる。

【図面の簡単な説明】

【図１】第１の実施形態のＭＯＳトランジスタを製造方
法を工程順に示す概略断面図である。

【図２】図１に引き続き、第１の実施形態のＭＯＳトラ
ンジスタを製造方法を工程順に示す概略断面図である。

【図３】第１の実施形態の平坦化工程で用いるシャワー
ヘッドを示す模式図である。

【図４】第１の実施形態の変形例におけるＭＯＳトラン
ジスタを製造方法を工程順に示す概略断面図である。

【図５】第２の実施形態のＭＯＳトランジスタを製造方
法を工程順に示す概略断面図である。

【図６】第２の実施形態の変形例におけるＭＯＳトラン
ジスタを製造方法を工程順に示す概略断面図である。

【符号の説明】

１ シリコン基板 ２ フィールド酸化膜 ３ ゲート絶縁膜 ４ ゲート電極 ５ サイドウォール ６ ソース／ドレイン ７ 層間絶縁膜 ８，６２ シリコン窒化膜 ９ コンタクト孔 １０，１２，２２，２４，４４，５３ バリアメタル膜 １１，２３ Ｗプラグ １３，２５ Ａｌ膜 １４，２６ 上乗せメタル １５，２７ 配線層 １６，２９，３５，４６，４８ シリコン酸化膜 １７，２８，４１，４７ 高分子材料膜 １８，４２，５０ キャップ膜 ２１，５２ ビア孔 ３１ シャワーヘッド ３２ テフロン ３３ 細孔 ３４ 溶剤供給口 ４３，５１ 配線パターン溝 ４５，６１ 第１上部配線層 ４９ 配線層間膜 ５４，６３ 第２上部配線層 ５５ 保護膜

───────────────────────────────────────────────────── フロントページの続き (72)発明者 大和田 保 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 鈴木 克己 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 杉浦 巌 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 Ｆターム(参考） 5F033 HH08 HH11 HH32 JJ19 JJ32 KK01 KK08 KK11 KK32 MM01 MM02 MM05 MM12 MM13 NN06 NN07 PP06 PP15 PP27 PP28 PP33 QQ09 QQ11 QQ24 QQ37 QQ48 QQ49 QQ99 RR04 RR06 RR14 RR21 SS11 SS22 TT04 XX01 XX08 XX34 5F058 AA10 AC05 AD06 AD10 AF04 AG01 AH02

Claims (3)

【特許請求の範囲】
1. 【請求項１】 基板上に形成された段差部位を平坦化す
   る方法であって、 前記段差部位を高分子材料膜で覆い、当該高分子材料膜
   の表面に溶剤を供給しながら、平坦性の高い表面を有す
   る押圧部材を用いて前記高分子材料膜の表面を押圧して
   平坦化した後に、 前記基板を熱処理して、前記高分子材料膜を加熱架橋さ
   せることを特徴とする基板の平坦化方法。
2. 【請求項２】 半導体基板上に形成された段差部位を高
   分子材料膜で覆う工程と、 前記高分子材料膜の表面に溶剤を供給しながら、平坦性
   の高い表面を有する押圧部材を用いて前記高分子材料膜
   の表面を押圧して平坦化する工程と、 前記半導体基板を熱処理して、前記高分子材料膜を加熱
   架橋させる工程とを備えることを特徴とする半導体装置
   の製造方法。
3. 【請求項３】 半導体基板上の構造物により段差が形成
   され、前記構造物を覆う有機溶剤に可溶な高分子材料膜
   が形成されており、 前記高分子材料膜は、前記構造物の上方でその表面が平
   坦化されていることを特徴とする半導体装置。