JP3353539B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3353539B2 JP3353539B2 JP13515095A JP13515095A JP3353539B2 JP 3353539 B2 JP3353539 B2 JP 3353539B2 JP 13515095 A JP13515095 A JP 13515095A JP 13515095 A JP13515095 A JP 13515095A JP 3353539 B2 JP3353539 B2 JP 3353539B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- polishing
- semiconductor device
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特にＳＯＧ（Ｓｐｉｎ ｏｎ Ｇｌａｓｓ）か
らなる層間絶縁膜の上面を平坦化するための半導体装置
の製造方法に関する。
に関し、特にＳＯＧ（Ｓｐｉｎ ｏｎ Ｇｌａｓｓ）か
らなる層間絶縁膜の上面を平坦化するための半導体装置
の製造方法に関する。
【０００２】
【従来の技術】デバイスの高密度化に伴って配線技術
は、ますます微細化、多層化の方向に進んでいる。しか
し、高集積化は一方ではデバイスの信頼性を低下させる
要因になる場合がある。
は、ますます微細化、多層化の方向に進んでいる。しか
し、高集積化は一方ではデバイスの信頼性を低下させる
要因になる場合がある。
【０００３】なぜなら、配線の微細化と多層化の進展に
よって、層間絶縁膜の段差は大きく且つ急峻となり、そ
の上に形成される配線加工精度および信頼性を低下させ
るためである。このため、アルミニウム（Ａｌ）配線の
段差被覆性の大幅な改善が出来ない現在、層間絶縁膜の
平坦性を向上させる必要がある。これは、リソグラフィ
ーの短波長化に伴う焦点深度の低下の点からも重要にな
りつつある。
よって、層間絶縁膜の段差は大きく且つ急峻となり、そ
の上に形成される配線加工精度および信頼性を低下させ
るためである。このため、アルミニウム（Ａｌ）配線の
段差被覆性の大幅な改善が出来ない現在、層間絶縁膜の
平坦性を向上させる必要がある。これは、リソグラフィ
ーの短波長化に伴う焦点深度の低下の点からも重要にな
りつつある。
【０００４】これまでに各種の絶縁膜の形成技術および
平坦化技術が開発されてきた。たとえば特開昭５８−１
２４，２４６号公報に示す技術がある。また、微細化コ
ンタクトに配線膜を埋め込む方法としてメタルプラグ技
術が注目されている。例えば、ブランケットタングステ
ン（Ｗ）技術や高温ＡｌスパッターやＡｌリフロー技術
がある。ところが、これらの技術を微細化あるいは多層
化した配線層に適用した場合、配線間隔が広い場合の平
坦化の不足や、配線間隔に於ける層間膜での”鬆”の発
生により、配線間における接続不良等が重要な問題にな
っている。
平坦化技術が開発されてきた。たとえば特開昭５８−１
２４，２４６号公報に示す技術がある。また、微細化コ
ンタクトに配線膜を埋め込む方法としてメタルプラグ技
術が注目されている。例えば、ブランケットタングステ
ン（Ｗ）技術や高温ＡｌスパッターやＡｌリフロー技術
がある。ところが、これらの技術を微細化あるいは多層
化した配線層に適用した場合、配線間隔が広い場合の平
坦化の不足や、配線間隔に於ける層間膜での”鬆”の発
生により、配線間における接続不良等が重要な問題にな
っている。
【０００５】そこで、この問題を改善する手段として、
最近、従来のシリコンウェーハのミラー研磨を応用した
化学的機械研磨法（メカノケミカル研磨：ＣＭＰ）と呼
ばれる方法が提案されている。この方法は、完全に平坦
化された面を確実に実現することができる方法として有
望視されている。
最近、従来のシリコンウェーハのミラー研磨を応用した
化学的機械研磨法（メカノケミカル研磨：ＣＭＰ）と呼
ばれる方法が提案されている。この方法は、完全に平坦
化された面を確実に実現することができる方法として有
望視されている。
【０００６】ＣＭＰでは、層間絶縁膜としては、例えば
プラズマＣＶＤ法によるＳｉＯ2 膜が用いられている。
プラズマＣＶＤ法によるＳｉＯ2 膜は、圧縮応力の膜で
ある。このように、圧縮応力の膜を用いてＣＭＰを行う
のは、引張り応力の膜である層間絶縁膜を用いると、メ
カノケミカル研磨の工程で層間絶縁膜にクラックが発生
するという理由からであった。
プラズマＣＶＤ法によるＳｉＯ2 膜が用いられている。
プラズマＣＶＤ法によるＳｉＯ2 膜は、圧縮応力の膜で
ある。このように、圧縮応力の膜を用いてＣＭＰを行う
のは、引張り応力の膜である層間絶縁膜を用いると、メ
カノケミカル研磨の工程で層間絶縁膜にクラックが発生
するという理由からであった。
【０００７】しかしながら、層間絶縁膜として、プラズ
マＣＶＤ法によるＳｉＯ2 膜を用いるとカバレッジが悪
いため、この問題を解消するために、例えばオゾン（Ｏ
3 ）とＴＥＯＳ（TetraethyloxysilaneまたはTetraethy
lorthosilicate,Ｓｉ（ＯＣ2Ｈ 5）4 ）ガスを用いたＣ
ＶＤ膜を成膜し、エッチバックにより配線スペースのギ
ャップを埋めたのち、圧縮応力膜である絶縁膜を形成
し、この絶縁膜をメカノケミカル研磨することによりグ
ローバル平坦化（同一層内の配線間のように広い間隔の
領域の平坦化）することが行われている。
マＣＶＤ法によるＳｉＯ2 膜を用いるとカバレッジが悪
いため、この問題を解消するために、例えばオゾン（Ｏ
3 ）とＴＥＯＳ（TetraethyloxysilaneまたはTetraethy
lorthosilicate,Ｓｉ（ＯＣ2Ｈ 5）4 ）ガスを用いたＣ
ＶＤ膜を成膜し、エッチバックにより配線スペースのギ
ャップを埋めたのち、圧縮応力膜である絶縁膜を形成
し、この絶縁膜をメカノケミカル研磨することによりグ
ローバル平坦化（同一層内の配線間のように広い間隔の
領域の平坦化）することが行われている。
【０００８】
【発明が解決しようとする課題】しかしながら、オゾン
ＴＥＯＳおよびエッチバックにより配線スペースのギャ
ップを埋めたのち、圧縮応力が生じる絶縁膜を形成し、
この絶縁膜をメカノケミカル研磨によりグローバル平坦
化する方法では、工程数が著しく増加するという問題が
あった。
ＴＥＯＳおよびエッチバックにより配線スペースのギャ
ップを埋めたのち、圧縮応力が生じる絶縁膜を形成し、
この絶縁膜をメカノケミカル研磨によりグローバル平坦
化する方法では、工程数が著しく増加するという問題が
あった。
【０００９】本発明は、このような従来技術の問題点に
鑑みてなされたものであり、工程数を増加させることな
く、層間絶縁膜上面を平坦化できる半導体装置の製造方
法を提供することを目的とする。
鑑みてなされたものであり、工程数を増加させることな
く、層間絶縁膜上面を平坦化できる半導体装置の製造方
法を提供することを目的とする。
【００１０】
【課題を解決するための手段】上記目的を達成するため
に、本発明の半導体装置の製造方法は、第１の配線層上
にガラス塗布液を塗布する工程と、前記塗布されたガラ
ス塗布液を６００℃以上の温度で熱処理して、圧縮応力
の絶縁膜を形成する工程と、前記絶縁膜の上面をメカノ
ケミカル研磨して平坦化する工程とを有する。
に、本発明の半導体装置の製造方法は、第１の配線層上
にガラス塗布液を塗布する工程と、前記塗布されたガラ
ス塗布液を６００℃以上の温度で熱処理して、圧縮応力
の絶縁膜を形成する工程と、前記絶縁膜の上面をメカノ
ケミカル研磨して平坦化する工程とを有する。
【００１１】本発明の半導体装置の製造方法では、前記
平坦化された絶縁層上に第２の配線層を形成する工程を
さらに有しても良い。前記ガラス塗布液は、スピンコー
ト法により塗布されることが好ましい。
平坦化された絶縁層上に第２の配線層を形成する工程を
さらに有しても良い。前記ガラス塗布液は、スピンコー
ト法により塗布されることが好ましい。
【００１２】
【作用】ガラス塗布液を、たとえばスピンコート法によ
り塗布し、これを焼成することにより形成された絶縁膜
（以下、ＳＯＧ膜ともいう）は、いわゆるギャップフィ
ル性能（局所段差の埋め込み）に優れている。しかしな
がら、従来のＳＯＧ膜では、約４００℃程度の温度で熱
処理されていたため、得られたＳＯＧ膜は、１×１０-9
ｄｙｎ／ｃｍ2 程度の引張り応力の膜であった。そのた
め、これをメカノケミカル研磨すると、ＳＯＧ膜にクラ
ックが発生する。したがって、グローバルな平坦化を行
うために、ＣＭＰを行うためには、別途、圧縮応力の膜
を成膜する必要があった。
り塗布し、これを焼成することにより形成された絶縁膜
（以下、ＳＯＧ膜ともいう）は、いわゆるギャップフィ
ル性能（局所段差の埋め込み）に優れている。しかしな
がら、従来のＳＯＧ膜では、約４００℃程度の温度で熱
処理されていたため、得られたＳＯＧ膜は、１×１０-9
ｄｙｎ／ｃｍ2 程度の引張り応力の膜であった。そのた
め、これをメカノケミカル研磨すると、ＳＯＧ膜にクラ
ックが発生する。したがって、グローバルな平坦化を行
うために、ＣＭＰを行うためには、別途、圧縮応力の膜
を成膜する必要があった。
【００１３】本発明者は、従来のＳＯＧ膜では考えられ
なかった６００°Ｃ以上の熱処理を行うことで、ＳＯＧ
膜が、−１×１０-9ｄｙｎ／ｃｍ2 程度の圧縮応力の膜
になることを見い出し、本発明を完成するに至った。す
なわち、本発明では、ガラス塗布膜を、６００℃以上の
温度で熱処理してＳＯＧ膜を形成し、圧縮応力の膜とす
る。したがって、このように形成されたＳＯＧ膜の上面
をメカノケミカル研磨してもＳＯＧ膜にクラックは発生
しない。
なかった６００°Ｃ以上の熱処理を行うことで、ＳＯＧ
膜が、−１×１０-9ｄｙｎ／ｃｍ2 程度の圧縮応力の膜
になることを見い出し、本発明を完成するに至った。す
なわち、本発明では、ガラス塗布膜を、６００℃以上の
温度で熱処理してＳＯＧ膜を形成し、圧縮応力の膜とす
る。したがって、このように形成されたＳＯＧ膜の上面
をメカノケミカル研磨してもＳＯＧ膜にクラックは発生
しない。
【００１４】このように、本発明の半導体装置の製造方
法では、ギャップフィル性能に優れたＳＯＧ膜を用いる
ことができるので、オゾンＴＥＯＳおよびエッチバック
等により配線スペースのギャップを埋める必要もない。
また、ＳＯＧ膜単独で、良好な平坦化膜を得ることがで
きるので、工程数が増加することもない。
法では、ギャップフィル性能に優れたＳＯＧ膜を用いる
ことができるので、オゾンＴＥＯＳおよびエッチバック
等により配線スペースのギャップを埋める必要もない。
また、ＳＯＧ膜単独で、良好な平坦化膜を得ることがで
きるので、工程数が増加することもない。
【００１５】
【実施例】以下、本発明の一実施例を図面に基づいて説
明する。図１は本発明の一実施例を示す半導体装置の断
面図である。本実施例の半導体装置では、図１（Ｃ）に
示すように、表面にトランジスタなどが形成されたシリ
コン基板１上に、たとえば絶縁膜２が形成されており、
この絶縁膜２上に第１の配線層３が形成されている。ま
た、第１の配線層３の上部およびそれ以外の絶縁膜上に
は、ガラス塗布液をスピンコーティング法により塗布し
て焼成されたＳＯＧ膜４が形成されており、このＳＯＧ
膜４の上面はメカノケミカル研磨により平坦化されてい
る。
明する。図１は本発明の一実施例を示す半導体装置の断
面図である。本実施例の半導体装置では、図１（Ｃ）に
示すように、表面にトランジスタなどが形成されたシリ
コン基板１上に、たとえば絶縁膜２が形成されており、
この絶縁膜２上に第１の配線層３が形成されている。ま
た、第１の配線層３の上部およびそれ以外の絶縁膜上に
は、ガラス塗布液をスピンコーティング法により塗布し
て焼成されたＳＯＧ膜４が形成されており、このＳＯＧ
膜４の上面はメカノケミカル研磨により平坦化されてい
る。
【００１６】このような本実施例の半導体装置は、以下
の如く製造することができる。まず、シリコン基板１上
に、絶縁膜２を、熱酸化法、プラズマＣＶＤ法、または
ＣＶＤ法にて成膜する。この絶縁層２の上部に、多結晶
シリコンとＷＳｉｘとを積層してなるポリサイド構造の
第１の配線層３を形成する。なお、第１の配線層３は、
多結晶シリコン単独、または金属であっても良い。ここ
までを図１（Ａ）に示す。
の如く製造することができる。まず、シリコン基板１上
に、絶縁膜２を、熱酸化法、プラズマＣＶＤ法、または
ＣＶＤ法にて成膜する。この絶縁層２の上部に、多結晶
シリコンとＷＳｉｘとを積層してなるポリサイド構造の
第１の配線層３を形成する。なお、第１の配線層３は、
多結晶シリコン単独、または金属であっても良い。ここ
までを図１（Ａ）に示す。
【００１７】次いで、この第１の配線層３の上部に膜厚
が７００ｎｍとなるように無機ガラス塗布液をスピンコ
ート法により塗布する。スピンコートの回転数は２，０
００ｒｐｍとし、塗布後ホットプレートを用いて１５０
℃、２００℃、および２５０℃の温度で各１分加熱し
た。次いで、常圧の窒素雰囲気中で８００℃の温度で熱
処理を行い、ＳＯＧ膜４を形成する。ここまでを図１
（Ｂ）に示す。
が７００ｎｍとなるように無機ガラス塗布液をスピンコ
ート法により塗布する。スピンコートの回転数は２，０
００ｒｐｍとし、塗布後ホットプレートを用いて１５０
℃、２００℃、および２５０℃の温度で各１分加熱し
た。次いで、常圧の窒素雰囲気中で８００℃の温度で熱
処理を行い、ＳＯＧ膜４を形成する。ここまでを図１
（Ｂ）に示す。
【００１８】なお本実施例では、ガラス塗布液としてＳ
ｉ−Ｈの結合構造を有する無機ガラス塗布液（例えば、
東京応化株式会社製Ｔ−１０又はダウコーニング社製Ｆ
ｏｘ）を用いたが、６００℃以上の温度で熱処理したと
きに圧縮応力膜となるものであれば、セラメートＣＩ
Ｐ、Ｔ−７、ＨＳＧなどのその他の無機ガラス塗布液お
よび有機ガラス塗布液の何れも用いることができる。
ｉ−Ｈの結合構造を有する無機ガラス塗布液（例えば、
東京応化株式会社製Ｔ−１０又はダウコーニング社製Ｆ
ｏｘ）を用いたが、６００℃以上の温度で熱処理したと
きに圧縮応力膜となるものであれば、セラメートＣＩ
Ｐ、Ｔ−７、ＨＳＧなどのその他の無機ガラス塗布液お
よび有機ガラス塗布液の何れも用いることができる。
【００１９】このようにして形成されたＳＯＧ膜４の上
面をメカノケミカル研磨により平坦化する。図３に、研
磨装置の概略を示す。図３に示すように、基板１をセッ
トしたキャリア４を、基板１の表面がプラテンと呼ばれ
る研磨プレート６に対向するようにセットし、スラリー
供給系８のスラリー１０をスラリー供給口１２から研磨
プレート６上のパッドと呼ばれる研磨布１４の上に供給
する。研磨プレート６の回転軸１６の回転数と、キャリ
ア４のキャリア回転軸１８の回転数と、研磨圧力調整器
２０の圧力を調整して研磨を行う。この時、絶縁膜をエ
ッチングする意味で、スラリー中にＫＯＨなどを添加
し、塩基性雰囲気で行う。
面をメカノケミカル研磨により平坦化する。図３に、研
磨装置の概略を示す。図３に示すように、基板１をセッ
トしたキャリア４を、基板１の表面がプラテンと呼ばれ
る研磨プレート６に対向するようにセットし、スラリー
供給系８のスラリー１０をスラリー供給口１２から研磨
プレート６上のパッドと呼ばれる研磨布１４の上に供給
する。研磨プレート６の回転軸１６の回転数と、キャリ
ア４のキャリア回転軸１８の回転数と、研磨圧力調整器
２０の圧力を調整して研磨を行う。この時、絶縁膜をエ
ッチングする意味で、スラリー中にＫＯＨなどを添加
し、塩基性雰囲気で行う。
【００２０】この研磨装置は、あくまでも一例であり、
ウェハー載置の方法などや、プラテン、キャリアの数や
構成およびパッド、スラリーの種類などについては、特
に限定されるものではない。本実施例のメカノケミカル
研磨は、回転定盤の回転数を３７ｒｐｍ、基板保持台の
回転数を１７ｒｐｍ、研磨圧力を５．５×１０3 Ｐａ、
スラリー流量を２００ｍｌ／ｍｉｎ、研磨パッド温度を
３０〜４０°Ｃとして行った。
ウェハー載置の方法などや、プラテン、キャリアの数や
構成およびパッド、スラリーの種類などについては、特
に限定されるものではない。本実施例のメカノケミカル
研磨は、回転定盤の回転数を３７ｒｐｍ、基板保持台の
回転数を１７ｒｐｍ、研磨圧力を５．５×１０3 Ｐａ、
スラリー流量を２００ｍｌ／ｍｉｎ、研磨パッド温度を
３０〜４０°Ｃとして行った。
【００２１】この研磨条件は、絶縁膜の研磨条件として
は一般的なものである。ここでは塩基性の雰囲気で研磨
を行うため、スラリーをＫＯＨ／水／アルコールに懸濁
させたものを用いた。ここまでを図１（Ｃ）に示す。
は一般的なものである。ここでは塩基性の雰囲気で研磨
を行うため、スラリーをＫＯＨ／水／アルコールに懸濁
させたものを用いた。ここまでを図１（Ｃ）に示す。
【００２２】最後に、図示はしないが、この平坦化され
たＳＯＧ膜４上に第２の配線層を形成したが、ＳＯＧ膜
４の上面が充分に平坦化されているので第２の配線層の
パターンに、損傷や断線は生じなかった。以上、本発明
の半導体装置の製造方法を一実施例により説明したが、
本発明は上記実施例にのみ限定されるものではない。
たＳＯＧ膜４上に第２の配線層を形成したが、ＳＯＧ膜
４の上面が充分に平坦化されているので第２の配線層の
パターンに、損傷や断線は生じなかった。以上、本発明
の半導体装置の製造方法を一実施例により説明したが、
本発明は上記実施例にのみ限定されるものではない。
【００２３】例えば、第１および第２の配線層には、ア
ルミニウムや銅が含まれていても良い。特に第１の配線
層３が銅の単層からなる配線層である場合には、６００
℃以上の熱処理温度にも充分耐えることができるのでよ
り好ましい。また、図２に示すように、ＳＯＧ膜４の下
に、常圧ＣＶＤ法によるＢＰＳＧや、プラズマＣＶＤ法
によるＳｉＯ2 膜などのＣＶＤ膜５を形成しても良い。
このようなＣＶＤ膜５を形成することで電気的耐圧がよ
り高くなるので好ましい。
ルミニウムや銅が含まれていても良い。特に第１の配線
層３が銅の単層からなる配線層である場合には、６００
℃以上の熱処理温度にも充分耐えることができるのでよ
り好ましい。また、図２に示すように、ＳＯＧ膜４の下
に、常圧ＣＶＤ法によるＢＰＳＧや、プラズマＣＶＤ法
によるＳｉＯ2 膜などのＣＶＤ膜５を形成しても良い。
このようなＣＶＤ膜５を形成することで電気的耐圧がよ
り高くなるので好ましい。
【００２４】
【発明の効果】以上述べたように、本発明の半導体装置
の製造方法によれば、６００℃以上の温度で熱処理して
ＳＯＧ膜を形成することで、ギャップフィル特性に優れ
たＳＯＧ膜が圧縮応力を生じる膜となるので、メカノケ
ミカル研磨を施してもクラックが発生することがなく、
その結果、工程数が増加することなく絶縁膜上面を平坦
化することができる。
の製造方法によれば、６００℃以上の温度で熱処理して
ＳＯＧ膜を形成することで、ギャップフィル特性に優れ
たＳＯＧ膜が圧縮応力を生じる膜となるので、メカノケ
ミカル研磨を施してもクラックが発生することがなく、
その結果、工程数が増加することなく絶縁膜上面を平坦
化することができる。
【図１】図１（Ａ）〜（Ｃ）は本発明の一実施例を示す
半導体装置の断面図である。
半導体装置の断面図である。
【図２】図２は本発明の他の実施例を示す半導体装置の
断面図である。
断面図である。
【図３】図３はＣＭＰ研磨装置の概略図である。
１…基板 ３…配線層 ４…ＳＯＧ膜
Claims (3)
- 【請求項１】 第１の配線層上にガラス塗布液を塗布す
る工程と、 前記塗布されたガラス塗布液を６００℃以上の温度で熱
処理して、圧縮応力の絶縁膜を形成する工程と、 前記絶縁膜の上面をメカノケミカル研磨して平坦化する
工程とを有することを特徴とする半導体装置の製造方
法。 - 【請求項２】 前記平坦化された絶縁膜上に、第２の配
線層を形成する工程をさらに有することを特徴とする請
求項１に記載の半導体装置の製造方法。 - 【請求項３】 前記ガラス塗布液が、スピンコート法に
より塗布される請求項１または２に記載の半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13515095A JP3353539B2 (ja) | 1995-06-01 | 1995-06-01 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13515095A JP3353539B2 (ja) | 1995-06-01 | 1995-06-01 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08330306A JPH08330306A (ja) | 1996-12-13 |
| JP3353539B2 true JP3353539B2 (ja) | 2002-12-03 |
Family
ID=15144989
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13515095A Expired - Fee Related JP3353539B2 (ja) | 1995-06-01 | 1995-06-01 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3353539B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW412862B (en) * | 1997-06-30 | 2000-11-21 | Hitachi Ltd | Method for fabricating semiconductor integrated circuit device |
| JP2016162848A (ja) | 2015-02-27 | 2016-09-05 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
-
1995
- 1995-06-01 JP JP13515095A patent/JP3353539B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08330306A (ja) | 1996-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11204645A (ja) | 半導体素子の層間絶縁膜及びその製造方法 | |
| JPH1197537A (ja) | ランダムアクセスメモリーチップの形成方法およびデバイスの形成方法 | |
| JP3318813B2 (ja) | 多層配線形成方法 | |
| JP3047343B2 (ja) | 半導体装置の製造方法 | |
| KR20010082972A (ko) | 반도체 장치의 배선 및 이의 제조 방법 | |
| JP3353539B2 (ja) | 半導体装置の製造方法 | |
| JP3348327B2 (ja) | 多層配線形成方法および構造 | |
| JP3230182B2 (ja) | 半導体装置の製造方法 | |
| KR100301530B1 (ko) | 반도체소자의 층간 절연막 형성방법 | |
| KR100254567B1 (ko) | 반도체 장치의 콘택 플러그 형성 및 절연막 평탄화 방법 | |
| JP3127983B2 (ja) | 半導体装置の製造方法 | |
| JPH10335460A (ja) | 半導体装置及びその製造方法 | |
| JP2570166B2 (ja) | 半導体装置の製造方法 | |
| JP2643793B2 (ja) | 半導体装置及びその製造方法 | |
| US20080132030A1 (en) | Method of manufacturing semiconductor device | |
| JP3159134B2 (ja) | 半導体集積回路装置 | |
| JP3523731B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP4245446B2 (ja) | 半導体素子の製造方法 | |
| KR0165358B1 (ko) | 반도체소자의 층간절연층 평탄화방법 | |
| KR100558039B1 (ko) | 반도체 소자의 절연막 평탄화 방법 | |
| KR100693785B1 (ko) | 반도체 메모리 소자의 층간절연막 형성 방법 | |
| JPH10135327A (ja) | 半導体集積回路装置およびその製造方法 | |
| KR20030052811A (ko) | 반도체소자의 제조방법 | |
| JPH0870044A (ja) | 半導体装置の製造方法 | |
| JPH0684902A (ja) | 絶縁膜の平坦化方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080927 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090927 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |