JPH10135327A - 半導体集積回路装置およびその製造方法 - Google Patents

半導体集積回路装置およびその製造方法

Info

Publication number
JPH10135327A
JPH10135327A JP28704896A JP28704896A JPH10135327A JP H10135327 A JPH10135327 A JP H10135327A JP 28704896 A JP28704896 A JP 28704896A JP 28704896 A JP28704896 A JP 28704896A JP H10135327 A JPH10135327 A JP H10135327A
Authority
JP
Japan
Prior art keywords
film
interlayer insulating
integrated circuit
semiconductor integrated
circuit device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP28704896A
Other languages
English (en)
Inventor
Tadashi Ohashi
直史 大橋
Hide Yamaguchi
日出 山口
Nobuo Owada
伸郎 大和田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP28704896A priority Critical patent/JPH10135327A/ja
Publication of JPH10135327A publication Critical patent/JPH10135327A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 平坦性が高く配線間ショートが少ない多層配
線を有する半導体集積回路装置およびその製造方法を提
供する。 【解決手段】 多層配線構造における4層目の層間絶縁
層28に、無機SOG膜26とその下層および上層に酸
化シリコン膜25,27が配置されたものが使用されて
おり、同層の5層目の配線層29の隣接配線層間の平坦
性が向上し、それらの5層目の配線層29の配線間ショ
ートが防止されているものである。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体集積回路装
置およびその製造方法に関し、特に、平坦性が高く配線
間ショートが少ない多層配線を有する半導体集積回路装
置およびその製造方法に関するものである。
【0002】
【従来の技術】本発明者は、多層配線を有する半導体集
積回路装置の製造技術について検討した。以下は、本発
明者によって検討された技術であり、その概要は次のと
おりである。
【0003】すなわち、多層配線を有する半導体集積回
路装置において、配線層間に介在している層間絶縁層
は、酸化シリコン膜と有機SOG(Spin On Glass )膜
と酸化シリコン膜との3層構造のものが使用されてい
る。
【0004】この場合、層間絶縁層の製造方法は、下層
配線層の上にプラズマCVD(Chemical Vapor Deposit
ion )法を使用して酸化シリコン膜を形成後、回転塗布
法を使用して有機SOG膜を堆積することによって、下
層配線層上および隣接する下層配線層の間に堆積した有
機SOG膜の平坦化を行っている。その後、下層配線層
上の有機SOG膜をエッチバック法によって除去した
後、プラズマCVD法を使用して酸化シリコン膜を形成
している。
【0005】なお、半導体集積回路装置における配線層
の形成技術について記載されている文献としては、例え
ば平成元年11月2日、(株)プレスジャーナル発行の
「’90最新半導体プロセス技術」p267〜p273
がある。
【0006】
【発明が解決しようとする課題】ところが、前述した半
導体集積回路装置の製造工程において、塗布膜としての
有機SOG膜を用いた平坦化技術を多層配線の層間絶縁
層として適用した場合、下層配線層からの積み重ねによ
って、上層配線層では配線段差以上に絶対標高差が増加
するという問題点が発生している。
【0007】この場合、下層配線層と同一膜厚の有機S
OG膜を形成すると、上層配線層ではエッチバックマー
ジンが低下してしまう。そこで、そのエッチバックマー
ジンの確保のために、上層配線層では有機SOG膜の膜
厚を薄膜化する必要があった。しかしながら、塗布膜と
しての有機SOG膜の薄膜化は、隣接している配線層間
の平坦性の劣化につながり、それらの同層の配線層をフ
ォトリトグラフィ技術と選択エッチング技術とを使用し
てパターン化する際に、それらの配線層間に配線層と同
一の材料からなる薄膜の配線層がエッチングされずに残
存する不具合が発生し、それらの同層の配線層間ショー
トを引き起こすという問題点が発生している。
【0008】本発明の目的は、平坦性が高く配線間ショ
ートが少ない多層配線を有する半導体集積回路装置およ
びその製造方法を提供することにある。
【0009】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【0010】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【0011】すなわち、(1).本発明の半導体集積回
路装置は、多層配線構造における4層目以上の層間絶縁
層に、無機SOG膜または無機SOG膜とその下層およ
び上層に酸化シリコン膜が配置されたものが使用されて
おり、同層配線層の隣接配線層間の平坦性が向上し、そ
れらの配線層などの配線間ショートが防止されているも
のである。
【0012】(2).本発明の半導体集積回路装置の製
造方法は、多層配線構造における4層目以上の層間絶縁
層として、無機SOG膜を形成する工程を有するもので
あり、その無機SOG膜は、ポリヒドロシラザンを使用
し、1.0cc/分以下の水分が添加された酸素雰囲気下
で350℃以上の温度によって加熱成膜しているもので
あることによって、有機SOG膜とは異なり、エッチバ
ックマージンを考慮せずに厚膜の無機SOG膜が形成で
きるので、同層配線層の隣接配線層間の平坦性が向上
し、それらの配線層などの配線間ショートが防止できる
ものである。
【0013】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。なお、実施の形態を説明す
るための全図において同一機能を有するものは同一の符
号を付し、重複説明は省略する。
【0014】図1〜図10は、本発明の一実施の形態で
ある半導体集積回路装置の製造工程を示す断面図であ
る。同図を用いて、本実施の形態の半導体集積回路装置
およびその製造方法について説明する。
【0015】まず、半導体基板1に複数のMOSFET
(Metal Oxide Semiconductor Field Effect Transisto
r )を形成する(図1)。この場合、半導体基板1に複
数のMOSFETを形成する製造工程は、種々の先行技
術を使用して行うことができる。すなわち、例えばp型
のシリコン単結晶からなる半導体基板1の表面の選択的
な領域である素子分離領域に熱酸化処理を用いて酸化シ
リコン膜からなるフィールド絶縁膜2を形成する。な
お、図示を省略しているがフィールド絶縁膜2の下に反
転防止用のチャネルストッパー層を形成している。次
に、フィールド絶縁膜2によって囲まれた活性領域に酸
化シリコンからなるゲート絶縁膜3を形成し、このゲー
ト絶縁膜3の上に導電性の多結晶シリコンからなるゲー
ト電極4を形成する。ゲート電極4は、半導体基板1の
上に導電性の多結晶シリコン膜および酸化シリコン膜か
らなる絶縁膜5を順次堆積し、これらを順次エッチング
して形成する。その後、ゲート電極4の側壁に酸化シリ
コン膜からなるサイドウォール絶縁膜6を形成する。そ
の後、半導体基板1に例えばリン(P)などのn型の不
純物をイオン注入してソースおよびドレインとなるn型
の半導体領域7を形成する。
【0016】その後、半導体基板1の上に絶縁膜8を形
成した後、それにコンタクトホールを形成した後、1層
目の配線層9を形成する(図2)。具体的には、半導体
基板1の上に絶縁膜8として例えば酸化シリコン膜をC
VD法を使用して形成した後、CMP(Chemical Mecha
nical Polishing 、化学的機械研磨)法を使用してその
絶縁膜8の表面を平坦化する。その後、フォトリソグラ
フィ技術と選択エッチング技術とを使用して絶縁膜8に
コンタクトホールを形成した後、1層目の配線層9とし
て例えばアルミニウム層をスパッタリング法を使用して
堆積した後、フォトリソグラフィ技術と選択エッチング
技術とを使用して1層目の配線層9としてパターンを形
成する。
【0017】次に、半導体基板1の上にプラズマCVD
法を使用して薄膜の酸化シリコン膜10を形成した後、
回転塗布法を使用して有機SOG膜11を形成し、1層
目の配線層9によって凹凸ができている領域を有機SO
G膜11によって埋め込む作業を行う(図3)。この場
合、酸化シリコン膜10および有機SOG膜11は、酸
化シリコン膜10と有機SOG膜11と後述する酸化シ
リコン膜12とからなる3層構造の層間絶縁層(1層目
の層間絶縁層)13の構成要素となるものである。
【0018】また、酸化シリコン膜10は、有機基を含
有している有機SOG膜11が1層目の配線層(下層の
配線層)9と化学反応を発生しないために設けているも
のであり、プラズマCVD法により形成しているので、
高信頼度の酸化シリコン膜10となっている。さらに、
有機SOG膜11の形成法は、有機溶剤に溶けたガラス
溶液を半導体基板1の上に回転塗布(スピンコート)
し、加熱処理して酸化シリコン膜とするもので、段差や
凹凸の激しい配線構造の表面に塗布すると、表面が平坦
化され、表面の平らな層間絶縁層13として有機SOG
膜11が形成できるという長所があるものである。
【0019】その後、有機SOG膜11のエッチバック
を行い、1層目の配線層9の上に蓄積されている有機S
OG膜11を取り除く作業を行う(図4)。1層目の配
線層9の上に蓄積されている有機SOG膜11を取り除
くことにより、この有機SOG膜11を有する層間絶縁
層13に後述するスルーホールを開口する時にこの有機
SOG膜11がスルーホール領域に露出しないようにし
ている。スルーホール領域の有機SOG膜11を取り除
くのは、そこに埋め込まれる上層の配線層と有機SOG
膜11とが化学反応を生じるのを防止するためである。
【0020】次に、有機SOG膜11を被覆するように
再度、薄膜状態の酸化シリコン膜12をプラズマCVD
法を使用して形成し、3層構造の層間絶縁層(1層目の
層間絶縁層)13を形成する。その後、フォトリソグラ
フィ技術と選択エッチング技術を使用して、1層目の層
間絶縁層13の選択的な領域にスルーホールを形成する
(図5)。
【0021】その後、半導体基板1の上に2層目の配線
層14を形成する(図6)。2層目の配線層14は、例
えばアルミニウム層をスパッタリング法を使用して堆積
した後、フォトリソグラフィ技術と選択エッチング技術
とを使用して2層目の配線層14としてのパターンを形
成する。
【0022】前述した1層目の配線層9、1層目の層間
絶縁層13および2層目の配線層14を形成する際に、
特有な層間絶縁層13を使用していることにより、次の
通りの効果が得られる。すなわち、1層目の層間絶縁層
13は、プラズマCVD法によって形成された酸化シリ
コン膜10と酸化シリコン膜12とによって有機SOG
膜11が被覆されている3層構造の層間絶縁層であり、
有機SOG膜11を使用しているので、層間絶縁層13
の容量が低減でき、この層間絶縁層13の上層および下
層の配線層の動作速度を向上させることができることに
よって、それらの配線層が信号用の配線層として適用さ
れている場合、高信頼度でしかも高性能な配線層とする
ことができる。
【0023】次に、半導体基板1の上に2層目の層間絶
縁層18を前述した1層目の層間絶縁層13と同様な製
造工程を用いて、酸化シリコン膜15と有機SOG膜1
6と酸化シリコン膜17とからなる3層構造の層間絶縁
層18として形成し、それにスルーホールを形成した
後、3層目の配線層19を前述した2層目の配線層14
と同様な製造工程を用いて形成する。その後、半導体基
板1の上に3層目の層間絶縁層23を前述した1層目の
層間絶縁層13と同様な製造工程を用いて、酸化シリコ
ン膜20と有機SOG膜21と酸化シリコン膜22とか
らなる3層構造の層間絶縁層23として形成し、それに
スルーホールを形成した後、4層目の配線層24を前述
した2層目の配線層14と同様な製造工程を用いて形成
する(図7)。
【0024】この場合、2層目の層間絶縁層18および
3層目の層間絶縁層23は、1層目の層間絶縁層13と
同様な構造を有するものであり、有機SOG膜16、2
1を使用しているので、層間絶縁層18、23の容量が
低減でき、この層間絶縁層18、23の上層および下層
の配線層の動作速度を向上させることができることによ
って、それらの配線層が信号用の配線層として適用され
ている場合、高信頼度でしかも高性能な配線層とするこ
とができる。しかしながら、1層目の層間絶縁層13、
2層目の層間絶縁層18および3層目の層間絶縁層23
は、有機SOG膜11、16、21を使用しているの
で、その表面部をエッチバックによって除去する際に、
その表面に凹凸が発生して、配線層および層間絶縁層の
積み重ねによって、その凹凸が大きくなっている。
【0025】次に、半導体基板1の上にプラズマCVD
法を使用して薄膜の酸化シリコン膜25を形成した後、
回転塗布法を使用して厚膜の無機SOG膜26を形成
し、4層目の配線層24によって凹凸ができている領域
を無機SOG膜26によって埋め込む作業を行う(図
8)。この場合、酸化シリコン膜25および無機SOG
膜26は、酸化シリコン膜25と無機SOG膜26と後
述する酸化シリコン膜27とからなる3層構造の層間絶
縁層(4層目の層間絶縁層)28の構成要素となるもの
である。
【0026】また、酸化シリコン膜25は、無機SOG
膜26と4層目の配線層(下層の配線層)24との密着
性を向上するために設けているものであり、プラズマC
VD法により形成しているので、高信頼度の酸化シリコ
ン膜25となっている。さらに、無機SOG膜26の形
成法は、無機塗布液を半導体基板1の上に回転塗布(ス
ピンコート)し、加熱処理して酸化シリコン膜とするも
ので、有機SOG膜とは異なり配線層との化学反応が発
生しないので、エッチバックを行う必要がなく、そのエ
ッチバックマージンを考慮せずに厚膜の無機SOG膜2
6を形成することができる。しかも、無機SOG膜26
は、塗布膜であることによって、段差や凹凸の激しい配
線構造の表面に塗布すると、表面が平坦化され、表面の
平らな層間絶縁層としての無機SOG膜26が形成でき
る。
【0027】この場合、本実施の形態の無機SOG膜2
6の形成法として、ポリヒドロシラザンを用いた無機塗
布液を半導体基板1の上に回転塗布(スピンコート)
し、1.0cc/分以下の水分が添加された酸素雰囲気下
で350℃以上の温度によって加熱成膜している。ま
た、無機SOG膜26の成膜時における水分添加方法
は、水の気化または水素と酸素との混合燃焼を使用して
いる。その結果、本実施の形態の無機SOG膜26は、
絶縁膜としての膜質の安定化とクラックの発生の防止な
どの種々のダメージを低減でき、特に配線層が0.5μm
以下の配線段差となっているものにおいて、無機SOG
膜26の耐クラック性が向上できると共にスルーホール
の形成時の脱ガスによるスルーホールの接続不良(ポイ
ズンドビア)を防止できることによって、半導体集積回
路装置の多層配線の電気特性および信頼度を高めること
ができる。
【0028】その後、無機SOG膜26をエッチバック
することなく、その無機SOG膜26を被覆するように
再度、高信頼度で薄膜状態の酸化シリコン膜27をプラ
ズマCVD法を使用して形成し、3層構造の層間絶縁層
(4層目の層間絶縁層)28を形成する。その後、フォ
トリソグラフィ技術と選択エッチング技術を使用して、
4層目の層間絶縁層28の選択的な領域にスルーホール
を形成する(図9)。
【0029】その後、半導体基板1の上に5層目の配線
層29を形成した後、CVD法を使用して酸化シリコン
膜または窒化シリコン膜などからなるパッシベーション
膜30を形成することにより、半導体集積回路装置の製
造工程を終了する(図10)。この場合、5層目の配線
層29は、例えばアルミニウム層をスパッタリング法を
使用して堆積した後、フォトリソグラフィ技術と選択エ
ッチング技術とを使用して5層目の配線層29としてパ
ターンを形成する。また、5層目の配線層29は最上層
の配線層であることにより、電源用配線層などに適用で
きる。
【0030】前述した本実施の形態の半導体集積回路装
置およびその製造方法によれば、4層目の層間絶縁層2
8として、無機SOG膜26とそれの下層および上層に
配置したプラズマCVD法を使用して形成した酸化シリ
コン膜25,27とからなる3層構造の層間絶縁層28
としていることによって、4層目の配線層24の絶対標
高差が増加していても、エッチバックマージンを考慮せ
ずに厚膜が形成できる無機SOG膜26を使用している
ので、5層目の配線層29の隣接配線層間の層間絶縁層
28の平坦化が向上でき、5層目の配線層29をパター
ン化する際に隣接配線層間に配線層29が残存して配線
間ショートが発生するのを防止できる。
【0031】その結果、半導体集積回路装置における多
層配線を形成する際に、配線間ショートの発生が防止で
きるので、高信頼度でしかも高性能の多層配線を有する
半導体集積回路装置を製造工程の簡略化および高製造歩
留りをもって製造することができる。
【0032】また、前述した本実施の形態の半導体集積
回路装置およびその製造方法によれば、4層目の層間絶
縁層28として無機SOG膜26を使用し、その無機S
OG膜26の形成法として、ポリヒドロシラザンを用い
た無機塗布液を半導体基板1の上に回転塗布(スピンコ
ート)し、1.0cc/分以下の水分が添加された酸素雰
囲気下で350℃以上の温度によって加熱成膜してい
る。また、無機SOG膜26の成膜時における水分添加
方法は、水の気化または水素と酸素との混合燃焼を使用
している。その結果、本実施の形態の無機SOG膜26
は、絶縁膜としての膜質の安定化とクラックの発生の防
止などの種々のダメージを低減でき、特に配線層が0.5
μm以下の配線段差となっているものにおいて、無機S
OG膜26の耐クラック性が向上できると共にスルーホ
ールの形成時の脱ガスによるスルーホールの接続不良
(ポイズンドビア)を防止できることによって、半導体
集積回路装置の多層配線の電気特性および信頼度を高め
ることができる。
【0033】さらに、前述した本実施の形態の半導体集
積回路装置およびその製造方法によれば、3層目以下の
層間絶縁層として、有機SOG膜を有する3層構造の層
間絶縁層を使用していることにより、層間絶縁層の容量
を低減できるので、それらの層間絶縁層の下層および上
層の配線層を信号用配線層に適用しても配線層の動作速
度を向上できるなどの高性能でしかも高信頼度の多層配
線とすることができる。
【0034】また、4層目の層間絶縁層28として、無
機SOG膜26を有する3層構造の層間絶縁層を使用し
ていることにより、有機SOG膜を有する層間絶縁層よ
りも層間絶縁層の容量が大きくなるけれども、4層目の
層間絶縁層28の上の5層目の配線層29を電源用配線
層などに適用することにより、層間絶縁層の容量が大き
くても配線層の性能および信頼度に悪影響を与えること
が最低限に抑えることができる。
【0035】以上、本発明者によってなされた発明を発
明の実施の形態に基づき具体的に説明したが、本発明は
前記実施の形態に限定されるものではなく、その要旨を
逸脱しない範囲で種々変更可能であることはいうまでも
ない。
【0036】例えば、4層目の層間絶縁層として、無機
SOG膜の下層と上層にプラズマCVD法を使用して形
成した酸化シリコン膜を有する3層構造の層間絶縁層以
外に、無機SOG膜とCVD法により形成した酸化シリ
コン膜、窒化シリコン膜、PSG(Phospho Silicate G
lass)膜またはBPSG(Boro Phospho Silicate Glas
s )膜と組み合わせた積層構造の層間絶縁層とすること
ができる。また、半導体集積回路装置の多層配線におけ
る4層目の層間絶縁層以上の層間絶縁層に無機SOG膜
を有する層間絶縁層を適用することができる。
【0037】また、3層目以下の層間絶縁層として、有
機SOG膜の下層と上層にプラズマCVD法を使用して
形成した酸化シリコン膜を有する3層構造の層間絶縁層
以外に、CVD法により形成した酸化シリコン膜、窒化
シリコン膜、PSG膜またはBPSG膜あるいはそれら
を組み合わせた積層構造の絶縁膜からなる層間絶縁層と
することができる。
【0038】さらに、本発明は、半導体素子を形成して
いる半導体基板をSOI(Siliconon Insulator)基板
に変更することができ、MOSFET、CMOSFET
およびバイポーラトランジスタなどの種々の半導体素子
を組み合わせた態様の半導体集積回路装置およびその製
造方法とすることができる。
【0039】さらにまた、本発明は、MOSFET、C
MOSFETなどを構成要素とするロジック系あるいは
DRAM(Dynamic Random Access Memory)、SRAM
(Static Random Access Memory )などのメモリ系など
を有する種々の半導体集積回路装置およびその製造方法
に適用できる。
【0040】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【0041】(1).本発明の半導体集積回路装置およ
びその製造方法によれば、4層目以上の層間絶縁層とし
て、無機SOG膜とそれの下層および上層に配置したプ
ラズマCVD法を使用して形成した酸化シリコン膜とか
らなる3層構造の層間絶縁層としていることによって、
4層目の配線層の絶対標高差が増加していても、エッチ
バックマージンを考慮せずに厚膜が形成できる無機SO
G膜を使用しているので、5層目の配線層の隣接配線層
間の層間絶縁層の平坦化が向上でき、5層目の配線層を
パターン化する際に隣接配線層間に配線層が残存して配
線間ショートが発生するのを防止できる。
【0042】その結果、半導体集積回路装置における多
層配線を形成する際に、配線間ショートの発生が防止で
きるので、高信頼度でしかも高性能の多層配線を有する
半導体集積回路装置を製造工程の簡略化および高製造歩
留りをもって製造することができる。
【0043】(2).本発明の半導体集積回路装置およ
びその製造方法によれば、4層目以上の層間絶縁層とし
て、無機SOG膜を使用し、その無機SOG膜の形成法
として、ポリヒドロシラザンを用いた無機塗布液を半導
体基板の上に回転塗布(スピンコート)し、1.0cc/
分以下の水分が添加された酸素雰囲気下で350℃以上
の温度によって加熱成膜している。また、無機SOG膜
の成膜時における水添加方法は、水の気化または水素と
酸素との混合燃焼を使用している。
【0044】その結果、本発明の無機SOG膜は、絶縁
膜としての膜質の安定化とクラックの発生の防止などの
種々のダメージを低減でき、特に配線層が0.5μm以下
の配線段差となっているものにおいて、無機SOG膜の
耐クラック性が向上できると共にスルーホールの形成時
の脱ガスによるスルーホールの接続不良を防止できるこ
とによって、半導体集積回路装置の多層配線の電気特性
および信頼度を高めることができる。
【0045】(3).本発明の半導体集積回路装置およ
びその製造方法によれば、3層目以下の層間絶縁層とし
て、有機SOG膜を有する3層構造の層間絶縁層を使用
していることにより、層間絶縁層の容量を低減できるの
で、それらの層間絶縁層の下層および上層の配線層を信
号用配線層に適用しても配線層の動作速度を向上できる
などの高性能でしかも高信頼度の多層配線とすることが
できる。
【0046】また、4層目以上の層間絶縁層として、無
機SOG膜を有する3層構造の層間絶縁層を使用してい
ることにより、有機SOG膜を有する層間絶縁層よりも
層間絶縁層の容量が大きくなるけれども、4層目以上の
層間絶縁層の上の配線層を電源用配線層などに適用する
ことにより、層間絶縁層の容量が大きくても配線層の性
能および信頼度に悪影響を与えることが最低限に抑える
ことができる。
【図面の簡単な説明】
【図1】本発明の一実施の形態である半導体集積回路装
置の製造工程を示す断面図である。
【図2】本発明の一実施の形態である半導体集積回路装
置の製造工程を示す断面図である。
【図3】本発明の一実施の形態である半導体集積回路装
置の製造工程を示す断面図である。
【図4】本発明の一実施の形態である半導体集積回路装
置の製造工程を示す断面図である。
【図5】本発明の一実施の形態である半導体集積回路装
置の製造工程を示す断面図である。
【図6】本発明の一実施の形態である半導体集積回路装
置の製造工程を示す断面図である。
【図7】本発明の一実施の形態である半導体集積回路装
置の製造工程を示す断面図である。
【図8】本発明の一実施の形態である半導体集積回路装
置の製造工程を示す断面図である。
【図9】本発明の一実施の形態である半導体集積回路装
置の製造工程を示す断面図である。
【図10】本発明の一実施の形態である半導体集積回路
装置の製造工程を示す断面図である。
【符号の説明】
1 半導体基板 2 フィールド絶縁膜 3 ゲート絶縁膜 4 ゲート電極 5 絶縁膜 6 サイドウォール絶縁膜 7 半導体領域 8 絶縁膜 9 (1層目の)配線層 10 酸化シリコン膜 11 有機SOG膜 12 酸化シリコン膜 13 (1層目の)層間絶縁層 14 (2層目の)配線層 15 酸化シリコン膜 16 有機SOG膜 17 酸化シリコン膜 18 (2層目の)層間絶縁層 19 (3層目の)配線層 20 酸化シリコン膜 21 有機SOG膜 22 酸化シリコン膜 23 (3層目の)層間絶縁層 24 (4層目の)配線層 25 酸化シリコン膜 26 無機SOG膜 27 酸化シリコン膜 28 (4層目の)層間絶縁層 29 (5層目の)配線層 30 パッシベーション膜

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】 多層配線構造における4層目以上の層間
    絶縁層に、無機SOG膜が使用されていることを特徴と
    する半導体集積回路装置。
  2. 【請求項2】 請求項1記載の半導体集積回路装置であ
    って、4層目以上の前記層間絶縁層は、前記無機SOG
    膜の下層および上層に酸化シリコン膜が配置されている
    ことを特徴とする半導体集積回路装置。
  3. 【請求項3】 請求項2記載の半導体集積回路装置であ
    って、前記酸化シリコン膜は、プラズマCVD法を使用
    して形成されている酸化シリコン膜であることを特徴と
    する半導体集積回路装置。
  4. 【請求項4】 請求項1〜3のいずれか1項に記載の半
    導体集積回路装置であって、3層目以下の層間絶縁層
    に、有機SOG膜とその下層および上層に酸化シリコン
    膜が配置されているものが使用されていることを特徴と
    する半導体集積回路装置。
  5. 【請求項5】 多層配線構造の4層目以上の層間絶縁層
    として、無機SOG膜を形成する工程を有することを特
    徴とする半導体集積回路装置の製造方法。
  6. 【請求項6】 請求項5記載の半導体集積回路装置の製
    造方法であって、前記無機SOG膜は、ポリヒドロシラ
    ザンを使用し、1.0cc/分以下の水分が添加された酸
    素雰囲気下で350℃以上の温度によって加熱成膜して
    いることを特徴とする半導体集積回路装置の製造方法。
  7. 【請求項7】 請求項6記載の半導体集積回路装置の製
    造方法であって、前記無機SOG膜の成膜時における水
    添加方法は、水の気化または水素と酸素との混合燃焼を
    使用していることを特徴とする半導体集積回路装置の製
    造方法。
  8. 【請求項8】 請求項5〜7のいずれか1項に記載の半
    導体集積回路装置の製造方法であって、層間絶縁層とし
    ての前記無機SOG膜の下層および上層に酸化シリコン
    膜をプラズマCVD法を使用して形成する工程を有する
    ことを特徴とする半導体集積回路装置の製造方法。
  9. 【請求項9】 請求項5〜8のいずれか1項に記載の半
    導体集積回路装置の製造方法であって、3層目以下の層
    間絶縁層に、有機SOG膜とその下層および上層に酸化
    シリコン膜をプラズマCVD法を使用して形成する工程
    を有することを特徴とする半導体集積回路装置の製造方
    法。
JP28704896A 1996-10-29 1996-10-29 半導体集積回路装置およびその製造方法 Pending JPH10135327A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28704896A JPH10135327A (ja) 1996-10-29 1996-10-29 半導体集積回路装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28704896A JPH10135327A (ja) 1996-10-29 1996-10-29 半導体集積回路装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPH10135327A true JPH10135327A (ja) 1998-05-22

Family

ID=17712385

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28704896A Pending JPH10135327A (ja) 1996-10-29 1996-10-29 半導体集積回路装置およびその製造方法

Country Status (1)

Country Link
JP (1) JPH10135327A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001093979A (ja) * 1999-09-27 2001-04-06 Toshiba Corp 半導体装置及びその製造方法
JP2004343087A (ja) * 2003-04-23 2004-12-02 Tokyo Electron Ltd 層間絶縁膜の表面改質方法及び表面改質装置
JP2010157646A (ja) * 2008-12-29 2010-07-15 Oki Semiconductor Co Ltd 半導体素子の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001093979A (ja) * 1999-09-27 2001-04-06 Toshiba Corp 半導体装置及びその製造方法
JP2004343087A (ja) * 2003-04-23 2004-12-02 Tokyo Electron Ltd 層間絶縁膜の表面改質方法及び表面改質装置
JP4538259B2 (ja) * 2003-04-23 2010-09-08 東京エレクトロン株式会社 層間絶縁膜の表面改質方法及び表面改質装置
JP2010157646A (ja) * 2008-12-29 2010-07-15 Oki Semiconductor Co Ltd 半導体素子の製造方法

Similar Documents

Publication Publication Date Title
KR100194912B1 (ko) 반도체 장치의 제조방법
US20140027913A1 (en) Semiconductor structures comprising conductive material lining openings in an insulative material
JPH10326869A (ja) 容量素子及びその製造方法
JP2000021892A (ja) 半導体装置の製造方法
JPH06244185A (ja) 配線構造とその製法
JPH10135327A (ja) 半導体集積回路装置およびその製造方法
US6900118B2 (en) Method for preventing contact defects in interlayer dielectric layer
US7084055B2 (en) Method for manufacturing semiconductor integrated circuit device
JPH11330067A (ja) 半導体装置およびその製造方法
JPH1187511A (ja) 半導体装置のコンタクトプラグ形成及び絶縁膜平坦化方法
JPH08186236A (ja) 半導体装置およびその製造方法
JPH11111843A (ja) 半導体集積回路装置およびその製造方法
JP3123948B2 (ja) 半導体装置
KR19990005919A (ko) 반도체 장치의 콘택홀 형성 방법
JP3149169B2 (ja) 半導体装置の製造方法
KR19990072569A (ko) 반도체장치및그제조방법
JPH09129728A (ja) 半導体集積回路装置およびその製造方法
JPH0846041A (ja) 半導体集積回路装置およびその製造方法
JPH098137A (ja) 半導体装置及びその製造方法
JP2907765B6 (ja) 半導体装置
JPH11340457A (ja) 半導体装置及びその製造方法
JPH04247643A (ja) 半導体装置およびその製造方法
JPH1187263A (ja) 半導体集積回路装置の製造方法
JPH06216130A (ja) 高集積半導体接続装置の製造方法
JPH11238735A (ja) 半導体装置及びその製造方法