KR19990005919A - 반도체 장치의 콘택홀 형성 방법 - Google Patents

반도체 장치의 콘택홀 형성 방법 Download PDF

Info

Publication number
KR19990005919A
KR19990005919A KR1019970030141A KR19970030141A KR19990005919A KR 19990005919 A KR19990005919 A KR 19990005919A KR 1019970030141 A KR1019970030141 A KR 1019970030141A KR 19970030141 A KR19970030141 A KR 19970030141A KR 19990005919 A KR19990005919 A KR 19990005919A
Authority
KR
South Korea
Prior art keywords
contact hole
forming
film
semiconductor device
nitride film
Prior art date
Application number
KR1019970030141A
Other languages
English (en)
Other versions
KR100265357B1 (ko
Inventor
정명준
박재범
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019970030141A priority Critical patent/KR100265357B1/ko
Publication of KR19990005919A publication Critical patent/KR19990005919A/ko
Application granted granted Critical
Publication of KR100265357B1 publication Critical patent/KR100265357B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

1. 청구범위에 기재된 발명이 속한 기술 분야
반도체 장치 제조 방법.
2. 발명이 해결하고자 하는 기술적 과제
SAC공정으로 콘택홀 형성시, 필요 이상으로 큰 콘택홀 측벽 스페이서 크기를 감소시켜, 콘택홀 크기를 충분히 확보할 수 있는 반도체 장치의 콘택홀 형성 방법을 제공함을 그 목적으로 한다.
3. 발명의 해결 방법의 요지
SAC공정으로 콘택홀 형성시, 게이트 전극 패턴의 단차를 따라 형성되는 질화막을 플라즈마 화학 기상 증착 방법으로 형성하여 게이트 전극 패턴의 측벽에 형성되는 스페이서를 충분히 줄이고, 이에 콘택홀의 크기를 확보할 수 있다.
4. 발명의 중요한 용도
반도체 장치 제조 공정 중 금속 배선 공정에 이용됨.

Description

반도체 장치의 콘택홀 형성 방법
본 발명은 DRAM(Dynamic Random Access Memory)과 같은 반도체 장치의 제조 공정에 관한 것으로, 콘택홀 형성 방법에 관한 것이다.
일반적으로, 전도막은 소자들 간의 전기 소통이나 소자들의 상호 연결의 기능을 갖는다. 따라서 전도막 형성의 기본인 콘택홀 형성 공정은 집적회로의 수율과 신뢰도에 가장 큰 영향을 주는 결정적인 공정이다.
이에 알루미늄(Al)은 실리콘(Si)과 실리콘 산화막(SiO2)에 대한 접착력이 우수하고, 고농도로 도핑된 확산층(N+, P+)과의 접촉시 옴성 저항 특성을 나타냄으로 해서, 반도체 장치 제조 공정에서 금속 배선을 위한 금속 콘택의 매립 재료로서 가장 널리 사용된다. 현추세에 따라, 집적회로 제조시 소자가 고 집적화 되어 가면서 소자들 간의 전기적 연결을 위한 콘택(contact)홀의 크기가 작아진다. 이에 따라 불량한 단차피복성을 갖는 알루미늄은 큰 에스펙트 비를 갖는 콘택홀에 완전히 매립되지 못하고, 매립 불량을 야기한다.
이러한 전도 물질이 콘택홀에 매립 불량을 야기하는 문제를 개선하기 위하여 예를 들면, 콘택홀 형성 방법을 개선시킨 소스콘(SOSCON: Sidewall Oxide Spacer Contact)형성 방법을 들 수 있다.
일반적인 소스콘 공정은, 실리콘 기판 상의 층간절연막을 건식식각하여 콘택홀을 형성한다. 콘택홀에 매립되는 알루미늄과 같은 전도 물질의 매립 특성을 향상시키기 위하여 기 형성된 콘택홀 측벽에 산화막 스페이서를 형성한다. 그런데, 이러한 소스콘 공정은 콘택홀 측벽에 형성되는 산화막 스페이서의 두께만큼 콘택홀을 줄이고, 이에 크기가 줄어든 콘택홀은 큰 콘택 저항을 나타낸다.
이에 좀더 개선된 콘택홀 형성 방법으로, 절연막을 식각장벽막으로 이용하는 자동 정렬 콘택홀 형성 방법(SAC: Self Ailnge Contact hole)이 사용되고, 이는 마스크의 오정렬에 크게 영향을 받지 않으며, 항상 일정한 위치에 일정한 크기의 콘택홀을 얻을 수 있다.
도 1a 내지 도1c는 종래 기술에 따른 자동 정렬 콘택홀 형성 방법을 나타내는 공정 단면도이다.
먼저, 도1a에 도시된 바와 같이, 실리콘 기판(11)에 국부 산화막(12)을 형성하여 소자 형성 영역을 지정한다. 전체 구조 상부에 게이트 산화막(13), 폴리 실리콘막(14), 산화막(15)을 차례로 형성하고, 게이트 전극용 마스크를 이용한 식각공정으로 산화막(15), 폴리 실리콘막(14), 게이트 산화막(13)을 식각하여 게이트 전극을 형성한다. 게이트 전극을 이온 주입 장벽으로 하여 실리콘 기판 상에 접합 영역을 형성한다. LDD구조의 모스 트랜지스터를 형성하기 위한 산화막 스페이서를 게이트 전극의 측벽에 형성한다.
다음으로, 도1b에 도시된 바와 같이, 기 형성된 접합 영역과 후속 공정으로 형성될 질화막(16)의 접합 특성을 향상시키기 위한 산화막(17)을 접합 영역 상에 형성한다. 그리고 전체 구조 상부에 실리콘 질화막(16)을 형성한다. 그 상부에 평탄화를 위한 층간절연막(18)을 형성한다.
여기서 실리콘 질화막(16)은 저압 화학 기상 증착 방법으로 형성되는데, 저압 화학 기상 증착 방법으로 형성되는 실리콘 질화막(16)은 증착율이 빠르며, 단차피복성이 우수하여 하부의 단차를 따라 균일한 두께로 증착 된다.
다음으로, 도1c에 도시된 바와 같이, 반도체 소자의 비트 라인 콘택이나, 전하 저장 전극 콘택 등을 형성하기 위한 식각으로 층간절연막(18)을 식각 한다. 그리고, 실리콘 질화막(16)을 전면성 식각으로 패터닝된 게이트 전극 측면에 실리콘 질화막 스페이서(16)를 형성한다. 그리고, 접합 영역 위에 형성된 산화막(17)을 식각하여 콘택홀을 형성한다. 여기서 도면 부호 A는 노출되는 접합 영역을 나타내고, 다시말하면 콘택홀의 크기는 나타낸다.
전술한 바와 같이, 저압 화학 기상 증착 실리콘 질화막(16)은 단차피복성이 좋아 게이트 전극 상부에 일정 두께 이상의 실리콘 질화막을 증착하면 게이트 전극 측면에도 일정 두께 이상의 실리콘 질화막이 증착되어 콘택홀 크기를 일정 크기 이상으로 만들 수 없는 문제점이 있고, 콘택홀 형성시 콘택홀 지역에 증착된 실리콘 질화막을 제거하면 동시에 게이트 전극 상부에 증착된 실리콘 질화막이 제거되어 게이트 전극과 콘택홀과의 전기적 절연을 위해서는 게이트 전극 상부에 일정 두께 이상의 절연막(산화막, 15)을 미리 증착해야 하는 필요성이 있다. 또한 웨이퍼의 뒷면에 증착된 실리콘 질화막으로 웨이퍼의 휨현상(WARPAGE)이 발생하여 후속 공정의 어려움 가져온다.
전술한 바와 같은 문제점을 해결하기 위하여 안출된 본 발명은, SAC공정으로 콘택홀 형성시, 필요 이상으로 크게 형성되는 콘택홀 측벽 스페이서를 감소시켜, 콘택홀의 크기를 충분히 확보할 수 있는 반도체 장치의 콘택홀 형성 방법을 제공함을 그 목적으로 한다.
도 1a 내지 도1c는 종래 기술에 따른 콘택홀 형성 공정 단면도,
도 2a 내지 도2c는 본 발명의 일실시예에 따른 콘택홀 형성 공정 단면도.
도면의 주요 부분에 대한 부호의 설명
21 : 실리콘 기판 26 : 플라즈마 실리콘 질화막
22 : 국부 산화막 27 : 층간절연막
23 : 게이트 산화막 24 : 워드라인
25 : 실리콘 질화막
상기와 같은 목적을 달성하기 위하여 본 발명의 반도체 장치 제조 방법은, 반도체 기판 상에 절연된 워드라인 패턴을 형성하는 단계; 상기 워드라인 패턴 간극의 반도체 기판에 접합 영역을 형성하는 단계; 및 전체 구조 상부에 플라즈마 기상 증착 방법으로 제1절연막을 형성하는 단계를 포함하여 이루어진다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
도 2a 내지 도2c는 본 발명의 일실시예에 따른 SAC공정을 이용한 콘택홀 형성 공정 단면도이다.
먼저, 도 2a에 도시된 바와 같이, 실리콘 기판(21)에 국부 산화막(22)을 형성하여 소자 형성 영역을 지정한다. 전체 구조 상부에 게이트 산화막(23), 폴리 실리콘막(24), 산화막(25)을 차례로 형성하고, 게이트 전극용 마스크를 이용한 식각공정으로 산화막(25), 폴리 실리콘막(24), 게이트 산화막(23)을 식각하여 게이트 전극을 형성한다. 게이트 전극을 이온 주입 장벽으로 하여 실리콘 기판 상에 접합 영역을 형성한다. LDD구조의 모스 트랜지스터를 형성하기 위한 산화막 스페이서를 게이트 전극의 측벽에 형성한다.
다음으로, 도 2b에 도시된 바와 같이, 기 형성된 접합 영역과 후속 공정으로 형성될 질화막(26)의 접합 특성을 향상시키기 위한 산화막(27)을 접합 영역 상부에 형성한다. 그리고 전체 구조 상부에 실리콘 질화막(26)을 형성하고, 그 상부에 평탄화를 위한 층간절연막(28)을 형성한다.
여기서 실리콘 질화막(26)은 플라즈마 화학 기상 증착 방법으로 형성되며, 이러한 플라즈마 화학 기상 증착 실리콘 질화막(26)은 단차피복성이 낮아 게이트 전극에 형성되는 실리콘 질화막(26)의 두께가, 게이트 전극이나 접합 영역 상에 형성되는 실리콘 질화막(26)의 두께보다 상대적으로 두껍게 형성된다. 이러한 공정은 300℃의 온도와, 0.3토르의 압력에서 이루어지며, 아르곤이나 질소 내에 희석되어 있는 실란(SiH4)과 암모니아(NH3)를 포함하는 가스 분위기에서 형성된다.
다음으로, 도2c에 도시된 바와 같이, 반도체 소자의 비트 라인 콘택이나, 전하 저장 전극 콘택 등을 형성하기 위한 식각으로 층간절연막(28)을 식각한다. 그리고, 실리콘 질화막(26)을 전면성 식각으로 패터닝된 게이트 전극 측면에 실리콘 질화막 스페이서(26)를 형성한다. 그리고, 접합 영역 형성된 산화막(27)을 식각하여 콘택홀을 형성한다. 여기서 도면 부호 B는 노출되는 접합 영역을 나타내고, 다시말하면 콘택홀의 크기는 나타낸다.
전술한 바와 같이 이루어지는 본 발명은, 플라즈마 화학 기상 증착 실리콘 질화막(26)이 나타내는 불량한 단차피복성을 이용하여, 패터닝된 게이트 전극 측면에 형성되는 실리콘 질화막을 게이트 전극의 상부에 형성되는 실리콘 질화막보다 상대적으로 얇게 형성한다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명이 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.
상기와 같이 이루어지는 본 발명은, SAC공정을 이용하는 콘택홀 형성시, 종래의 저압 화학 기상 증착 실리콘 질화막 대신 플라즈마 화학 기상 증착 방법으로 실리콘 질화막을 형성하여 게이트 전극 상부에는 충분한 두께의 실리콘 질화막을 형성하고, 게이트 전극의 측벽에는 단락 되지 않을 정도의 얇은 실리콘 질화막을 형성한다. 이에 콘택홀의 크기를 충분히 확보할 수 있고, 게이트 전극의 절연을 위한, 게이트 전극 상부에 형성되는 절연막의 두께를 감소시킬 수 있고, 결과적으로 소자의 단차를 줄인다. 또한 플라즈마 실리콘 질화막은 웨이퍼의 휨현상을 방지한다.

Claims (5)

  1. 반도체 기판 상에 절연된 워드라인 패턴을 형성하는 단계; 상기 워드라인 패턴 간극의 반도체 기판에 접합 영역을 형성하는 단계; 및 전체 구조 상부에 플라즈마 기상 증착 방법으로 제1절연막을 형성하는 단계를 포함하여 이루어지는 반도체 장치의 콘택홀 형성 방법.
  2. 제1항에 있어서, 상기 제1절연막의 형성 후에 전체 구조 상부에 층간절연막을 형성하는 단계; 상기 층간절연막을 식각하고 자동 정렬 방식으로 제1절연막을 식각하는 단계를 더 포함하여 이루어지는 반도체 장치의 콘택홀 형성 방법.
  3. 제1항에 있어서, 상기 접합 영역 형성 후에 상기 접합 영역에 접촉되는 산화막을 형성하여 이루어지는 반도체 장치의 콘택홀 형성 방법.
  4. 제1항에 있어서, 상기 워드라인은 게이트 산화막, 폴리 실리콘막, 질화막으로 이루어지는 반도체 장치의 콘택홀 형성 방법.
  5. 제2항에 있어서, 상기 제1절연막은 질화막을 포함하여 이루어지는 반도체 장치의 콘택홀 형성 방법.
KR1019970030141A 1997-06-30 1997-06-30 반도체장치의콘택홀형성방법 KR100265357B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970030141A KR100265357B1 (ko) 1997-06-30 1997-06-30 반도체장치의콘택홀형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970030141A KR100265357B1 (ko) 1997-06-30 1997-06-30 반도체장치의콘택홀형성방법

Publications (2)

Publication Number Publication Date
KR19990005919A true KR19990005919A (ko) 1999-01-25
KR100265357B1 KR100265357B1 (ko) 2000-10-02

Family

ID=19512918

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970030141A KR100265357B1 (ko) 1997-06-30 1997-06-30 반도체장치의콘택홀형성방법

Country Status (1)

Country Link
KR (1) KR100265357B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100390039B1 (ko) * 2000-09-04 2003-07-04 주식회사 하이닉스반도체 자기정렬 콘택 제조방법
KR100755051B1 (ko) * 2001-06-27 2007-09-06 주식회사 하이닉스반도체 반도체소자의 제조방법
KR100839053B1 (ko) * 2001-08-10 2008-06-19 하이닉스 세미컨덕터 아메리카 인코포레이티드 다양한 기술 및 애플리케이션에 대해 쉽게 수정가능한주변 트랜지스터를 갖는 셀프-얼라인 콘택 비휘발성메모리에 대한 구조 및 프로세스

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04211120A (ja) * 1990-02-19 1992-08-03 Matsushita Electric Ind Co Ltd コンタクトの形成方法およびそれを用いた半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100390039B1 (ko) * 2000-09-04 2003-07-04 주식회사 하이닉스반도체 자기정렬 콘택 제조방법
KR100755051B1 (ko) * 2001-06-27 2007-09-06 주식회사 하이닉스반도체 반도체소자의 제조방법
KR100839053B1 (ko) * 2001-08-10 2008-06-19 하이닉스 세미컨덕터 아메리카 인코포레이티드 다양한 기술 및 애플리케이션에 대해 쉽게 수정가능한주변 트랜지스터를 갖는 셀프-얼라인 콘택 비휘발성메모리에 대한 구조 및 프로세스

Also Published As

Publication number Publication date
KR100265357B1 (ko) 2000-10-02

Similar Documents

Publication Publication Date Title
US20140027913A1 (en) Semiconductor structures comprising conductive material lining openings in an insulative material
US6187676B1 (en) Integrated circuit insulated electrode forming methods using metal silicon nitride layers, and insulated electrodes so formed
KR20000026967A (ko) 반도체 장치의 커패시터 및 그 형성 방법
KR100310565B1 (ko) 반도체장치의제조방법및반도체장치
KR100258578B1 (ko) 반도체 메모리 장치의 콘택 형성 방법
KR100265357B1 (ko) 반도체장치의콘택홀형성방법
US6900118B2 (en) Method for preventing contact defects in interlayer dielectric layer
KR100291415B1 (ko) 반도체장치의콘택형성방법
KR20010008590A (ko) 반도체장치의 게이트전극 제조방법
US6541358B2 (en) Method of fabricating a semiconductor device by filling gaps between gate electrodes with HSQ
KR100487915B1 (ko) 반도체소자의캐패시터형성방법
KR100600288B1 (ko) 반도체 소자의 제조 방법
JPH0417373A (ja) 不揮発性半導体記憶装置の製造方法
KR100949874B1 (ko) 반도체소자의 저장전극 형성방법
KR100231732B1 (ko) 반도체 소자의 전하저장전극 형성 방법
KR100265830B1 (ko) 반도체장치의콘택홀형성방법
KR100203301B1 (ko) 반도체 소자의 층간 절연막 형성 방법
KR100762226B1 (ko) 반도체 소자의 콘택 형성 방법
KR100265832B1 (ko) 반도체장치의자기정렬콘택홀형성방법
KR100881749B1 (ko) 반도체 소자의 제조 방법
KR19990004923A (ko) 반도체 장치의 콘택홀 형성 방법
KR20000027911A (ko) 반도체 장치의 콘택 형성 방법
KR20040050791A (ko) 반도체 소자의 콘택플러그 형성방법
KR20020049346A (ko) 반도체 소자의 제조방법
KR20020091884A (ko) 급속 열처리에 의한 보더리스 콘택용 식각 방지막 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110526

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee