KR100755051B1 - 반도체소자의 제조방법 - Google Patents

반도체소자의 제조방법 Download PDF

Info

Publication number
KR100755051B1
KR100755051B1 KR1020010037226A KR20010037226A KR100755051B1 KR 100755051 B1 KR100755051 B1 KR 100755051B1 KR 1020010037226 A KR1020010037226 A KR 1020010037226A KR 20010037226 A KR20010037226 A KR 20010037226A KR 100755051 B1 KR100755051 B1 KR 100755051B1
Authority
KR
South Korea
Prior art keywords
film
oxide film
buffer oxide
etching
forming
Prior art date
Application number
KR1020010037226A
Other languages
English (en)
Other versions
KR20030000950A (ko
Inventor
이원철
이병철
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020010037226A priority Critical patent/KR100755051B1/ko
Publication of KR20030000950A publication Critical patent/KR20030000950A/ko
Application granted granted Critical
Publication of KR100755051B1 publication Critical patent/KR100755051B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체소자의 제조방법에 관한 것으로서, 반도체소자의 게이트 형성시 버퍼산화막을 게이트 전면이 아닌 폴리사이드막의 측벽에만 형성하여 게이트와 질화막사이의 충분한 스트레스 버퍼역할을 하게 하고 또한 후속 자기정렬콘택 식각시 드러나지 않도록 하여 쇼트가 나는 것을 방지할 수 있는 이점이 있다.
게이트, 버퍼산화막, 스트레스, 쇼트, 자기정렬콘택

Description

반도체소자의 제조방법{METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE}
도 1a내지 도 1e는 종래기술에 의한 반도체소자의 제조방법을 설명하기 위한 단면도들이다.
도 2a내지 도 2e은 본 발명의 일 실시예에 의한 반도체소자의 제조방법을 설명하기 위한 단면도들이다.
도 3a내지 도 3g은 본 발명의 다른 실시예에 의한 반도체소자의 제조방법을 설명하기 위한 단면도들이다.
- 도면의 주요부분에 대한 부호의 설명 -
10 : 기판 20 : 소자분리막
30 : 게이트 32 : 폴리사이드막
34 : 마스크질화막 40 : 산화막
50 : 버퍼산화막 60 : 장벽질화막
70 : 층간절연막 80 : 랜딩플러그 콘택
90 : 감광막
본 발명은 반도체소자의 제조방법에 관한 것으로서, 보다 상세하게는 반도체소자의 게이트 형성시 버퍼산화막을 게이트 전면이 아닌 폴리사이드막의 측벽에만 형성하여 게이트와 질화막사이의 충분한 스트레스 버퍼역할을 하게 하고 또한 후속 자기정렬콘택 식각시 드러나지 않도록 하여 쇼트가 나는 것을 방지하도록 한 반도체소자의 제조방법에 관한 것이다.
도 1a내지 도 1e는 종래기술에 의한 반도체소자의 제조방법을 설명하기 위한 단면도들이다.
도 1a에 도시된 바와 같이 반도체 기판(10)상에 소자간 분리를 위한 소자분리막(20)을 형성하고 폴리사이드막(32)과 마스크질화막(34)을 증착한다. 그런다음 게이트마스크를 이용하여 게이트(30) 패턴을 형성한다.
그런다음 도 1b에 도시된 바와 같이 폴리사이드막(34) 측벽에 산화막(40)을 형성하고, 게이트(30) 전면에 버퍼산화막(50)을 증착한다.
그런다음 도 1c에 도시된 바와 같이 버퍼산화막(50)이 증착된 결과물 전면에 자기정렬 콘택식각을 위한 장벽질화막(60)을 전면에 증착한다.
그런다음 도 1d에 도시된 바와 같이 장벽질화막(60)이 증착된 전면에 층간절연막(70)을 증착하여 평탄화한다.
그런다음 도 1e에 도시된 바와 같이 랜딩플러그 콘택마스크를 통해 자기정렬 콘택식각을 수행하여 랜딩플러그 콘택(80)을 형성한다.
이렇게 랜딩플러그 콘택(80)을 형성하기 위해 자기정렬 콘택식각시 'A'부위와 같이 장벽질화막(60)과 마스크질화막(60)과 버퍼산화막(50)이 드러나게 되어 식각되고 식각후 세정공정시 또 랜딩플러그 폴리증착과 세정시 버퍼산화막(50)이 소실되어 게이트(30)와 랜딩플러그간에 쇼트가 발생하는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위해 창작된 것으로서, 본 발명의 목적은 반도체소자의 게이트 형성시 버퍼산화막을 게이트 전면이 아닌 폴리사이드막의 측벽에만 형성하여 게이트와 장벽질화막사이의 충분한 스트레스 버퍼역할을 하게 하고 또한 후속 자기정렬콘택 식각시 드러나지 않도록 하여 쇼트가 나는 것을 방지하도록 한 반도체소자의 제조방법을 제공함에 있다.
상기와 같은 목적을 실현하기 위한 본 발명은 반도체 기판에 소자분리막을 형성한 후 폴리사이드구조의 게이트 패턴을 형성하는 단계와, 게이트 패턴을 형성한 후 게이트의 폴리사이드막 측벽에 산화막을 증착하고 전면에 버퍼산화막을 증착하는 단계와, 버퍼산화막을 증착한 후 전면식각을 수행하여 폴리사이드막 측벽에만 버퍼산화막이 남도록 하는 단계와, 전면식각 후 결과물 전면에 장벽질화막과 층간절연막을 증착하는 단계와, 층간절연막을 증착한 후 랜딩플러그 콘택을 형성하는 단계를 포함하여 이루어진 것을 특징으로 한다.
이때 버퍼산화막은 TEOS, HTO 등으로 20∼500Å 두께로 증착되는 것을 특징으로 한다.
또한, 장벽질화막의 두께는 50∼700Å 인 것을 특징으로 한다.
또한, 버퍼산화막 전면식각시 산화막과 소자분리막과의 선택비를 두고 식각하는 것을 특징으로 한다.
한편, 본원 발명은 반도체 기판에 소자분리막을 형성한 후 폴리사이드구조의 게이트 패턴을 형성하는 단계와, 게이트 패턴을 형성한 후 게이트의 폴리사이드막 측벽에 산화막을 증착하고 전면에 버퍼산화막을 증착하는 단계와, 버퍼산화막을 증착한 후 결과물전면에 감광막을 코팅하는 단계와, 감광막을 코팅한 후 감광막을 마스크질화막 아래까지 선택적으로 제거하는 단계와, 감광막을 선택적으로 제거한 후 감광막 위로 노출된 버퍼산화막을 식각하는 단계와, 버퍼산화막을 식각한 후 감광막을 완전히 제거하는 단계와, 감광막을 완전히 제거한 후 결과물 전면에 장벽질화막과 층간절연막을 증착하는 단계와, 층간절연막을 증착한 후 랜딩플러그 콘택을 형성하는 단계를 포함하여 이루어진 것을 특징으로 한다.
이때 버퍼산화막은 TEOS, HTO 등으로 20∼500Å 두께로 증착되는 것을 특징으로 한다.
또한, 장벽질화막의 두께는 50∼700Å 인 것을 특징으로 한다.
또한, 감광막대신에 식각율이 빠른 SOG로 사용하는 것을 특징으로 한다.
또한, 버퍼산화막의 식각시 습식식각이나 건식식각으로 진행하는 것을 특징 으로 한다.
위와 같이 이루어진 본 발명은 게이트의 측벽에 형성되는 버퍼산화막을 폴리사이드막 측벽에만 형성하도록 하는 것이다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 설명한다. 또한 본 실시예는 본 발명의 권리범위를 한정하는 것은 아니고, 단지 예시로 제시된 것이며 종래 구성과 동일한 부분은 동일한 부호 및 명칭을 사용한다.
도 2a 내지 도 2e는 본 발명의 일실시예에 의한 반도체소자의 제조방법을 설명하기 위한 단면도들이다.
도 2a에 도시된 바와 같이 반도체 기판(10) 상에 소자간 분리를 위한 소자분리막(20)을 형성하고 폴리사이드막(32)과 마스크질화막(34)을 증착한다. 그런다음 게이트마스크를 이용하여 게이트(30) 패턴을 형성한다.
그런다음 도 2b에 도시된 바와 같이 폴리사이드막(32) 측벽에 산화막(40)을 형성하고, 게이트(30) 전면에 버퍼산화막(50)을 증착한다.
이때 버퍼산화막(50)은 TEOS, HTO 등으로 20∼500Å 두께로 증착한다.
그런다음 도 2c에 도시된 바와 같이 버퍼산화막(50)이 증착된 결과물을 전면식각하여 버퍼산화막(50)을 식각하여 마스크질화막(60) 측벽에 증착된 버퍼산화막(50)을 제거한다.
이때, 버퍼산화막(50)을 일정부분 제거하기 위해 전면식각시 산화막(40)과 소자분리막(20)과의 선택비를 두고 식각하여 버퍼산화막(50) 만을 식각한다.
그런다음 2d에 도시된 바와 같이 폴리사이드막(32) 측벽에만 버퍼산화막(50)을 남겨놓고 결과물 전면에 50∼700Å 의 두께로 장벽질화막(60)을 증착한 후 전면에 층간절연막(70)을 증착하여 평탄화한다.
그런다음 도 2e에 도시된 바와 같이 랜딩플러그 콘택마스크를 통해 자기정렬 콘택식각을 수행하여 랜딩플러그 콘택(80)을 형성한다.
도 3a 내지 도 3g는 본 발명의 다른 실시예에 의한 반도체소자의 제조방법을 설명하기 위한 단면도들이다.
도 3a에 도시된 바와 같이 반도체 기판(10) 상에 소자간 분리를 위한 소자분리막(20)을 형성하고 폴리사이드막(32)과 마스크질화막(34)을 증착한다. 그런다음 게이트마스크를 이용하여 게이트(30) 패턴을 형성한다.
그런다음 도 3b에 도시된 바와 같이 폴리사이드막(32) 측벽에 산화막(40)을 형성하고, 게이트(30) 전면에 버퍼산화막(50)을 증착한다.
이때 버퍼산화막(50)은 TEOS, HTO 등으로 20∼500Å 두께로 증착한다.
그런다음 도 3c에 도시된 바와 같이 버퍼산화막(50)이 증착된 결과물 전면에 감광막(90)을 코팅한 후 감광막(90)을 마스크질화막(34) 아래까지 선택적으로 제거한다.
이때 감광막(90)대신에 식각율이 빠른 SOG로 사용할 수도 있다.
그런다음 도 3d에 도시된 바와 같이 감광막(90) 위로 드러난 버퍼산화막(50)을 습식식각이나 건식식각을 수행하여 제거한다.
그런다음 도 3e에 도시된 바와 같이 버퍼산화막(50)의 일부를 제거한 후 코팅된 감광막(50)을 완전히 제거한 후 결과물 전면에 50∼700Å 의 두께로 장벽질화막(60)을 증착한다.
그런다음 도 3f에 도시된 바와 같이 층간절연막(70)을 증착하고 도 3g에 도시된 바와 같이 랜딩플러그 콘택마스크를 통해 자기정렬 콘택식각을 수행하여 랜딩플러그 콘택(80)을 형성한다.
상기한 바와 같이 본 발명은 반도체소자의 게이트 형성시 버퍼산화막을 게이트 전면이 아닌 폴리사이드막의 측벽에만 형성하여 게이트와 질화막사이의 충분한 스트레스 버퍼역할을 하게 하고 또한 후속 자기정렬콘택 식각시 드러나지 않도록 하여 쇼트가 나는 것을 방지할 수 있는 이점이 있다.

Claims (9)

  1. 소자분리막이 형성된 반도체기판 상에 폴리사이드구조와 하드 마스크가 적층된 게이트 패턴을 형성하는 단계;
    상기 폴리사이드의 측벽에 산화막을 형성하는 단계;
    상기 산화막이 형성된 결과물 전면에 버퍼산화막을 형성하는 단계;
    상기 산화막 및 소자분리막과의 선택비를 두고 상기 버퍼산화막을 전면식각하여, 상기 폴리사이드의 측벽에만 버퍼산화막이 남도록 하는 단계;
    결과물 전면에 장벽질화막과 층간절연막을 형성하는 단계; 및
    상기 층간절연막을 식각하여 콘택홀을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체소자의 제조방법.
  2. 제 1항에 있어서, 상기 버퍼산화막은 TEOS, HTO 등으로 20∼500Å 두께로 증착되는 것을 특징으로 하는 반도체소자의 제조방법.
  3. 제 1항에 있어서, 상기 장벽질화막의 두께는 50∼700Å 인 것을 특징으로 하는 반도체소자의 제조방법.
  4. 삭제
  5. 반도체 기판에 소자분리막을 형성한 후 폴리사이드구조의 게이트 패턴을 형성하는 단계와,
    상기 게이트 패턴을 형성한 후 상기 게이트의 폴리사이드막 측벽에 산화막을 증착하고 전면에 버퍼산화막을 증착하는 단계와,
    상기 버퍼산화막을 증착한 후 결과물전면에 감광막을 코팅하는 단계와,
    상기 감광막을 코팅한 후 상기 감광막을 마스크질화막 아래까지 선택적으로 제거하는 단계와,
    상기 감광막을 선택적으로 제거한 후 상기 감광막 위로 노출된 상기 버퍼산화막을 식각하는 단계와,
    상기 버퍼산화막을 식각한 후 상기 감광막을 완전히 제거하는 단계와,
    상기 감광막을 완전히 제거한 후 결과물 전면에 장벽질화막과 층간절연막을 증착하는 단계와,
    상기 층간절연막을 증착한 후 랜딩플러그 콘택을 형성하는 단계
    를 포함하여 이루어진 것을 특징으로 하는 반도체소자의 제조방법.
  6. 제 5항에 있어서, 상기 버퍼산화막은 TEOS, HTO 등으로 20∼500Å 두께로 증착되는 것을 특징으로 하는 반도체소자의 제조방법.
  7. 제 5항에 있어서, 상기 장벽질화막의 두께는 50∼700Å 인 것을 특징으로 하는 반도체소자의 제조방법.
  8. 제 5항에 있어서, 상기 감광막대신에 식각율이 빠른 SOG로 사용하는 것을 특징으로 하는 반도체소자의 제조방법.
  9. 상기 제 5항에 있어서, 버퍼산화막의 식각시 습식식각이나 건식식각으로 진행하는 것을 특징으로 하는 반도체소자의 제조방법.
KR1020010037226A 2001-06-27 2001-06-27 반도체소자의 제조방법 KR100755051B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010037226A KR100755051B1 (ko) 2001-06-27 2001-06-27 반도체소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010037226A KR100755051B1 (ko) 2001-06-27 2001-06-27 반도체소자의 제조방법

Publications (2)

Publication Number Publication Date
KR20030000950A KR20030000950A (ko) 2003-01-06
KR100755051B1 true KR100755051B1 (ko) 2007-09-06

Family

ID=19711422

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010037226A KR100755051B1 (ko) 2001-06-27 2001-06-27 반도체소자의 제조방법

Country Status (1)

Country Link
KR (1) KR100755051B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100955929B1 (ko) * 2003-07-25 2010-05-03 주식회사 하이닉스반도체 반도체소자의 게이트 버퍼스페이서 형성방법
KR100761361B1 (ko) * 2006-05-02 2007-09-27 주식회사 하이닉스반도체 반도체 소자 및 그 제조방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09213949A (ja) * 1996-01-30 1997-08-15 Nec Corp 半導体装置の製造方法
KR19990005919A (ko) * 1997-06-30 1999-01-25 김영환 반도체 장치의 콘택홀 형성 방법
KR19990085622A (ko) * 1998-05-20 1999-12-15 윤종용 반도체 장치의 제조 방법
KR20000045360A (ko) * 1998-12-30 2000-07-15 김영환 반도체소자의 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09213949A (ja) * 1996-01-30 1997-08-15 Nec Corp 半導体装置の製造方法
KR19990005919A (ko) * 1997-06-30 1999-01-25 김영환 반도체 장치의 콘택홀 형성 방법
KR19990085622A (ko) * 1998-05-20 1999-12-15 윤종용 반도체 장치의 제조 방법
KR20000045360A (ko) * 1998-12-30 2000-07-15 김영환 반도체소자의 제조방법

Also Published As

Publication number Publication date
KR20030000950A (ko) 2003-01-06

Similar Documents

Publication Publication Date Title
US6331479B1 (en) Method to prevent degradation of low dielectric constant material in copper damascene interconnects
US7772112B2 (en) Method of manufacturing a semiconductor device
US7557038B2 (en) Method for fabricating self-aligned contact hole
US6933224B2 (en) Method of fabricating integrated circuitry
US7691741B2 (en) Method of forming bit line in semiconductor device
KR100606532B1 (ko) 반도체 소자의 제조 방법
KR100755051B1 (ko) 반도체소자의 제조방법
KR100299379B1 (ko) 반도체소자의금속배선형성방법
KR100619394B1 (ko) 반도체 소자의 디싱 방지 방법
US20050142830A1 (en) Method for forming a contact of a semiconductor device
KR100900680B1 (ko) 반도체 소자의 제조 방법
KR100668843B1 (ko) 반도체 소자의 스토리지 노드 콘택 형성방법
KR100881837B1 (ko) 반도체 소자의 스토리지 노드 컨택 형성 방법
KR100529379B1 (ko) 반도체 캐패시터의 제조 방법
KR100291190B1 (ko) 반도체 기억소자 제조방법
KR100524804B1 (ko) 반도체 소자의 스토리지노드 콘택 플러그 형성방법
KR100866126B1 (ko) 반도체소자의 캐패시터 제조방법
KR100509434B1 (ko) 포토레지스트 점착성 개선 방법
KR100507869B1 (ko) 반도체 소자의 콘택홀 형성 방법
KR100641484B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100439027B1 (ko) 셀프 얼라인 콘택형성방법
KR100800106B1 (ko) 반도체 소자의 트렌치 절연막 형성 방법
KR100265828B1 (ko) 반도체소자 제조방법
KR100209279B1 (ko) 반도체 소자의 콘택홀 형성방법
KR100641911B1 (ko) 반도체 소자의 콘택 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20100726

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee