KR20030000950A

KR20030000950A - 반도체소자의 제조방법

Info

Publication number: KR20030000950A
Application number: KR1020010037226A
Authority: KR
Inventors: 이원철; 이병철
Original assignee: 주식회사 하이닉스반도체
Priority date: 2001-06-27
Filing date: 2001-06-27
Publication date: 2003-01-06
Also published as: KR100755051B1

Abstract

본 발명은 반도체소자의 제조방법에 관한 것으로서, 반도체소자의 게이트 형성시 버퍼산화막을 게이트 전면이 아닌 폴리사이드막의 측벽에만 형성하여 게이트와 질화막사이의 충분한 스트레스 버퍼역할을 하게 하고 또한 후속 자기정렬콘택 식각시 드러나지 않도록 하여 쇼트가 나는 것을 방지할 수 있는 이점이 있다.

Description

반도체소자의 제조방법{METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE}

본 발명은 반도체소자의 제조방법에 관한 것으로서, 보다 상세하게는 반도체소자의 게이트 형성시 버퍼산화막을 게이트 전면이 아닌 폴리사이드막의 측벽에만 형성하여 게이트와 질화막사이의 충분한 스트레스 버퍼역할을 하게 하고 또한 후속 자기정렬콘택 식각시 드러나지 않도록 하여 쇼트가 나는 것을 방지하도록 한 반도체소자의 제조방법에 관한 것이다.

도 1a내지 도 1e는 종래기술에 의한 반도체소자의 제조방법을 설명하기 위한 단면도들이다.

도 1a에 도시된 바와 같이 반도체 기판(10)상에 소자간 분리를 위한 소자분리막(20)을 형성하고 폴리사이드막(32)과 마스크질화막(34)을 증착한다. 그런다음 게이트마스크를 이용하여 게이트(30) 패턴을 형성한다.

그런다음 도 1b에 도시된 바와 같이 폴리사이드막(34) 측벽에 산화막(40)을 형성하고, 게이트(30) 전면에 버퍼산화막(50)을 증착한다.

그런다음 도 1c에 도시된 바와 같이 버퍼산화막(50)이 증착된 결과물 전면에 자기정렬 콘택식각을 위한 장벽질화막(60)을 전면에 증착한다.

그런다음 도 1d에 도시된 바와 같이 장벽질화막(60)이 증착된 전면에 층간절연막(70)을 증착하여 평탄화한다.

그런다음 도 1e에 도시된 바와 같이 랜딩플러그 콘택마스크를 통해 자기정렬콘택식각을 수행하여 랜딩플러그 콘택(80)을 형성한다.

이렇게 랜딩플러그 콘택(80)을 형성하기 위해 자기정렬 콘택식각시 'A'부위와 같이 장벽질화막(60)과 마스크질화막(60)과 버퍼산화막(50)이 드러나게 되어 식각되고 식각후 세정공정시 또 랜딩플러그 폴리증착과 세정시 버퍼산화막(50)이 소실되어 게이트(30)와 랜딩플러그간에 쇼트가 발생하는 문제점이 있다.

본 발명은 상기와 같은 문제점을 해결하기 위해 창작된 것으로서, 본 발명의 목적은 반도체소자의 게이트 형성시 버퍼산화막을 게이트 전면이 아닌 폴리사이드막의 측벽에만 형성하여 게이트와 장벽질화막사이의 충분한 스트레스 버퍼역할을 하게 하고 또한 후속 자기정렬콘택 식각시 드러나지 않도록 하여 쇼트가 나는 것을 방지하도록 한 반도체소자의 제조방법을 제공함에 있다.

도 2a내지 도 2e은 본 발명의 일 실시예에 의한 반도체소자의 제조방법을 설명하기 위한 단면도들이다.

도 3a내지 도 3g은 본 발명의 다른 실시예에 의한 반도체소자의 제조방법을 설명하기 위한 단면도들이다.

- 도면의 주요부분에 대한 부호의 설명 -

10 : 기판 20 : 소자분리막

30 : 게이트 32 : 폴리사이드막

34 : 마스크질화막 40 : 산화막

50 : 버퍼산화막 60 : 장벽질화막

70 : 층간절연막 80 : 랜딩플러그 콘택

90 : 감광막

상기와 같은 목적을 실현하기 위한 본 발명은 반도체 기판에 소자분리막을 형성한 후 폴리사이드구조의 게이트 패턴을 형성하는 단계와, 게이트 패턴을 형성한 후 게이트의 폴리사이드막 측벽에 산화막을 증착하고 전면에 버퍼산화막을 증착하는 단계와, 버퍼산화막을 증착한 후 전면식각을 수행하여 폴리사이드막 측벽에만 버퍼산화막이 남도록 하는 단계와, 전면식각 후 결과물 전면에 장벽질화막과 층간절연막을 증착하는 단계와, 층간절연막을 증착한 후 랜딩플러그 콘택을 형성하는단계를 포함하여 이루어진 것을 특징으로 한다.

이때 버퍼산화막은 TEOS, HTO 등으로 20∼500Å 두께로 증착되는 것을 특징으로 한다.

또한, 장벽질화막의 두께는 50∼700Å 인 것을 특징으로 한다.

또한, 버퍼산화막 전면식각시 산화막과 소자분리막과의 선택비를 두고 식각하는 것을 특징으로 한다.

한편, 본원 발명은 반도체 기판에 소자분리막을 형성한 후 폴리사이드구조의 게이트 패턴을 형성하는 단계와, 게이트 패턴을 형성한 후 게이트의 폴리사이드막 측벽에 산화막을 증착하고 전면에 버퍼산화막을 증착하는 단계와, 버퍼산화막을 증착한 후 결과물전면에 감광막을 코팅하는 단계와, 감광막을 코팅한 후 감광막을 마스크질화막 아래까지 선택적으로 제거하는 단계와, 감광막을 선택적으로 제거한 후 감광막 위로 노출된 버퍼산화막을 식각하는 단계와, 버퍼산화막을 식각한 후 감광막을 완전히 제거하는 단계와, 감광막을 완전히 제거한 후 결과물 전면에 장벽질화막과 층간절연막을 증착하는 단계와, 층간절연막을 증착한 후 랜딩플러그 콘택을 형성하는 단계를 포함하여 이루어진 것을 특징으로 한다.

또한, 장벽질화막의 두께는 50∼700Å 인 것을 특징으로 한다.

또한, 감광막대신에 식각율이 빠른 SOG로 사용하는 것을 특징으로 한다.

또한, 버퍼산화막의 식각시 습식식각이나 건식식각으로 진행하는 것을 특징으로 한다.

위와 같이 이루어진 본 발명은 게이트의 측벽에 형성되는 버퍼산화막을 폴리사이드막 측벽에만 형성하도록 하는 것이다.

이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 설명한다. 또한 본 실시예는 본 발명의 권리범위를 한정하는 것은 아니고, 단지 예시로 제시된 것이며 종래 구성과 동일한 부분은 동일한 부호 및 명칭을 사용한다.

도 2a 내지 도 2e는 본 발명의 일실시예에 의한 반도체소자의 제조방법을 설명하기 위한 단면도들이다.

도 2a에 도시된 바와 같이 반도체 기판(10) 상에 소자간 분리를 위한 소자분리막(20)을 형성하고 폴리사이드막(32)과 마스크질화막(34)을 증착한다. 그런다음 게이트마스크를 이용하여 게이트(30) 패턴을 형성한다.

그런다음 도 2b에 도시된 바와 같이 폴리사이드막(32) 측벽에 산화막(40)을 형성하고, 게이트(30) 전면에 버퍼산화막(50)을 증착한다.

이때 버퍼산화막(50)은 TEOS, HTO 등으로 20∼500Å 두께로 증착한다.

그런다음 도 2c에 도시된 바와 같이 버퍼산화막(50)이 증착된 결과물을 전면식각하여 버퍼산화막(50)을 식각하여 마스크질화막(60) 측벽에 증착된 버퍼산화막(50)을 제거한다.

이때, 버퍼산화막(50)을 일정부분 제거하기 위해 전면식각시 산화막(40)과 소자분리막(20)과의 선택비를 두고 식각하여 버퍼산화막(50) 만을 식각한다.

그런다음 2d에 도시된 바와 같이 폴리사이드막(32) 측벽에만 버퍼산화막(50)을 남겨놓고 결과물 전면에 50∼700Å 의 두께로 장벽질화막(60)을 증착한 후 전면에 층간절연막(70)을 증착하여 평탄화한다.

그런다음 도 2e에 도시된 바와 같이 랜딩플러그 콘택마스크를 통해 자기정렬 콘택식각을 수행하여 랜딩플러그 콘택(80)을 형성한다.

도 3a 내지 도 3g는 본 발명의 다른 실시예에 의한 반도체소자의 제조방법을 설명하기 위한 단면도들이다.

도 3a에 도시된 바와 같이 반도체 기판(10) 상에 소자간 분리를 위한 소자분리막(20)을 형성하고 폴리사이드막(32)과 마스크질화막(34)을 증착한다. 그런다음 게이트마스크를 이용하여 게이트(30) 패턴을 형성한다.

그런다음 도 3b에 도시된 바와 같이 폴리사이드막(32) 측벽에 산화막(40)을 형성하고, 게이트(30) 전면에 버퍼산화막(50)을 증착한다.

그런다음 도 3c에 도시된 바와 같이 버퍼산화막(50)이 증착된 결과물 전면에 감광막(90)을 코팅한 후 감광막(90)을 마스크질화막(34) 아래까지 선택적으로 제거한다.

이때 감광막(90)대신에 식각율이 빠른 SOG로 사용할 수도 있다.

그런다음 도 3d에 도시된 바와 같이 감광막(90) 위로 드러난 버퍼산화막(50)을 습식식각이나 건식식각을 수행하여 제거한다.

그런다음 도 3e에 도시된 바와 같이 버퍼산화막(50)의 일부를 제거한 후 코팅된 감광막(50)을 완전히 제거한 후 결과물 전면에 50∼700Å 의 두께로 장벽질화막(60)을 증착한다.

그런다음 도 3f에 도시된 바와 같이 층간절연막(70)을 증착하고 도 3g에 도시된 바와 같이 랜딩플러그 콘택마스크를 통해 자기정렬 콘택식각을 수행하여 랜딩플러그 콘택(80)을 형성한다.

상기한 바와 같이 본 발명은 반도체소자의 게이트 형성시 버퍼산화막을 게이트 전면이 아닌 폴리사이드막의 측벽에만 형성하여 게이트와 질화막사이의 충분한 스트레스 버퍼역할을 하게 하고 또한 후속 자기정렬콘택 식각시 드러나지 않도록 하여 쇼트가 나는 것을 방지할 수 있는 이점이 있다.

Claims

반도체 기판에 소자분리막을 형성한 후 폴리사이드구조의 게이트 패턴을 형성하는 단계와,

상기 게이트 패턴을 형성한 후 상기 게이트의 폴리사이드막 측벽에 산화막을 증착하고 전면에 버퍼산화막을 증착하는 단계와,

상기 버퍼산화막을 증착한 후 전면식각을 수행하여 상기 폴리사이드막 측벽에만 상기 버퍼산화막이 남도록 하는 단계와,

상기 전면식각 후 결과물 전면에 장벽질화막과 층간절연막을 증착하는 단계와,

상기 층간절연막을 증착한 후 랜딩플러그 콘택을 형성하는 단계

를 포함하여 이루어진 것을 특징으로 하는 반도체소자의 제조방법.
제 1항에 있어서, 상기 버퍼산화막은 TEOS, HTO 등으로 20∼500Å 두께로 증착되는 것을 특징으로 하는 반도체소자의 제조방법.
제 1항에 있어서, 상기 장벽질화막의 두께는 50∼700Å 인 것을 특징으로 하는 반도체소자의 제조방법.
제 1항에 있어서, 상기 버퍼산화막 전면식각시 상기 산화막과 상기 소자분리막과의 선택비를 두고 식각하는 것을 특징으로 하는 반도체소자의 제조방법.
반도체 기판에 소자분리막을 형성한 후 폴리사이드구조의 게이트 패턴을 형성하는 단계와,

상기 게이트 패턴을 형성한 후 상기 게이트의 폴리사이드막 측벽에 산화막을 증착하고 전면에 버퍼산화막을 증착하는 단계와,

상기 버퍼산화막을 증착한 후 결과물전면에 감광막을 코팅하는 단계와,

상기 감광막을 코팅한 후 상기 감광막을 마스크질화막 아래까지 선택적으로 제거하는 단계와,

상기 감광막을 선택적으로 제거한 후 상기 감광막 위로 노출된 상기 버퍼산화막을 식각하는 단계와,

상기 버퍼산화막을 식각한 후 상기 감광막을 완전히 제거하는 단계와,

상기 감광막을 완전히 제거한 후 결과물 전면에 장벽질화막과 층간절연막을 증착하는 단계와,

상기 층간절연막을 증착한 후 랜딩플러그 콘택을 형성하는 단계

를 포함하여 이루어진 것을 특징으로 하는 반도체소자의 제조방법.
제 5항에 있어서, 상기 버퍼산화막은 TEOS, HTO 등으로 20∼500Å 두께로 증착되는 것을 특징으로 하는 반도체소자의 제조방법.
제 5항에 있어서, 상기 장벽질화막의 두께는 50∼700Å 인 것을 특징으로 하는 반도체소자의 제조방법.
제 5항에 있어서, 상기 감광막대신에 식각율이 빠른 SOG로 사용하는 것을 특징으로 하는 반도체소자의 제조방법.
상기 제 5항에 있어서, 버퍼산화막의 식각시 습식식각이나 건식식각으로 진행하는 것을 특징으로 하는 반도체소자의 제조방법.