KR20050016766A - 반도체 소자의 제조 방법 - Google Patents

반도체 소자의 제조 방법

Info

Publication number
KR20050016766A
KR20050016766A KR1020030053636A KR20030053636A KR20050016766A KR 20050016766 A KR20050016766 A KR 20050016766A KR 1020030053636 A KR1020030053636 A KR 1020030053636A KR 20030053636 A KR20030053636 A KR 20030053636A KR 20050016766 A KR20050016766 A KR 20050016766A
Authority
KR
South Korea
Prior art keywords
interlayer insulating
film
layer
pattern
insulating film
Prior art date
Application number
KR1020030053636A
Other languages
English (en)
Other versions
KR100606532B1 (ko
Inventor
명정학
Original Assignee
동부아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부아남반도체 주식회사 filed Critical 동부아남반도체 주식회사
Priority to KR1020030053636A priority Critical patent/KR100606532B1/ko
Priority to US10/909,690 priority patent/US7371507B2/en
Publication of KR20050016766A publication Critical patent/KR20050016766A/ko
Application granted granted Critical
Publication of KR100606532B1 publication Critical patent/KR100606532B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 기판 상에 도전층의 패턴을 형성시키는 단계; 상기 반도체 기판 상에 층간 절연막을 형성시키는 단계; 상기 층간 절연막 상에 반사 방지막을 형성시키는 단계; 상기 도전층의 패턴의 일부분을 노출시키기 위해 상기 반사 방지막 상에 감광막의 패턴을 형성시키는 단계; 상기 감광막의 패턴을 식각 마스크로 이용하여 상기 반사 방지막과 상기 층간 절연막을 건식 식각시키는 단계; 및 상기 반사 방지막과 상기 층간 절연막의 건식 식각 단계에 연이어 인시튜 상태로 상기 감광막의 패턴을 소정의 플라즈마 처리에 의해 제거시킴과 아울러 상기 반사 방지막과 상기 층간 절연막의 건식 식각 단계에서 생성된 이물질층을 제거시키는 단계를 포함하여 구성된다.
따라서, 본 발명은 상기 트렌치의 형성 때에 생성된 이물질층을 용이하게 제거시켜 반도체 소자의 수율을 향상시킬 수가 있다. 또한, 상기 이물질층의 제거 동안에 상기 층간 절연막의 식각 손실을 최소화시킬 수가 있고 상기 층간 절연막의 저 유전율 성질을 유지시킬 수가 있다.

Description

반도체 소자의 제조 방법{Method For Manufacturing Semiconductor Devices}
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 더욱 상세하게는 반사 방지막을 이용하여 층간 절연막의 식각홀을 형성하더라도 미세 패턴을 용이하게 형성시킴으로써 공정 신뢰성을 향상시키도록 한 반도체 소자의 제조 방법에 관한 것이다.
일반적으로, 반도체 소자의 고집적화에 따라 배선의 미세화가 급속히 진행된다. 이는 상기 배선의 저항 상승을 가져오고 나아가 신호 전달 지연을 가져온다. 이러한 신호 전달 지연을 해결하기 위해 기존의 단층 배선 구조를 대신하여 다층 배선 구조가 도입되기 시작하였다. 그러나, 상기 다층 배선 구조에서도 배선간의 피치(pitch)가 축소됨에 따라 동일 층 배선간의 기생 용량(Parasitic Capacitance)이 증가하고 반도체 소자의 신호 전달 지연이 심화된다. 특히, 미세 배선의 경우, 배선의 기생 용량으로 인한 신호 전달 지연이 반도체 소자의 동작 특성에 크게 영향을 끼친다.
상기 배선간의 기생 용량을 저감시키기 위해서는 상기 배선의 두께를 줄이고 층간 절연막의 두께를 늘리는 것이 바람직하다. 따라서, 상기 배선을 낮은 비저항의 물질로 형성시키고 상기 층간 절연막을 저 유전율의 물질로 형성시키는 방안의 하나로 배선 물질로서, 예를 들어 구리(Cu)를 사용하고, 층간 절연막 물질로서 다양한 물질들을 사용하는 방안이 제안되고 있다. 하지만, 구리의 경우, 식각 부산물의 증기압이 낮기 때문에 건식 식각의 어려움이 많다.
그래서, 층간 절연막에 비아홀(Via Hole)이나 콘택홀(Contact Hole)과 같은 홀을 형성시키고 상기 홀 내에 구리를 매립시킨 후 평탄화시킴으로써 구리 배선을 형성시키는 다마신(Damascene) 공정을 사용하기 시작하였다. 상기 다마신 공정의 경우, 구리의 평탄화를 위한 화학적 기계적 연마(Chemical Mechanical Polishing) 공정을 진행할 때 식각 저지층이 요구된다. 상기 식각 저지층의 유전율이 크면 층간 절연막의 유전율이 증가하므로 상기 식각 저지층로서 두께가 얇고 유전율이 낮은 물질을 사용하는 것이 바람직하다. 현재, 상기 식각 저지층의 물질로는 질화막을 주로 사용한다.
그런데, 상기 화학적 기계적 연마 공정에 있어서, OES(Optical Emission Spectroscopy) 방법을 적용한 종료 시점 검출(End Point Detection: EPD) 시스템을 사용할 경우, 식각 저지층인 질화막이 이미 식각 가스에 노출된 후 배선 물질의 식각 종료 시점이 검출되므로 상기 식각 저지층이 식각된다. 이로써, 상기 식각 저지층의 두께가 얇을 경우, 상기 식각 저지층이 식각에 의해 더욱 얇아짐으로써 쉽게 파손될 가능성이 높다. 그래서, 레이저 간섭계(Laser Interferometer)를 적용한 EPD 시스템을 사용하는 것이 바람직하다. 이는 식각 저지층의 노출 전에 배선 물질의 식각을 종료시킴으로써 식각 저지층의 손상을 방지할 수 있기 때문이다. 따라서, 얇은 식각 저지층을 사용하기가 가능하므로 식각 저지층을 포함한 전체적인 층간 절연막의 유전율을 저감시킬 수가 있다.
최근에는 기존의 다마신 공정을 더욱 개선시킨 듀얼 다마신(Dual Damascene) 공정이 사용되고 있다. 종래의 듀얼 다마신 공정은 도 1a에 도시된 바와 같이, 반도체 기판(10) 상에 도전층(11)을 증착하고, 상기 도전층(11) 상에 식각 저지층(13)을 증착한 후 상기 식각 저지층(13)과 상기 도전층(11)을 원하는 배선의 패턴으로 형성시킨다. 그런 다음, 상기 식각 저지층(13)의 패턴을 포함하여 상기 반도체 기판(10) 상에 층간 절연막(15)을 증착하고 상기 층간 절연막(15)을 화학적 기계적 연마 공정에 의해 평탄화시킨다. 이어서, 비아홀 형성 영역의 상기 층간 절연막(15)에 비아홀(16)을 형성시키고, 상기 층간 절연막(15) 상에 반사 방지막(19)을 코팅시킨다. 그 다음에 트렌치 형성 영역을 노출시키는 개구부(18)가 상기 비아홀(16)의 수직선 상에 위치하도록 감광막(PR)의 패턴을 상기 반사 방지막(17) 상에 형성시킨다. 도 1b에 도시된 바와 같이, 상기 감광막(PR)의 패턴을 식각 마스크층으로 이용하여 상기 개구부(18) 내의 반사 방지막(17)을 건식 식각시킨 후 상기 층간 절연막(15)을 원하는 깊이만큼 건식 식각시킴으로써 트렌치(19)를 형성시킨다.
그런데, 종래에는 상기 트렌치(19)를 형성하기 위해 상기 감광막(PR)의 패턴을 패터닝할 때 상기 도전층(11)으로부터의 난반사 때문에 상기 감광막(PR)의 패턴을 정확하게 패터닝할 수가 없다. 이를 해결하기 위해 상기 층간 절연막(15) 상에 반사 방지막(17)을 코팅시킨 후 상기 감광막(PR)의 패턴을 패터닝하고 상기 트렌치(19)를 형성한다.
그러나, 종래에는 상기 트렌치(19)를 형성하기 위해 상기 반사 방지막(17)과 상기 층간 절연막(15)을 불소계 플라즈마 처리, 예를 들어 CxFx계 플라즈마 처리에 의해 건식 식각시키는 동안에 상기 비아홀(16)의 상측 모서리 부분에 고분자 물질로 구성된 이물질층(21)이 형성된다. 상기 이물질층(21)은 상기 반사 방지막(17)과 상기 층간 절연막(15) 및 식각 부산물인 고분자 물질의 혼합물이다.
상기 이물질층(21)은 도 1c에 도시된 바와 같이, 점선으로 도시된 감광막(PR)의 패턴을 제거하는 감광막 제거 공정에서 사용된 산소(O2) 플라즈마 처리에 의해 완전히 제거되지 않거나, 후속의 세정공정에서도 습식 세정용 약액(Chemical)에 의해 완전히 제거되지 않는다. 또한, 도 1d에 도시된 바와 같이, 상기 세정공정에서 상기 이물질층(21)이 상기 비아홀(16)의 상측 모서리 부분에서 제거되더라도 상기 비아홀(16)의 내부에 떨어져서 잔존하기도 한다. 그 결과, 상기 이물질층(21)은 상기 비아홀(16)과 상기 트렌치(19) 내에 형성될 도전층(미도시)과, 상기 도전층(11)의 전기적 연결을 방해하는 결함(Defect)으로 작용함으로써 반도체 소자의 수율을 저하시킨다.
이와 같은 문제를 해결하기 위해 상기 감광막(PR)의 패턴을 제거하는 공정에서 상기 감광막(PR)의 패턴에 대한 산소(O2) 플라즈마 처리 시간을 연장하거나, 산소(O2)와 CxFx계 플라즈마 처리를 하는 방안을 시도하고 있다. 그러나, 과도한 산소(O2) 플라즈마 처리는 상기 층간 절연막(15)의 막질에 악영향을 준다. 또한, 상기 층간 절연막(15)의 건식 식각공정이 층간 절연막 식각용 식각 챔버(미도시)에서 완료된 후 상기 반도체 기판(10)을 상기 층간 절연막 식각용 식각 챔버로부터 인출하여 감광막 제거용 챔버(미도시)로 반송하는 동안에 대기에 일시적으로 노출된다. 그러므로, 상기 감광막(PR)의 제거 공정이 진행되는 동안에 상기 이물질층(21)은 쉽게 제거되지 않는 성질을 갖는다. 그 결과, 상기 이물질층(21)이 산소(O2) 가스에 불소(F) 계열의 가스를 첨가한 플라즈마 처리에 의해서도 쉽게 제거되지 않는다.
더욱이, 상기 감광막(PR)의 제거 공정 후에 약액(Chemical)을 이용한 습식 세정 공정에 의해 상기 이물질층(21)을 제거하는 방법에서는 저 유전율의 층간 절연막(15)이 수분을 쉽게 흡수하는 특성 때문에 저 유전율 자체의 고유 성질을 상실한다. 그러므로, 상기 방법은 매우 제한적으로 사용될 수밖에 없고 또한 상기 이물질층(21)을 쉽게 제거시키지 못한다.
따라서, 본 발명의 목적은 듀얼 다마신 공정에서 층간 절연막에 트렌치를 형성할 때 생성된 이물질층을 인시튜 상태로 용이하게 제거시키는데 있다.
본 발명의 다른 목적은 상기 이물질층을 제거하면서도 층간 절연막의 손상을 최소화하는데 있다.
본 발명의 또 다른 목적은 상기 이물질층을 제거하면서도 층간 절연막의 저유전율 성질을 유지시키는데 있다.
본 발명의 또 다른 목적은 반도체 소자의 수율을 향상시키는데 있다.
이와 같은 목적을 달성하기 위한 본 발명에 의한 반도체 소자의 제조 방법은
반도체 기판 상에 도전층의 패턴을 형성시키는 단계; 상기 반도체 기판 상에 층간 절연막을 형성시키는 단계; 상기 층간 절연막 상에 반사 방지막을 형성시키는 단계; 상기 도전층의 패턴의 일부분을 노출시키기 위해 상기 반사 방지막 상에 감광막의 패턴을 형성시키는 단계; 상기 감광막의 패턴을 식각 마스크로 이용하여 상기 반사 방지막과 상기 층간 절연막을 건식 식각시키는 단계; 및 상기 반사 방지막과 상기 층간 절연막의 건식 식각 단계에 연이어 인시튜 상태로 소정의 플라즈마 처리로 상기 반사 방지막과 상기 층간 절연막의 건식 식각 단계에서 생성된 이물질층을 제거시키는 단계를 포함하는 것을 특징으로 한다.
바람직하게는, 상기 층간 절연막을 형성시키는 단계에서는 상기 반도체 기판 상에 상기 층간 절연막을 증착시킨 후 상기 층간 절연막에 듀얼 다마신을 위한 비아홀을 형성시키고, 상기 반사 방지막과 상기 층간 절연막의 식각 단계에서는 상기 층간 절연막에 상기 감광막의 패턴을 형성시킨 후 상기 듀얼 다마신을 위한 트렌치를 형성시킬 수 가 있다.
바람직하게는, 상기 이물질층을 알곤과 불소계 플라즈마 처리에 의해 제거시킬 수가 있다. 또한, 상기 이물질층을 산소와 알곤 및 불소계 플라즈마 처리에 의해 제거시킬 수가 있다.
바람직하게는, 상기 감광막의 패턴을 제거하기 전에 상기 이물질층을 제거시키거나 상기 감광막의 패턴을 제거한 후 상기 이물질층을 제거시킬 수가 있다.
이하, 본 발명에 의한 반도체 소자의 제조 방법을 첨부된 도면을 참조하여 상세히 설명하기로 한다. 종래의 부분과 동일한 구성 및 동일한 작용을 갖는 부분에는 동일 부호를 부여한다.
도 2a 내지 도 2c는 본 발명에 의한 반도체 소자의 제조 방법을 나타낸 단면 공정도이다.
도 2a를 참조하면, 먼저, 반도체 기판(10)을 준비한다. 상기 반도체 기판(10)에는 도면에 도시하지 않았으나 아이솔레이션층, 게이트 절연막, 게이트 전극, 소스/드레인 영역, 커패시터, 배선, 층간 절연막 등이 미리 형성될 수 있음은 자명한 사실이다.
그런 다음, 상기 반도체 기판(10) 상에 광 반사율이 높은 도전층(11), 예를 들어 높은 알루미늄 재질의 도전층을 스퍼터링 공정에 의해 증착하고, 상기 도전층(11) 상에 식각 저지층(13)을 증착한다. 상기 식각 저지층(13)은 층간 절연막(15)의 비아홀(16)을 형성하기 위해 상기 층간 절연막(15)을 식각하는 동안에 상기 도전층(11)이 식각되는 것을 저지하기 위한 층이다. 상기 식각 저지층(13)을 예를 들어, TiN층이나 질화막 등으로 형성할 수 있다. 이어서, 상기 식각 저지층(13)과 상기 도전층(11)을 원하는 배선의 패턴으로 형성시킨다.
이어서, 상기 식각 저지층(13)의 패턴을 포함하여 상기 반도체 기판(10)의 전역 상에 상기 층간 절연막(15)을 화학 기상 증착 공정에 의해 증착하고, 상기 층간 절연막(15)을 화학적 기계적 연마 공정에 의해 평탄화시킨다. 여기서, 상기 층간 절연막(15)으로는 저 유전율의 절연막을 증착하는 것이 바람직하다. 한편, 상기 층간 절연막(15)을 설명의 편의상 단일층으로 도시하였으나, 실제로는 재질이 다른 복수층으로 구성할 수 있음은 자명한 사실이다.
이후, 상기 층간 절연막(15)의 비아홀 형성 영역에 상기 비아홀(16)을 형성시키고, 상기 층간 절연막(15) 상에 반사 방지막(19)을 코팅시킨다. 이때, 상기 비아홀(16) 내에도 상기 반사 방지막(19)이 코팅된다.
그 다음에, 트렌치 형성 영역을 노출시키는 개구부(18)가 상기 비아홀(16)의 수직선 상에 위치하도록 감광막(PR)의 패턴을 상기 반사 방지막(17) 상에 형성시킨다.
도 2b를 참조하면, 상기 감광막(PR)의 패턴이 형성된 상태에서 상기 반도체 기판(10)을 식각 챔버(미도시) 내에 투입한 후 상기 감광막(PR)의 패턴을 식각 마스크층으로 이용하여 상기 개구부(18) 내의 반사 방지막(17)을 건식 식각시키고, 상기 층간 절연막(15)을 원하는 깊이만큼 건식 식각시킴으로써 트렌치(19)를 형성시킨다.
이때, 상기 반사 방지막(17)과 상기 층간 절연막(15)을 불소계 플라즈마 처리, 예를 들어 CxFx계 플라즈마 처리에 의해 건식 식각시키는 동안에 상기 비아홀(16)의 상측 모서리 부분에 고분자 물질로 구성된 이물질층(21)이 형성된다. 상기 이물질층(21)은 상기 반사 방지막(17)과 상기 층간 절연막(15) 및 식각 부산물인 고분자 물질의 혼합물이다.
도 2c를 참조하면, 상기 트렌치(19)가 형성된 상태에서 상기 반도체 기판(10)을 상기 식각 챔버로부터 인출시키지 않고 상기 동일한 식각 챔버의 내부에 그대로 놓아둔 상태, 즉 인시튜(In-situ) 상태에서 도 2b의 이물질층(21)을 알곤(Ar)과 CxFx계 플라즈마로 처리시킴으로써 제거시킨다. 여기서, 상기 알곤(Ar)과 CxFx계 플라즈마 처리를 이용하는 것은 상기 인시튜 상태에서 상기 이물질층(21)을 제거하기 위해 O2 플라즈마 처리 시간을 증가시키는 등의 종래의 방법에서 상기 식각 챔버 내의 식각 조건이 상기 층간 절연막(15)의 식각 때의 식각 조건과 크게 변화함으로써 상기 식각 챔버에 후속으로 투입될 반도체 기판에 심각한 불량을 일으킬 위험성이 높아질 수 있기 때문이다. 또한, 종래의 방법에서 상기 이물질층(21)의 제거를 위해 산소(O2) 플라즈마 또는 산소(O2)와 CxFx계 플라즈마 처리를 이용하기 때문에 래디컬(Radical)과 전자의 화학적 반응에 의해서 도 1c에 도시된 견고한 고분자 재질의 이물질층(21)이 제거되기 어렵기 때문이다.
따라서, 본 발명은 상기 층간 절연막(15)을 CxFx계 플라즈마 처리에 의해 식각하고, 상기 이물질층(21)을 알곤(Ar)과 CxFx계 플라즈마 처리에 의해 제거하므로 상기 층간 절연막(15)을 식각할 때의 식각 조건이 거의 변화가 없다. 그 결과, 상기 식각 챔버에 후속으로 투입될 반도체 기판에 심각한 불량을 일으킬 위험성이 제거될 수 있다.
또한, 본 발명은 상기 이물질층(21)의 제거를 위해 알곤(Ar)과 CxFx계 플라즈마 처리를 이용하므로 무거운 알곤 이온의 스퍼터링 효과로 상기 이물질층(21)에 충격을 줌으로써 상기 이물질층(21)을 구성하는 고분자 물질의 결합을 약화시킨 후 상기 CxFx계 플라즈마의 래디컬(Radical)과 전자의 화학적 반응에 의해 상기 이물질층(21)을 용이하게 제거시킬 수가 있다. 그 결과, 반도체 소자의 수율이 향상될 수 있다. 또한, 본 발명은 상기 이물질층(21)을 인시튜 상태로 제거할 수 있으므로 상기 이물질층(21)의 제거를 위한 후속의 습식 세정 공정을 생략 가능한데, 이는 상기 세정 공정에 의한 상기 층간 절연막(15)의 저유전율 성질을 그대로 유지시킬 수가 있고 아울러 반도체 제조 공정의 단순화시킬 수 있다.
한편, 본 발명은 알곤(Ar)과 CxFx계 플라즈마 대신에 상기 이물질층(21)의 재질에 따라 산소(O2)를 예를 들어 5~20SCCM의 소량으로 첨가한 알곤(Ar)과 CxFx계 플라즈마를 사용하는 것도 가능하다.
또한, 상기 알곤 가스를 10~50SCCM의 대량으로, 상기 CxFx계 가스를 소량으로 혼합시키는 것이 바람직한데, 이는 상기 감광막 제거 동안에 상기 플라즈마에 의한 상기 층간 절연막(15)의 식각 손실을 예를 들어 200Å 이하의 두께로 최소화시키기 위함이다.
이후, 상기 트렌치(19)의 형성을 위한 감광막(PR)의 패턴을 종래의 방법과 동일하게 산소(O2) 플라즈마 처리로 제거시킨다. 따라서, 본 발명의 듀얼다마신 공정을 위한 비아홀 및 트렌치가 완성된다.
한편, 본 발명은 상기 감광막(PR)의 패턴이 제거되지 않은 상태에서 상기 이물질층을 제거하는 방법을 기준으로 설명하였으나, 상기 감광막(PR)의 패턴이 제거된 상태에서 상기 이물질층을 제거하는 방법도 가능하다. 설명의 편의상 이에 대한 설명은 설명의 중복을 방지하기 위해 생략하기로 한다.
이상에서 설명한 바와 같이, 본 발명에 의한 반도체 소자의 제조 방법은 반도체 기판 상에 도전층의 패턴을 형성시키고, 상기 도전층의 패턴을 포함하여 상기 반도체 기판 상에 층간 절연막을 형성시키고, 상기 층간 절연막에 듀얼 다마신 공정을 위한 비아홀을 형성시키고, 상기 층간 절연막 상에 반사 방지막을 증착시킨다. 그런 다음, 하나의 동일한 식각 챔버에서 상기 층간 절연막에 듀얼 다마신 공정을 위한 트렌치를 형성시키고 나서 인시튜 상태로 상기 트렌치의 형성 때에 생성된 이물질층을 알곤가스와 CxFx계 가스의 플라즈마 처리로 제거시킨 후 종래의 방법과 동일하게 산소(O2) 플라즈마 처리로 상기 트렌치의 형성을 위한 감광막의 패턴을 제거한다.
따라서, 본 발명은 상기 트렌치의 형성 때에 생성된 이물질층을 용이하게 제거시켜 반도체 소자의 수율을 향상시킬 수가 있다. 또한, 상기 이물질층의 제거 동안에 상기 층간 절연막의 식각 손실을 최소화시킬 수가 있고 상기 층간 절연막의 저 유전율 성질을 유지시킬 수가 있다.
한편, 본 발명은 도시된 도면과 상세한 설명에 기술된 내용에 한정하지 않으며 본 발명의 사상을 벗어나지 않는 범위 내에서 다양한 형태의 변형도 가능함은 이 분야에 통상의 지식을 가진 자에게는 자명한 사실이다.
도 1a 내지 도 1d는 종래의 듀얼 다마신(Dual Damascene) 공정을 나타낸 단면 공정도.
도 2a 내지 도 2c는 본 발명에 의한 반도체 소자의 제조 방법에 적용된 듀얼 다마신 공정을 나타낸 단면 공정도.

Claims (6)

  1. 반도체 기판 상에 도전층의 패턴을 형성시키는 단계;
    상기 반도체 기판 상에 층간 절연막을 형성시키는 단계;
    상기 층간 절연막 상에 반사 방지막을 형성시키는 단계;
    상기 도전층의 패턴의 일부분을 노출시키기 위해 상기 반사 방지막 상에 감광막의 패턴을 형성시키는 단계;
    상기 감광막의 패턴을 식각 마스크로 이용하여 상기 반사 방지막과 상기 층간 절연막을 건식 식각시키는 단계; 및
    상기 반사 방지막과 상기 층간 절연막의 건식 식각 단계에 연이어 인시튜 상태로 소정의 플라즈마 처리로 상기 반사 방지막과 상기 층간 절연막의 건식 식각 단계에서 생성된 이물질층을 제거시키는 단계를 포함하는 반도체 소자의 제조 방법.
  2. 제 1 항에 있어서, 상기 층간 절연막을 형성시키는 단계에서는 상기 반도체 기판 상에 상기 층간 절연막을 증착시킨 후 상기 층간 절연막에 듀얼 다마신을 위한 비아홀을 형성시키고, 상기 반사 방지막과 상기 층간 절연막의 식각 단계에서는 상기 층간 절연막에 상기 감광막의 패턴을 형성시킨 후 상기 듀얼 다마신을 위한 트렌치를 형성시키는 것을 특징으로 하는 반도체 소자의 제조 방법.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 이물질층을 알곤과 불소계 플라즈마 처리에 의해 제거시키는 것을 특징으로 하는 반도체 소자의 제조 방법.
  4. 제 3 항에 있어서, 상기 이물질층을 산소와 알곤 및 불소계 플라즈마 처리에 의해 제거시키는 것을 특징으로 하는 반도체 소자의 제조 방법.
  5. 제 3 항에 있어서, 상기 감광막의 패턴을 제거하기 전에 상기 이물질층을 제거시키는 것을 특징으로 하는 반도체 소자의 제조 방법.
  6. 제 3 항에 있어서, 상기 감광막의 패턴을 제거한 후 상기 이물질층을 제거시키는 것을 특징으로 하는 반도체 소자의 제조 방법.
KR1020030053636A 2003-08-02 2003-08-02 반도체 소자의 제조 방법 KR100606532B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020030053636A KR100606532B1 (ko) 2003-08-02 2003-08-02 반도체 소자의 제조 방법
US10/909,690 US7371507B2 (en) 2003-08-02 2004-08-02 Methods for fabricating semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030053636A KR100606532B1 (ko) 2003-08-02 2003-08-02 반도체 소자의 제조 방법

Publications (2)

Publication Number Publication Date
KR20050016766A true KR20050016766A (ko) 2005-02-21
KR100606532B1 KR100606532B1 (ko) 2006-07-31

Family

ID=34101828

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030053636A KR100606532B1 (ko) 2003-08-02 2003-08-02 반도체 소자의 제조 방법

Country Status (2)

Country Link
US (1) US7371507B2 (ko)
KR (1) KR100606532B1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101132568B1 (ko) 2010-05-06 2012-04-05 주식회사 테스 흄 발생없이 패턴을 형성하는 방법
US8518832B1 (en) 2011-06-27 2013-08-27 Western Digital (Fremont), Llc Process for masking and removal of residue from complex shapes
US8703397B1 (en) 2012-03-29 2014-04-22 Western Digital (Fremont), Llc Method for providing side shields for a magnetic recording transducer
US9773915B2 (en) * 2013-06-11 2017-09-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9362163B2 (en) * 2013-07-30 2016-06-07 Lam Research Corporation Methods and apparatuses for atomic layer cleaning of contacts and vias
US9001467B1 (en) 2014-03-05 2015-04-07 Western Digital (Fremont), Llc Method for fabricating side shields in a magnetic writer
US10566212B2 (en) 2016-12-19 2020-02-18 Lam Research Corporation Designer atomic layer etching
US11880018B2 (en) * 2021-03-12 2024-01-23 Raytheon Company Optical window with abrasion tolerance
US11513072B2 (en) 2021-03-12 2022-11-29 Raytheon Company Ablation sensor with optical measurement
CN113611602B (zh) * 2021-07-29 2024-01-19 上海华虹宏力半导体制造有限公司 一种刻蚀方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980052432A (ko) * 1996-12-24 1998-09-25 김영환 반도체 장치의 콘택홀 형성 방법
US6380096B2 (en) * 1998-07-09 2002-04-30 Applied Materials, Inc. In-situ integrated oxide etch process particularly useful for copper dual damascene
US6063709A (en) * 1998-09-08 2000-05-16 Taiwan Semiconductor Manufacturing Company Removal of SOG etchback residue by argon treatment
US6334960B1 (en) * 1999-03-11 2002-01-01 Board Of Regents, The University Of Texas System Step and flash imprint lithography
US6291361B1 (en) * 1999-03-24 2001-09-18 Conexant Systems, Inc. Method and apparatus for high-resolution in-situ plasma etching of inorganic and metal films
US6399483B1 (en) 1999-08-12 2002-06-04 Taiwan Semiconductor Manufacturing Company Method for improving faceting effect in dual damascene process
US6949203B2 (en) * 1999-12-28 2005-09-27 Applied Materials, Inc. System level in-situ integrated dielectric etch process particularly useful for copper dual damascene
KR100440080B1 (ko) * 1999-12-30 2004-07-15 주식회사 하이닉스반도체 반도체 소자의 금속배선 형성방법
US6630407B2 (en) 2001-03-30 2003-10-07 Lam Research Corporation Plasma etching of organic antireflective coating
KR20030002119A (ko) * 2001-06-30 2003-01-08 주식회사 하이닉스반도체 듀얼 다마신 공정에 의한 비아홀 형성 방법
US6720256B1 (en) 2002-12-04 2004-04-13 Taiwan Semiconductor Manufacturing Company Method of dual damascene patterning

Also Published As

Publication number Publication date
US20050026085A1 (en) 2005-02-03
US7371507B2 (en) 2008-05-13
KR100606532B1 (ko) 2006-07-31

Similar Documents

Publication Publication Date Title
US7125792B2 (en) Dual damascene structure and method
JP5178983B2 (ja) 有機ケイ酸塩ガラスにデュアルダマシン構造をエッチングするための方法
US7675179B2 (en) Device and method to eliminate shorting induced by via to metal misalignment
US5219791A (en) TEOS intermetal dielectric preclean for VIA formation
US6913994B2 (en) Method to form Cu/OSG dual damascene structure for high performance and reliable interconnects
KR100386622B1 (ko) 듀얼 다마신 배선 형성방법
JP2000332112A (ja) 集積回路構造の銅金属被覆上の一以上の低比誘電率絶縁層に形成される開口部のためのプラズマ洗浄方法
KR20020020912A (ko) 반도체 집적회로장치의 제조방법 및 반도체 집적회로장치
KR100414506B1 (ko) 드라이 에칭 방법 및 반도체 장치의 제조 방법
US7473639B2 (en) Method of forming dual damascene pattern
KR100606532B1 (ko) 반도체 소자의 제조 방법
JP4108228B2 (ja) 半導体装置の製造方法
US7091612B2 (en) Dual damascene structure and method
KR20040028499A (ko) 반도체장치의 제조방법
JPH1167909A (ja) 半導体装置の製造方法
KR100282416B1 (ko) 반도체소자의제조방법
KR100650902B1 (ko) 반도체 금속 배선 및 그 제조방법
KR20040058955A (ko) 듀얼 다마신 패턴 형성 방법
KR100492914B1 (ko) 반도체 소자의 금속 배선 및 그 형성 방법
KR20070049345A (ko) 반도체 소자의 제조방법
KR100509434B1 (ko) 포토레지스트 점착성 개선 방법
KR101181271B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100365936B1 (ko) 반도체소자의비아콘택형성방법
CN118486649A (zh) 一种半导体结构的形成方法
KR20050015116A (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130620

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140612

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150609

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160531

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170605

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee