JPH08222632A - 多層配線形成方法および構造 - Google Patents
多層配線形成方法および構造Info
- Publication number
- JPH08222632A JPH08222632A JP4777795A JP4777795A JPH08222632A JP H08222632 A JPH08222632 A JP H08222632A JP 4777795 A JP4777795 A JP 4777795A JP 4777795 A JP4777795 A JP 4777795A JP H08222632 A JPH08222632 A JP H08222632A
- Authority
- JP
- Japan
- Prior art keywords
- interlayer insulating
- insulating film
- opening
- metal
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
時にプラグ分布の疎な部分に形成される過剰研磨による
凹みの発生を防止し、層間絶縁膜上に均一な平坦面が得
られる多層配線形成方法および多層配線構造を提供す
る。 【構成】 下層配線層101上に層間絶縁膜102を形
成し、該層間絶縁膜に前記下層配線層に連通する開口部
103を形成する工程と;前記開口部を含んで前記層間
絶縁膜上全面にメタル膜105を形成する工程と;前記
層間絶縁膜上のメタル膜を化学的機械研磨処理により前
記開口部内を残して除去し該開口部内にメタルプラグ1
06を形成する工程と;前記層間絶縁膜上に前記開口部
内のメタル材料に接続する上層配線層108を形成する
工程とを含む多層配線形成方法において、前記層間絶縁
膜上全面にメタル膜を形成する前に、開口部の分布が疎
な部分の層間絶縁膜にダミーの開口部103’を形成す
る。
Description
ける多層配線形成方法および多層配線構造に関し、特に
上層配線と下層配線とを連結するコンタクトホールまた
はビアホールを有しここにブランケットメタル技術によ
りメタルプラグを形成した多層配線の形成方法および多
層配線構造に関するものである。
パターンも高密度化し、配線形成技術はますます微細化
および多層化の方向に進み、半導体集積回路の製造プロ
セスにおける多層配線形成技術の占める比重はますます
大きくなっている。
ばシリコン基板上に形成したトランジスタ等の能動素子
部上に、電極を介して第1層のアルミニウム配線パター
ンを形成し、この第1層配線上に層間絶縁膜を介して第
2層のアルミニウム配線パターンが形成される。第1層
および第2層の配線パターン同士は、層間絶縁膜に形成
したコンタクトホールやビアホール等の開口部に金属材
料を埋設してプラグを形成し、この金属プラグを介して
相互に電気的に導通させる。
形成すると、この層間絶縁膜に下層配線パターンの形状
に従って段差が形成され、この段差が、配線の微細化と
多層化の進展によって、大きくなり且つ急峻となって上
層の配線パターンの加工精度やパターニングの信頼性を
低下させる原因となっていた。特にアルミニウム配線に
おいて、このような段差に対処した被覆性の大幅な改善
ができない現在、層間絶縁膜の平坦性を向上させる必要
がある。この平坦性向上の必要性は、リソグラフィーの
短波長化に伴う焦点深度の低下の点からも重要であり、
段差形成の問題は高精度、高品質、高信頼性の半導体装
置を製造するために重要な解決すべき問題点となる。
坦化を図るため、開口部形成前に層間絶縁膜全面に対し
化学的機械研磨(CMP)処理を施すグローバル平坦化
技術が検討され一部実用化されている。
比の大きい(即ち縦長の)コンタクトホールやビアホー
ルに対し、信頼性の高いメタルプラグを形成することが
難しいという点である。この点に関し、これまでに各種
の絶縁膜の形成技術や平坦化技術およびメタルプラグ技
術が開発されてきた。その中でも特に、微細化されたコ
ンタクトホール等に配線材料を埋め込む技術としてメタ
ルプラグ技術が多層配線技術のキーテクノロジーとして
注目されている。このメタルプラグ技術としては、例え
ば、ブランケットW(タングステン)、選択成長メタル
技術、高温アルミスパッター技術、アルミリフロー技術
等が開発されている。このうち特にブランケットW等の
ブランケットメタル技術はプロセスは多少複雑になるも
のの安定な技術として量産現場でも実用化されている。
このブランケットメタル技術は、コンタクトホールを含
む層間絶縁膜全面にタングステン膜等のメタル膜を形成
しこれをエッチバック等によりコンタクトホール部分を
残して除去しコンタクトホール内にメタルプラグを形成
するものである。しかしながら、このブランケットメタ
ル技術においては、エッチバックの際のオーバーエッチ
ングによりコンタクトホール部分に凹部が形成され層間
絶縁膜に段差が生ずるプラグロスと呼ばれる問題が生じ
る。
且つ前述のグローバルな層間絶縁膜の平坦化を図るため
に、メタル膜を化学的機械研磨処理するダマシーン(d
amascene)法が提案されている。このダマシー
ン法は、下層配線上に層間絶縁膜を形成しこの層間絶縁
膜に化学的機械研磨処理を施してグローバルに平坦化し
た後、この層間絶縁膜に下層配線に連通する開口部を形
成する。次にこの開口部を含む層間絶縁膜全面にメタル
膜を形成し開口部内にメタルを埋設する。その後、この
層間絶縁膜上のメタル膜を化学的機械研磨により完全に
除去して平坦化し、開口部内にメタルを残してメタルプ
ラグを形成する。その後、このメタルプラグ上に上層配
線を形成するものである。
マシーン法についても、メタル埋設部の疎密分布に起因
する研磨ムラの問題が起こる。この問題について図6を
参照して以下に説明する。まず、下層配線101上に層
間絶縁膜102を形成し、この層間絶縁膜102に対し
化学的機械研磨処理を施して表面を平坦化する。その
後、この層間絶縁膜102にビアホール(またはコンタ
クトホール)となる開口部103を形成する。この開口
部103の内面を含む層間絶縁膜102上にオーミック
層(Ti)とバリア層(TiN)からなる密着層104
を形成する。この密着層104上にブランケットメタル
(例えばタングステン)105を全面形成する(図6
(a))。
学的機械研磨処理により開口部103内を残してブラン
ケットメタル105および密着層104を研磨除去し開
口部103内にメタルプラグ106を形成する。このと
き、成膜状態や研磨の不均一性をカバーするために化学
的機械研磨をやや過剰に行う必要がある。このため、ス
ラリーの種類や研磨条件あるいはメタルや絶縁膜の材質
等によっては(特にメタルと絶縁膜との間で研磨の選択
性が少ない場合)、メタルプラグ形成部の間隔の広い部
分と狭い部分とで研磨量に差が生じ、特にメタルプラグ
の間隔が広く疎な部分に、図6(b)に示すように、凹
み107が形成される。
107上に上層配線を形成すると、均一で平坦な配線パ
ターンが得られずDOF(Depth of Focu
s;焦点深度)に悪影響を与える可能性がある。
れたものであって、化学的機械研磨処理によるメタルプ
ラグ形成時にプラグ分布の疎な部分に形成される過剰研
磨による凹みの発生を防止し、層間絶縁膜上に均一な平
坦面が得られる多層配線形成方法および多層配線構造の
提供を目的とする。
め、本発明においては、下層配線層上に層間絶縁膜を形
成し、該層間絶縁膜に前記下層配線層に連通する開口部
を形成する工程と;前記開口部を含んで前記層間絶縁膜
上全面にメタル膜を形成する工程と;前記層間絶縁膜上
のメタル膜を化学的機械研磨処理により前記開口部内を
残して除去し該開口部内にメタルプラグを形成する工程
と;前記層間絶縁膜上に前記開口部内のメタル材料に接
続する上層配線層を形成する工程とを含む多層配線形成
方法において、前記層間絶縁膜上全面にメタル膜を形成
する前に、開口部の分布が疎な部分の層間絶縁膜にダミ
ーの開口部を形成することを特徴とする多層配線形成方
法を提供する。
成後に該開口部内面および前記層間絶縁膜上全面に密着
層を形成し、該密着層形成後に前記メタル膜形成工程を
行うことを特徴としている。
ル膜材料は、タングステン、モリブデン、アルミニウ
ム、チタン、それらの合金またはそれらのシリサイドで
あることを特徴としている。
層した下層配線と上層配線とを有し、該下層配線および
上層配線同士を前記層間絶縁膜に埋設した複数のメタル
プラグにより接続した多層配線構造において、前記層間
絶縁膜にダミーのメタル埋設部を設けたことを特徴とす
る多層配線構造を提供する。
メタル埋設部は下層配線と絶縁され、上層配線の冗長層
を構成することを特徴としている。
ラグのダミーパターンが設けられメタルが埋設される。
このダミーパターンは本来のメタルプラグのパターン分
布が疎な部分に設けられパターン間隔を適度に均一化す
る。これにより、層間絶縁膜に形成するプラグパターン
間隔の広い部分においても研磨レートが増加することな
く均一に化学的機械研磨処理が行われ、局部的な凹みの
形成が防止される。
するので電気的に中性に落としておくことが望ましい。
具体的には上層配線または下層配線と重ならない位置に
形成しておけばよい。下層配線と重ならない位置に形成
するかあるいは下層配線と絶縁された状態で形成するこ
とにより、このダミーパターンを上層配線の冗長層とし
て利用することができる。
法のフローチャートであり、図2は各別のステップにお
ける配線構造の要部断面図である。まず、図示しない基
板上に第1層(下層)の例えばアルミニウム配線101
がパターン形成される(ステップS1)。次に、この下
層配線101上に例えば酸化シリコン等の絶縁材からな
る層間絶縁膜102がCVD等により形成される(ステ
ップS2)。続いて、ステップS3において、層間絶縁
膜102全面を平坦化するために化学的機械研磨処理を
施す。
の基本構成を図5に示す。研磨処理すべきウエハ5はキ
ャリヤ6にセットされ機械的チャック手段(図示しな
い)により固定される。キャリヤ6にセットされたウエ
ハ5は研磨プレート3の上面のパッド(研磨布)9に対
向して配置される。パッド9上にはスラリータンク10
からスラリー2が矢印Aのように供給される。スラリー
2は模式的に図示してあるが、適当な研磨粉を液体に混
濁させたものである。
印Aのようにパッド9上に供給した状態で、研磨プレー
ト3を矢印4のように回転させかつキャリヤ6を矢印7
のように回転させながら、キャリヤにセットしたウエハ
5を矢印8のように所定の押圧力でパッド9に押し付け
てウエハ表面を研磨する。研磨プレート3の回転数およ
びキャリヤ6の回転数と押し付け力を調整することによ
り、ウエハ5に対応した最適のあるいは所望の研磨条件
で研磨が行われる。
間絶縁膜102に上下配線導通用の真のコンタクトホー
ルとなる開口部103をRIE等により形成するととも
に、ダミーの開口部103’を真の開口部103の間に
形成する(図1ステップS4)。このダミーの開口部1
03’は、真の開口部103の間隔が疎な部分に設け、
後の工程で行う研磨処理での研磨レートが全体としてほ
ぼ均一になるように真の開口部103間の間隔を狭める
ためのものである。
口部103、103’の内面および層間絶縁膜102の
上面に、オーミック層(例えばTi)およびバリヤ層
(例えばTiN)からなる密着層104が、例えばスパ
ッタリング法やCVD法等の方法により形成される。
み層間絶縁膜102の上面全面に例えばタングステンか
らなるブランケットメタル105を、減圧CVD法等の
方法により形成する(ステップS6)。ここまでの積層
状態は図2(a)に示されている。なお、ブランケット
メタル105としては、タングステンに限らず、モリブ
デン(Mo)、アルミニウム(Al)、アルミニウム合
金、チタン(Ti)あるいはそれらのシリサイドを用い
ることができる。
示した化学的機械研磨装置を用いて、ブランケットメタ
ル105を開口部103、103’内を残して全面研磨
し層間絶縁膜102上を完全平坦化する(図2
(b))。これにより、開口部103に真の導通用メタ
ルプラグ106が形成されるとともに、ダミー開口部1
03’にダミーのメタルプラグ106’が形成される。
この化学的機械研磨処理において、層間絶縁膜102上
のブランケットメタル105とともに密着層104も研
磨除去する。このような化学的機械研磨処理はメタルの
研磨を行うため、中性又は、酸性の雰囲気で行う。この
ため、スラリーは水/アルコールに混濁させたものを用
いる。具体的な研磨条件の一例を示せば以下の通りであ
る。
ンケットメタル105と密着層104を研磨除去する。
この場合、メタルや密着層の成膜状態や研磨の不均一性
をカバーして層間絶縁膜102上からブランケットメタ
ル105および密着層104を完全に除去するため、研
磨をやや過剰に行う。このように研磨を過剰に行って
も、広い間隔のメタルプラグ106間にダミーのメタル
プラグ106’が形成されているため、層間絶縁膜10
2に図6(b)に示したような凹み107が形成される
ことはなく、図2(b)に示すように、均一な平坦面が
得られる。
坦な層間絶縁膜102上にアルミニウム等の上層配線1
08を形成する(図1ステップS8)。この上層配線1
08はダミーのメタルプラグ106’と重ならない位置
にパターン形成される。なお、配線パターンによって
は、ダミーパターンにより上下配線層同士が接続されて
も回路に支障を来さない場合がある。このような場合に
は上層配線108はダミーのメタルプラグ106’と重
なる位置に形成してもよい。
スにおける積層構造の要部断面図である。この実施例に
おいては、ダミーの開口部103’が下層配線101と
導通しないように、開口部103’の深さを真の導通用
開口部103より浅く形成している。このようなダミー
の開口部103’を形成する場合、まず真の開口部10
3をパターニングして形成した後、別のマスクを用いて
再度パターニングを行い、浅いダミーの開口部103’
を形成する。この後、前記実施例と同様に密着層104
およびブランケットメタル105を全面形成する(図3
(a))。
磨処理により、ブランケットメタル105および密着層
104を研磨除去する(図3(b))。この化学的機械
研磨処理の研磨条件は、前記実施例と同じである。この
ようにして下層配線101と絶縁されたダミーのメタル
プラグ106’が形成される。従って、この実施例にお
いては、図4(b)に示すように、上層配線108はダ
ミーのメタルプラグ106’と重ねて形成してもよい。
この場合、ダミーのメタルプラグ106’を上層配線1
08と接続させることにより、上層配線の抵抗や伝送特
性を向上させるための冗長層として利用することも可能
になる。その他の構成および作用効果は前述の実施例と
同様である。
は酸性の雰囲気で行い、層間絶縁膜は塩基性の雰囲気で
行ってもよい。また、上記フローにおける各ステップの
具体的方法としては、公知のリソグラフィー技術や、C
VD、スパッターおよびRIE等の技術を適宜用いるこ
とができる。
は、層間絶縁膜に設けたメタルプラグを介して上下の配
線層を導通させる多層配線構造において、メタルプラグ
間隔の広い疎な部分にダミーのメタルプラグパターンを
設けて化学的機械研磨により層間絶縁膜上を全面研磨す
るため、研磨レートが適度に均一化され局部的な凹みの
形成が防止され均一な平坦面が得られる。従って、上層
配線のカバレージが向上し信頼性の高い配線構造が形成
され、高品質で信頼性の高い半導体装置が確実に得られ
歩留りの向上が図られる。
ステップを順番に示す積層構造の要部断面図である。
の各ステップを順番に示す積層構造の要部断面図であ
る。
別の例の要部断面図である。
装置の要部構成図である。
に示す積層構造の要部断面図である。
真の導通用開口部、103’:ダミーの開口部、 10
4:密着層、 105:ブランケットメタル、 10
6:真の導通用メタルプラグ、 106’:ダミーのメ
タルプラグ、107:凹み、 108:上層配線。
Claims (5)
- 【請求項1】 下層配線層上に層間絶縁膜を形成し、該
層間絶縁膜に前記下層配線層に連通する開口部を形成す
る工程と;前記開口部を含んで前記層間絶縁膜上全面に
メタル膜を形成する工程と;前記層間絶縁膜上のメタル
膜を化学的機械研磨処理により前記開口部内を残して除
去し該開口部内にメタルプラグを形成する工程と;前記
層間絶縁膜上に前記開口部内のメタル材料に接続する上
層配線層を形成する工程とを含む多層配線形成方法にお
いて、前記層間絶縁膜上全面にメタル膜を形成する前
に、開口部の分布が疎な部分の層間絶縁膜にダミーの開
口部を形成することを特徴とする多層配線形成方法。 - 【請求項2】 前記開口部形成後に該開口部内面および
前記層間絶縁膜上全面に密着層を形成し、該密着層形成
後に前記メタル膜形成工程を行うことを特徴とする請求
項1に記載の多層配線形成方法。 - 【請求項3】 前記メタル膜材料は、タングステン、モ
リブデン、アルミニウム、チタン、それらの合金または
それらのシリサイドであることを特徴とする請求項1ま
たは2に記載の多層配線形成方法。 - 【請求項4】 層間絶縁膜を介して積層した下層配線と
上層配線とを有し、該下層配線および上層配線同士を前
記層間絶縁膜に埋設した複数のメタルプラグにより接続
した多層配線構造において、前記層間絶縁膜にダミーの
メタル埋設部を設けたことを特徴とする多層配線構造。 - 【請求項5】 前記ダミーのメタル埋設部は下層配線と
絶縁され、上層配線の冗長層を構成することを特徴とす
る請求項4に記載の多層配線構造。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP04777795A JP3348327B2 (ja) | 1995-02-13 | 1995-02-13 | 多層配線形成方法および構造 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP04777795A JP3348327B2 (ja) | 1995-02-13 | 1995-02-13 | 多層配線形成方法および構造 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08222632A true JPH08222632A (ja) | 1996-08-30 |
JP3348327B2 JP3348327B2 (ja) | 2002-11-20 |
Family
ID=12784808
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP04777795A Expired - Fee Related JP3348327B2 (ja) | 1995-02-13 | 1995-02-13 | 多層配線形成方法および構造 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3348327B2 (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0933811A2 (en) * | 1998-01-15 | 1999-08-04 | International Business Machines Corporation | Dummy patterns for aluminium chemical polishing (CMP) |
US6368959B1 (en) | 1999-04-09 | 2002-04-09 | Oki Electric Industry Co., Ltd. | Method of manufacturing semiconductor device |
US6717267B1 (en) | 2000-01-13 | 2004-04-06 | Renesas Technology Corp. | Semiconductor device having multilayer interconnection structure |
US6801214B1 (en) | 1999-12-27 | 2004-10-05 | Renesas Technology Corp. | Three-dimensional graphics system reducing color data/bits in drawing operations for faster processing |
KR100822615B1 (ko) * | 2006-10-31 | 2008-04-17 | 주식회사 하이닉스반도체 | 반도체 소자의 금속배선 형성 방법 |
US7470981B2 (en) | 2004-09-29 | 2008-12-30 | Sharp Kabushiki Kaisha | Semiconductor device with varying dummy via-hole plug density |
JP4570720B2 (ja) * | 2000-02-15 | 2010-10-27 | Okiセミコンダクタ株式会社 | 半導体素子の製造方法 |
JP2016092367A (ja) * | 2014-11-11 | 2016-05-23 | キヤノン株式会社 | 半導体装置及びその製造方法、ならびにカメラ |
-
1995
- 1995-02-13 JP JP04777795A patent/JP3348327B2/ja not_active Expired - Fee Related
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0933811A2 (en) * | 1998-01-15 | 1999-08-04 | International Business Machines Corporation | Dummy patterns for aluminium chemical polishing (CMP) |
EP0933811A3 (en) * | 1998-01-15 | 1999-09-08 | International Business Machines Corporation | Dummy patterns for aluminium chemical polishing (CMP) |
US6093631A (en) * | 1998-01-15 | 2000-07-25 | International Business Machines Corporation | Dummy patterns for aluminum chemical polishing (CMP) |
US6344409B1 (en) | 1998-01-15 | 2002-02-05 | International Business Machines Corporation | Dummy patterns for aluminum chemical polishing (CMP) |
US6368959B1 (en) | 1999-04-09 | 2002-04-09 | Oki Electric Industry Co., Ltd. | Method of manufacturing semiconductor device |
US6801214B1 (en) | 1999-12-27 | 2004-10-05 | Renesas Technology Corp. | Three-dimensional graphics system reducing color data/bits in drawing operations for faster processing |
US6717267B1 (en) | 2000-01-13 | 2004-04-06 | Renesas Technology Corp. | Semiconductor device having multilayer interconnection structure |
US6956289B2 (en) | 2000-01-13 | 2005-10-18 | Renesas Technology Corporation | Semiconductor device |
JP4570720B2 (ja) * | 2000-02-15 | 2010-10-27 | Okiセミコンダクタ株式会社 | 半導体素子の製造方法 |
US7470981B2 (en) | 2004-09-29 | 2008-12-30 | Sharp Kabushiki Kaisha | Semiconductor device with varying dummy via-hole plug density |
KR100822615B1 (ko) * | 2006-10-31 | 2008-04-17 | 주식회사 하이닉스반도체 | 반도체 소자의 금속배선 형성 방법 |
JP2016092367A (ja) * | 2014-11-11 | 2016-05-23 | キヤノン株式会社 | 半導体装置及びその製造方法、ならびにカメラ |
Also Published As
Publication number | Publication date |
---|---|
JP3348327B2 (ja) | 2002-11-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2874486B2 (ja) | ポリッシュ工程を備えたトレンチアイソレーションの形成方法及び半導体装置の製造方法 | |
JPH08288389A (ja) | 半導体装置の製造方法 | |
JPH10178096A (ja) | アルミニウム接点の製造法 | |
JPH09283523A (ja) | 半導体素子の多層配線の形成方法 | |
JPH09162292A (ja) | 半導体装置の製造方法 | |
JP3318813B2 (ja) | 多層配線形成方法 | |
KR100350111B1 (ko) | 반도체 장치의 배선 및 이의 제조 방법 | |
JP2000208516A (ja) | 多層配線構造をもつ半導体装置およびその製造方法。 | |
US6335285B1 (en) | Method for manufacturing a globally planarized semiconductor device | |
JP3348327B2 (ja) | 多層配線形成方法および構造 | |
JP3946880B2 (ja) | 半導体装置のコンタクトプラグ形成方法 | |
JP3302142B2 (ja) | 半導体装置の製造方法 | |
US6884713B2 (en) | Method for forming metal line of semiconductor device | |
JP2002299437A (ja) | 半導体装置の製造方法 | |
JP4031148B2 (ja) | コンタクトプラグを含む集積回路の形成方法 | |
JPH11135758A (ja) | 平坦化を改善するための半導体装置製造方法 | |
JPH08203900A (ja) | 多層配線形成方法 | |
KR100390838B1 (ko) | 반도체 소자의 랜딩 플러그 콘택 형성방법 | |
JP3353524B2 (ja) | 接続孔を形成する工程を有する半導体装置の製造方法 | |
JPH07147278A (ja) | 半導体装置の製造方法 | |
JP3353539B2 (ja) | 半導体装置の製造方法 | |
JP2000091340A (ja) | 半導体装置の配線形成方法 | |
JP2917917B2 (ja) | 半導体装置の製造方法 | |
JPH08222631A (ja) | 多層配線形成方法 | |
KR100574912B1 (ko) | 화학 기계적 연마에 의해서 절연막 표면에 발생되는 스크래치에 기인하는 금속 브리지를 방지하는 반도체 장치의 금속 배선 구 조 체 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20080913 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20090913 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20090913 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20100913 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20110913 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20110913 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20120913 |
|
LAPS | Cancellation because of no payment of annual fees |