JPH08203900A - 多層配線形成方法 - Google Patents

多層配線形成方法

Info

Publication number
JPH08203900A
JPH08203900A JP3433395A JP3433395A JPH08203900A JP H08203900 A JPH08203900 A JP H08203900A JP 3433395 A JP3433395 A JP 3433395A JP 3433395 A JP3433395 A JP 3433395A JP H08203900 A JPH08203900 A JP H08203900A
Authority
JP
Japan
Prior art keywords
metal
interlayer insulating
insulating film
opening
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3433395A
Other languages
English (en)
Inventor
Junichi Sato
淳一 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP3433395A priority Critical patent/JPH08203900A/ja
Publication of JPH08203900A publication Critical patent/JPH08203900A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

(57)【要約】 【目的】 化学的機械研磨処理によるメタルプラグ形成
時にプラグ表面の凹凸形状の発生を防止し平坦なプラグ
表面が得られる多層配線形成方法を提供する。 【構成】 下層配線層101上に層間絶縁膜102を形
成し、該層間絶縁膜に前記下層配線層に連通する開口部
103を形成する工程と;前記開口部を含んで前記層間
絶縁膜上全面にメタル膜105を形成する工程と;前記
層間絶縁膜上のメタル膜を化学的機械研磨処理により前
記開口部内を残して除去し該開口部内にメタルプラグ1
06を形成する工程と;前記層間絶縁膜上に前記開口部
内のメタルプラグに接続する上層配線層108を形成す
る工程とを含む多層配線形成方法において、前記層間絶
縁膜上全面にメタル膜105を形成後、前記化学的機械
研磨処理前に、前記メタル膜を非晶質化する工程を設け
た。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体装置製造過程にお
ける多層配線形成方法に関し、特に上層配線と下層配線
とを連結するコンタクトホールまたはビアホールを有し
ここにブランケットメタル技術や高温アルミスパッター
技術等によりメタル膜を形成し、これを化学的機械研磨
(CMP)処理してメタルプラグを形成する多層配線形
成方法に関するものである。
【0002】
【従来の技術】半導体デバイスの高密度化に伴って配線
パターンも高密度化し、配線形成技術はますます微細化
および多層化の方向に進み、半導体集積回路の製造プロ
セスにおける多層配線形成技術の占める比重はますます
大きくなっている。
【0003】このような多層配線を形成する場合、例え
ばシリコン基板上に形成したトランジスタ等の能動素子
部上に、電極を介して第1層のアルミニウム配線パター
ンを形成し、この第1層配線上に層間絶縁膜を介して第
2層のアルミニウム配線パターンが形成される。第1層
および第2層の配線パターン同士は、層間絶縁膜に形成
したコンタクトホールやビアホール等の開口部に金属材
料を埋設してプラグを形成し、この金属プラグを介して
相互に電気的に導通させる。
【0004】しかしながら、下層配線上に層間絶縁膜を
形成すると、この層間絶縁膜に下層配線パターンの形状
に従って段差が形成され、この段差が、配線の微細化と
多層化の進展によって、大きくなり且つ急峻となって上
層の配線パターンの加工精度やパターニングの信頼性を
低下させる原因となっていた。特にアルミニウム配線に
おいて、このような段差に対処した被覆性の大幅な改善
ができない現在、層間絶縁膜の平坦性を向上させる必要
がある。この平坦性向上の必要性は、リソグラフィーの
短波長化に伴う焦点深度の低下の点からも重要であり、
段差形成の問題は高精度、高品質、高信頼性の半導体装
置を製造するために重要な解決すべき問題点となる。
【0005】このような問題に対処して層間絶縁膜の平
坦化を図るため、開口部形成前に層間絶縁膜全面に対し
化学的機械研磨処理を施すグローバル平坦化技術が検討
され一部実用化されている。
【0006】もう一つの問題は、微細化されアスペクト
比の大きい(即ち縦長の)コンタクトホールやビアホー
ルに対し、信頼性の高いメタルプラグを形成することが
難しいという点である。この点に関し、これまでに各種
の絶縁膜の形成技術や平坦化技術およびメタルプラグ技
術が開発されてきた。その中でも特に、微細化されたコ
ンタクトホール等に配線材料を埋め込む技術としてメタ
ルプラグ技術が多層配線技術のキーテクノロジーとして
注目されている。このメタルプラグ技術としては、例え
ば、ブランケットW(タングステン)、選択成長メタル
技術、高温アルミスパッター技術、アルミリフロー技術
等が開発されている。このうち特にブランケットW等の
ブランケットメタル技術はプロセスは多少複雑になるも
のの安定な技術として量産現場でも実用化されている。
このブランケットメタル技術は、コンタクトホールを含
む層間絶縁膜全面にタングステン膜等のメタル膜を形成
しこれをエッチバック等によりコンタクトホール部分を
残して除去しコンタクトホール内にメタルプラグを形成
するものである。しかしながら、このブランケットメタ
ル技術においては、エッチバックの際のオーバーエッチ
ングによりコンタクトホール部分に凹部が形成され層間
絶縁膜に段差が生ずるプラグロスと呼ばれる問題が生じ
る。
【0007】このようなエッチングによる問題を回避し
且つ前述のグローバルな層間絶縁膜の平坦化を図るため
に、メタル膜を化学的機械研磨処理するダマシーン(d
amascene)法が提案されている。このダマシー
ン法は、下層配線上に層間絶縁膜を形成しこの層間絶縁
膜に化学的機械研磨処理を施してグローバルに平坦化し
た後、この層間絶縁膜に下層配線に連通する開口部を形
成する。次にこの開口部を含む層間絶縁膜全面にメタル
膜を形成し開口部内にメタルを埋設する。その後、この
層間絶縁膜上のメタル膜を化学的機械研磨により完全に
除去して平坦化し、開口部内にメタルを残してメタルプ
ラグを形成する。その後、このメタルプラグ上に上層配
線を形成するものである。
【0008】
【発明が解決しようとする課題】しかしながら、このダ
マシーン法についても、研磨に際しメタル埋設部の結晶
グレイン形状に基づいて凹凸が形成されるという問題が
起こる。この問題について図5および図6を参照して以
下に説明する。まず、下層配線101上に層間絶縁膜1
02を形成し、この層間絶縁膜102に対し化学的機械
研磨処理を施して表面を平坦化する。その後、この層間
絶縁膜102にビアホール(またはコンタクトホール)
となる開口部103を形成する。この開口部103の内
面を含む層間絶縁膜102上にオーミック層(Ti)と
バリア層(TiN)からなる密着層104を形成する。
この密着層104上にブランケットメタル(例えばタン
グステン)105を全面形成する(図5(a))。この
ブランケットメタル105は多結晶構造であり、小粒径
のグレイン領域内に大粒径のグレインが混在した構造で
ある。
【0009】この後、図5(b)に示すように、再び化
学的機械研磨処理により開口部103内を残してブラン
ケットメタル105および密着層104を研磨除去す
る。これにより、層間絶縁膜102の上面が完全に平坦
化するとともに、開口部103内にメタルプラグ106
が形成される。
【0010】図6(a)は、このときのメタルプラグ1
06をSEM写真により斜め方向から観察しこれを模式
的に図示したものであり、図6(b)はそのb−b断面
図である。図示したように、多結晶のメタルプラグ10
6の表面には小粒径のグレイン121の領域内に大粒径
のグレイン120が形成されている。この断面形状は、
図6(b)に示すように、凹凸が形成された形状であ
る。このような凹凸が形成される理由として、第1に、
大粒径のグレイン120の周囲の小粒径のグレイン12
1が化学的機械研磨処理における機械的な力により剥離
され凹み122が形成されるためと考えられる。また第
2の理由として、グレインの大小によって研磨速度が異
なり、その結果小粒径グレイン領域に凹み122が形成
されるためと考えられる。
【0011】このような凹凸は、例えば高温アルミスパ
ッター等により形成したアルミ膜の場合にも形成され
る。特にアルミの場合にはグレインが大きくなるので凹
凸形成が起こりやすいと考えられる。
【0012】このような凹み122が形成されたメタル
プラグ106上に上層配線を形成すると、凹凸の影響で
上層配線の粒径や配向性に悪影響を与える可能性があ
る。この結果、上層配線の信頼性が悪化するおそれがあ
る。
【0013】本発明は上記従来技術の問題点に鑑みなさ
れたものであって、化学的機械研磨処理によるメタルプ
ラグ形成時にプラグ表面の凹凸形状の発生を防止し平坦
なプラグ表面が得られる多層配線形成方法の提供を目的
とする。
【0014】
【課題を解決するための手段】前記目的を達成するた
め、本発明においては、下層配線層上に層間絶縁膜を形
成し、該層間絶縁膜に前記下層配線層に連通する開口部
を形成する工程と;前記開口部を含んで前記層間絶縁膜
上全面にメタル膜を形成する工程と;前記層間絶縁膜上
のメタル膜を化学的機械研磨処理により前記開口部内を
残して除去し該開口部内にメタルプラグを形成する工程
と;前記層間絶縁膜上に前記開口部内のメタルプラグに
接続する上層配線層を形成する工程とを含む多層配線形
成方法において、前記層間絶縁膜上全面にメタル膜を形
成後、前記化学的機械研磨処理前に、前記メタル膜を非
晶質化する工程を設けたことを特徴とする多層配線形成
方法を提供する。
【0015】好ましい実施例においては、前記開口部形
成後に該開口部内面および前記層間絶縁膜上全面に密着
層を形成し、該密着層形成後に前記メタル膜形成工程を
行うことを特徴としている。
【0016】別の好ましい実施例においては、前記メタ
ル膜材料は、タングステン、モリブデン、アルミニウ
ム、チタン、それらの合金またはそれらのシリサイドで
あることを特徴としている。
【0017】さらに別の好ましい実施例においては、前
記非晶質化工程はイオンインプランテーションにより行
われることを特徴としている。
【0018】
【作用】層間絶縁膜上面に形成されたメタル膜を化学的
機械研磨処理する前に、このメタル膜が、例えばイオン
インプランテーションにより、非晶質化される。これに
より開口部内のメタル膜も非晶質化してグレインがなく
なる。したがって、グレイン粒径の大小に基づく機械的
研磨力による小グレインの剥離がなくなり、凹凸形状は
形成されずメタルプラグ表面に均一な平坦面が形成され
る。
【0019】
【実施例】図1は本発明の実施例に係る多層配線形成方
法のフローチャートであり、図2は各別のステップにお
ける配線構造の要部断面図である。まず、図示しない基
板上に第1層(下層)の例えばアルミニウム配線101
がパターン形成される(ステップS1)。次に、この下
層配線101上に例えば酸化シリコン等の絶縁材からな
る層間絶縁膜102がCVD等により形成される(ステ
ップS2)。続いて、ステップS3において、層間絶縁
膜102全面を平坦化するために化学的機械研磨処理を
施す。
【0020】この化学的機械研磨処理に用いる研磨装置
の基本構成を図4に示す。研磨処理すべきウエハ5はキ
ャリヤ6にセットされ機械的チャック手段(図示しな
い)により固定される。キャリヤ6にセットされたウエ
ハ5は研磨プレート3の上面のパッド(研磨布)9に対
向して配置される。パッド9上にはスラリータンク10
からスラリー2が矢印Aのように供給される。スラリー
2は模式的に図示してあるが、適当な研磨粉を液体に混
濁させたものである。
【0021】研磨処理を行う場合には、スラリー2を矢
印Aのようにパッド9上に供給した状態で、研磨プレー
ト3を矢印4のように回転させかつキャリヤ6を矢印7
のように回転させながら、キャリヤにセットしたウエハ
5を矢印8のように所定の押圧力でパッド9に押し付け
てウエハ表面を研磨する。研磨プレート3の回転数およ
びキャリヤ6の回転数と押し付け力を調整することによ
り、ウエハ5に対応した最適のあるいは所望の研磨条件
で研磨が行われる。
【0022】このように全面をグローバル平坦化した層
間絶縁膜102に上下配線導通用のコンタクトホールと
なる開口部103をRIE等により形成する。(図1ス
テップS4)。
【0023】次に、ステップS5において、この開口部
103の内面および層間絶縁膜102の上面に、オーミ
ック層(例えばTi)およびバリヤ層(例えばTiN)
からなる密着層104が、例えばスパッタリング法又は
CVD法等の方法により形成される。
【0024】この後、開口部103内を含み層間絶縁膜
102の上面全面に例えばタングステンからなるブラン
ケットメタル(メタル膜)105を、減圧CVD法等の
方法により形成する(ステップS6)。ここまでの積層
状態は図2(a)に示されている。なお、ブランケット
メタル105としては、タングステンに限らず、モリブ
デン(Mo)、アルミニウム(Al)、アルミニウム合
金、チタン(Ti)あるいはそれらのシリサイドを用い
ることができる。
【0025】次に、ステップS7において、イオンイン
プランテーションによりブランケットメタル105を非
晶質化する。これにより、図2(b)に示すように、層
間絶縁膜102上に非晶質メタル105’が形成され
る。なお、図では開口部103の上面で密着層104と
揃えて非晶質化メタル105’の境界面が描かれている
が、開口部103の内部の適当な深さまで非晶質化して
おくことが望ましい。
【0026】このときのイオン打ち込み条件の一例を示
せば以下のとおりである。
【0027】 イオン種 :Ar+ ドーズ量 :5E15cm-2 エネルギー :5〜20keV この場合、打ち込みエネルギーは研磨除去すべき膜厚と
同じになるように調整する。
【0028】次に、ステップS8において、前記図4に
示した化学的機械研磨装置を用いて、ブランケットメタ
ル105を開口部103内を残して全面研磨し層間絶縁
膜102上を完全平坦化する(図2(c))。これによ
り、開口部103に導通用メタルプラグ106が形成さ
れる。このような化学的機械研磨処理はメタルの研磨を
行うため、中性の雰囲気で行う。このため、スラリーは
水/アルコールに混濁させたものを用いる。具体的な研
磨条件の一例を示せば以下の通りである。
【0029】 研磨プレート回転数 :50rpm キャリヤ回転数 :17rpm 研磨圧力 :8psi 研磨パッド温度 :30〜40℃ スラリー流量 :225ml/min このような研磨条件で化学的機械研磨処理を行い、ブラ
ンケットメタル105を研磨除去する。
【0030】この研磨除去工程において、開口部103
の上部のメタル膜は非晶質化されているため、グレイン
がなくなり、グレイン粒径の大小に基づく研磨量の差に
よる凹凸の形成がなくなって平坦なメタルプラグ表面が
得られる。
【0031】なお、この化学的機械研磨処理工程におい
て、メタル膜とともに密着層104も研磨除去してもよ
い。この場合、層間絶縁膜102の上面部分まで非晶質
化しておくことにより、メタルプラグ面と層間絶縁膜面
とが水平に一致して全体的にマクロな均一な平坦面が得
られるとともに、グレイン粒径の大小による微視的なミ
クロな凹凸がなくなり、平坦なメタルプラグ面および層
間絶縁膜面が得られる。
【0032】この後、図3に示すように、この平坦な層
間絶縁膜102(または密着層104)上にアルミニウ
ム等の上層配線108を形成する(図1ステップS
9)。
【0033】次に本発明の別の実施例について説明す
る。この別の実施例においては、図1のフローチャート
のステップS6において、メタル膜105を前記実施例
のタングステンに代えて、Al−1%Cuにより形成す
る。このようなAl−1%Cuのメタル膜は、公知の高
温スパッタープロセスにより450〜500℃の温度条
件で形成することができる。
【0034】この後、前記実施例と同様に、このメタル
膜(Al−1%Cu膜)105をイオンインプランテー
ションにより非晶質化する。このときのイオン打込み条
件は前記実施例の場合と同じである。次に、前記実施例
と同様に、非晶質化したメタル膜105を化学的機械研
磨処理により研磨削除してメタルプラグ106を形成す
る。このときの研磨装置および研磨条件は前記実施例の
場合と同じである。その他のステップおよび構成、作用
効果については前記実施例と同様である。
【0035】なお化学的機械研磨処理について、密着層
は酸性の雰囲気で行い、層間絶縁膜は塩基性の雰囲気で
行ってもよい。また、上記フローにおける各ステップの
具体的方法としては、公知のリソグラフィー技術や、C
VD、スパッターおよびRIE等の技術を適宜用いるこ
とができる。
【0036】
【発明の効果】以上説明したように、本発明において
は、化学的機械研磨処理により層間絶縁膜内にメタルプ
ラグを形成し、このメタルプラグを介して上下の配線層
を導通させる多層配線構造において、メタルプラグ形成
のための化学的機械研磨処理前にメタル膜を非晶質化し
ておくため、グレインが消滅し、研磨後のメタル表面に
グレイン粒径の大小に基づく凹凸の形成が防止される。
したがって、化学的機械研磨による全体的な層間絶縁膜
の平坦化とともに微視的なメタルプラグ表面の平坦化が
達成され、信頼性の高い上層配線を安定して形成するこ
とができ、高品質で信頼性の高い半導体装置が確実に得
られ歩留りの向上が図られる。
【図面の簡単な説明】
【図1】 本発明方法のフローチャートである。
【図2】 本発明の実施例に係る多層配線形成方法の各
ステップを順番に示す積層構造の要部断面図である。
【図3】 本発明方法により形成した多層配線構造の要
部断面図である。
【図4】 本発明方法を実施するための化学的機械研磨
装置の要部構成図である。
【図5】 従来の多層配線形成方法の各ステップを順番
に示す積層構造の要部断面図である。
【図6】 従来の多層配線形成方法により形成したメタ
ルプラグ表面に形成される凹凸状態の説明図である。
【符号の説明】
101:下層配線、 102:層間絶縁膜、 103:
導通用開口部、 104:密着層、 105:メタル
膜、 106:メタルプラグ、 108:上層配線。

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 下層配線層上に層間絶縁膜を形成し、該
    層間絶縁膜に前記下層配線層に連通する開口部を形成す
    る工程と;前記開口部を含んで前記層間絶縁膜上全面に
    メタル膜を形成する工程と;前記層間絶縁膜上のメタル
    膜を化学的機械研磨処理により前記開口部内を残して除
    去し該開口部内にメタルプラグを形成する工程と;前記
    層間絶縁膜上に前記開口部内のメタルプラグに接続する
    上層配線層を形成する工程とを含む多層配線形成方法に
    おいて、前記層間絶縁膜上全面にメタル膜を形成後、前
    記化学的機械研磨処理前に、前記メタル膜を非晶質化す
    る工程を設けたことを特徴とする多層配線形成方法。
  2. 【請求項2】 前記開口部形成後に該開口部内面および
    前記層間絶縁膜上全面に密着層を形成し、該密着層形成
    後に前記メタル膜形成工程を行うことを特徴とする請求
    項1に記載の多層配線形成方法。
  3. 【請求項3】 前記メタル膜材料は、タングステン、モ
    リブデン、アルミニウム、チタン、それらの合金または
    それらのシリサイドであることを特徴とする請求項1ま
    たは2に記載の多層配線形成方法。
  4. 【請求項4】 前記非晶質化工程はイオンインプランテ
    ーションにより行われることを特徴とする請求項1、2
    または3に記載の多層配線形成方法。
JP3433395A 1995-01-30 1995-01-30 多層配線形成方法 Pending JPH08203900A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3433395A JPH08203900A (ja) 1995-01-30 1995-01-30 多層配線形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3433395A JPH08203900A (ja) 1995-01-30 1995-01-30 多層配線形成方法

Publications (1)

Publication Number Publication Date
JPH08203900A true JPH08203900A (ja) 1996-08-09

Family

ID=12411223

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3433395A Pending JPH08203900A (ja) 1995-01-30 1995-01-30 多層配線形成方法

Country Status (1)

Country Link
JP (1) JPH08203900A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6632738B2 (en) 2000-06-07 2003-10-14 Nec Electronics Corporation Method of manufacturing semiconductor device
WO2009111535A3 (en) * 2008-03-04 2009-12-10 Varian Semiconductor Equipment Associates Method to improve uniformity of chemical mechanical polishing planarization

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6632738B2 (en) 2000-06-07 2003-10-14 Nec Electronics Corporation Method of manufacturing semiconductor device
WO2009111535A3 (en) * 2008-03-04 2009-12-10 Varian Semiconductor Equipment Associates Method to improve uniformity of chemical mechanical polishing planarization
US7767583B2 (en) 2008-03-04 2010-08-03 Varian Semiconductor Equipment Associates, Inc. Method to improve uniformity of chemical mechanical polishing planarization

Similar Documents

Publication Publication Date Title
JP4049978B2 (ja) メッキを用いた金属配線形成方法
US5124780A (en) Conductive contact plug and a method of forming a conductive contact plug in an integrated circuit using laser planarization
US6184141B1 (en) Method for multiple phase polishing of a conductive layer in a semidonductor wafer
US5854140A (en) Method of making an aluminum contact
KR100214852B1 (ko) 반도체 디바이스의 금속 배선 형성 방법
US6924236B2 (en) Manufacturing method of semiconductor device
JP3216104B2 (ja) メタルプラグ形成方法及び配線形成方法
US6132292A (en) Chemical mechanical polishing method suitable for highly accurate planarization
JPH10189733A (ja) 多孔性誘電体の金属被覆法
JP2838992B2 (ja) 半導体装置の製造方法
JPH09162292A (ja) 半導体装置の製造方法
JP3318813B2 (ja) 多層配線形成方法
JP4307592B2 (ja) 半導体素子における配線形成方法
JP2000208516A (ja) 多層配線構造をもつ半導体装置およびその製造方法。
US6455430B2 (en) Method of embedding contact hole by damascene method
KR100350111B1 (ko) 반도체 장치의 배선 및 이의 제조 방법
JP3348327B2 (ja) 多層配線形成方法および構造
JP3880929B2 (ja) 半導体ウェハに位置合わせ用マーキングを施す方法
JPH08203900A (ja) 多層配線形成方法
JP3127983B2 (ja) 半導体装置の製造方法
JPH08330424A (ja) 半導体集積回路装置およびその製造方法ならびにそれに用いる製造装置
JPH11186200A (ja) pH値が低いスラリー混合物を使用する化学・機械ポリッシング方法
JPH08222631A (ja) 多層配線形成方法
JP3353539B2 (ja) 半導体装置の製造方法
TWI242260B (en) Method of inhibiting crystal grain size on metal surfaces in a high temperature environment of semiconductor process, method of manufacturing metal interconnect, and method of manufacturing metal-insulator-metal capacitor on metal interconnect structure