JP3216104B2 - メタルプラグ形成方法及び配線形成方法 - Google Patents
メタルプラグ形成方法及び配線形成方法Info
- Publication number
- JP3216104B2 JP3216104B2 JP15395891A JP15395891A JP3216104B2 JP 3216104 B2 JP3216104 B2 JP 3216104B2 JP 15395891 A JP15395891 A JP 15395891A JP 15395891 A JP15395891 A JP 15395891A JP 3216104 B2 JP3216104 B2 JP 3216104B2
- Authority
- JP
- Japan
- Prior art keywords
- metal
- wiring
- forming
- insulating film
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/7684—Smoothing; Planarisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/02—Contacts, special
Description
【０００１】
【産業上の利用分野】この発明は、半導体等の基板上に
形成されたコンタクトホール内にメタルを埋め込んだメ
タルプラグを形成する方法に関する。また、この発明は
半導体等の基板上の絶縁膜に形成されたコンタクトホー
ル内にメタルを埋め込むと共に絶縁膜上にそのメタルで
配線を形成する方法にも関する。
形成されたコンタクトホール内にメタルを埋め込んだメ
タルプラグを形成する方法に関する。また、この発明は
半導体等の基板上の絶縁膜に形成されたコンタクトホー
ル内にメタルを埋め込むと共に絶縁膜上にそのメタルで
配線を形成する方法にも関する。
【０００２】
【従来の技術】近年、超ＬＳＩの開発においては、高集
積化に伴い微細加工技術への要求はますます高いものと
なっている。例えば、半導体基板上の絶縁層に形成され
るコンタクトホールに関しても、それを微細化させ、高
アスペクト比のものとすることが求められている。
積化に伴い微細加工技術への要求はますます高いものと
なっている。例えば、半導体基板上の絶縁層に形成され
るコンタクトホールに関しても、それを微細化させ、高
アスペクト比のものとすることが求められている。
【０００３】ところで、半導体の配線としては、従来、
アルミニウム又はアルミニウム合金が広く使用されてい
るが、このような微細で高アスペクト比のコンタクトホ
ールに対しては、アルミニウム等はカバレージが十分で
はない。従って、アルミニウム等を超ＬＳＩの配線材料
として従来と同じ様に使用することが困難となってい
る。
アルミニウム又はアルミニウム合金が広く使用されてい
るが、このような微細で高アスペクト比のコンタクトホ
ールに対しては、アルミニウム等はカバレージが十分で
はない。従って、アルミニウム等を超ＬＳＩの配線材料
として従来と同じ様に使用することが困難となってい
る。
【０００４】このため、近年では、コンタクトホール
に、カバレージが良好で且つ配線の段差被覆性に優れた
タングステンをＣＶＤ法を用いて埋め込み、メタルプラ
グとして使用し、更にその上にアルミニウム配線層を形
成したり、また、タングステンそのものを配線材料とし
て使用することが行われている。
に、カバレージが良好で且つ配線の段差被覆性に優れた
タングステンをＣＶＤ法を用いて埋め込み、メタルプラ
グとして使用し、更にその上にアルミニウム配線層を形
成したり、また、タングステンそのものを配線材料とし
て使用することが行われている。
【０００５】図４に、このようなタングステンを用い
て、基板上の絶縁層に形成されたコンタクトホールにタ
ングステンのメタルプラグを形成する従来の方法を示
す。同図において、まず、シリコーンウェハである基板
１上のＳｉＯ２からなる絶縁膜２にコンタクトホール３
を常法に従い設ける（図４の（Ａ））。
て、基板上の絶縁層に形成されたコンタクトホールにタ
ングステンのメタルプラグを形成する従来の方法を示
す。同図において、まず、シリコーンウェハである基板
１上のＳｉＯ２からなる絶縁膜２にコンタクトホール３
を常法に従い設ける（図４の（Ａ））。
【０００６】次いで、基板１の絶縁層２側の全面に、メ
タルプラグと基板１との密着性の向上のために、ＴｉＮ
層４をスパッタリング法により設ける（図４の
（Ｂ））。
タルプラグと基板１との密着性の向上のために、ＴｉＮ
層４をスパッタリング法により設ける（図４の
（Ｂ））。
【０００７】更に、図４の（Ｃ）に示すように、コンタ
クトホール３を埋め込むと共に更にＴｉＮ層４表面全体
を覆うようにタングステン層５（このようなタングステ
ン層を以下、Ｂｌｋ−Ｗ（ブランケットタングステン）
層と略する）を，一般的なＣＶＤ法により設ける。
クトホール３を埋め込むと共に更にＴｉＮ層４表面全体
を覆うようにタングステン層５（このようなタングステ
ン層を以下、Ｂｌｋ−Ｗ（ブランケットタングステン）
層と略する）を，一般的なＣＶＤ法により設ける。
【０００８】この様にして設けられたＢｌｋ−Ｗ層５を
全面エッチバックすることによりタングステンのメタル
プラグ７を形成する（図４の（Ｄ））。
全面エッチバックすることによりタングステンのメタル
プラグ７を形成する（図４の（Ｄ））。
【０００９】
【発明が解決しようとする課題】しかしながら、このよ
うに一般的なＣＶＤ法で設けたＢｌｋ−Ｗは、従来のア
ルミニウム配線と異なり、タングステンの成長時に柱状
構造の多結晶状態で成長する。このため、結晶の配向性
が揃っていても、表面の凹凸が大きくなり（図４の
（Ｃ））、また、コンタクトホール中央部に亀裂である
シーム６が生じる。このシーム６は、場合よってはボイ
ドとなる。このようにＢｌｋ−Ｗの表面モホロジーは不
良なものとなる。このため、Ｂｌｋ−Ｗを全面エッチバ
ックしてメタルプラグを形成した後の表面形状も、図４
の（Ｄ）に示したように、Ｂｌｋ−Ｗの表面凹凸を反映
した凹凸の形状となり、特に、シーム６の部分は、他の
表面に比べエッチングされやすいために大きくＶ字状に
エッチングされてしまうという問題があった。このよう
な凹凸面にアルミニウム配線を形成すると、非常に断線
しやすいものとなり、配線の信頼性の低下が著しいもの
となっていた。
うに一般的なＣＶＤ法で設けたＢｌｋ−Ｗは、従来のア
ルミニウム配線と異なり、タングステンの成長時に柱状
構造の多結晶状態で成長する。このため、結晶の配向性
が揃っていても、表面の凹凸が大きくなり（図４の
（Ｃ））、また、コンタクトホール中央部に亀裂である
シーム６が生じる。このシーム６は、場合よってはボイ
ドとなる。このようにＢｌｋ−Ｗの表面モホロジーは不
良なものとなる。このため、Ｂｌｋ−Ｗを全面エッチバ
ックしてメタルプラグを形成した後の表面形状も、図４
の（Ｄ）に示したように、Ｂｌｋ−Ｗの表面凹凸を反映
した凹凸の形状となり、特に、シーム６の部分は、他の
表面に比べエッチングされやすいために大きくＶ字状に
エッチングされてしまうという問題があった。このよう
な凹凸面にアルミニウム配線を形成すると、非常に断線
しやすいものとなり、配線の信頼性の低下が著しいもの
となっていた。
【００１０】また、Ｂｌｋ−Ｗを配線として使用するた
めにパターニングする場合にも、表面に凹凸が存在する
と、レジストの膜厚ムラが生じたり、露光光線が表面で
乱反射することによりパターニング精度が低下するた
め、リソグラフィ工程が非常に困難になるという問題が
あった。
めにパターニングする場合にも、表面に凹凸が存在する
と、レジストの膜厚ムラが生じたり、露光光線が表面で
乱反射することによりパターニング精度が低下するた
め、リソグラフィ工程が非常に困難になるという問題が
あった。
【００１１】この発明は以上のような従来技術の課題を
解決しようとするものであり、基板上に設けられたメタ
ル層、例えばＢｌｋ−Ｗをエッチバックしてメタルプラ
グを形成した後の表面形状を平坦化できるメタルプラグ
形成方法を提供することを目的とする。
解決しようとするものであり、基板上に設けられたメタ
ル層、例えばＢｌｋ−Ｗをエッチバックしてメタルプラ
グを形成した後の表面形状を平坦化できるメタルプラグ
形成方法を提供することを目的とする。
【００１２】また、この発明は、従来、リソグラフィが
困難とされていたＢｌｋ−Ｗを用いて、リソグラフィが
容易な配線形成方法を提供することも目的とする。
困難とされていたＢｌｋ−Ｗを用いて、リソグラフィが
容易な配線形成方法を提供することも目的とする。
【００１３】
【課題を解決するための手段】上記の目的を達成するた
めに、この発明は、基板上の絶縁膜に形成されたコンタ
クトホール内に、ブランケット法により高融点金属のメ
タルプラグを形成する方法において、コンタクトホール
を埋め且つ絶縁膜を被覆するように高融点金属のメタル
層を設け、該メタル層上に塗布膜を形成した後に表面を
ポリッシュする工程を含むことを特徴とするメタルプラ
グ形成方法を提供する。
めに、この発明は、基板上の絶縁膜に形成されたコンタ
クトホール内に、ブランケット法により高融点金属のメ
タルプラグを形成する方法において、コンタクトホール
を埋め且つ絶縁膜を被覆するように高融点金属のメタル
層を設け、該メタル層上に塗布膜を形成した後に表面を
ポリッシュする工程を含むことを特徴とするメタルプラ
グ形成方法を提供する。
【００１４】また、この発明は、基板上の絶縁膜に形成
されたコンタクトホール内に高融点金属のメタルプラグ
を形成すると共に該絶縁膜上に該高融点金属の配線を形
成する配線形成方法において、コンタクトホールを埋め
且つ絶縁膜を被覆するように該高融点金属のメタル層を
設け、該メタル層の表面をポリッシュして平坦化し、平
坦化されたメタル層をパターニングして配線を形成する
工程を含むことを特徴とする配線形成方法を提供する。
されたコンタクトホール内に高融点金属のメタルプラグ
を形成すると共に該絶縁膜上に該高融点金属の配線を形
成する配線形成方法において、コンタクトホールを埋め
且つ絶縁膜を被覆するように該高融点金属のメタル層を
設け、該メタル層の表面をポリッシュして平坦化し、平
坦化されたメタル層をパターニングして配線を形成する
工程を含むことを特徴とする配線形成方法を提供する。
【００１５】この様に、この発明のメタルプラグ形成方
法並びに配線形成方法は、基板上の絶縁膜に形成したコ
ンタクトホールを埋め且つ絶縁膜を被覆するように設け
られたメタル層の表面をポリッシュすることにより平坦
化する工程を有することを特徴とするものである。従っ
て、基板上に絶縁膜を設けたり、それにコンタクトホー
ルを形成したり、更にメタル層を設けたり、或いはメタ
ル層をパターニングするといった他の工程は公知の方法
によって実施できる。
法並びに配線形成方法は、基板上の絶縁膜に形成したコ
ンタクトホールを埋め且つ絶縁膜を被覆するように設け
られたメタル層の表面をポリッシュすることにより平坦
化する工程を有することを特徴とするものである。従っ
て、基板上に絶縁膜を設けたり、それにコンタクトホー
ルを形成したり、更にメタル層を設けたり、或いはメタ
ル層をパターニングするといった他の工程は公知の方法
によって実施できる。
【００１６】この発明において、使用する基板、絶縁膜
及びメタル等としては、超ＬＳＩの製造プロセスにおい
て利用できるものを適宜選択して使用できる。特にメタ
ルとして、高アスペクト比のコンタクトホールに対して
カバレージに優れ、且つ高融点で超ＬＳＩ使用環境で安
定な金属、例えばタングステンを好ましく使用すること
ができる。
及びメタル等としては、超ＬＳＩの製造プロセスにおい
て利用できるものを適宜選択して使用できる。特にメタ
ルとして、高アスペクト比のコンタクトホールに対して
カバレージに優れ、且つ高融点で超ＬＳＩ使用環境で安
定な金属、例えばタングステンを好ましく使用すること
ができる。
【００１７】なお、この発明においては、メタル層上に
更にＳＯＧ等の塗布膜を形成して平坦化した後にポリッ
シュしてもよい。
更にＳＯＧ等の塗布膜を形成して平坦化した後にポリッ
シュしてもよい。
【００１８】
【作用】この発明のメタルプラグ形成方法及び配線形成
方法は、基板上の絶縁膜に形成したコンタクトホールを
埋め且つ絶縁膜を被覆するように設けられたメタル層の
表面をポリッシュする工程を有するので、メタル層表面
を平坦化させることを可能とする。また、メタル層上に
更に塗布膜を形成した後に表面をポリッシュした場合に
は、メタル層表面をより平坦化させることを可能とす
る。
方法は、基板上の絶縁膜に形成したコンタクトホールを
埋め且つ絶縁膜を被覆するように設けられたメタル層の
表面をポリッシュする工程を有するので、メタル層表面
を平坦化させることを可能とする。また、メタル層上に
更に塗布膜を形成した後に表面をポリッシュした場合に
は、メタル層表面をより平坦化させることを可能とす
る。
【００１９】
【実施例】以下、この発明を図面を参照しながら具体的
に説明する。ただし、この発明はこれらの実施例に限定
されるものではない。なお、図中、同じ符号は同一又は
同等の構成要素を表わしている。
に説明する。ただし、この発明はこれらの実施例に限定
されるものではない。なお、図中、同じ符号は同一又は
同等の構成要素を表わしている。
【００２０】図１は、メタル層上に塗布膜を形成せずに
ポリッシュする場合のメタルプラグ形成方法の説明図で
ある。
ポリッシュする場合のメタルプラグ形成方法の説明図で
ある。
【００２１】即ち、このメタルプラグ形成方法において
は、まず、シリコンウェハからなる基板１上に設けられ
たＳｉＯ２からなる層間絶縁膜２（膜厚８００ｎｍ）
に、常法に従い０．４μｍ直径のコンタクトホール３を
開口する（図１の（Ａ））。
は、まず、シリコンウェハからなる基板１上に設けられ
たＳｉＯ２からなる層間絶縁膜２（膜厚８００ｎｍ）
に、常法に従い０．４μｍ直径のコンタクトホール３を
開口する（図１の（Ａ））。
【００２２】ついで、メタルプラグとなるメタルと基板
１とを密着させるためのＴｉＮ層４をスパッタリング法
により１００ｎｍの厚みで全面に堆積させる（図１の
（Ｂ））。
１とを密着させるためのＴｉＮ層４をスパッタリング法
により１００ｎｍの厚みで全面に堆積させる（図１の
（Ｂ））。
【００２３】続いて、Ｂｌｋ−Ｗを一般的なＣＶＤ法に
より５００ｎｍ堆積させる（図１の（Ｃ））。Ｂｌｋ−
Ｗのカバレージはコンタクトホール部でも９０％以上あ
るので、０．４μｍ直径のコンタクトホールに対して２
００ｎｍ以上堆積させれば、コンタクトホールはタング
ステンで埋まることとなる。
より５００ｎｍ堆積させる（図１の（Ｃ））。Ｂｌｋ−
Ｗのカバレージはコンタクトホール部でも９０％以上あ
るので、０．４μｍ直径のコンタクトホールに対して２
００ｎｍ以上堆積させれば、コンタクトホールはタング
ステンで埋まることとなる。
【００２４】なお、一般的なＣＶＤ法に代えて、シーム
６の発生を抑制すると共にＢｌｋ−Ｗ等のメタル層表面
のモホロジーをより改善できるバイアスＥＣＲ−ＣＶＤ
法でＢｌｋ−Ｗ等を堆積させることがより好ましい。こ
のようなバイアスＥＣＲ−ＣＶＤ法でＢｌｋ−Ｗを堆積
させる際には、特に限定されないが、例えばＷＦ６／Ｓ
ｉＨ４／Ｈ２／Ａｒ＝２０／３０／１００／５０ＳＣＣ
Ｍ、マイクロ波出力１ＫＷ，ＲＦ出力 ５００Ｗ、圧力
９．３×１０ −２ Ｐａ、磁束密度 ８７５×１０ −４
Ｔという条件で行うことができる。
６の発生を抑制すると共にＢｌｋ−Ｗ等のメタル層表面
のモホロジーをより改善できるバイアスＥＣＲ−ＣＶＤ
法でＢｌｋ−Ｗ等を堆積させることがより好ましい。こ
のようなバイアスＥＣＲ−ＣＶＤ法でＢｌｋ−Ｗを堆積
させる際には、特に限定されないが、例えばＷＦ６／Ｓ
ｉＨ４／Ｈ２／Ａｒ＝２０／３０／１００／５０ＳＣＣ
Ｍ、マイクロ波出力１ＫＷ，ＲＦ出力 ５００Ｗ、圧力
９．３×１０ −２ Ｐａ、磁束密度 ８７５×１０ −４
Ｔという条件で行うことができる。
【００２５】続いて、ポリッシャーを用いてＢｌｋ−Ｗ
の表面をポリッシュする。この発明で使用するポリッシ
ャーとしては、シリコンウェハをポリッシュする際に使
用する一般的なポリッシャーを使用することができる。
このようなポリッシャーを図３に概略的に示す。図中、
ポリッシャーは、パッド３５で被覆された研磨プレート
３４とウェハ保持台３７とを有し、それらは図中の矢印
の方向に互いにある回転数を持って回転できるように、
それぞれ研磨プレート回転軸３６、ウェハ保持台回転軸
３８とを有している。
の表面をポリッシュする。この発明で使用するポリッシ
ャーとしては、シリコンウェハをポリッシュする際に使
用する一般的なポリッシャーを使用することができる。
このようなポリッシャーを図３に概略的に示す。図中、
ポリッシャーは、パッド３５で被覆された研磨プレート
３４とウェハ保持台３７とを有し、それらは図中の矢印
の方向に互いにある回転数を持って回転できるように、
それぞれ研磨プレート回転軸３６、ウェハ保持台回転軸
３８とを有している。
【００２６】Ｂｌｋ−Ｗをポリッシュする場合には、Ｂ
ｌｋ−Ｗ面を研磨プレート３４側に向け基板１をウェハ
保持台３６にセットする。ついで、スラリー導入管３２
から通常のシリカ系の研磨剤であるスラリー３３を研磨
プレート３４上に供給しつつ、基板１を研磨プレートに
押し付ける圧力を例えば３．５×１０ ４ Ｐａにコントロ
ールし、そして研磨プレート３４とウェハ保持台３７と
を回転させる（例えば研磨プレート回転数 １２ｒｐ
ｍ，ウエハ保持台回転数 ２６ｒｐｍに設定する）。こ
うして、Ｂｌｋ−Ｗ表面を３００ｎｍ分ポリッシングし
て、その表面を平坦化することができる（図１の
（Ｄ））。
ｌｋ−Ｗ面を研磨プレート３４側に向け基板１をウェハ
保持台３６にセットする。ついで、スラリー導入管３２
から通常のシリカ系の研磨剤であるスラリー３３を研磨
プレート３４上に供給しつつ、基板１を研磨プレートに
押し付ける圧力を例えば３．５×１０ ４ Ｐａにコントロ
ールし、そして研磨プレート３４とウェハ保持台３７と
を回転させる（例えば研磨プレート回転数 １２ｒｐ
ｍ，ウエハ保持台回転数 ２６ｒｐｍに設定する）。こ
うして、Ｂｌｋ−Ｗ表面を３００ｎｍ分ポリッシングし
て、その表面を平坦化することができる（図１の
（Ｄ））。
【００２７】更に、平坦化したＢｌｋ−Ｗの全面を常法
に従いエッチバックすることにより、ポリッシュ前のＢ
ｌｋ−Ｗの表面モホロジーの形状が転写されていない平
坦なメタルプラグ７並びに平坦な層間絶縁膜２を形成す
ることができる（図１の（Ｅ））。なお、エッチバック
をすることなく、約５００ｎｍ分ポリッシュすることに
より、図１の（Ｅ）に示すようなメタルプラグを形成す
ることもできる。
に従いエッチバックすることにより、ポリッシュ前のＢ
ｌｋ−Ｗの表面モホロジーの形状が転写されていない平
坦なメタルプラグ７並びに平坦な層間絶縁膜２を形成す
ることができる（図１の（Ｅ））。なお、エッチバック
をすることなく、約５００ｎｍ分ポリッシュすることに
より、図１の（Ｅ）に示すようなメタルプラグを形成す
ることもできる。
【００２８】なお、このように平坦化したＢｌｋ−Ｗ
（図１の（Ｄ））に対しリソグラフィ工程を施すことに
より、タングステン配線を形成することができる。
（図１の（Ｄ））に対しリソグラフィ工程を施すことに
より、タングステン配線を形成することができる。
【００２９】図２は、この発明のメタルプラグ形成方法
の一つの態様を説明する図である。この態様において
は、堆積したＢｌｋ−Ｗ上に、ＳＯＧ等を３００ｎｍの
厚さに例えばスピンコーターで塗布して、図２の（Ｄ）
に示すように、塗布膜８を形成した後にポリッシュす
る。スピンコーター法で形成された塗布膜８の表面は非
常に平坦なものなので、塗布膜８と共にＢｌｋ−Ｗをポ
リッシュすることにより、Ｂｌｋ−Ｗをより平坦化する
ことができる。なお、図２の（Ａ）、（Ｂ）、（Ｃ）、
（Ｅ）及び（Ｆ）については、それぞれ図１の（Ａ）、
（Ｂ）、（Ｃ）、（Ｄ）及び（Ｅ）で説明したとおりで
ある。
の一つの態様を説明する図である。この態様において
は、堆積したＢｌｋ−Ｗ上に、ＳＯＧ等を３００ｎｍの
厚さに例えばスピンコーターで塗布して、図２の（Ｄ）
に示すように、塗布膜８を形成した後にポリッシュす
る。スピンコーター法で形成された塗布膜８の表面は非
常に平坦なものなので、塗布膜８と共にＢｌｋ−Ｗをポ
リッシュすることにより、Ｂｌｋ−Ｗをより平坦化する
ことができる。なお、図２の（Ａ）、（Ｂ）、（Ｃ）、
（Ｅ）及び（Ｆ）については、それぞれ図１の（Ａ）、
（Ｂ）、（Ｃ）、（Ｄ）及び（Ｅ）で説明したとおりで
ある。
【００３０】
【発明の効果】この発明のメタルプラグ形成方法におい
ては、基板上の絶縁膜に形成したコンタクトホールを埋
め且つ絶縁膜を被覆するように設けられたメタル層の表
面をポリッシュする工程を有するので、メタル層表面を
平坦化させることを可能とする。従って、このメタル層
をエッチバックした場合には、表面が平坦なメタルプラ
グと絶縁膜を形成することができ、これらに上に形成す
る配線の信頼性を向上させることが可能となる。
ては、基板上の絶縁膜に形成したコンタクトホールを埋
め且つ絶縁膜を被覆するように設けられたメタル層の表
面をポリッシュする工程を有するので、メタル層表面を
平坦化させることを可能とする。従って、このメタル層
をエッチバックした場合には、表面が平坦なメタルプラ
グと絶縁膜を形成することができ、これらに上に形成す
る配線の信頼性を向上させることが可能となる。
【００３１】同様にこの発明の配線形成方法において
は、メタル層の表面が平坦化しているので、リソグラフ
ィも容易に施すことができ、精度よくパターニングがで
きる。
は、メタル層の表面が平坦化しているので、リソグラフ
ィも容易に施すことができ、精度よくパターニングがで
きる。
【図１】図１は、メタル層上に塗布膜を形成しない場合
のメタルプラグ形成方法を説明する図である。
のメタルプラグ形成方法を説明する図である。
【図２】図２は、この発明のメタルプラグ形成方法の一
つの態様を説明する図である。
つの態様を説明する図である。
【図３】図３は、この発明で使用するポリッシャーの概
略図である。
略図である。
【図４】図４は、従来のメタルプラグ形成方法を説明す
る図である。
る図である。
１ 基板 ２ 絶縁膜 ３ コンタクトホール ４ ＴｉＮ層 ５ Ｂｌｋ−Ｗ層 ６ シーム ７ コンタクトプラグ ８ 塗布膜
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭58−4972（ＪＰ，Ａ) 特開 昭62−102543（ＪＰ，Ａ) 特開 平２−98935（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/28 H01L 21/28 301 H01L 21/768
Claims (3)
- 【請求項１】 基板上の絶縁膜に形成されたコンタクト
ホール内に、ブランケット法により高融点金属のメタル
プラグを形成する方法において、コンタクトホールを埋
め且つ絶縁膜を被覆するように高融点金属のメタル層を
設け、該メタル層上に塗布膜を形成した後に表面をポリ
ッシュする工程を含むことを特徴とするメタルプラグ形
成方法。 - 【請求項２】 基板上の絶縁膜に形成されたコンタクト
ホール内に高融点金属のメタルプラグを形成すると共に
該絶縁膜上に該高融点金属の配線を形成する配線形成方
法において、コンタクトホールを埋め且つ絶縁膜を被覆
するように該高融点金属のメタル層を設け、該メタル層
の表面をポリッシュして平坦化し、平坦化されたメタル
層をパターニングして配線を形成する工程を含むことを
特徴とする配線形成方法。 - 【請求項３】 該メタル層上に塗布膜を形成した後に、
ポリッシュを行う請求項２記載の配線形成方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15395891A JP3216104B2 (ja) | 1991-05-29 | 1991-05-29 | メタルプラグ形成方法及び配線形成方法 |
| KR1019920008486A KR100225555B1 (ko) | 1991-05-29 | 1992-05-20 | 메탈플러그형성방법 및 배선형성방법 |
| US08/347,192 US5502008A (en) | 1991-05-29 | 1994-11-21 | Method for forming metal plug and/or wiring metal layer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15395891A JP3216104B2 (ja) | 1991-05-29 | 1991-05-29 | メタルプラグ形成方法及び配線形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04352323A JPH04352323A (ja) | 1992-12-07 |
| JP3216104B2 true JP3216104B2 (ja) | 2001-10-09 |
Family
ID=15573793
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15395891A Expired - Fee Related JP3216104B2 (ja) | 1991-05-29 | 1991-05-29 | メタルプラグ形成方法及び配線形成方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5502008A (ja) |
| JP (1) | JP3216104B2 (ja) |
| KR (1) | KR100225555B1 (ja) |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3047343B2 (ja) * | 1994-07-30 | 2000-05-29 | 日本電気株式会社 | 半導体装置の製造方法 |
| WO1996027206A2 (en) * | 1995-02-24 | 1996-09-06 | Intel Corporation | Polysilicon polish for patterning improvement |
| US5677237A (en) * | 1996-06-21 | 1997-10-14 | Taiwan Semiconductor Manufacturing Company Ltd. | Process for removing seams in tungsten plugs |
| KR100193897B1 (ko) * | 1996-06-28 | 1999-06-15 | 김영환 | 반도체 소자의 플러그 형성 방법 |
| US5942449A (en) | 1996-08-28 | 1999-08-24 | Micron Technology, Inc. | Method for removing an upper layer of material from a semiconductor wafer |
| KR100221656B1 (ko) * | 1996-10-23 | 1999-09-15 | 구본준 | 배선 형성 방법 |
| US5899738A (en) * | 1997-05-23 | 1999-05-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for making metal plugs in stacked vias for multilevel interconnections and contact openings while retaining the alignment marks without requiring extra masking steps |
| US6037252A (en) * | 1997-11-05 | 2000-03-14 | Tokyo Electron Limited | Method of titanium nitride contact plug formation |
| US6036873A (en) * | 1997-11-26 | 2000-03-14 | Eastman Kodak Company | Process for generating precision polished non-plannar aspherical surfaces |
| US6054389A (en) * | 1997-12-29 | 2000-04-25 | Vanguard International Semiconductor Corporation | Method of forming metal conducting pillars |
| KR100268459B1 (ko) * | 1998-05-07 | 2000-10-16 | 윤종용 | 반도체 장치의 콘택 플러그 형성 방법 |
| TW384525B (en) * | 1998-06-17 | 2000-03-11 | United Microelectronics Corp | Manufacturing method for self-aligned contacts |
| US6150260A (en) * | 1998-07-06 | 2000-11-21 | Chartered Semiconductor Manufacturing Ltd. | Sacrificial stop layer and endpoint for metal CMP |
| US5990004A (en) * | 1998-07-15 | 1999-11-23 | United Microelectronics Corp. | Method for forming a tungsten plug and a barrier layer in a contact of high aspect ratio |
| US6153526A (en) * | 1999-05-27 | 2000-11-28 | Taiwan Semiconductor Manufacturing Company | Method to remove residue in wolfram CMP |
| US6399284B1 (en) | 1999-06-18 | 2002-06-04 | Advanced Micro Devices, Inc. | Sub-lithographic contacts and vias through pattern, CVD and etch back processing |
| US6559040B1 (en) * | 1999-10-20 | 2003-05-06 | Taiwan Semiconductor Manufacturing Company | Process for polishing the top surface of a polysilicon gate |
| KR100611122B1 (ko) * | 2000-01-24 | 2006-08-09 | 삼성전자주식회사 | 스크레치 제거방법 및 이를 이용한 반도체 장치의패턴형성방법 |
| US6228771B1 (en) * | 2000-03-23 | 2001-05-08 | Infineon Technologies North America Corp. | Chemical mechanical polishing process for low dishing of metal lines in semiconductor wafer fabrication |
| US6943113B1 (en) * | 2000-05-11 | 2005-09-13 | Infineon Technologies Ag | Metal chemical polishing process for minimizing dishing during semiconductor wafer fabrication |
| JP2001326273A (ja) * | 2000-05-16 | 2001-11-22 | Denso Corp | 半導体装置の製造方法 |
| US6319837B1 (en) * | 2000-06-29 | 2001-11-20 | Agere Systems Guardian Corp. | Technique for reducing dishing in Cu-based interconnects |
| EP1294015A1 (en) * | 2001-09-12 | 2003-03-19 | Infineon Technologies AG | Method for patterning a conductive polycrystalline layer |
| JP2004288929A (ja) * | 2003-03-24 | 2004-10-14 | Renesas Technology Corp | 半導体装置の製造方法 |
| KR100618855B1 (ko) * | 2004-08-02 | 2006-09-01 | 삼성전자주식회사 | 금속 콘택 구조체 형성방법 및 이를 이용한 상변화 메모리제조방법 |
| KR100885786B1 (ko) * | 2006-09-06 | 2009-02-26 | 주식회사 하이닉스반도체 | 반도체 메모리 소자의 비트라인 형성 방법 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4560436A (en) * | 1984-07-02 | 1985-12-24 | Motorola, Inc. | Process for etching tapered polyimide vias |
| US4562100A (en) * | 1984-09-14 | 1985-12-31 | E. I. Du Pont De Nemours And Company | Polyimide coating compositions from diesterified anhydride and aromatic diamine |
| US4789648A (en) * | 1985-10-28 | 1988-12-06 | International Business Machines Corporation | Method for producing coplanar multi-level metal/insulator films on a substrate and for forming patterned conductive lines simultaneously with stud vias |
| US4944836A (en) * | 1985-10-28 | 1990-07-31 | International Business Machines Corporation | Chem-mech polishing method for producing coplanar metal/insulator films on a substrate |
| US4810669A (en) * | 1987-07-07 | 1989-03-07 | Oki Electric Industry Co., Ltd. | Method of fabricating a semiconductor device |
| KR920000077B1 (ko) * | 1987-07-28 | 1992-01-06 | 가부시키가이샤 도시바 | 반도체장치의 제조방법 |
| JP2643262B2 (ja) * | 1988-03-23 | 1997-08-20 | 日本電気株式会社 | 半導体装置の製造方法 |
| US4986878A (en) * | 1988-07-19 | 1991-01-22 | Cypress Semiconductor Corp. | Process for improved planarization of the passivation layers for semiconductor devices |
| US5244841A (en) * | 1988-11-10 | 1993-09-14 | Applied Materials, Inc. | Method for planarizing an integrated circuit structure using low melting inorganic material and flowing while depositing |
| US5026666A (en) * | 1989-12-28 | 1991-06-25 | At&T Bell Laboratories | Method of making integrated circuits having a planarized dielectric |
| US4992135A (en) * | 1990-07-24 | 1991-02-12 | Micron Technology, Inc. | Method of etching back of tungsten layers on semiconductor wafers, and solution therefore |
| US5250467A (en) * | 1991-03-29 | 1993-10-05 | Applied Materials, Inc. | Method for forming low resistance and low defect density tungsten contacts to silicon semiconductor wafer |
| US5234860A (en) * | 1992-03-19 | 1993-08-10 | Eastman Kodak Company | Thinning of imaging device processed wafers |
-
1991
- 1991-05-29 JP JP15395891A patent/JP3216104B2/ja not_active Expired - Fee Related
-
1992
- 1992-05-20 KR KR1019920008486A patent/KR100225555B1/ko not_active IP Right Cessation
-
1994
- 1994-11-21 US US08/347,192 patent/US5502008A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5502008A (en) | 1996-03-26 |
| KR100225555B1 (ko) | 1999-10-15 |
| JPH04352323A (ja) | 1992-12-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3216104B2 (ja) | メタルプラグ形成方法及び配線形成方法 | |
| JP2872647B2 (ja) | 半導体素子の配線形成方法 | |
| JP3360350B2 (ja) | 表面平坦化法 | |
| JPH081899B2 (ja) | 半導体装置を平坦化する方法 | |
| JP3174049B2 (ja) | 半導体集積回路表面の全体的平面化方法 | |
| JP2874486B2 (ja) | ポリッシュ工程を備えたトレンチアイソレーションの形成方法及び半導体装置の製造方法 | |
| JPH11111656A (ja) | 半導体装置の製造方法 | |
| JPH0745616A (ja) | 半導体装置の製造方法 | |
| JP3163719B2 (ja) | ポリッシュ工程を備えた半導体装置の製造方法 | |
| JPH0969522A (ja) | 埋め込み導電層の形成方法 | |
| JPH08222630A (ja) | 多層配線形成方法 | |
| JPH03295239A (ja) | 半導体装置の製造方法 | |
| JPH0845882A (ja) | 半導体装置の製造方法 | |
| JPH09139368A (ja) | 化学的機械研磨方法 | |
| JPH07263589A (ja) | 多層配線構造およびその製造方法 | |
| JP3198525B2 (ja) | ポリッシュ装置、ポリッシュ方法、及び半導体装置の製造方法 | |
| JP3311486B2 (ja) | 集積回路平坦化方法 | |
| JP3127983B2 (ja) | 半導体装置の製造方法 | |
| JP2913672B2 (ja) | 絶縁膜形成方法 | |
| JP2716156B2 (ja) | 半導体装置の製造方法 | |
| JP2001060564A (ja) | 半導体装置の製造方法 | |
| JPH0513110B2 (ja) | ||
| JP2001102448A (ja) | 配線の形成方法 | |
| JPH10209279A (ja) | 金属プラグの形成方法 | |
| JPH11186200A (ja) | ｐＨ値が低いスラリー混合物を使用する化学・機械ポリッシング方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |