JP2001060564A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2001060564A JP2001060564A JP11235543A JP23554399A JP2001060564A JP 2001060564 A JP2001060564 A JP 2001060564A JP 11235543 A JP11235543 A JP 11235543A JP 23554399 A JP23554399 A JP 23554399A JP 2001060564 A JP2001060564 A JP 2001060564A
- Authority
- JP
- Japan
- Prior art keywords
- film
- tungsten
- substrate
- forming
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 31
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract description 89
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 89
- 239000010937 tungsten Substances 0.000 claims abstract description 89
- 239000000758 substrate Substances 0.000 claims abstract description 41
- 238000000034 method Methods 0.000 claims abstract description 32
- 239000010410 layer Substances 0.000 claims abstract description 26
- 239000011229 interlayer Substances 0.000 claims abstract description 19
- 230000004888 barrier function Effects 0.000 claims abstract description 15
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims abstract description 8
- 238000005229 chemical vapour deposition Methods 0.000 claims abstract description 7
- 238000005498 polishing Methods 0.000 claims description 23
- 239000000126 substance Substances 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 abstract description 18
- 238000007796 conventional method Methods 0.000 description 11
- 239000013078 crystal Substances 0.000 description 8
- 239000007789 gas Substances 0.000 description 8
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 230000007547 defect Effects 0.000 description 6
- 239000003795 chemical substances by application Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 239000007800 oxidant agent Substances 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- 238000006722 reduction reaction Methods 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000013081 microcrystal Substances 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 239000002002 slurry Substances 0.000 description 2
- 101000650817 Homo sapiens Semaphorin-4D Proteins 0.000 description 1
- 102100027744 Semaphorin-4D Human genes 0.000 description 1
- WIGAYVXYNSVZAV-UHFFFAOYSA-N ac1lavbc Chemical compound [W].[W] WIGAYVXYNSVZAV-UHFFFAOYSA-N 0.000 description 1
- 230000002378 acidificating effect Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- QGLKJKCYBOYXKC-UHFFFAOYSA-N nonaoxidotritungsten Chemical compound O=[W]1(=O)O[W](=O)(=O)O[W](=O)(=O)O1 QGLKJKCYBOYXKC-UHFFFAOYSA-N 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 238000005546 reactive sputtering Methods 0.000 description 1
- 230000009291 secondary effect Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 230000008961 swelling Effects 0.000 description 1
- 229910001930 tungsten oxide Inorganic materials 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/7684—Smoothing; Planarisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Chemical & Material Sciences (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 本発明は、半導体装置に用いるタングステン
プラグを形成するプロセスを見直すことで、タングステ
ン膜のＣＭＰ耐性を向上し、ＣＭＰ研磨の時にプラグ中
心線に沿って発生するシームを抑制する半導体装置の製
造方法を提案すること。 【解決手段】 層間絶縁膜に形成された凹部をタングス
テンで埋め込む工程を、基板温度（Ｔ）を４７５（℃）
＜Ｔと、成膜チャンバ圧力（Ｐ）を９０＜Ｐ≦１５０
（torr）とすることで緻密なタングステン膜を得ること
が可能となり、ＣＭＰ研磨時のシームを抑制することが
できた。
プラグを形成するプロセスを見直すことで、タングステ
ン膜のＣＭＰ耐性を向上し、ＣＭＰ研磨の時にプラグ中
心線に沿って発生するシームを抑制する半導体装置の製
造方法を提案すること。 【解決手段】 層間絶縁膜に形成された凹部をタングス
テンで埋め込む工程を、基板温度（Ｔ）を４７５（℃）
＜Ｔと、成膜チャンバ圧力（Ｐ）を９０＜Ｐ≦１５０
（torr）とすることで緻密なタングステン膜を得ること
が可能となり、ＣＭＰ研磨時のシームを抑制することが
できた。
Description
【０００１】
【発明の属する技術分野】本発明は、多層膜構造を有す
る半導体装置の製造方法である。より詳細には、層間絶
縁膜を通して、半導体素子と上層の金属配線とを又は異
なる層の間を金属配線で、接続するタングステンのプラ
グの製造方法に関する。
る半導体装置の製造方法である。より詳細には、層間絶
縁膜を通して、半導体素子と上層の金属配線とを又は異
なる層の間を金属配線で、接続するタングステンのプラ
グの製造方法に関する。
【０００２】
【従来の技術】半導体装置の微細化が進むにつれて、異
なる層の間を配線で接続するため又は半導体基板上の素
子とその上層の配線とを接続するために、層間絶縁膜を
貫通する金属製の配線（以下、プラグと記載する。）利
用する技術が用いられている。この時、異なる層に存在
する配線を相互に接続するためのものをスルーホール、
半導体基板上の素子とその上層の配線とを接続するため
のものをコンタクトホールという。（以下、スルーホー
ル及びコンタクトホールを両者の区別が必要な場合以外
は、単に「ホール」と記載する。） プラグは従来スパッタリング成膜によるＡｌで作製され
ていた。しかし、半導体装置の微細化につれて、埋め込
むべきホールのアスペクト比が高くなったために、スパ
ッタ法による埋め込みでプラグを作製することが難しく
なってきた。
なる層の間を配線で接続するため又は半導体基板上の素
子とその上層の配線とを接続するために、層間絶縁膜を
貫通する金属製の配線（以下、プラグと記載する。）利
用する技術が用いられている。この時、異なる層に存在
する配線を相互に接続するためのものをスルーホール、
半導体基板上の素子とその上層の配線とを接続するため
のものをコンタクトホールという。（以下、スルーホー
ル及びコンタクトホールを両者の区別が必要な場合以外
は、単に「ホール」と記載する。） プラグは従来スパッタリング成膜によるＡｌで作製され
ていた。しかし、半導体装置の微細化につれて、埋め込
むべきホールのアスペクト比が高くなったために、スパ
ッタ法による埋め込みでプラグを作製することが難しく
なってきた。
【０００３】スパッタ法に代わり最近注目されている方
法は、良好なステップカバレージが得られるＣＶＤ成膜
を利用した方法である。プラグの材料としては高融点金
属であるタングステンが一般に用いられている。
法は、良好なステップカバレージが得られるＣＶＤ成膜
を利用した方法である。プラグの材料としては高融点金
属であるタングステンが一般に用いられている。
【０００４】また、最近は、ＣＶＤ法によりコンタクト
プラグを埋め込んだ後、半導体基板全面に成膜された不
要なタングステン膜を除去するために、化学的機械的研
磨法（以下、ＣＭＰ（Chemical Mechanical polishin
g）法と記載。）が適用されるようになった。
プラグを埋め込んだ後、半導体基板全面に成膜された不
要なタングステン膜を除去するために、化学的機械的研
磨法（以下、ＣＭＰ（Chemical Mechanical polishin
g）法と記載。）が適用されるようになった。
【０００５】しかし、ＣＶＤ法によるタングステンプラ
グ形成と、ＣＭＰ法によるタングステン膜の除去を併用
した場合に、プラグの中心線に沿って、空孔が生じるシ
ームという問題が発生する。シームの発生は、タングス
テンプラグの製造工程と密接に関わっているので、異な
る層の間を配線で接続するために設けられるスルーホー
ルの場合を例にして、従来法によるタングステンプラグ
の製造方法を示す（図２参照）。 （１）既に、能動素子が存在する半導体基板上の下地酸
化膜１に第一のＡｌ配線２を公知のフォトリソグラフィ
ー技術で作製する（図２(a)）。 （２）第一のＡｌ配線２のパターニングが終了したら、
基板全面に層間絶縁膜３を成膜し、その後、ＣＭＰ法に
より平坦化する（図２(b)）。 （３）続いて、フォトリソグラフィー技術により層間絶
縁膜３に第一のＡｌ配線２に至るホール４を形成する
（図２(c)）。 （４）公知の方法で、所定の箇所にホール４を有する半
導体素子の全面（ホール４内表面を含む。）に、スパッ
タリング法によりＴｉＮを成膜する。このＴｉＮは、タ
ングステンとシリコン酸化膜の密着性を改善するために
用いられるものでありバリア層と呼ばれる（図２
(c)）。 （５）引き続いてバルクタングステン膜の成長核となる
タングステンの微結晶をＣＶＤ法により半導体基板全面
（ホール４内表面も含む。）に成長させる。この反応
は、ＷＦ6のＳｉＨ4による還元を利用しており、成膜速
度が遅い。バルクタングステン膜の成長の核となるタン
グステン膜が５００Åほど成長したところで核成長を停
止する（図示せず。）。 （６）核成長プロセスの終了後、ＣＶＤの原料ガスをＷ
Ｆ6とＨ2に変更し、成膜速度が速いＷＦ6のＨ2による還
元反応により、タングステン膜７をホール内部に成長さ
せ、ホール４内部を完全にタングステンで埋め込む（図
２(d)）。 （７）ホール４内部が完全にタングステンで埋め込まれ
たならば、半導体基板表面のタングステン膜７及びバリ
ア層とをＣＭＰ法により研磨除去し、ホール内部にのみ
タングステンを残しプラグ９を完成させる（図２
(e)）。 （８）最後に、プラグ９上に公知の方法によりＡｌ配線
６を形成する（図２（ｆ））。
グ形成と、ＣＭＰ法によるタングステン膜の除去を併用
した場合に、プラグの中心線に沿って、空孔が生じるシ
ームという問題が発生する。シームの発生は、タングス
テンプラグの製造工程と密接に関わっているので、異な
る層の間を配線で接続するために設けられるスルーホー
ルの場合を例にして、従来法によるタングステンプラグ
の製造方法を示す（図２参照）。 （１）既に、能動素子が存在する半導体基板上の下地酸
化膜１に第一のＡｌ配線２を公知のフォトリソグラフィ
ー技術で作製する（図２(a)）。 （２）第一のＡｌ配線２のパターニングが終了したら、
基板全面に層間絶縁膜３を成膜し、その後、ＣＭＰ法に
より平坦化する（図２(b)）。 （３）続いて、フォトリソグラフィー技術により層間絶
縁膜３に第一のＡｌ配線２に至るホール４を形成する
（図２(c)）。 （４）公知の方法で、所定の箇所にホール４を有する半
導体素子の全面（ホール４内表面を含む。）に、スパッ
タリング法によりＴｉＮを成膜する。このＴｉＮは、タ
ングステンとシリコン酸化膜の密着性を改善するために
用いられるものでありバリア層と呼ばれる（図２
(c)）。 （５）引き続いてバルクタングステン膜の成長核となる
タングステンの微結晶をＣＶＤ法により半導体基板全面
（ホール４内表面も含む。）に成長させる。この反応
は、ＷＦ6のＳｉＨ4による還元を利用しており、成膜速
度が遅い。バルクタングステン膜の成長の核となるタン
グステン膜が５００Åほど成長したところで核成長を停
止する（図示せず。）。 （６）核成長プロセスの終了後、ＣＶＤの原料ガスをＷ
Ｆ6とＨ2に変更し、成膜速度が速いＷＦ6のＨ2による還
元反応により、タングステン膜７をホール内部に成長さ
せ、ホール４内部を完全にタングステンで埋め込む（図
２(d)）。 （７）ホール４内部が完全にタングステンで埋め込まれ
たならば、半導体基板表面のタングステン膜７及びバリ
ア層とをＣＭＰ法により研磨除去し、ホール内部にのみ
タングステンを残しプラグ９を完成させる（図２
(e)）。 （８）最後に、プラグ９上に公知の方法によりＡｌ配線
６を形成する（図２（ｆ））。
【０００６】工程６のタングステンのバルク成長をより
詳細に検討すると、成膜の初期段階においてはホール４
の内壁に成長しているタングステン膜の膜厚が薄いため
に、ホール４の内部に原料ガスが供給されやすく、成膜
は順調に進行する。しかし、タングステン膜７がホール
４内壁に厚く堆積すると、ホールに残された空間が徐々
に狭くなっていき、原料ガスがホール内部に供給され難
くなる。
詳細に検討すると、成膜の初期段階においてはホール４
の内壁に成長しているタングステン膜の膜厚が薄いため
に、ホール４の内部に原料ガスが供給されやすく、成膜
は順調に進行する。しかし、タングステン膜７がホール
４内壁に厚く堆積すると、ホールに残された空間が徐々
に狭くなっていき、原料ガスがホール内部に供給され難
くなる。
【０００７】このため、ホール内部におけるタングステ
ン膜７の成長速度は、ホール４内部に残された空間が狭
くなるとともに遅くなり、埋め込みの最終段階では成長
速度は殆ど０に近くなると考えられる。
ン膜７の成長速度は、ホール４内部に残された空間が狭
くなるとともに遅くなり、埋め込みの最終段階では成長
速度は殆ど０に近くなると考えられる。
【０００８】つまり、ホール４の中心線付近のタングス
テンの微結晶は、互いに結合していると言うよりは、互
いに接しあっている状況になっていると思われる。つま
り、ホールの中心線付近は結晶欠陥１０が多い構造をな
しているのである（図２（ｄ））ところで、タングステ
ンのＣＭＰは、研磨剤の中に含まれる過酸化水素等の酸
化剤の働きにより酸化されたタングステンを研磨粒子が
削り取るというメカニズムで進行する。ところが、この
過酸化水素が上述の結晶欠陥１０に沿ってプラグ内部に
侵入しタングステンを酸化し、生成した酸化タングステ
ンが研磨粒子により除かれてしまうため、結局、ホール
の中心線に沿って空孔が発生してしまう。また、一度、
空孔が発生すると、タングステン膜と研磨剤との接触面
積が研磨とともに増大するため、加速的にプラグ中の空
孔が大きくなっていく。このようにして、シーム８が成
長するものと推測される。
テンの微結晶は、互いに結合していると言うよりは、互
いに接しあっている状況になっていると思われる。つま
り、ホールの中心線付近は結晶欠陥１０が多い構造をな
しているのである（図２（ｄ））ところで、タングステ
ンのＣＭＰは、研磨剤の中に含まれる過酸化水素等の酸
化剤の働きにより酸化されたタングステンを研磨粒子が
削り取るというメカニズムで進行する。ところが、この
過酸化水素が上述の結晶欠陥１０に沿ってプラグ内部に
侵入しタングステンを酸化し、生成した酸化タングステ
ンが研磨粒子により除かれてしまうため、結局、ホール
の中心線に沿って空孔が発生してしまう。また、一度、
空孔が発生すると、タングステン膜と研磨剤との接触面
積が研磨とともに増大するため、加速的にプラグ中の空
孔が大きくなっていく。このようにして、シーム８が成
長するものと推測される。
【０００９】シーム８を持つタングステンのプラグ９は
内部に異物を含み易く、タングステンのプラグ９上に新
たな膜が成膜されて温度が上昇する場合など、接触不良
を引き起こすだけではなく、シーム内表面に付着した水
が一気に蒸発して発生する膜膨れや、膜剥がれ等の原因
となっていた。
内部に異物を含み易く、タングステンのプラグ９上に新
たな膜が成膜されて温度が上昇する場合など、接触不良
を引き起こすだけではなく、シーム内表面に付着した水
が一気に蒸発して発生する膜膨れや、膜剥がれ等の原因
となっていた。
【００１０】
【発明が解決しようとする課題】本発明の目的は、上記
のシームを解決すべくなされたものであり、タングステ
ンプラグを形成するプロセスを見直すことで、タングス
テン膜のＣＭＰ研磨に対する耐性を向上し、ＣＭＰ研磨
の時にプラグ中心線に沿って発生するシームを抑制する
半導体装置の製造方法を提案することである。
のシームを解決すべくなされたものであり、タングステ
ンプラグを形成するプロセスを見直すことで、タングス
テン膜のＣＭＰ研磨に対する耐性を向上し、ＣＭＰ研磨
の時にプラグ中心線に沿って発生するシームを抑制する
半導体装置の製造方法を提案することである。
【００１１】また、本発明の目的は半導体製造工程中で
歩留まり低下の大きな一因となっていたタングステンプ
ラグに発生するシームの問題を解決する事で、半導体製
造工程の歩留まりを向上させることである。
歩留まり低下の大きな一因となっていたタングステンプ
ラグに発生するシームの問題を解決する事で、半導体製
造工程の歩留まりを向上させることである。
【００１２】
【課題を解決するための手段】本発明者らは、上述の問
題を解決すべく、成膜条件を種々に変化したタングステ
ン膜に対しＣＭＰ研磨を行なう実験を繰り返すことで、
本発明を着想するに至った。
題を解決すべく、成膜条件を種々に変化したタングステ
ン膜に対しＣＭＰ研磨を行なう実験を繰り返すことで、
本発明を着想するに至った。
【００１３】層間絶縁膜を有する半導体基板に（Ａ）該
層間絶縁膜に凹部を形成する凹部形成工程と、（Ｂ）少
なくとも該凹部内表面に、バリア層を成膜するバリア層
形成工程と、（Ｃ）該凹部内部のバリア層表面に、次の
工程で成長核となるタングステンをＣＶＤ法により成膜
する成長核形成工程と、（Ｄ）該凹部を埋め込むように
該基板全面にタングステン膜をＣＶＤ法により成膜する
バルクタングステン成膜工程と、（Ｅ）該基板全面のタ
ングステン膜及びバリア層を前記層間絶縁膜表面が露出
するまで化学的機械的研磨法により研磨を行なう化学的
機械的研磨工程と、を行なうことにより、該凹部内部に
のみタングステンのプラグを残す、半導体装置の製造方
法において、工程Ｄにおける成膜条件を基板温度（Ｔ）
を４７５（℃）＜Ｔと、成膜チャンバ圧力（Ｐ）を９０
＜Ｐ≦１５０（torr）と、することを特徴とする半導体
装置の製造方法を提供する。
層間絶縁膜に凹部を形成する凹部形成工程と、（Ｂ）少
なくとも該凹部内表面に、バリア層を成膜するバリア層
形成工程と、（Ｃ）該凹部内部のバリア層表面に、次の
工程で成長核となるタングステンをＣＶＤ法により成膜
する成長核形成工程と、（Ｄ）該凹部を埋め込むように
該基板全面にタングステン膜をＣＶＤ法により成膜する
バルクタングステン成膜工程と、（Ｅ）該基板全面のタ
ングステン膜及びバリア層を前記層間絶縁膜表面が露出
するまで化学的機械的研磨法により研磨を行なう化学的
機械的研磨工程と、を行なうことにより、該凹部内部に
のみタングステンのプラグを残す、半導体装置の製造方
法において、工程Ｄにおける成膜条件を基板温度（Ｔ）
を４７５（℃）＜Ｔと、成膜チャンバ圧力（Ｐ）を９０
＜Ｐ≦１５０（torr）と、することを特徴とする半導体
装置の製造方法を提供する。
【００１４】この際、前記層間絶縁膜に形成された凹部
が前記層間絶縁膜に接して下層に存在する半導体素子の
所定の箇所に至るものである場合は前記工程Ｄにおける
基板温度を基板温度（Ｔ）をＴ≦６００（℃）とするこ
とが望ましい。
が前記層間絶縁膜に接して下層に存在する半導体素子の
所定の箇所に至るものである場合は前記工程Ｄにおける
基板温度を基板温度（Ｔ）をＴ≦６００（℃）とするこ
とが望ましい。
【００１５】成膜時の基板温度は４７５℃よりも高い温
度であれば、本発明の効果である緻密なタングステン膜
が得られる。基板温度の上限はタングステン膜を成膜し
ようとする基板上のＡｌ配線の有無で変化する。
度であれば、本発明の効果である緻密なタングステン膜
が得られる。基板温度の上限はタングステン膜を成膜し
ようとする基板上のＡｌ配線の有無で変化する。
【００１６】半導体素子と配線を接続するためのコンタ
クトホール用のプラグのように半導体基板上にＡｌ配線
が形成されていない時に本発明を実施する場合は基板温
度の上限はＴ≦６００（℃）とすることが可能となる。
この場合、Ａｌ配線の損傷を考慮しなくても良いからで
ある。この条件で成膜を行なうことでより一層ＣＭＰ耐
性が優れた緻密なタングステン膜が得られる。
クトホール用のプラグのように半導体基板上にＡｌ配線
が形成されていない時に本発明を実施する場合は基板温
度の上限はＴ≦６００（℃）とすることが可能となる。
この場合、Ａｌ配線の損傷を考慮しなくても良いからで
ある。この条件で成膜を行なうことでより一層ＣＭＰ耐
性が優れた緻密なタングステン膜が得られる。
【００１７】また、前記凹部が、Ａｌ配線が既に形成さ
れている層間絶縁膜のＡｌ配線の所定箇所に到るもので
ある場合は前記工程Ｄにおける基板温度（Ｔ）をＴ≦４
９５（℃）とすることが望ましい。
れている層間絶縁膜のＡｌ配線の所定箇所に到るもので
ある場合は前記工程Ｄにおける基板温度（Ｔ）をＴ≦４
９５（℃）とすることが望ましい。
【００１８】これは、異なる層のＡｌ配線をタングステ
ンプラグで接続する場合等に対応する。この際には、前
記工程Ｄで許容される基板温度（Ｔ）の上限は、Ａｌ配
線の損傷を抑えるために４９５℃以下とする事が望まし
い。４９５℃以下であれば、Ａｌ配線に悪影響を及ぼす
ことなく、充分に緻密なタングステン膜が得られる。ま
た、成膜時の圧力を９０torrよりも高い圧力とすること
で、本発明の効果が確認可能な程度の緻密な膜が得られ
る。より好適には、成膜時の圧力は１００torrよりも高
いことであり、１００torrより高い圧力であれば、十分
に緻密な膜が得られる。成膜時の圧力が１５０torr以下
であれば、ストレスが抑えられる膜形成が可能である。
ンプラグで接続する場合等に対応する。この際には、前
記工程Ｄで許容される基板温度（Ｔ）の上限は、Ａｌ配
線の損傷を抑えるために４９５℃以下とする事が望まし
い。４９５℃以下であれば、Ａｌ配線に悪影響を及ぼす
ことなく、充分に緻密なタングステン膜が得られる。ま
た、成膜時の圧力を９０torrよりも高い圧力とすること
で、本発明の効果が確認可能な程度の緻密な膜が得られ
る。より好適には、成膜時の圧力は１００torrよりも高
いことであり、１００torrより高い圧力であれば、十分
に緻密な膜が得られる。成膜時の圧力が１５０torr以下
であれば、ストレスが抑えられる膜形成が可能である。
【００１９】プラグとなるタングステン膜を上述の条件
で成膜することで、ＣＭＰ研磨に対する耐性が良好な緻
密なタングステン膜を得ることでき、ＣＭＰによるタン
グステン膜のエッチバック時に、プラグ中心線に沿って
発生するシームを抑制することができる。
で成膜することで、ＣＭＰ研磨に対する耐性が良好な緻
密なタングステン膜を得ることでき、ＣＭＰによるタン
グステン膜のエッチバック時に、プラグ中心線に沿って
発生するシームを抑制することができる。
【００２０】この理由は、従来法よりも、タングステン
膜の成膜速度を緩やかにしたために、Ｗ結晶そのものが
緻密となったこと、さらに、成膜の進行につれてホール
内部が狭くなっても、ある程度の原料ガスがホール内部
に供給され続けたためと思われる。そのため、ホール中
心線に沿って生成する結晶の接触による結晶欠陥に伴う
隙間が実用上問題とならないレベルまで狭くなったもの
と思われる。
膜の成膜速度を緩やかにしたために、Ｗ結晶そのものが
緻密となったこと、さらに、成膜の進行につれてホール
内部が狭くなっても、ある程度の原料ガスがホール内部
に供給され続けたためと思われる。そのため、ホール中
心線に沿って生成する結晶の接触による結晶欠陥に伴う
隙間が実用上問題とならないレベルまで狭くなったもの
と思われる。
【００２１】また、本発明で成膜したタングステン膜は
膜が緻密となり、プラグ中心線に沿って存在する結晶欠
陥が実用上問題とならないレベルまで抑えられたため
か、従来法と同様に過酸化水素等の酸化剤が添加された
研磨剤をＣＭＰ研磨で用いる用いることが可能となっ
た。
膜が緻密となり、プラグ中心線に沿って存在する結晶欠
陥が実用上問題とならないレベルまで抑えられたため
か、従来法と同様に過酸化水素等の酸化剤が添加された
研磨剤をＣＭＰ研磨で用いる用いることが可能となっ
た。
【００２２】前述のバリア層としてＴｉＮ、ＴｉＷ又は
Ｔｉ／ＴｉＮのいずれかを用いることが望ましい。ここ
で、バリア層は、タングステン膜が成膜される下地（Ｓ
ｉ、Ｓｉ酸化膜、金属等）とタングステン膜の間に存在
する膜であり、両者の密着性を高めるために用いられ
る。
Ｔｉ／ＴｉＮのいずれかを用いることが望ましい。ここ
で、バリア層は、タングステン膜が成膜される下地（Ｓ
ｉ、Ｓｉ酸化膜、金属等）とタングステン膜の間に存在
する膜であり、両者の密着性を高めるために用いられ
る。
【００２３】また、原料ガスであるＷＦ6ガスの流量は
５０〜１００sccmであることが望ましい。この条件は従
来法によるバルクタングステン成膜工程よりも小さく、
本発明におけるタングステン膜の成長速度は従来法より
も小さくなる。
５０〜１００sccmであることが望ましい。この条件は従
来法によるバルクタングステン成膜工程よりも小さく、
本発明におけるタングステン膜の成長速度は従来法より
も小さくなる。
【００２４】流量が５０sccm以上であれば、膜厚にも依
るが実用上問題の無い成膜速度で、かつ、従来法に比べ
て非常に緻密な膜が得られる。また、ガス流量が１００
sccm以下であれば、本発明の効果を確認可能な程度の緻
密な膜が、従来法とほぼ同等の成膜速度で得られる。
るが実用上問題の無い成膜速度で、かつ、従来法に比べ
て非常に緻密な膜が得られる。また、ガス流量が１００
sccm以下であれば、本発明の効果を確認可能な程度の緻
密な膜が、従来法とほぼ同等の成膜速度で得られる。
【００２５】また、本発明の副次的な効果として、従来
法よりもタングステン膜が緻密となりプラグ内部への酸
化剤の侵入が抑制されるためか、ＣＭＰによりプラグ表
面が凹型に削れてしまうディッシングも従来法に比べて
抑えられた。
法よりもタングステン膜が緻密となりプラグ内部への酸
化剤の侵入が抑制されるためか、ＣＭＰによりプラグ表
面が凹型に削れてしまうディッシングも従来法に比べて
抑えられた。
【００２６】
【発明の実施の形態】以下に、既にＡｌ配線を有する基
板上で異なる層をタングステンプラグで接続する場合の
実施例及び、従来法による比較例を示す。
板上で異なる層をタングステンプラグで接続する場合の
実施例及び、従来法による比較例を示す。
【００２７】
【実施例】＜実施例１＞既に、能動素子を有する半導体
基板上に下地酸化膜１を成膜し、その下地酸化膜１上に
第一のＡｌ配線２を通常の方法により作製し（図１
（ａ））、続いて、層間絶縁膜３としてシリコン酸化膜
をプラズマＣＶＤ法により１μｍ成膜する。その後、Ｃ
ＭＰ法により、半導体基板表面を平坦化する（図１
（ｂ））。この時の研磨剤は、シリカを主成分とし、研
磨剤は中性またはアルカリ性とする。研磨条件を以下に
しめす。
基板上に下地酸化膜１を成膜し、その下地酸化膜１上に
第一のＡｌ配線２を通常の方法により作製し（図１
（ａ））、続いて、層間絶縁膜３としてシリコン酸化膜
をプラズマＣＶＤ法により１μｍ成膜する。その後、Ｃ
ＭＰ法により、半導体基板表面を平坦化する（図１
（ｂ））。この時の研磨剤は、シリカを主成分とし、研
磨剤は中性またはアルカリ性とする。研磨条件を以下に
しめす。
【００２８】 定盤回転数 ：２８０ｒｐｍ キャリア回転数 ：１７．５ｒｐｍ 荷重 ：６ｐｓｉ ウエハ荷重 ：５．９ｐｓｉ スラリー流量 ：１００ｃｃ／min ｐＨ ：６〜１３ 平坦化が終了した後に、層間絶縁膜３上に、ＫｒＦ線に
よる通常のフォトリソグラフィー技術により、直径０．
３μｍ、深さ０．５μｍの、下地酸化膜１上に形成され
た第一のＡｌ配線２の所定位置に至るスルーホール４を
形成した。 ＝ バリア層成膜工程＝ さらに、タングステン層とホール４内表面材料（特にシ
リコン酸化膜）とに挟まれて存在し、両者の密着性を高
めるために必要であるＴｉＮを反応性スパッタ法により
半導体基板全面（ホール内表面を含む。）に２００Åの
厚さで成膜した（図示せず。）。この時のスパッタ成膜
の条件を以下に示す。
よる通常のフォトリソグラフィー技術により、直径０．
３μｍ、深さ０．５μｍの、下地酸化膜１上に形成され
た第一のＡｌ配線２の所定位置に至るスルーホール４を
形成した。 ＝ バリア層成膜工程＝ さらに、タングステン層とホール４内表面材料（特にシ
リコン酸化膜）とに挟まれて存在し、両者の密着性を高
めるために必要であるＴｉＮを反応性スパッタ法により
半導体基板全面（ホール内表面を含む。）に２００Åの
厚さで成膜した（図示せず。）。この時のスパッタ成膜
の条件を以下に示す。
【００２９】 Ｎ2流量：Ａｒ流量 ＝ １：１ チャンバ圧力 ：２．５mtorr ＲＦパワー ：４．５ｋＷ ターゲットと試料の距離：５０mm 基板温度 ：２００℃ ＝ 成長核形成工程 ＝ 続いて、高密度ＣＶＤタングステン膜成長のための核と
なるタングステン微結晶をホール内表面に薄く低圧ＣＶ
Ｄ法で成長する。この時の成膜条件を以下に示した（図
示せず。）。
なるタングステン微結晶をホール内表面に薄く低圧ＣＶ
Ｄ法で成長する。この時の成膜条件を以下に示した（図
示せず。）。
【００３０】 ＷＦ6流量 ：３００sccm ＳｉＨ4流量 ：１００sccm Ａｒ流量 ：１０００sccm 基板温度 ：４００℃ チャンバ圧力 ：３００mtorr この条件にて、約５００Åのタングステン膜が成長した
ら、一端ガスの供給をとめて、成長核形成工程を終了す
る。 ＝ バルクタングステン成膜工程 ＝ 引き続いて、ＷＦ6とＨ2を成膜チャンバに供給して、バ
ルクの高密度ＣＶＤタングステンを成長させ、ホール内
部を埋め込む。この反応は、核成長工程よりも膜の成膜
速度が速いＨ2還元条件で行われる。この時の成膜条件
を以下に示した。
ら、一端ガスの供給をとめて、成長核形成工程を終了す
る。 ＝ バルクタングステン成膜工程 ＝ 引き続いて、ＷＦ6とＨ2を成膜チャンバに供給して、バ
ルクの高密度ＣＶＤタングステンを成長させ、ホール内
部を埋め込む。この反応は、核成長工程よりも膜の成膜
速度が速いＨ2還元条件で行われる。この時の成膜条件
を以下に示した。
【００３１】 ＷＦ6流量 ：１００sccm Ｈ2流量 ：６００sccm Ａｒ流量 ：１０００sccm 基板温度 ：４７５℃ チャンバ圧力 ：９０torr この時の膜の成長速度は、２０００Å/secである。これ
は、従来法（約４０００Å/sec）よりも低いレートであ
るが、より緻密な高密度タングステン膜５が形成される
からと思われる。高密度ＣＶＤタングステン膜５がホー
ルを完全に埋め込み、かつ、絶縁膜上での膜厚が０．３
μｍとなった段階で、成膜を終了した（図１（ｄ））。 ＝ ＣＭＰ工程 ＝ そして、半導体基板全面に成膜されている不要な高密度
ＣＶＤタングステン膜５をＣＭＰ法により除去した。
は、従来法（約４０００Å/sec）よりも低いレートであ
るが、より緻密な高密度タングステン膜５が形成される
からと思われる。高密度ＣＶＤタングステン膜５がホー
ルを完全に埋め込み、かつ、絶縁膜上での膜厚が０．３
μｍとなった段階で、成膜を終了した（図１（ｄ））。 ＝ ＣＭＰ工程 ＝ そして、半導体基板全面に成膜されている不要な高密度
ＣＶＤタングステン膜５をＣＭＰ法により除去した。
【００３２】この時のＣＭＰの研磨は、シリカ粒子を主
成分とする研磨剤を用い、さらに、酸化剤として過酸化
水素を添加して酸性（ｐＨを３〜５）に調整した研磨剤
を用いて行なった。この時の研磨条件を以下に示す（図
１（ｅ））。
成分とする研磨剤を用い、さらに、酸化剤として過酸化
水素を添加して酸性（ｐＨを３〜５）に調整した研磨剤
を用いて行なった。この時の研磨条件を以下に示す（図
１（ｅ））。
【００３３】 定盤回転数 ：２８０ｒｐｍ キャリア回転数 ：１７．５ｒｐｍ 荷重 ：６ｐｓｉ ウエハ荷重 ：５．９ｐｓｉ スラリー流量 ：１００ｃｃ／min ｐＨ ：３〜５ Ｈ2Ｏ2濃度 ：１０％ ＣＭＰ終了後、得られたタングステンプラグ表面を走査
型電子顕微鏡（以下「ＳＥＭ」という。）で、断面を透
過型電子顕微鏡（以下「ＴＥＭ」という。）で観察した
が、タングステンプラグ中にシームは存在していなかっ
た。最後に、本発明で得られたタングステンプラグ上に
アルミニウム配線６を施した（図１（ｆ））。 ＜比較例１＞タングステン膜の成膜温度を４５０℃とし
た以外は、実施例１と同じ条件でタングステンプラグを
作製した。完成したタングステンプラグの表面のＳＥＭ
観察及び断面のＴＥＭ観察を行なったところ、プラグ中
央部にシームが観察された。 ＜比較例２＞タングステン膜の成膜時の成膜チャンバの
圧力を８０torrと変更した以外は、実施例１と同じ条件
でタングステンプラグを作製した。完成したタングステ
ンプラグの表面のＳＥＭ観察及び断面のＴＥＭ観察を行
なったところ、プラグ中央部にシームが観察された。
型電子顕微鏡（以下「ＳＥＭ」という。）で、断面を透
過型電子顕微鏡（以下「ＴＥＭ」という。）で観察した
が、タングステンプラグ中にシームは存在していなかっ
た。最後に、本発明で得られたタングステンプラグ上に
アルミニウム配線６を施した（図１（ｆ））。 ＜比較例１＞タングステン膜の成膜温度を４５０℃とし
た以外は、実施例１と同じ条件でタングステンプラグを
作製した。完成したタングステンプラグの表面のＳＥＭ
観察及び断面のＴＥＭ観察を行なったところ、プラグ中
央部にシームが観察された。 ＜比較例２＞タングステン膜の成膜時の成膜チャンバの
圧力を８０torrと変更した以外は、実施例１と同じ条件
でタングステンプラグを作製した。完成したタングステ
ンプラグの表面のＳＥＭ観察及び断面のＴＥＭ観察を行
なったところ、プラグ中央部にシームが観察された。
【００３４】
【発明の効果】本発明によりプラグ中のタングステン膜
を緻密に成長することができ、従来、プラグ中心線付近
に集中して存在した結晶欠陥に沿って、研磨剤に含まれ
る酸化剤が侵入し、ＣＭＰ法によるタングステン膜の除
去の際にプラグ中心線に沿って発生していたシームの問
題を解決した。
を緻密に成長することができ、従来、プラグ中心線付近
に集中して存在した結晶欠陥に沿って、研磨剤に含まれ
る酸化剤が侵入し、ＣＭＰ法によるタングステン膜の除
去の際にプラグ中心線に沿って発生していたシームの問
題を解決した。
【００３５】本発明により、従来法に比べて、信頼性の
高いタングステンプラグを得ることが可能となり、半導
体装置の歩留まりを著しく改善することに成功した。
高いタングステンプラグを得ることが可能となり、半導
体装置の歩留まりを著しく改善することに成功した。
【図１】本発明によるタングステンプラグ製造工程の各
工程におけるプラグ断面を表す工程図である。
工程におけるプラグ断面を表す工程図である。
【図２】従来法によるタングステンプラグ製造工程の各
工程におけるプラグ断面を表す工程図である。
工程におけるプラグ断面を表す工程図である。
１：下地酸化膜 ２：第一のＡｌ配線 ３：層間絶縁膜 ４：スルーホール ５：高密度タングステン膜 ６：アルミニウム配線 ７：タングステン膜 ８：シーム ９：プラグ １０：結晶欠陥
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4M104 AA01 BB14 BB18 BB30 CC01 DD07 DD37 DD42 DD43 DD75 FF17 FF18 FF22 GG13 HH20 5F033 HH08 JJ18 JJ19 JJ23 JJ33 KK08 MM01 NN06 NN07 PP09 PP16 QQ08 QQ09 QQ37 QQ48 QQ50 RR04 SS15 WW03 WW05 XX01
Claims (4)
- 【請求項１】 層間絶縁膜を有する半導体基板に（Ａ）
該層間絶縁膜に凹部を形成する凹部形成工程と、（Ｂ）
少なくとも該凹部内表面に、バリア層を成膜するバリア
層形成工程と、（Ｃ）該凹部内部のバリア層表面に、次
の工程で成長核となるタングステンをＣＶＤ法により成
膜する成長核形成工程と、（Ｄ）該凹部を埋め込むよう
に該基板全面にタングステン膜をＣＶＤ法により成膜す
るバルクタングステン成膜工程と、（Ｅ）該基板全面の
タングステン膜及びバリア層を前記層間絶縁膜表面が露
出するまで化学的機械的研磨法により研磨を行なう化学
的機械的研磨工程と、を行なうことにより、該凹部内部
にのみタングステンのプラグを残す、半導体装置の製造
方法において、工程Ｄにおける成膜条件を基板温度
（Ｔ）を４７５（℃）＜Ｔと、 成膜チャンバ圧力（Ｐ）を９０＜Ｐ≦１５０（torr）
と、することを特徴とする半導体装置の製造方法。 - 【請求項２】 前記層間絶縁膜に形成された凹部が前記
層間絶縁膜に接して下層に存在する半導体素子の所定の
箇所に至るものである場合は前記工程Ｄにおける基板温
度（Ｔ）をＴ≦６００（℃）とすることを特徴とする請
求項１記載の半導体装置の製造方法。 - 【請求項３】 前記凹部が、Ａｌ配線が既に形成されて
いる層間絶縁膜のＡｌ配線の所定箇所に到るものである
場合は前記工程Ｄにおける基板温度（Ｔ）をＴ≦４９５
（℃）とすることを特徴とする請求項１記載の半導体装
置の製造方法。 - 【請求項４】 前記バリア層としてＴｉＮ、ＴｉＷ又は
Ｔｉ／ＴｉＮのいずれかひとつを用いる事を特徴とする
請求項１〜３のいずれか一項に記載の半導体装置に用い
られる半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11235543A JP2001060564A (ja) | 1999-08-23 | 1999-08-23 | 半導体装置の製造方法 |
| US09/644,044 US6350683B1 (en) | 1999-08-23 | 2000-08-23 | Method of forming a tungsten plug in a hole |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11235543A JP2001060564A (ja) | 1999-08-23 | 1999-08-23 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001060564A true JP2001060564A (ja) | 2001-03-06 |
Family
ID=16987548
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11235543A Pending JP2001060564A (ja) | 1999-08-23 | 1999-08-23 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6350683B1 (ja) |
| JP (1) | JP2001060564A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7233073B2 (en) | 2003-07-31 | 2007-06-19 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the same |
| KR101023073B1 (ko) * | 2008-09-16 | 2011-03-24 | 주식회사 동부하이텍 | 반도체 소자의 제조방법 |
| JP2016207683A (ja) * | 2015-04-15 | 2016-12-08 | エヌイーシー ショット コンポーネンツ株式会社 | 貫通電極基板および半導体パッケージ |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6583047B2 (en) * | 2000-12-26 | 2003-06-24 | Honeywell International, Inc. | Method for eliminating reaction between photoresist and OSG |
| CN101752206B (zh) * | 2008-12-01 | 2011-09-07 | 中芯国际集成电路制造(上海)有限公司 | 改善研磨颗粒残留的方法 |
| CN114369810A (zh) * | 2020-10-15 | 2022-04-19 | 尚弘科技股份有限公司 | 钨制品气相沉积回收方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5028565A (en) * | 1989-08-25 | 1991-07-02 | Applied Materials, Inc. | Process for CVD deposition of tungsten layer on semiconductor wafer |
| CA2067565C (en) * | 1992-04-29 | 1999-02-16 | Ismail T. Emesh | Deposition of tungsten |
| US5434110A (en) * | 1992-06-15 | 1995-07-18 | Materials Research Corporation | Methods of chemical vapor deposition (CVD) of tungsten films on patterned wafer substrates |
| US5956609A (en) * | 1997-08-11 | 1999-09-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for reducing stress and improving step-coverage of tungsten interconnects and plugs |
| US6066366A (en) * | 1998-07-22 | 2000-05-23 | Applied Materials, Inc. | Method for depositing uniform tungsten layers by CVD |
-
1999
- 1999-08-23 JP JP11235543A patent/JP2001060564A/ja active Pending
-
2000
- 2000-08-23 US US09/644,044 patent/US6350683B1/en not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7233073B2 (en) | 2003-07-31 | 2007-06-19 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the same |
| KR101023073B1 (ko) * | 2008-09-16 | 2011-03-24 | 주식회사 동부하이텍 | 반도체 소자의 제조방법 |
| JP2016207683A (ja) * | 2015-04-15 | 2016-12-08 | エヌイーシー ショット コンポーネンツ株式会社 | 貫通電極基板および半導体パッケージ |
Also Published As
| Publication number | Publication date |
|---|---|
| US6350683B1 (en) | 2002-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7994055B2 (en) | Method of manufacturing semiconductor apparatus, and semiconductor apparatus | |
| KR100475931B1 (ko) | 반도체 소자의 다층 배선 형성방법 | |
| US5889328A (en) | Refractory metal capped low resistivity metal conductor lines and vias | |
| JP4049978B2 (ja) | メッキを用いた金属配線形成方法 | |
| US6083835A (en) | Self-passivation of copper damascene | |
| US5260232A (en) | Refractory metal plug forming method | |
| JP2007081113A (ja) | 半導体装置の製造方法 | |
| US6841466B1 (en) | Method of selectively making copper using plating technology | |
| US6379782B2 (en) | Semiconductor device formed with metal wiring on a wafer by chemical mechanical polishing, and method of manufacturing the same | |
| JPH0682759B2 (ja) | 導電性スタツドの形成方法 | |
| KR20000012027A (ko) | 반도체장치의제조방법 | |
| JP2001060564A (ja) | 半導体装置の製造方法 | |
| JP2000332106A (ja) | 半導体装置およびその製造方法 | |
| JP2573621B2 (ja) | 電気的相互接続部の製造方法 | |
| US20030232498A1 (en) | Method for forming wiring structure | |
| JP4081751B2 (ja) | 配線構造の製造方法 | |
| US7576001B2 (en) | Manufacturing method for semiconductor device | |
| EP1170791A2 (en) | Semiconductor device with multilayer wiring structure of laminated damascene wiring and fabrication method thereof | |
| JPH07263589A (ja) | 多層配線構造およびその製造方法 | |
| JPH09162281A (ja) | 平坦化多層配線およびその製造方法 | |
| KR100875169B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR20090024854A (ko) | 반도체 소자의 금속배선 및 그 형성방법 | |
| JP2005340601A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPH1041386A (ja) | 半導体装置の製造方法 | |
| JPH10335461A (ja) | 半導体装置及び半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040427 |