JPH07263589A - 多層配線構造およびその製造方法 - Google Patents

多層配線構造およびその製造方法

Info

Publication number
JPH07263589A
JPH07263589A JP2664195A JP2664195A JPH07263589A JP H07263589 A JPH07263589 A JP H07263589A JP 2664195 A JP2664195 A JP 2664195A JP 2664195 A JP2664195 A JP 2664195A JP H07263589 A JPH07263589 A JP H07263589A
Authority
JP
Japan
Prior art keywords
film
plug
interlayer insulating
insulating film
refractory metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2664195A
Other languages
English (en)
Inventor
Nobuyuki Takeyasu
伸行 竹安
Tomohiro Oota
与洋 太田
Hiroshi Yamamoto
浩 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JFE Steel Corp
Original Assignee
Kawasaki Steel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US08/198,788 external-priority patent/US5627345A/en
Application filed by Kawasaki Steel Corp filed Critical Kawasaki Steel Corp
Publication of JPH07263589A publication Critical patent/JPH07263589A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【目的】 エレクトロマイグレーション耐性が高く、コ
ンタクト抵抗の低い多層配線構造およびその製造方法を
提供する。 【構成】 シリコン基板201 上に下層配線213 を形成
し、その上にヴィア孔205を有する層間絶縁膜204 を形
成した後、アルミの選択CVD でプラグ206 をヴィア孔か
ら突出するように形成し、TiN 膜217-1 を全面に堆積し
た後、CMP 法によってプラグの突出部およびその上のTi
N 膜を研磨除去し、アルミ合金膜217-2 を形成し、さら
にその上にTiN 膜217-3 を形成し、最後にパターニング
して上層配線217 を形成する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置において使用
される多層配線構造およびその製造方法に関し、特にヴ
ィア孔をアルミニウムまたはアルミニウム合金プラグで
埋め込み、かつ少なくともプラグと上層配線との接続部
分から異種金属界面を排除し、さらに、上層配線を、そ
の最下層に高融点金属膜もしくは高融点金属化合物膜が
積層された構造にすることにより、高い信頼性が得られ
るようにした多層配線構造およびその製造方法に関する
ものである。また、本発明は、深さにばらつきのある複
数のヴィア孔のすべてを十分に埋め込むプラグを同時に
形成することのできる製造方法に関するものである。
【０００２】
【従来の技術】近年の微細化されたLSI においては、２
層以上の配線をヴィア孔を介して接続した多層配線構造
が使用されている。ここで使用される配線は、典型的に
はスパッタ法によって堆積したアルミニウム合金膜を公
知のフォトリソグラフィおよびドライエッチ技術を使用
して所要のパターンに加工（パターンニング）すること
によって形成されるものである。このような多層配線構
造においては、 i)半導体基板や絶縁膜との反応を防止する ii) エレクトロマイグレーションやストレスマイグレー
ションに対する信頼性を向上させる iii)フォトリソグラフィで使用する露光光に対する反射
率を低減させて微細加工を容易にする 等の目的のため、Ti,W,TiW等の高融点金属膜や、TiN 等
の高融点金属化合物膜を、アルミニウム合金膜の上か下
か、もしくは両方に積層した積層金属膜をパターンニン
グした配線も使用されている。
【０００３】従来のデザインルール１μm 程度以上のLS
I では、このような多層配線構造は、次のようにして形
成されていた。まず下層配線を形成し、その上に層間絶
縁膜を形成し、その層間絶縁膜に下層配線に達するヴィ
ア孔を形成した後、層間絶縁膜表面上およびヴィア孔内
に同時に、アルミニウム合金膜もしくは積層金属膜を堆
積し、パターンニングして上層配線を形成すると共に、
ヴィア部での接続を行うようにしていた。しかしこの方
法で製造した多層配線構造では、スパッタ法で堆積した
金属膜は段差部での被覆性に乏しいため、ヴィア孔側壁
のアルミニウム合金膜もしくは積層金属膜の膜厚が薄く
なり、接続不良が発生したり、エレクトロマイグレーシ
ョンやストレスマイグレーションの対する信頼性が悪化
したりする欠点がある。また上層配線パターンニングの
ためのレジストを塗布する際、ヴィア孔付近においてレ
ジスト膜厚の不均一性が発生し、パターン異常発生の原
因となる欠点がある。このため、デザインルール0.8 μ
m 程度未満に微細化されたLSI ではこのような方法で多
層配線構造を形成することはできなかった。
【０００４】これに対して、例えばChen等は、Technica
l Digest of 1990 International Electron Device Mee
ting, p.51において、微細加工が可能な多層配線構造を
提案している。図１はこの多層配線構造の順次の製造工
程を示すものである、まず、図１Ａに示すように、シリ
コン基板１の上に下地絶縁膜２を形成し、さらにその上
にTiN 膜13-5およびAl合金膜13-2より成る下層配線13を
所定のパターンに形成、その上に層間絶縁膜４を形成
し、ヴィア孔５を開口する。次に、図１Ｂに示すよう
に、層間絶縁膜４上およびヴィア孔５の側壁、底面にTi
膜17-6およびTiN 膜17-1を堆積し、400 〜500 °Ｃ程度
に加熱した状態でAl合金膜17-2をスパッタ法で堆積する
ことによってヴィア孔内に被覆性よくAl合金膜を形成す
る。このようにAl合金膜とTi膜とTiN 膜とが積層された
金属膜を図１Ｃに示すようにパターンニングして上層配
線17を形成することによって多層配線構造を形成する。
この方法において、Al合金膜17-2を堆積する際に、下地
表面にAl合金の濡れ性を向上させるTiN 膜17-1が存在す
ることと、下地表面が加熱されていることとによって、
スパッタ堆積中のAl合金膜17-2の流動性が向上し、微細
なヴィア孔５をAl合金で埋め込むことが可能になる。ま
た、例えばKageyama等は、1991年、International Reli
ability Physics Symposium, p.97 において、TiN 膜17
-1の形成条件を選ぶことによりその上に形成されるAl合
金膜17-2の配向性を制御し、上層配線17のエレクトロマ
イグレーション耐性を向上させることを提案している。
【０００５】しかし現実には、下地温度を均一性かつ再
現性よく制御することが可能なスパッタ装置は得られ
ず、微細ＬＳＩ製造に使用される大径の半導体ウエファ
の全面で確実に良好な結果を得ることは困難であり、や
はりデザインルール0.8 μｍ程度未満に微細化されたＬ
ＳＩでの使用は困難であった。たとえスパッタ装置の下
地温度の制御性が改善されたとしても、さらに微細なヴ
ィア孔への適用は、TiN膜の被覆性の低下によって表面
の濡れ性の向上が不十分になり、限界がある。
【０００６】一方、例えば特開平5-198685号公報に示さ
れたように、ヴィア孔にAlプラグを形成し、このAlプラ
グと下層および上層の配線との間をAlとAl、AlとAl合
金、Al合金とAl合金のいずれかの接触で接続した多層配
線構造が提案されている。
【０００７】図２は、この多層配線構造およびその製造
方法の一例を示す断面図である。先ず、図２Ａに示すよ
うに、Si基板１上に下地絶縁膜２を形成し、TiN 膜13-
1、Al合金膜13-2を順次に堆積し、形成された積層金属
膜をパターンニングして下層配線13を形成する。続いて
その上に層間絶縁膜４を形成する。この層間絶縁膜４上
にフォトリソグラフィを用いてレジストパターンを形成
し、例えばCHF3およびCF 4 を含むガス雰囲気を用いたド
ライエッチングによってヴィア孔５を形成し、その底部
にAl合金膜13-2の表面を露出させる。その後、レジスト
を除去するために、酸素プラズマ処理、有機溶剤洗浄、
純水洗浄が行われる。
【０００８】次に、図２Ｂに示すように、ジメチルアル
ミニウムハイドライド（DMAH）を原料とするCVD 法を用
いてヴィア孔５内にのみ選択的にAlを堆積し、Alプラグ
６を形成する。このとき、ヴィア孔５の底面に露出して
いるAl合金膜13-2の表面は、ヴィア孔形成のためのドラ
イエッチング後のレジスト除去工程、およびその後に基
板表面を大気に曝した時に形成された酸化物が存在して
おり、CVD によるAlの堆積を阻害することになる。一方
層間絶縁膜４表面には、ヴィア孔５の形成のために使用
したレジストに起因する有機汚染物が残留しており、粒
状のAl堆積の原因となる。このため、良好な選択性でAl
の堆積を行い、Alプラグ６を形成するためには、例えば
BCl3を含むガス雰囲気を用いたプラズマエッチングによ
ってこれらの酸化物および汚染物を除去し、その後、基
板表面を大気に曝すこと無く、CVD 法によるAl堆積を行
う必要がある。
【０００９】最後に、図２Ｃに示すように、層間絶縁膜
４およびAlプラグ６上にAl合金膜17-2とTiN 膜17-3が積
層された積層金属膜を堆積し、パターンニングして上層
配線17を形成して多層配線構造を得る。
【００１０】このようにヴィア孔内にプラグを形成する
ことにより、ヴィア孔側壁での接続不良や信頼性低下の
問題は解決され、また平坦化された表面上に堆積された
積層金属膜をパターンニングすることによって上層配線
が形成されるため、ヴィア孔付近でのパターンの異常の
発生も防止される。またヴィア孔の側壁や底面にスパッ
タ法による膜形成を行う必要が無いため、デザインルー
ル0.5 μｍ以下にまで微細化されたLSI においても容易
にプラグを形成することができる。さらに、この多層配
線構造には、ヴィア孔を通ずる電流経路に異種金属界面
が存在していないため、ヴィア接続部が低いコンタクト
抵抗および高いエレクトロマイグレーション耐性を有す
るという長所もある。
【００１１】
【発明が解決しようとする課題】図２Ｃに示す多層配線
構造において、下層配線13を図１Ｃに示すものと同様
に、高融点金属化合物膜13-5の上にAl合金膜13-2が積層
された構造とすると、その高融点金属化合物膜の種類お
よび形成条件を選ぶことによって、Al合金膜の配向性を
制御し、エレクトロマイグレーションに対する信頼性を
高くすることができる。しかし上層配線17は、Al合金膜
17-2が層間絶縁膜４上に直接堆積された構造を有するた
め、Al合金膜の配向性を制御することができず、エレク
トロマイグレーションに対する信頼性は低い。もちろ
ん、Al合金膜17-2上にTiN 膜17-3が積層された積層金属
膜の代わりに、TiN 膜上にAl合金膜が積層された積層金
属膜を形成し、パターンニングすることによって、高融
点金属化合物膜上にAl合金膜が積層された構造を持つ上
層配線を形成することは可能である。しかしこの場合に
は、プラグ６と上層配線17との間に、上から順に、Al合
金／高融点金属化合物／Alの異種金属界面が発生する。
このため、ヴィア孔接続部が低いコンタクト抵抗および
高いエレクトロマイグレーション耐性を持つという図２
Ｃに示す多層配線構造の長所が失われてしまうことにな
る。
【００１２】また、現実のLSI においては、層間絶縁膜
４に形成されるヴィア孔５の深さは一定ではなく、深さ
にばらつきが存在する。これは次の理由によるものであ
る。Si基板１の表面には素子分離用のフィールド酸化
膜、ゲート電極など半導体装置として必要な構造が形成
されているため、平坦ではなく、凹凸が存在する。この
ような基板上に形成した下地絶縁膜２の表面にも凹凸が
存在する。そして下層配線13の形成を行った段階では、
下地絶縁膜表面の凹凸に加えて下層配線による凹凸も加
わり、より大きな凹凸が形成されることになる。このよ
うな基板上に、単純にCVD 法等の方法で層間絶縁膜を形
成し、さらに上層配線を形成するための金属膜を堆積す
ると、その表面に大きな凹凸が発生する。このためパタ
ーンニングのためにフォトリソグラフィを行う際に、凹
部と凸部の両方に焦点を合わせることができず、微細な
パターンの形成を行うことができない。そこで、ドライ
エッチングや化学機械研磨法(Chemical Mechanical Pol
ishingの頭文字を取ってCMP法と称する) 等の方法で凸
部に堆積した絶縁膜を優先的にエッチバックしたり、ス
ピン・オン・グラス(spin on glassno頭文字を取ってSO
G と称されている）法等の方法で凹部に優先的に絶縁膜
を形成したりする平坦化技術を利用して層間絶縁膜表面
の凹凸を低減するようにしている。このことにより、上
層配線のパターンニングは微細に行うことが可能となる
が、層間絶縁膜の膜厚にばらつきが発生し、前記のよう
にヴィア孔の深さにばらつきが発生する。
【００１３】このようにヴィア孔の深さにばらつきが存
在すると、従来の方法では、すべてのヴィア孔を十分に
埋め込むプラグを同時に形成することができない。例え
ば図３Ａに示すように、シリコン基板１の上に下地絶縁
膜２を形成し、さらにその上に上層配線13を形成し、全
体の上に層間絶縁膜４を形成し、ドライエッチングによ
ってヴィア孔を形成すると、深いヴィア孔5-1 および浅
いヴィア孔5-2 が形成される。このように深さの異なる
ヴィア孔をを有する基板にCVD 法によるプラグ形成を行
う場合、図３Ｂに示すように、浅いヴィア孔5-2 を丁度
埋め込むプラグ6-2 が形成されるように堆積時間を選ぶ
と、深いヴィア孔5-1 に対しては高さの不足したプラグ
6-1 が形成されてしまう。このようなプラグが形成され
た後に、金属膜を堆積し、上層配線を形成すると、図３
Ｃに示すように、深いヴィア孔5-1 の上部側面でAl合金
膜が薄くなり、上層配線の断線や、信頼性低下の問題が
発生する。逆に深いヴィア孔5-1 を十分に埋め込むよう
に堆積時間を長く選ぶと、浅いヴィア孔5-2 でプラグ6-
2 の上端部が層間絶縁膜４の表面から溢れだして突出が
発生し、その部分でやはり上層配線の断線や、信頼性低
下の問題が発生する欠点がある。
【００１４】
【課題を解決するための手段】本発明の多層配線構造
は、半導体基板上に形成された下層配線と、それぞれ１
層以上の、アルミニウム膜もしくはアルミニウム合金膜
と、高融点金属膜もしくは高融点金属化合物膜とが積層
された上層配線と、これら下層配線と上層配線との間
に、これらを分離するように形成された層間絶縁膜と、
この層間絶縁膜に形成されたヴィア孔と、このヴィア孔
内に埋め込まれて前記下層配線と上層配線とを接続す
る、アルミニウムまたはアルミニウム合金からなるプラ
グとを具えた多層配線構造において、前記上層配線の最
下層が高融点金属膜もしくは高融点金属化合物膜であ
り、かつ、前記プラグと、前記上層配線との接続が、ア
ルミニウム同士の接触、アルミニウム合金同士の接触、
アルミニウムとアルミニウム合金との接触の内の一つに
よってなされていることを特徴とするものである。
【００１５】上述した本発明による多層配線構造を製造
する第１の発明の方法は、半導体基板上に、下層配線を
形成する工程と、アルミニウムもしくはアルミニウム合
金からなるプラグを、その下端が前記下層配線に接続さ
れるように形成する工程と、高融点金属膜もしくは高融
点金属化合物膜上にアルミニウム膜もしくはアルミニウ
ム合金膜が積層された上層配線を、前記プラグの上端
に、アルミニウム膜もしくはアルミニウム合金膜が直接
接触するように形成する工程とを具えることを特徴とす
るものである。
【００１６】さらに上述した本発明による多層配線構造
を製造する第２の発明の方法は、半導体基板上に下層配
線を形成する工程と、前記下層配線上に、少なくとも２
個の、アルミニウムもしくはアルミニウム合金からなる
プラグを、両者の上端の高さが互いに異なるように形成
する工程と、前記プラグの内の少なくとも１個の上端部
を除去する工程とを含み、かつ、前記プラグ形成工程の
前または後に、前記下層配線上に、その表面がほぼ平坦
な層間絶縁膜を形成する工程を含むことを特徴とするも
のである。
【００１７】
【作用】上述した本発明の多層配線構造においては、上
層配線は、アルミニウム膜もしくはアルミニウム合金膜
と、高融点金属膜もしくは高融点金属化合物膜とが積層
された構造を持っているので、高融点金属膜または高融
点金属化合物膜の種類および形成条件を選ぶことによっ
て、アルミニウム膜またはAl合金膜の配向性を制御し、
エレクトロマイグレーションに対する信頼性を高くする
ことができる。さらに、層間絶縁膜に形成したヴィア孔
に埋め込まれたアルミニウムまたはAl合金より成るプラ
グと上層配線との接触が、アルミニウム同士の接触、ア
ルミニウム合金同士の接触またはアルミニウムとアルミ
ニウム合金との接触となっているので、プラグと上層配
線との間に異種金属界面は存在せず、低いコンタクト抵
抗および高いエレクトロマイグレーション耐性を実現す
ることができる。
【００１８】上述した多層配線構造の製造方法の第１の
発明では、高融点金属膜もしくは高融点金属化合物膜上
にアルミニウム膜もしくはアルミニウム合金膜が積層さ
れた上層配線を、前記プラグの上端に、アルミニウム膜
もしくはアルミニウム合金膜が直接接触するように形成
するので、上述したような優れた特性を有する多層配線
構造を容易に製造することが可能である。
【００１９】上述した多層配線構造の製造方法の第２の
発明では、ヴィア孔の深さにばらつきがある場合にも、
すべてのヴィア孔を十分に埋め込むプラグを同時に形成
することができ、良好な特性の上層配線を有する多層配
線構造を容易に製造することができる。
【００２０】
【実施例】図４は、本発明による多層配線構造の一実施
例の構造およびその順次の製造工程を示す断面図であ
る。まずSi基板201 上に、例えばSiO2およびBPSG(borop
hosphosilicate grass) から成る下地絶縁膜202 を形成
する。このシリコン基板201上に、膜厚が30−200nm のT
iN 膜213-1 と、膜厚が300 −800nm のAl合金膜213-2
と、膜厚が20−100nm のTiN 膜213-3 とを順次に堆積
し、形成された積層金属膜をフォトリソグラフィおよび
ドライエッチング技術を用いてパターンニングし、下層
配線213 を形成する（図４Ａ）。Al合金膜213-2 の堆積
には典型的なスパッタ法が、TiN 膜213-1 および213-3
の堆積には典型的な反応性スパッタ法が利用できる。図
では省略されているが、Si基板201 内およびその表面に
は拡散層、素子分離用のフィールド酸化膜、ゲート酸化
膜、ゲート電極などの半導体装置として必要な構造が形
成されている。また同様に省略されているが、下地絶縁
膜202 の必要な位置にはコンタクト孔が形成され、下層
配線213 と拡散層もしくばゲート電極或いはその他の構
造とを接続するコンタクト構造が形成されている。ま
た、下層配線213 よりさらに下層に他のAl合金膜からな
る配線や、多結晶Si、シリサイド等からなる配線が形成
されている場合もある。さらに、膜厚が 5−50nmのTi膜
を下地絶縁膜202 とTiN 膜213-1 との間に挿入すること
も可能である。このTi膜は、下層配線と拡散層との間の
コンタクト抵抗を低減する目的を持つものである。
【００２１】続いて層間絶縁膜204 を、下層配線上の膜
厚が、例えば500 −1500nmになるように形成する。この
層間絶縁膜204 は、例えば次のような方法で形成するこ
とができる。先ず、テトラエチルオルソシリケート(TEO
S)と酸素とを原料としたプラズマCVD 法によって膜厚が
100nm のSiO2膜を堆積し、TEOSとオゾンを原料とした常
圧CVD 法によって膜厚が1.0 μm のSiO2膜を堆積し、フ
ッ素を含むガス雰囲気を使用するドライエッチングによ
って平坦部のSiO2膜の合計膜厚が300nm になるまでエッ
チバックを行い、再びプラズマCVD 法によって膜厚が50
0nm のSiO2膜を堆積する。次に、このようにして形成さ
れた層間絶縁膜204 上にフォトリソグラフィを用いてレ
ジストパターンを形成し、CHF3およびCF4 を含むガス雰
囲気を用いたドライエッチングによってヴィア孔205 を
形成する。このとき、ヴィア孔底のTiN 膜213-3 が完全
に除去され、Al合金膜213-2 の表面が露出するようにオ
ーバーエッチ時間を設定する。その後、レジスト除去し
た状態を図４Ｂに示す。
【００２２】次にプラズマエッチングによってヴィア孔
205 の底面に露出するAl合金膜213-2 の表面の酸化物お
よび層間絶縁膜204 の表面上の汚染物を除去した後、DM
HAを原料とするCVD 法を用いてヴィア孔内にのみ選択的
にアルミニウムを堆積し、Alプラグ206 を形成した状態
を図４Ｃに示す。このプラズマエッチングは、例えば、
BCl3ガスとAlガスをそれぞれ80sccm（０℃、１気圧の標
準状態での流量をcm3で表したもの）および18sccmの流
量で供給し、全圧力を0.1 torrの圧力に制御したガス雰
囲気内で、カソード電極上に基板を保持した平行平板電
極に13.56MHzの高周波を0.37W/cm2 の密度で10分間印加
することによって行う。AlのCVD 堆積は、例えば、水素
ガスをキャリアとしてDMAHガスを供給し、全圧力が２to
rr、DMAHの分圧が34 mtorr、基板温度が210 ℃、堆積時
間が４分の条件で行う。DMAH以外にトリイソブチルアル
ミニウム、トリメチルアルミニウム、トリメチルアミン
アラン、ジメチルエチルアミンアラン、DMAHとトリメチ
ルアルミニウムとの分子間化合物等がアルミニウムの選
択CVD の原料ガスとして使用可能である。また、例えば
シクロペンタジエニルトリエチルフォスフィン銅をCVD
雰囲気に添加して、Cuが添加されたアルミニウムを堆積
することも可能である。このとき、プラグ206 の高さが
ヴィア孔205 の深さよりも大きくなるように堆積時間を
設定し、その上端部を層間絶縁膜204 の表面から0.2 −
1.0 μm 程度突出させる。
【００２３】続いてTiN 膜217-1 を、例えばスパッタ法
で堆積した状態を図４Ｄに示す。このTiN 膜2171は、後
に上層配線が形成される段階で、その上層配線を構成す
る高融点金属化合物膜になる。次に、プラグ206 の、Ti
N 膜217-1 の表面よりも上方の部分をCMP 法を使用して
除去した状態を図４Ｅに示す。勿論、このときにプラグ
206 の上端面および側面に被着されているTiN 膜217-1
も除去される。このCMP 法は、例えば米国特許第5,209,
816 号明細書に記載されているようなH2O2を含む酸性の
スラリを使用して研磨することができる。この場合、強
い圧力が加わると凸部が優先的に除去されるCMP 法の特
性により、まず、プラグ上端部の上面上に堆積されたTi
N 膜217-1 が選択的に除去される。上記のスラリを使用
したCMP 法では、プラグ206 を構成するアルミニウムも
TiN 膜と同等以上の速度で除去されるため（ここで言う
除去速度は、それぞれの材料の膜を平坦な基板上に堆積
した試料を用いて測定された速度を意味する）、プラグ
上端部の上面上のTiN 膜217-1 が除去された後、さらに
CMP を継続することにより、Alプラグ206 の突出部およ
びその側面上に堆積されたTiN 膜217-1 が除去される。
そして、プラグ206 の突出部およびその上に堆積された
TiN 膜217-1 の除去が終了した時点で、プラグ206 の上
端の高さが層間絶縁膜204 上に堆積されたTiN 膜217-1
の高さに揃うことになる。その後さらにCMP を継続する
と、層間絶縁膜204 上に堆積されたTiN 膜217-1の除去
が開始される。しかしその速度は、プラグ上端部上に堆
積されたTiN 膜の除去速度に比較してはるかに遅い。そ
の理由は、このときにTiN 膜217-1 に加わる圧力が、層
間絶縁膜204 上のTiN 膜全体で平均化され、プラグ上端
部上のTiN膜に加わっていた圧力に比較してはるかに低
くなるためである。同様に、突出した上端部が除去され
た後は、プラグ206 の上端に加わる圧力も小さくなり、
プラグを構成するアルミニウムが除去される速度も遅く
なる。したがって、適切なCMP 条件と時間とを設定する
ことにより、層間絶縁膜204 上のTiN 膜217-1 を残した
まま、プラグ206 の突出部およびそのに堆積されたTiN
膜2171を除去し、プラグ206 の上端の高さを層間絶縁膜
204 上のTiN 膜表面の高さ（この高さは、層間絶縁膜20
4 の表面の高さとほぼ同一である）に揃えることができ
る。H2O2が含まれるスラリを使用したCMP 法ではAl合金
とTiN とがほぼ同一の速度で除去され、H2O2を含まない
スラリを使用した場合にはAl合金膜の方が速い速度で除
去される。このため、プラグ206 の突出部上面のTiN 膜
が除去されるまではH2O2が含まれたスラリを使用し、そ
の後、H2O2が含まれないスラリを使用することにより、
層間絶縁膜204 上に堆積されたTiN 膜217-1 の膜厚減少
を低減することも可能である。この場合、プラグの突出
部のアルミニウムが除去された後には、プラグ突出部の
側面上に堆積されたTiN 膜に極めて高い圧力が加わるた
め、TiN 除去速度の遅いスラリを使用しても、この側面
上に堆積されたTiN 膜は除去されることになる。
【００２４】最後に、TiN 膜217-1 上に、膜厚が400 −
1000nmのAl合金膜217-2 と、膜厚が20−100nm のTiN 膜
217-3 を順次に堆積して積層金属膜を堆積し、これをフ
ォトリソグラフィおよびドライエッチングを用いてパタ
ーンニングし、上層配線217を形成して図４Ｆに示すよ
うな多層配線構造を得ることができる。
【００２５】その後、必要に応じてさらに層間絶縁膜、
ヴィア孔ならびにプラグの形成工程および配線の形成工
程が繰り返され、最後に例えばプラズマCVD 法を用いて
堆積されたSiN 膜からなる表面保護膜、いわゆるパッシ
ベーション膜を形成し、半導体装置として必要な構造を
完成する。さらに電気特性の安定化のために、例えば45
0 ℃で30分間の熱処理を行う。
【００２６】本実施例において、下層配線213 および上
層配線217 はいずれも、高融点金属化合物膜上にAl合金
膜が積層された構造を持つため、その高融点金属合金膜
の種類および形成条件を選ぶことによって、Al合金膜の
配向性を制御し、エレクトロマイグレーションに対する
信頼性を高くすることができる。実際、この実施例で使
用した反応性スパッタ法で堆積したTiN 膜は強い（１１
１）配向を有し、その上にスパッタ法で堆積したAl合金
膜も強い（１１１）配向を有し、それらが積層された金
属膜をパターンニングすることによって形成される金属
配線は高いエレクトロマイグレーション耐性を有するも
のであった。また、上層配線のTiN 膜217-1 の下側にさ
らに膜厚が 5−50nmのTi膜を挿入することによって、Al
合金膜の（１１１）配向をさらに強くし、金属配線のエ
レクトロマイグレーション耐性をさらに強くすることが
できる。その上、下層配線213 とプラグ206 、およびプ
ラグ206 と上層配線217 との間には異種金属界面が存在
せず、本実施例の多層配線構造に含まれるヴィア孔接続
部は、低いコンタクト抵抗および高いエレクトロマイグ
レーション耐性を有するものとなる。
【００２７】プラグの突出部を除去するために上述した
CMP 法以外の方法を使用することもできる。例えば、レ
ジストを全面に塗布し、酸素プラズマでプラグの突出部
上に堆積されたTiN 膜217-1 が露出するまでレジストを
エッチバックした後、露出したTiN 膜およびプラグ突出
部を塩素を含んだガス雰囲気を使用したドライエッチン
グで除去することも可能である。ただしこの方法では、
プラグ上端の高さが層間絶縁膜上のTiN 膜表面の高さに
揃った状態で除去を終えることは困難である。また、Ti
N 膜217-1 の表面にレジストに起因する有機汚染物が残
留し、その上に堆積したAl合金膜217-2 の（１１１）配
向が弱まり、形成された上層配線のエレクトロマイグレ
ーション耐性が低下する可能性がある。
【００２８】本実施例では上層配線を構成する高融点金
属膜もしくは高融点金属化合物膜としてTiN 膜を使用し
たが、本発明によればTiN 膜以外に、Ti,Zr,Hf,W,Mo,T
a,Nb,V 等の高融点金属、およびそれらを主成分とする
合金を主成分とする高融点金属膜、ZrN,HfN,WN,MoN,Ta
N,NbN,VN 等の高融点金属窒化物、TiB 等の高融点金属
硼化物、TiC 等の高融点金属炭化物等を主成分とする高
融点金属化合物膜を使用することもできる。ただし、CM
P 法を用いてAlプラグの突出部を除去すると同時にその
上に堆積された高融点金属膜もしくは高融点金属化合物
膜を除去する方法を採用する場合には、Ti,Zr,Hf等のIV
a 族金属を主成分とする高融点金属膜、またはIVa 族金
属の窒化物を主成分とする高融点金属化合物膜を使用す
ることが好ましい。さらに、Al合金膜217-2 の配向性を
制御してエレクトロマイグレーション耐性の高い上層配
線を得るためには、上述した実施例のようにTiN 膜を使
用することが特に好ましい。またTiN 膜はパターンニン
グ工程で使用する露光光に対して極めて低い反射率を持
つため、下層配線213 のTiN 膜213-3 や上層配線217 の
TiN 膜217-3 のように積層金属膜の最上層の膜として積
層し、反射防止膜として使用するのにも適している。
【００２９】上述した実施例では、ヴィア孔205 の底部
に露出するTiN 膜213-2 を除去することにより、下層配
線213 とプラグ206 との接続およびプラグ206 と上層配
線217 との接続がいずれも異種金属界面を含まないヴィ
ア接続を有する多層配線構造を形成した。しかし本発明
の、上端部が層間絶縁膜表面から突出するようにプラグ
を形成し、上層配線を構成する高融点金属膜もしくは高
融点金属化合物膜を堆積した後、層間絶縁膜上の高融点
金属膜もしくは高融点金属化合物膜を残したまま、プラ
グの突出部上に堆積された高融点金属膜もしくは高融点
金属化合物膜を除去してから、上層配線を構成するAl合
金膜を堆積することにより、ヴィアプラグと上層配線と
の間に異種金属界面が存在せず、かつ上層配線が、高融
点金属化合物膜上にAl合金膜が積層された構造を持つ多
層配線構造を形成する方法の適用は、本実施例に限られ
るものではない。例えば、ヴィア孔底部のTiN 膜を残し
たままプラグを形成することも可能である。この場合、
下層配線とプラグとの間に異種金属界面が形成され、図
４Ｆの構造に比較するとヴィアコンタクト抵抗が高くな
る。しかし下層配線とプラグとの間およびプラグと上層
配線との間の両方に異種金属界面が存在する場合に比較
すれば低い。この抵抗の上昇は、TiN 膜213-3 とAl合金
膜213-2 との間に膜厚が５−50nmのTi膜を挿入すること
によって緩和することが可能である。さらに、本発明に
おける下層配線としては、単一のAl膜もしくはAl膜を有
さない、例えばSi基板表面の不純物拡散層、多結晶Si膜
をパターンニングした配線、チタンシリサイド、タング
ステンシリサイド等の高融点金属シリサイド膜をパター
ンニングした配線、W,Cu,Au 等の金属膜をパターンニン
グした配線等を使用することも可能である。
【００３０】図４Ｆに示されたように、ヴィア部に異種
金属界面が存在せず、かつ下層および上層配線がいずれ
も、高融点金属化合物膜上にAl合金膜が積層された構造
を持つ多層配線構造は、図５に示すような方法を用いて
も形成することができる。すなわち、ヴィア孔205 を形
成するまでは図４の場合と同様に形成し（図５Ａ参
照）、次に図５Ｂに示すようにプラグ206 を層間絶縁膜
204 の表面から突出しないように形成する。続いて図５
Ｃに示すように、TiN 膜217-1 を堆積し、さらに図５Ｄ
に示すようにヴィア孔部が露出するようなレジスト218
を形成し、露出した部分のTiN 膜を、例えばBCl3とSF6
とを含んだ雰囲気を使用するドライエッチングで除去
し、レジスト除去後にAl合金膜217-2 およびTiN 膜217-
3 を順次に堆積し、パターンニングして上層配線217 を
形成した状態を図５Ｅに示す。 この方法においては、
図４の実施例で採用したCMP 法を使用せず、十分に実績
のあるプロセスを使用することができる。なお、この実
施例では、プラグ上面のTiN 膜217-1 を完全に除去し、
プラグ206 の上面全体を上層配線のAl合金膜217-2 と直
接接触させるためには、レジスト218 を形成するために
使用するマスクの寸法を、ヴィア孔の寸法に対して余裕
を持たせて大きな寸法にしなければならず、微細化のた
めに不利になる。しかし実際には、例えばA. Enverおよ
びJ. J. Clement によって, 1991 VLSI Multilevel Int
erconnection Conference, p.149に示されたように、電
流はプラグと上層配線との界面を均一に流れるのではな
く、上層配線の延びている方向の隅部に集中して流れる
ため、プラグと上層配線のAl合金とが全面的に直接接触
している必要はない。すなわち、ヴィア孔部のTiN 膜21
7-1 を除去するためのマスクを一方向にずらしておけ
ば、その寸法をヴィア孔と同一にしても、電流が集中し
て流れる部分には異種金属界面は存在せず、したがっ
て、ヴィア接続部が低いヴィアコンタクト抵抗および高
いエレクトロマイグレーション耐性を持つ多層配線構造
が形成できる。
【００３１】図６に、図４Ｆに示したのと同様の多層配
線構造を形成するための他の実施例を示す。先ず、図６
Ａに示すように、下層配線213 および層間絶縁膜204 を
形成した後、層間絶縁膜上にTiN 膜217-1 を堆積し、さ
らにその上にSiN 膜221 を、例えばプラズマCVD 法を使
用して50−100nm の膜厚に堆積する。このTiN 膜217-1
は、上層配線が形成された段階で、その上層配線を構成
する高融点金属化合物膜になる。
【００３２】次に図６Ｂに示すように、ヴィア孔205 を
形成し、その底部に下層配線のAl合金膜213-2 を露出さ
せる。このヴィア孔205 を形成するための層間絶縁膜20
4 のエッチングには、例えばCHF3とCF4 とを含んだ雰囲
気を使用するドライエッチングを採用する。SiN 膜221
およびTiN 膜217-1 のエッチングのためには、例えばCH
F3とCF4 とSF6 を含んだ雰囲気を使用するドライエッチ
ングを採用する。
【００３３】次に、図６Ｃに示すように、全面に50−20
0nm の膜厚のSiO2膜222 を、例えばTEOSと酸素とを原料
とするプラズマCVD 法で堆積する。続いてSiN 膜221 上
およびヴィア孔205 の底面に堆積されたSiO2膜222 を、
例えばCHF3とCF4 とを含んだ雰囲気を使用したドライエ
ッチングで図６Ｄに示すように選択的に除去する。この
とき、ヴィア孔205 の底面にはAl合金膜213-2 が露出す
る。一方、TiN 膜217-1 上のSiN 膜221 およびヴィア孔
側壁のSiO2膜222 はエッチングされないため、TiN 膜21
7-1 は露出しない。
【００３４】次に基板表面の清浄化のためのプラズマエ
ッチングを行った後、DMAHを原料とする選択CVD 法でプ
ラグ206 を形成し、その後、TiN 膜217-1 上のSiN 膜22
1 を上記のドライエッチングを適切な時間に亘って行っ
て除去した状態を図６Ｅに示す。最後に、図６Ｆに示す
ように、膜厚が400 −1000nmのAl合金膜217-2 と、膜厚
が20−100nm のTiN 膜217-3 を順次に堆積し、パターン
ニングして上層配線217 を形成する。
【００３５】なお、SiN 膜221 の除去にCMP 法を使用す
れば、TiN 膜217-1 の表面にはSiN膜221 の除去時のプ
ラズマによるダメージ層が形成されないので、Al合金膜
217-2 の（１１１）配向がさらに強くなり、上層配線21
7 のエレクトロマイグレーション耐性がさらに高くな
る。
【００３６】図７は、図４Ｆに示したのと同様の多層配
線構造を形成するためのさらに他の実施例を示す。先
ず、図７Ａに示すように、下層配線213 および層間絶縁
膜204を形成した後、層間絶縁膜上にTiN 膜217-1 を堆
積する。このTiN 膜217-1 は、上層配線が形成された段
階で、その上層配線を構成する高融点金属化合物膜にな
る。
【００３７】次に、図７Ｂに示すように、プラグを形成
すべき位置のTiN 膜217-1 および層間絶縁膜204 を選択
的に除去してヴィア孔205 を形成し、その底部に下層配
線213 のAl合金膜213-2 を露出させる。
【００３８】次に、図７Ｃに示すように、基板表面清浄
化のためのプラズマエッチングを行った後、DMAHを原料
とした選択CVD 法でAl膜216 を堆積する。
【００３９】続いて、図７Ｄに示すように、TiN 膜2171
- 1 上に堆積されたAl膜216 を、例えばCMP 法を使用し
て除去する。この結果、ヴィア孔205 内に堆積されたア
ルミニウム膜のみが残され、プラグ206 が形成される。
このとき、Al膜の除去速度に比較してTiN 膜の除去速度
が遅い、好ましくはほぼ1/3 以下となる条件を採用する
ことにより、層間絶縁膜204 上のTiN 膜217-1 を確実に
残すことができる（ここで言うそれぞれの材料の除去速
度は、それぞれの材料の膜が平坦な基板上に形成された
試料で測定した値を意味する）。具体的には、例えばH2
O2を含まない酸性のスラリを使用するCMP 法を採用すれ
ば良い。
【００４０】最後に、膜厚が400 −1000nmのAl合金膜21
7-2 と、膜厚が20−100nm のTiN 膜217-3 とを順次に堆
積し、パターンニングして上層配線217 を形成した状態
を図７Ｅに示す。
【００４１】この実施例では、Al膜の除去速度に比較し
てTiN 膜の除去速度が遅い条件のCMP を利用してAl膜21
6 の除去を行うことにより、層間絶縁膜204 上のTiN 膜
217-1 を確実に残すことができる。ただし、Al膜216 の
堆積は、ヴィア孔205 の底部のAl合金膜213-2 の表面お
よび層間絶縁膜204 の上のTiN 膜217-1 の表面から同時
に進行するため、ヴィア孔205 のアスペクト比、すなわ
ち、ヴィア孔の深さと開口寸法との比がほぼ1/2 を越え
ると、図７Ｃに示したようにヴィア孔上方に空隙216aが
形成され、プラグ形成後にその上面に凹部216bが形成さ
れる。この凹部216bが大きくなると、その上に堆積され
るAl合金膜217-2 の被覆性が低下する。しかし、ヴィア
孔205 のアスペクト比が極端に大きくない、具体的には
ほぼ0.8以下である半導体装置においては、図４、５お
よび６に示した実施例の方法に比較して簡便に、上層配
線が高融点金属化合物膜上にAl合金膜が積層された構造
を持ち、かつプラグと上層配線との間に異種金属界面の
存在しない多層配線構造を形成することができる。
【００４２】上記の実施例においてはヴィア孔205 の底
面のTiN 膜213-3 を除去してAl合金膜213-2 を露出させ
てからAl膜216 の堆積を行ったが、ヴィア孔の底面にTi
N 膜213-3 を残した状態でAl膜216 の堆積を行うことも
可能である。この場合、選択CVD 法によるAl膜堆積を行
う表面が全てTiN 膜であるため、より安定して均一なAl
膜の堆積を行うことができる。また、Al合金膜213-2 の
表面に形成される酸化物の除去を行う必要がないため、
CVD 前の清浄化のためのプラズマエッチングの条件範囲
が広がる。例えば、図４に示す実施例のプラズマエッチ
条件において、ヴィア孔205 の底面にAl合金膜213-2 が
露出している場合には８分以上のエッチングを行わなけ
れば均一にプラグを形成することができないが、TiN 膜
213-3 が残されている場合はエッチング時間を２分まで
短縮することが可能である。
【００４３】図８に、図４Ｆに示されたものと同様の多
層配線構造を形成するためのさらに他の実施例を示す。
先ず、図８Ａに示すように、下層配線213 を形成し、全
面にレジスト225 を塗布し、露光、現像を行い、プラグ
を形成すべき位置に開口226を有するレジストパターン
を形成する。続いて開口226 の底部に露出したTiN 膜21
3-3 を除去し、その下側のAl合金膜213-2 を露出させ
る。
【００４４】次に、開孔寸法の変化が許容できる範囲の
短時間の酸素プラズマ処理によってTiN 膜213-3 の除去
のためのドライエッチング中にレジスト表面および開口
の内壁に付着した堆積物を除去し、さらに図４に示した
実施例と同様のプラズマエッチングで、開口の底面に露
出しているAl合金膜213-2 の表面とレジスト表面および
開口の内壁の清浄化を行った後、DMAHを原料とする選択
CVD 法でプラグ206 を形成した状態を図８Ｂに示す。な
お、選択CVD の際の基板温度によってレジスト225 から
有機物ガスや水蒸気が放出されて選択性が劣化すること
を防止するため、レジスト225 は、パターン形成後に、
CVD の基板温度よりも高い温度でベークしておくことが
必要である。さらに開口部のTiN 膜213-3 を除去し、酸
素プラズマ処理を行った後に再びベークを行うことも有
効である。
【００４５】次に、図８Ｃに示すように、レジスト225
を除去した後、層間絶縁膜204 を堆積する。例えば、膜
厚が100nm のSiO2膜を、TEOSと酸素とを原料にしたプラ
ズマCVD 法で堆積し、続いてTEOSとオゾンを原料にする
常圧CVD 法で膜厚が900nm のSiO2膜を堆積する。この段
階では層間絶縁膜204 の表面には凹凸が存在する。そし
てその上にTiN 膜217-1 を堆積する。このTiN 膜217-1
は、上層配線が形成された段階で、その上層配線を構成
する高融点金属化合物膜になる。
【００４６】次にプラグ206 の上方部分に堆積されたTi
N 膜217-1 および層間絶縁膜204 をCMP 法を使用して選
択的に除去し、プラグ206 の上端を露出させた状態を図
８Ｄに示す。図４に示した実施例の場合と同様に、プラ
グ上方部分以外に堆積されたTiN 膜の除去速度は、小さ
な圧力しか加わらないために、遅い。したがって、プラ
グ上方部分以外のTiN 膜217-1 を残したまま、プラグ20
6 の上方部分に堆積されたTiN 膜217-1 および層間絶縁
膜204 を除去し、層間絶縁膜の平坦化を行うことができ
る。そして図８Ｃに示した工程における層間絶縁膜204
の堆積膜厚を、プラグの形成されていない領域での層間
絶縁膜表面の高さがプラグ上端の高さと等しくするかも
しくはそれよりも低くなるように設定しておけば、層間
絶縁膜の平坦化と同時に、プラグ206 の上端を層間絶縁
膜表面から露出させることができる。現実には、層間絶
縁膜堆積工程およびAlのＣＶＤ工程のばらつきが発生し
た場合にもプラグの上端の高さの方が低くなることが無
いように、層間絶縁膜堆積膜厚およびプラグの高さを設
定することが好ましい。プラグ上端の高さの方が高くな
った場合にも、上記のCMP 工程を、Alの除去速度が層間
絶縁膜の除去速度とほぼ同一である条件で行うことによ
り、平坦化後の層間絶縁膜表面からプラグ206 の上端部
が突出することを防止することができる（ここで言うそ
れぞれの材料の除去速度は、それぞれの材料の膜が平坦
な基板上に形成された試料で計測した値を意味する）。
例えば、最初はH2O2を含む酸性のスラリを使用してプラ
グ上方部分のTiN 膜を短時間で除去し、その後、H2O2を
含まない酸性のスラリを使用してプラグ上方部分の層間
絶縁膜を除去すると共に層間絶縁膜表面から露出したプ
ラグ上端部分を除去することにより、プラグ上方部分以
外のTiN 膜217-1 の膜厚減少を抑えることが可能であ
る。
【００４７】最後に、図８Ｅに示すように、膜厚が400
−1000nmのAl合金膜217-2 と、膜厚が20−100nm のTiN
膜217-3 を堆積し、パターンニングして上層配線217 を
形成する。
【００４８】本実施例においてはプラグ周辺のTiN 膜21
7-1 が除去されるが、電気特性上、そして上層配線のエ
レクトロマイグレーション耐性において特に問題は発生
しない。
【００４９】図９には図４Ｆに示したものと同様の多層
配線構造を形成するためのさらに他の方法を示す。先
ず、例えば図４Ａから４Ｅまでと同様の工程によって、
ヴィア孔205 にプラグ206 が埋め込まれ、層間絶縁膜の
表面にTiN 膜217-1 が形成された構造を形成した状態を
図９Ａに示す。
【００５０】次に、図９Ｂに示すようにレジスト231 を
塗布し、露光、現像を行い、上層配線を形成する領域の
みにレジストが残されたパターンを形成し、TiN 膜217-
1Nの露出した部分をドライエッチングで除去する。これ
により、上層配線を形成する領域にのみ、その上層配線
を構成する高融点金属化合物であるTiN 膜217-1 が形成
された構造を得る。
【００５１】次に、例えば膜厚0.8 μm のSiO2膜を、液
相堆積(Liquid Phase Depositionの頭文字を取ってLPD
と称する) 法によって堆積する。このLPD 法はH. Homma
等によって、1990 Symposium on VLSI Technology, p.3
に開示されており、飽和量のSiO2を含んだH2SiF6溶液中
で、図９Ｃに示すように層間絶縁膜204 の露出した表面
上のみに選択的にSiO2膜を堆積することができる。この
工程により、上層配線を形成する領域を除いた領域に絶
縁膜であるSiO2232 が形成された構造が得られる。
【００５２】レジスト231 を除去した後、図９Ｄに示す
ように、選択CVD 法でTiN 膜217-1上およびプラグ206
の上面上に選択的にAl膜217-6 を堆積することにより、
上層配線が高融点金属化合物膜上にAl膜を積層した構造
を持ち、かつプラグ206 と上層配線217 との間に異種金
属界面の存在しない多層配線構造を形成することができ
る。
【００５３】この工程により、、アルミニウムのドライ
エッチング技術を使用することなく、上層配線217 を形
成することができる。また、Al膜217-6 の堆積膜厚をSi
O2膜232 の膜厚とほぼ同一にすることにより、上層配線
217 表面の高さをSiO2膜232の高さとほぼ揃えることが
できる。したがって、この上層配線217 上にさらに層間
絶縁膜を形成する場合には、特別な平坦化技術を使用し
なくても、単純に絶縁膜をCVD 法等の方法で堆積するこ
とのみによって、表面の平坦化された層間絶縁膜を形成
することができる。
【００５４】図９Ｄに示す多層配線構造は、図４Ｆに示
す多層配線構造とは異なり、上層配線の最上層にTiN 膜
を有していない。図４の製造方法においてこのTiN 膜を
使用した目的は、フォトリソグラフィによって上層配線
のパターンニングを行う際に露光光に対する反射率を低
減することであるが、本実施例ではフォトリソグラフィ
を使用せずにパターンニングを行えるため、最上層にTi
N 膜を有していなくても何ら問題は発生しない。また、
この最上層のTiN 膜が他の目的のために必要な場合に
は、図９Ｄの構造を形成した後、例えばWF6 ガスを原料
とする選択CVD 法によってAl膜217-6 の表面上に選択的
にW 膜を堆積することができる。
【００５５】図１０には図４Ｆに示したのと同様の多層
配線構造の形成するための他の方法を示す。先ず、例え
ば図４Ａから図４Ｅに示した工程と同様の工程によっ
て、ヴィア孔205 内にプラグ206 が埋め込まれ、層間絶
縁膜204 の表面にTiN 膜217-1が形成された構造を形成
した状態を図１０Ａに示す。
【００５６】次に、図１０Ｂに示すように、ポリイミド
を全面に塗布し、加熱によって重合させ、膜厚が0.5 −
1.2 μm のポリイミド膜240 を形成し、さらにプラズマ
CVD法で膜厚が50−200nm のSiN 膜241 を堆積する。続
いてレジスト（図示しない）を塗布し、露光、現像を行
い、上層配線を形成する領域のみにレジストが残された
パターンを形成し、露出した部分のSiN 膜241 をフッ素
を含むガスを使用したドライエッチングで除去し、レジ
ストを除去する。続いて、露出した部分のポリイミド膜
240 を酸素ガスを使用したプラズマエッチングによって
除去し、さらに露出した部分のTiN 膜217-1 を除去した
状態を図１０Ｃに示す。
【００５７】次に、TEOSと酸素とを原料にしたプラズマ
CVD 法およびTEOSとオゾンを原料にした常圧CVD 法を使
用して、図１０Ｄに示すように膜厚が0.5 −2.0 μm の
SiO2膜242 を堆積する。このSiO2膜242 の膜厚はポリイ
ミド膜240 とSiN 膜241 の合計膜厚と同一か、もしくは
それよりも厚くすることが好ましい。
【００５８】次に、図１０Ｅに示すように、アルカリ性
のスラリを使用したCMP 法でSiN 膜241 上のSiO2膜242
を除去する。この工程によりSiN 膜241 表面よりも高い
部分のSiO2膜242 は除去され、TiN 膜217-1 とポリイミ
ド膜240 の合計膜厚とほぼ同一の膜厚のSiO2膜242 が、
ポリイミド膜240 の形成されていない領域に残される。
続いてSiN 膜241 をフッ素を含むガスを使用したドライ
エッチングによって除去し、さらに、ポリイミド膜240
を酸素を使用したプラズマエッチングによって除去した
状態を図１０Ｆに示す。この工程により、上層配線を形
成する領域を除いた領域にSiO2膜242 が形成された構造
を得ることができる。
【００５９】最後に、図１０Ｇに示すように選択CVD 法
でTiN 膜217-1 上およびプラグ206上面上に選択的にAl
膜217-6 を堆積することにより、上層配線が高融点金属
化合物膜上にAl膜を堆積した構造を持ち、かつプラグと
上層配線との間に異種金属界面の存在しない多層配線構
造を形成することができる。
【００６０】図１１は本発明の多層配線構造の製造方法
の他の実施例を示す断面図である。本実施例において下
地絶縁膜202 の表面は平坦ではなく、凹凸を有してお
り、したがって層間絶縁膜204 に形成されるヴィア孔の
深さは一様でない。
【００６１】先ず、図４に示す実施例と同様にして下層
配線213 と層間絶縁膜204 を形成し、続いてヴィア孔20
5-1, 205-2を形成する。ここで、層間絶縁膜204 は、そ
の表面がほぼ平坦になるように形成する。そのため、ヴ
ィア孔は、図１１Ａに示すように、下地絶縁膜の凹部上
に形成された場合(205-1) は深く、凸部上に形成された
場合(205-2) は浅くなる。下層配線213 は、例えばTiN
膜213-1 の上にAl合金膜213-2 が積層された積層金属膜
をパターンニングすることによって形成する。
【００６２】層間絶縁膜204 の形成には例えば次のよう
な方法を使用する。まずTEOSと酸素を原料にしたプラズ
マCVD 法で膜厚が100nm の第１のSiO2膜を堆積し、続い
てTEOSとオゾンを原料にした常圧CVD 法で膜厚が 1μm
の第２のSiO2膜を堆積する。次にSOG を塗布し、熱処理
を行った後、フッ素を含むガス雰囲気を用いたドライエ
ッチングにより、第２のSiO2膜とSOG 膜とがほぼ同一の
速度でエッチングされる条件でエッチバックを行う。こ
のエッチバックは、下地絶縁膜の凸部上でSiO2膜の合計
膜厚がほぼ0.2 μm になるまで続ける。最後に、TEOSと
酸素を原料にしたプラズマCVD 法で膜厚が0.8 μm のSi
O2膜を堆積する。
【００６３】また、以下の方法によって、より平坦性に
優れた層間絶縁膜が形成可能である。まずTEOSと酸素を
原料にしたプラズマCVD 法で膜厚が100nm の第１のSiO2
膜を堆積し、続いてTEOSとオゾンを原料にした常圧CVD
法で膜厚が１μm の第２のSiO2膜を堆積し、さらにプラ
ズマCVD 法で膜厚が1.5 μm の第３のSiO2膜を堆積す
る。次に、下地絶縁膜の凸部上でのSiO2膜の合計膜厚が
ほぼ１μm になるまで、例えば米国特許第4,944,835 号
明細書に開示されたようなアルカリ性のスラリを使用す
るCMP 法で第２および第３のSiO2膜の表面部分を除去す
る。高い平坦性を得るためには、下地絶縁膜の凸部上に
堆積されたSiO2膜の表面部分が除去されるのみではな
く、凹部上に堆積されたSiO2膜の表面部分も除去される
ように、SiO2膜堆積膜厚および除去膜厚を設定するのが
好適である。
【００６４】次に、図１１Ｂに示すように、選択CVD 法
を使用してプラグ206-1, 206-2を、最も深いヴィア孔20
5-1 が十分に埋め込まれるように形成する。この時、浅
いヴィア孔205-2 においてはプラグ206-2 の上端部分
は、層間絶縁膜204 の上面から突出する。
【００６５】次に、図１１Ｃに示すように、プラグ206-
2 の上端部分を、その上端の高さが層間絶縁膜204 の表
面の高さとほぼ揃うように、酸性のスラリを使用したCM
P 法を用いて除去する。
【００６６】このとき、層間絶縁膜204 の表面に凹凸が
存在していると、その凸部に形成されたプラグの上端部
分の除去が完了した後も長時間CMP を継続しないと、凹
部に形成されたプラグの上端部分の除去が行われない。
このため、凸部のプラグの除去が過剰に行われ、その上
端の高さが層間絶縁膜表面の高さに比較して低くなる可
能性がある。したがって、すべてのプラグの上面の高さ
を層間絶縁膜表面の高さとほぼ揃えるためには、層間絶
縁膜表面の平坦性を高くしておくことが望ましい。具体
的には、CMP 法のように平坦化能力の高い技術を使用し
て層間絶縁膜204 の平坦化を行うことが好ましい。
【００６７】最後にAl合金膜217-2 とTiN 膜217-3 とが
積層された金属膜をスパッタ法で堆積し、パターンニン
グして上層配線217 を形成した状態を図１１Ｄに示す。
【００６８】本実施例では、最も深いヴィア孔205-1 が
十分に埋め込まれるようにプラグ206-1, 206-2を形成
し、浅いヴィア孔205-2 において突出したプラグ206-2
の上端部をCMP 法を用いて除去するため、様々な深さの
ヴィア孔を埋め込むプラグを同時に、すなわち１回のCV
D 工程で形成することができる。
【００６９】現実には、選択CVD 法によって形成したプ
ラグの上面は必ずしも基板主面と平行にはならない。し
たがって、深いヴィア孔では突出が発生しないようにプ
ラグを形成した場合、このように基板主面に対して傾い
た面上に上層配線を構成するAl合金膜217-2 の堆積が行
われるため、その膜厚が薄くなる可能性がある。最も深
いヴィア孔においても上端部が突出するようにプラグを
形成し、全てのプラグの上端部をCMP 法によって除去
し、その上面が、基板主面と平行で、かつ層間絶縁膜表
面の高さに揃った状態を得ることにより、さらに良好に
上層配線を形成することができる。
【００７０】本実施例では、TiN 膜213-1 の上にAl合金
膜213-2 が積層された構造の下層配線213 およびAl合金
膜217-2 上にTiN 膜217-3 が積層された構造の上層配線
を形成したが、本発明の、最も深いヴィア孔が十分に埋
め込まれるようにプラグを形成し、浅いヴィア孔におい
て突出したプラグを同時に形成する方法の適用は、これ
に制限されるものではない。例えば、層間絶縁膜上にTi
N 膜を堆積してからAl合金膜217-2 の堆積を行えば、上
層配線を、高融点金属化合物膜上にAl合金膜が積層され
た構造にし、エレクトロマイグレーション耐性を高める
ことができる。この場合、プラグと上層配線との間に異
種金属界面が形成され、図１１Ｄに示す構造に比較する
とヴィア接続のコンタクト抵抗が高くなる。しかし下層
配線とプラグとの間およびプラグと上層配線との間の両
方に異種金属界面が存在する場合に比較すれば低くな
る。この抵抗の上昇は、層間絶縁膜とTiN 膜との間に膜
厚 5−50nmのTi膜を挿入することによって緩和すること
が可能である。もちろん図４に示す実施例と同様の工程
を使用して、上層配線が高融点金属化合物膜上にAl合金
膜が積層された構造を持ち、かつプラグと上層配線との
間に異種金属界面の存在しない構造を形成することもま
た可能である。下層配線の最上層を高融点金属膜もしく
は高融点金属化合物膜とすることも可能である。また下
層配線として、Al膜もしくはAl合金膜を持たない、例え
ばSi基板表面の不純物拡散層、多結晶Si膜をパターンニ
ングした配線、チタンシリサイド、タングステンシリサ
イド等の高融点金属シリサイド膜をパターンニングした
配線、W,Cu,Au 等の金属膜をパターンニングした配線等
を使用することも可能である。さらに上層配線として
も、Al膜もしくはAl膜を持たない、例えばW,Cu,Au 等の
金属膜をパターンニングした配線等を使用することも可
能である。
【００７１】現実の量産では、選択CVD 工程を常に最適
の状態に保ことは困難であり、選択性が劣化して、層間
絶縁膜上に微小なAl粒が堆積する場合もある。本実施例
の方法では、このようなAl粒堆積が発生した場合にも、
突出部の除去と同時に除去することができるため、歩留
りの低下を防止することができる。
【００７２】また、例え全てのヴィア孔の深さがほぼ同
一であったとしても、ウェハ間およびウェハ内で選択CV
D 法によるAl堆積速度のばらつきが大きい場合には、従
来の技術ではすべてのヴィア孔を十分に埋め込むように
ヴィアプラグを形成することは困難である。本発明の方
法では、ばらつきの範囲で堆積速度が最も遅くなった場
合にも十分にヴィア孔を埋め込むように堆積時間を設定
しておけば、堆積速度が速くなったときに発生する突出
をCMP 法で除去することにより、たとえ堆積速度に大き
なばらつきがあったとしても、常に全てのヴィア孔を十
分に埋め込むプラグを形成することができる。
【００７３】なお、本実施例のように凹凸を有する下地
絶縁膜上に下層配線213 が形成されている場合、層間絶
縁膜204 の表面の平坦度を高めれば高めるほどヴィア孔
206-1 と206-2 との深さのばらつきが大きくなる。しか
し、平坦な層間絶縁膜204 上に形成した金属配線217 上
にさらに第２の層間絶縁膜を形成し、その層間絶縁膜
に、さらにその層間絶縁膜上に形成する第３の金属配線
と上層配線217 とを接続するためのヴィア孔を形成する
場合、層間絶縁膜204 の表面の平坦性が十分に高い場合
には、この第２の層間絶縁膜に形成されるヴィア孔の深
さのばらつきは、その表面の平坦度を高めるほど小さく
なる。したがって３層以上の配線を有する多層配線構造
を形成する場合、層間絶縁膜の平坦化を、例えばCMP 法
のような平坦化効果の高い方法を用いて行えば、第１層
の層間絶縁膜に形成したヴィア孔には下地絶縁膜表面の
凹凸を反映した大きな深さのばらつきが発生するが、２
層目以降の層間絶縁膜に形成したヴィア孔の深さは実質
的に均一になる。したがって、２層目以降の層間絶縁膜
に形成したヴィア孔には、選択ＣＶＤ工程のばらつきが
十分に小さければ、突出部の除去を行わない従来の方法
でも、全てのヴィア孔を十分に埋め込むプラグを形成す
ることが可能である。
【００７４】一方、隣り合う層の配線間を接続するヴィ
ア孔を埋め込むプラグと、離れた層の配線間を接続する
ヴィア孔を埋め込むプラグを同時に形成する場合にも、
本実施例の方法は有効である。例えば１層目の配線と２
層目の配線とを接続するヴィア孔の深さと、１層目の配
線と３層目の配線とを接続するヴィア孔の深さとは、た
とえその上に１層目の配線を形成する下地絶縁膜表面が
平坦であっても、またたとえ各層間絶縁膜の平坦化を完
全に行ったとしても、大きく異なる。したがってその両
方のヴィア孔を十分に埋め込むプラグを形成するために
は、本実施例のように、最も深いヴィア孔が十分に埋め
込まれるようにプラグを形成し、浅いヴィア孔において
突出したプラグ上端部をCMP 法を用いて除去する方法が
有効である。
【００７５】本実施例では層間絶縁膜204 の平坦化を行
ってからヴィア孔206 を形成したが、平坦化を行う前に
ヴィア孔を形成し、その後に平坦化を行うことも可能で
ある。平坦化を行ってからヴィア孔を形成する場合に
は、最も深いヴィア孔が確実に形成されるようにエッチ
ング時間を設定する必要があるため、浅いヴィア孔にお
いては、その底部に露出した下層配線の表面が、層間絶
縁膜エッチングのためのプラズマに長時間曝され、厚い
変質層が形成される可能性があるが、ヴィア孔を形成し
てから平坦化を行う場合には、ヴィア孔形成時の層間絶
縁膜膜厚はほぼ一定であるため、このような問題は発生
しない。また、ヴィア孔形成工程を経た層間絶縁膜の表
面には、レジストに起因する有機汚染物が付着してお
り、その汚染物がCVD Ｄの際のAl堆積の核になるため、
上記の実施例では、CVD 前に行う塩素系ガスを用いたプ
ラズマエッチングによる基板表面の清浄化を、単に下層
配線の表面の酸化物が除去されるだけではなく、層間絶
縁膜表面の汚染物が除去されるにも十分な条件で行う必
要がある。具体的には、プラズマエッチング時のBCl3の
流量を、他の条件を図４に示す実施例の場合と同一にし
たままで40sccm以下に減少させた場合には、下層配線の
表面の酸化物は十分に除去されるが層間絶縁膜表面の汚
染物は十分には除去できず、良好な選択性を得ることが
できない。これに対して、ヴィア孔を形成してから平坦
化を行う場合は、特にその平坦化をCMP 法を用いて行う
場合には、層間絶縁膜表面の汚染物が付着した層が除去
されるため、BCl3の流量をさらに減少させて10sccmにし
た場合にも、同一のエッチング時間で良好な選択性が得
られる。ただし、ヴィア孔底にAl合金膜が露出した状態
でCMP を行うと、アルカリ性のスラリによってAl合金膜
表面がエッチングされる可能性があるため、下層配線
を、最上層にTiN 等の高融点金属膜もしくは高融点金属
化合物膜を有する構造とし、ヴィア孔底にその高融点金
属膜もしくは高融点金属化合物膜が残された状態で層間
絶縁膜の平坦化を行い、その後、必要ならば、ヴィア孔
底の高融点金属膜もしくは高融点金属化合物膜を除去し
てAl膜を露出させてからプラグの形成を行うことが好ま
しい。
【００７６】図１２は本発明による半導体装置の製造方
法のさらに他の実施例を示すものであり、本実施例にお
いては、図１２Ａに示すように、層間絶縁膜204 の堆積
後、平坦化を行う前の表面に凹凸が存在する状態でヴィ
ア孔205-1, 205-2の形成を行い、続いて図１２Ｂに示す
ように、選択CVD 法を用いてプラグ206-1, 206-2の形成
を行う。いずれのヴィア孔の深さも層間絶縁膜の堆積膜
厚と同一であり、実質的に均一であるため、全てのヴィ
ア孔を十分に埋め込むようにプラグを形成することがで
きる。
【００７７】次に、層間絶縁膜204 の表面部分を例えば
CMP 法を用いて除去し、平坦化を行う。この時、SiO2と
Al合金とがほぼ同一速度で除去される条件を使用して
（ここで言うそれぞれの材料の除去速度は、それぞれの
材料の膜が平坦な基板上に形成された試料で測定された
値を意味する）、凸部に形成されたプラグ206-2 の上端
部も同時に除去して、平坦化された層間絶縁膜の表面の
高さにその上端の高さが揃えられたプラグを形成した状
態を図１２Ｃに示す。具体的には、例えば米国特許第4,
944,836 号明細書に開示された酢酸を含むスラリを使用
するCMP 法を採用する。良好な平坦性を得るためには、
凹部に堆積された層間絶縁膜の表面部分も多少除去され
るまでCMP 処理を継続することが好ましい。そのため、
凹部に形成されたプラグ206-1 の上端部も多少除去され
る。
【００７８】CMP 法を用いて層間絶縁膜の平坦化を行う
代わりに、全面にレジストを塗布し、フッ素を含む雰囲
気を用いて、レジストと層間絶縁膜とがほぼ同一の速度
でエッチングされる条件のプラズマエッチングでエッチ
バックを行って層間絶縁膜の平坦化を行い、その後、層
間絶縁膜表面から突出したAlプラグの上端部を、図１１
に示す実施例の場合と同様にCMP 法もしくは塩素を含ん
だ雰囲気を使用したプラズマエッチングによって除去す
ることも可能である。
【００７９】最後にAl合金膜217-2 とTiN 膜217-3 とが
積層された金属膜をスパッタ法で堆積し、パターンニン
グして上層配線217 を形成した状態を図１２Ｄに示す。
【００８０】本実施例の方法によっても、深さの異なる
ヴィア孔の全てがAlプラグで十分に埋め込まれ、かつ層
間絶縁膜の表面が平坦化された多層配線構造を形成する
ことができる。また、図１１に示す実施例の方法の場合
とは異なり、ヴィア孔形成時の層間絶縁膜エッチング量
が均一であるため、浅いヴィア孔の底に露出した下層配
線の表面に厚い変質層が形成される問題も発生しない。
【００８１】図１３は本発明による半導体装置の製造方
法のさらに他の実施例を示すものである。先ず、図１３
Ａに示すように下層配線213 を形成し、全面にレジスト
341を塗布した後、プラグを形成する位置に開口345-1,
345-2を有するレジストパターンを形成する。
【００８２】次に、図１３Ｂに示すように、DMAHを原料
とした選択CVD 法でプラグ206-1,206-2 を形成する。な
お、レジスト341 をCVD 処理での基板温度よりも高い温
度でベークしておくことが必要であることは、図８に示
す実施例の場合と同様である。
【００８３】レジスト341 を除去した後、図１３Ｃに示
すように層間絶縁膜204 を、プラグ206-1, 206-2が完全
に覆われるように堆積する。これは、例えば、TEOSと酸
素と原料にしたプラズマCVD 法でSiO2膜を100nm の膜厚
に堆積し、続いてTEOSとオゾンとを原料にした常圧CVD
法でSiO2膜を900nm の膜厚に堆積して形成する。この段
階で層間絶縁膜204 の表面には凹凸が存在している。
【００８４】次に、図１３Ｄに示すように、層間絶縁膜
204 の表面部分を、例えばCMP 法を使用して除去して、
平坦化を行う。このとき、図１２に示す実施例と同様に
プラグ206-1, 206-2の上端部も除去して、平坦化された
層間絶縁膜204 の表面の高さに揃えられる。
【００８５】最後に、Al合金膜217-1 およびTiN 膜217-
3 を順次に堆積し、パターンニングをして上層配線217
を形成した状態を図１３Ｅに示す。
【００８６】本実施例の方法によっても、深さの異なる
ヴィア孔の全てがAlプラグで十分に埋め込まれ、かつ層
間絶縁膜の表面が平坦化された多層配線構造を形成する
ことができる。
【００８７】本発明の半導体装置においては、上層配線
は高融点金属膜または高融点金属化合物膜とが積層され
た構造を有しているので、エレクトロマイグレーション
耐性が高いとともにアルミまたはアルミ合金より成るプ
ラグと上層配線とはアルミ−アルミ、アルミ−アルミ合
金、アルミ合金−アルミ合金の接触となり、異種金属の
界面が存在しないので、コンタクト抵抗が低くなる。ま
た、本発明による半導体装置の製造方法においては、上
述した優れた特性を有する配線構造を容易にかつ精度良
く製造することができる。特に、ヴィア孔の深さにばら
つきがある場合にも全てのヴィア孔を埋めるプラグを同
時に形成することができる。
【図面の簡単な説明】
【図１】Ａ，ＢおよびＣは、従来の多層配線構造および
その製造工程の一例を示す断面図である。
【図２】Ａ，ＢおよびＣは、従来の多層配線構造および
その製造工程の他の例を示す断面図である。
【図３】Ａ，ＢおよびＣは、従来の多層配線構造および
その製造工程のさらに他の例を示す断面図である。
【図４】ＡからＦは、本発明の多層配線構造およびその
製造工程の一例を示す断面図である。
【図５】ＡからＥは、本発明の多層配線構造およびその
製造工程の他の例を示す断面図である。
【図６】ＡからＦは、本発明の多層配線構造およびその
製造工程のさらに他の例を示す断面図である。
【図７】ＡからＥは、本発明の多層配線構造およびその
製造工程のさらに他の例を示す断面図である。
【図８】ＡからＥは、本発明の多層配線構造およびその
製造工程のさらに他の例を示す断面図である。
【図９】ＡからＤは、本発明の多層配線構造およびその
製造工程のさらに他の例を示す断面図である。
【図１０】ＡからＧは、本発明の多層配線構造およびそ
の製造工程のさらに他の例を示す断面図である。
【図１１】ＡからＤは、本発明の多層配線構造およびそ
の製造工程のさらに他の例を示す断面図である。
【図１２】ＡからＤは、本発明の多層配線構造およびそ
の製造工程のさらに他の例を示す断面図である。
【図１３】ＡからＥは、本発明の多層配線構造およびそ
の製造工程のさらに他の例を示す断面図である。
【符号の説明】
201 Si 基盤 202 下地絶縁膜 204 層間絶縁膜 205 ヴィア孔 206 Alプラグ 213 下層配線 213-1 高融点金属 213-2 Al合金膜 213-3 高融点金属 216 Al合金膜 217 上層配線 217-1 高融点金属 217-2 Al合金膜 217-3 高融点金属 218 レジスト 221 SiN 膜 222 SiO2膜 225 レジスト 231 レジスト 232 SiO2膜 240 ポリイミド膜 241 SiN 膜 242 SiO2膜 341 レジスト

Claims (21)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板上に形成された下層配線と、 それぞれ１層以上の、アルミニウム膜もしくはアルミニ
    ウム合金膜と、高融点金属膜もしくは高融点金属化合物
    膜とが積層された上層配線と、 これら下層配線と上層配線との間に、これらを分離する
    ように形成された層間絶縁膜と、 この層間絶縁膜に形成されたヴィア孔と、 このヴィア孔内に埋め込まれて前記下層配線と上層配線
    とを接続する、アルミニウムまたはアルミニウム合金か
    らなるプラグとを具えた多層配線構造であって、 前記上層配線の最下層が高融点金属膜もしくは高融点金
    属化合物膜であり、かつ、 前記プラグと、前記上層配線との接続が、アルミニウム
    同士の接触、アルミニウム合金同士の接触、アルミニウ
    ムとアルミニウム合金との接触の内の一つによってなさ
    れていることを特徴とする多層配線構造。
  2. 【請求項２】 前記下層配線が、アルミニウム膜もしく
    はアルミニウム合金膜と、高融点金属膜もしくは高融点
    金属化合物膜とがそれぞれ一層以上積層された構造を持
    ち、 前記プラグと、前記下層配線との接続が、アルミニウム
    同士の接触、アルミニウム合金同士の接触、アルミニウ
    ムとアルミニウム合金との接触の内の一つによってなさ
    れていることを特徴とする請求項１に記載の多層配線構
    造。
  3. 【請求項３】 前記下層配線の最下層が高融点金属膜も
    しくは高融点金属化合物膜であることを特徴とする請求
    項２に記載の多層配線構造。
  4. 【請求項４】 半導体基板上に、下層配線を形成する工
    程と、 アルミニウムもしくはアルミニウム合金からなるプラグ
    を、その下端が前記下層配線に接続されるように形成す
    る工程と、 高融点金属膜もしくは高融点金属化合物膜上にアルミニ
    ウム膜もしくはアルミニウム合金膜が積層された上層配
    線を、前記プラグの上端に、アルミニウム膜もしくはア
    ルミニウム合金膜が直接接触するように形成する工程と
    を具えることを特徴とする多層配線構造の製造方法。
  5. 【請求項５】 前記下層配線がアルミニウム膜もしくは
    アルミニウム合金膜を少なくとも一層以上含むことを特
    徴とする請求項４に記載の多層配線構造の製造方法。
  6. 【請求項６】 前記下層配線形成後に、前記下層配線上
    に、前記プラグを形成する位置にヴィア孔が形成された
    層間絶縁膜を形成する工程をさらに含み、 前記プラグ形成工程が、 前記ヴィア孔内に、その上端部が前記層間絶縁膜の表面
    から突出するようにプラグを形成する工程と、 前記上層配線を構成する高融点金属膜もしくは高融点金
    属化合物膜を、前記層間絶縁膜上および前記プラグの上
    端部分に堆積する工程と、 前記層間絶縁膜上に堆積された高融点金属膜もしくは高
    融点金属化合物膜を残したまま、前記プラグの上端部上
    に堆積された高融点金属膜もしくは高融点金属化合物膜
    を除去して、前記プラグの上端を露出させる工程とを含
    み、かつ、 前記上層配線形成工程が、前記の残された高融点金属膜
    もしくは高融点金属化合物膜上、ならびに、前記プラグ
    の露出させた上端の上に、前記上層配線を構成するアル
    ミニウム膜もしくはアルミニウム合金膜を堆積する工程
    を含むことを特徴とする請求項４または５に記載の多層
    配線構造の製造方法。
  7. 【請求項７】 前記プラグ上端部上に堆積された高融点
    金属膜もしくは高融点金属化合物膜を除去する工程を、
    化学機械研磨法を用いて実施することを特徴とする請求
    項６に記載の多層配線構造の製造方法。
  8. 【請求項８】 前記プラグの形成後に、前記下層配線上
    および前記プラグ上に、前記プラグの全体が覆われるよ
    うに層間絶縁膜を形成する工程と、 前記層間絶縁膜上に、前記上層配線を構成する高融点金
    属膜もしくは高融点金属化合物膜を堆積する工程と、 前記プラグの上方部分以外に堆積された前記高融点金属
    膜もしくは高融点金属化合物膜を残したまま、前記プラ
    グの上方部分に堆積された前高融点金属膜もしくは高融
    点金属化合物膜、および前記プラグの上方部分に堆積さ
    れた層間絶縁膜を除去して、前記プラグの上端を露出さ
    せる工程とをさらに含み、かつ、 前記上層配線形成工程が、前記の残された高融点金属膜
    もしくは高融点金属化合物膜および前記の露出させたプ
    ラグの上端の上に、前記上層配線を構成するアルミニウ
    ム膜もしくはアルミニウム合金膜を堆積する工程を含む
    ことを特徴とする請求項４または５に記載の多層配線構
    造の製造方法。
  9. 【請求項９】 前記高融点金属膜もしくは高融点金属化
    合物膜および前記層間絶縁膜を除去する工程を、化学機
    械研磨法を用いて実施することを特徴とする請求項８に
    記載の多層配線構造の製造方法。
  10. 【請求項１０】 前記下層配線の形成後に、前記下層配
    線上に、その表面上に高融点金属膜もしくは高融点金属
    化合物膜が形成され、かつ前記プラグを形成する位置に
    ヴィア孔が形成された層間絶縁膜を形成する工程をさら
    に含み、 前記プラグ形成工程が、ヴィア孔内および前記高融点金
    属膜もしくは高融点金属化合物膜上に、アルミニウム膜
    もしくはアルミニウム合金膜を堆積する工程と、前記ヴ
    ィア孔内のアルミニウム膜もしくはアルミニウム合金膜
    を残したまま、前記高融点金属膜もしくは高融点金属化
    合物膜上のアルミニウム膜もしくはアルミニウム合金膜
    を除去することによってプラグを形成する工程とを含
    み、 前記上層配線形成工程が、前記の層間絶縁膜上の高融点
    金属膜もしくは高融点金属化合物膜および前記のプラグ
    上に、前記上層配線を構成するアルミニウム膜もしくは
    アルミニウム合金膜を堆積する工程とを含むことを特徴
    とする請求項４または５に記載の多層配線構造の製造方
    法。
  11. 【請求項１１】 前記高融点金属膜もしくは高融点金属
    化合物膜上のアルミニウム膜もしくはアルミニウム合金
    膜を除去する工程を化学機械研磨法を用いて実施するこ
    とを特徴とする請求項９に記載の多層配線構造の製造方
    法。
  12. 【請求項１２】 半導体基板上に下層配線を形成する工
    程と、 前記下層配線上に、少なくとも２個の、アルミニウムも
    しくはアルミニウム合金からなるプラグを、両者の上端
    の高さが互いに異なるように形成する工程と、 前記プラグの内の少なくとも１個の上端部を除去する工
    程とを含み、かつ、 前記プラグ形成工程の前または後に、前記下層配線上
    に、その表面がほぼ平坦な層間絶縁膜を形成する工程を
    含むことを特徴とする多層配線構造の製造方法。
  13. 【請求項１３】 前記のプラグの上端部を除去する工程
    が、その上端の高さがほぼ平坦な層間絶縁膜の表面の高
    さとほぼ一致するように行われることを特徴とする請求
    項１２に記載の多層配線構造の製造方法。
  14. 【請求項１４】 前記表面の概略平坦な層間絶縁膜を形
    成する工程が、前記プラグの形成以前に行われ、 前記プラグ形成工程が、少なくとも１個のプラグの上端
    部が前記層間絶縁膜の表面から突出するように行われる
    ことを特徴とする請求項１３に記載の多層配線構造の製
    造方法。
  15. 【請求項１５】 前記のプラグ上端部を除去する工程
    が、化学機械研磨法によって行われることを特徴とする
    請求項１２から１４のいずれか１項に記載の多層配線構
    造の製造方法。
  16. 【請求項１６】 前記表面のほぼ平坦な層間絶縁膜の形
    成工程が、前記下層配線上に、その表面に凹凸を有する
    層間絶縁膜を形成する工程と、前記表面に凹凸を有する
    層間絶縁膜の少なくとも凸部の表面部分を化学機械研磨
    法を用いて除去する工程とを含み、かつ、 前記プラグの上端部を除去する工程が、化学機械研磨法
    によって行われることを特徴とする請求項１４に記載の
    多層配線構造の製造方法。
  17. 【請求項１７】 前記表面のほぼ平坦な層間絶縁膜を形
    成する工程が、 前記下層配線上に、その表面に凹凸を有する層間絶縁膜
    を形成する工程と、 前記プラグを形成する位置の前記表面に凹凸を有する層
    間絶縁膜を選択的に除去してヴィア孔を形成する工程
    と、 前記表面に凹凸を有する層間絶縁膜の表面部分を化学機
    械研磨法を用いて除去する工程とを含むことを特徴とす
    る請求項１４に記載の多層配線構造の製造方法。
  18. 【請求項１８】 前記表面のほぼ平坦な層間絶縁膜を形
    成する工程が、前記プラグ形成工程の前または後に、前
    記下層配線上に、その表面に凹凸を有する層間絶縁膜を
    形成する工程を含み、かつ、 前記のプラグの上端部を除去する工程において、前記表
    面に凹凸を有する層間絶縁膜の少なくとも凸部の表面部
    分が同時に除去され、前記表面のほぼ平坦な層間絶縁膜
    が形成されるのと同時に、その凸部に形成された前記プ
    ラグの上端が露出されることを特徴とする請求項１２ま
    たは１３に記載の多層配線構造の製造方法。
  19. 【請求項１９】 前記プラグを形成した後に、前記表面
    に凹凸を有する層間絶縁膜を、前記プラグを完全に覆う
    ように形成する工程を含むことを特徴とする請求項１８
    に記載の多層配線構造の製造方法。
  20. 【請求項２０】 前記プラグ上端部および前記表面に凹
    凸を有する層間絶縁膜の少なくとも凸部の表面部分を除
    去する工程が、化学機械研磨法によって行われることを
    特徴とする請求項１８または１９に記載の多層配線構造
    の製造方法。
  21. 【請求項２１】 前記プラグの形成を、有機アルミニウ
    ム化合物ガスを原料とする化学気相堆積法によって行う
    ことを特徴とする請求項４から２０のいずれかに記載の
    多層配線構造の製造方法。
JP2664195A 1994-02-18 1995-02-15 多層配線構造およびその製造方法 Pending JPH07263589A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/198788 1994-02-18
US08/198,788 US5627345A (en) 1991-10-24 1994-02-18 Multilevel interconnect structure

Publications (1)

Publication Number Publication Date
JPH07263589A true JPH07263589A (ja) 1995-10-13

Family

ID=22734852

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2664195A Pending JPH07263589A (ja) 1994-02-18 1995-02-15 多層配線構造およびその製造方法
JP2824995A Pending JPH07254642A (ja) 1994-02-18 1995-02-16 多層配線構造およびその製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2824995A Pending JPH07254642A (ja) 1994-02-18 1995-02-16 多層配線構造およびその製造方法

Country Status (1)

Country Link
JP (2) JPH07263589A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5904557A (en) * 1996-02-06 1999-05-18 Tokyo Electron Limited Method for forming multilevel interconnection of semiconductor device
US6376362B1 (en) 1999-04-12 2002-04-23 Rohm Co., Ltd. Production of semiconductor device
US6414738B1 (en) 1997-03-31 2002-07-02 Seiko Epson Corporation Display
KR100403330B1 (ko) * 1999-12-31 2003-10-30 주식회사 하이닉스반도체 반도체소자의 제조방법
US7420211B2 (en) 1998-12-18 2008-09-02 Semiconductor Energy Laboratory Co., Ltd. Wiring line and manufacture process thereof, and semiconductor device and manufacturing process thereof
US7642652B2 (en) 2000-05-08 2010-01-05 Renesas Technology Corp. Semiconductor integrated circuit device and a method of manufacturing the same

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6537905B1 (en) * 1996-12-30 2003-03-25 Applied Materials, Inc. Fully planarized dual damascene metallization using copper line interconnect and selective CVD aluminum plug
KR100486108B1 (ko) * 1997-12-19 2005-08-31 매그나칩 반도체 유한회사 반도체장치의다층배선형성방법
JP4992463B2 (ja) * 2007-02-22 2012-08-08 富士通セミコンダクター株式会社 ウェハおよび解析方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5904557A (en) * 1996-02-06 1999-05-18 Tokyo Electron Limited Method for forming multilevel interconnection of semiconductor device
KR100320492B1 (ko) * 1996-02-06 2002-02-19 히가시 데쓰로 반도체디바이스의다층배선형성방법
US6414738B1 (en) 1997-03-31 2002-07-02 Seiko Epson Corporation Display
US7420211B2 (en) 1998-12-18 2008-09-02 Semiconductor Energy Laboratory Co., Ltd. Wiring line and manufacture process thereof, and semiconductor device and manufacturing process thereof
US6376362B1 (en) 1999-04-12 2002-04-23 Rohm Co., Ltd. Production of semiconductor device
KR100403330B1 (ko) * 1999-12-31 2003-10-30 주식회사 하이닉스반도체 반도체소자의 제조방법
US7642652B2 (en) 2000-05-08 2010-01-05 Renesas Technology Corp. Semiconductor integrated circuit device and a method of manufacturing the same

Also Published As

Publication number Publication date
JPH07254642A (ja) 1995-10-03

Similar Documents

Publication Publication Date Title
US6342448B1 (en) Method of fabricating barrier adhesion to low-k dielectric layers in a copper damascene process
US7741226B2 (en) Optimal tungsten through wafer via and process of fabricating same
US6074942A (en) Method for forming a dual damascene contact and interconnect
JP5220398B2 (ja) 電子構造の製造方法
US6114243A (en) Method to avoid copper contamination on the sidewall of a via or a dual damascene structure
US6949461B2 (en) Method for depositing a metal layer on a semiconductor interconnect structure
US5854140A (en) Method of making an aluminum contact
US7399700B2 (en) Dual damascene interconnection with metal-insulator-metal capacitor and method of fabricating
US7241696B2 (en) Method for depositing a metal layer on a semiconductor interconnect structure having a capping layer
US5946799A (en) Multilevel interconnect method of manufacturing
US6048788A (en) Method of fabricating metal plug
US6027994A (en) Method to fabricate a dual metal-damascene structure in a substrate
US6248665B1 (en) Delamination improvement between Cu and dielectrics for damascene process
US6429119B1 (en) Dual damascene process to reduce etch barrier thickness
JP3189970B2 (ja) 半導体装置の製造方法
US6383943B1 (en) Process for improving copper fill integrity
JPH07263589A (ja) 多層配線構造およびその製造方法
US20050239286A1 (en) Two-step stripping method for removing via photoresist during the fabrication of partial-via dual damascene features
US7485574B2 (en) Methods of forming a metal line in a semiconductor device
US6355554B1 (en) Methods of forming filled interconnections in microelectronic devices
JP3133842B2 (ja) 多層配線構造の製造方法
JP2001118928A (ja) 集積回路の製造方法
US20010031555A1 (en) Method for forming aluminum interconnection
US7341940B2 (en) Method for forming metal wirings of semiconductor device
JPH10294314A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Effective date: 20060221

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060627