JPH10335461A - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法

Info

Publication number
JPH10335461A
JPH10335461A JP8877298A JP8877298A JPH10335461A JP H10335461 A JPH10335461 A JP H10335461A JP 8877298 A JP8877298 A JP 8877298A JP 8877298 A JP8877298 A JP 8877298A JP H10335461 A JPH10335461 A JP H10335461A
Authority
JP
Japan
Prior art keywords
film
metal
nitrogen
wiring
amorphous carbon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8877298A
Other languages
English (en)
Inventor
Yoshihisa Matsubara
義久 松原
Kazuhiko Endo
和彦 遠藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP8877298A priority Critical patent/JPH10335461A/ja
Publication of JPH10335461A publication Critical patent/JPH10335461A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

(57)【要約】 【課題】 非晶質弗化炭素膜と配線金属との反応を防止
し、特に多層配線構造におけるビアホール、コンタクト
ホールでの膜剥がれや配線不良が生じない半導体装置及
び製造方法を提供する。 【解決手段】 非晶質弗化炭素膜42と配線金属(第2
配線層8)との界面に、窒化チタン等の窒素を含有させ
た高融点金属膜6を設置する。この窒素含有高融点金属
膜6が弗素の拡散防止膜として働くため、加熱処理時に
おける“配線金属と弗素との反応”及びそれに伴う“配
線金属の剥がれや膨れ,配線抵抗の増大”等の問題を防
止出来る構造が得られる。また、製造工程に加熱処理を
導入することが可能であるため、非晶質弗化炭素の低誘
電率という利点を生かした、より実用的な多層配線構造
のLSI作製プロセスが完成する。

Description

【発明の詳細な説明】
【0001】
【発明が属する技術分野】本発明は、絶縁性材料として
非晶質弗化炭素膜を有する半導体装置に関し、特に、多
層配線構造における層間絶縁膜として非晶質弗化炭素膜
を用いる半導体装置及びその製造方法に関する。
【0002】
【従来の技術】半導体超高集積回路(LSI)の集積度の
上昇により、いまや0.25μm以下の微細な寸法精度
をもった個別素子が、シリコン基板表面近傍に集積され
るようになった。
【0003】LSIは、個別素子間を配線で結びつける
ことによって始めてその機能を発揮するが、個別素子間
の相互接続における配線の交差個所を避けるために配線
を迂回したりすると、チップ面積に占める配線面積を増
大したり、配線長を増大して配線遅延の原因となる。そ
こで、配線の交差個所や重なりを防ぐために、配線間に
絶縁膜を挿入することで配線を多層化する技術が一般的
になってきた。
【0004】しかし、薄い絶縁膜を挟んで構成される多
層配線技術では、異なる配線層間、あるいは、配線層と
シリコン基板間での浮遊容量が大きくなるという問題が
あり、これが配線遅延や、上下で隣接する2つの配線を
共に高周波成分を含んだ信号が伝達される場合のクロス
トークの原因となっていた。
【0005】配線層間の浮遊容量を小さくし、配線遅延
やクロストークを防止する一つの手段は、上下配線間の
距離を増加させる、すなわち層間絶縁膜を厚くする方法
であるが、これは、一方でシリコン基板と配線層間ある
いは上下の配線層間の接続のために形成するコンタクト
ホールやビアホールが深くなることを意味する。深いコ
ンタクトホールやビアホールの形成は、これらホール形
成のためのドライエッチング技術をより一層困難とする
ものでり、この点からは、層間絶縁膜の厚さを増大させ
ることは好ましくない。例えば、256メガビットDR
AM(ダイナミック・ランダム・アクセス・メモリ)以
降の半導体集積回路技術のように、コンタクトホールの
径も0.25μm以下が要求される場合、ドライエッチ
ング技術の点からは、アスペクト比と呼ばれるコンタク
トホールの径に対するその深さの比は、最大5以下に抑
えることが望ましい。つまり、層間絶縁膜の厚さを約1
μm以下に抑えた上で浮遊容量を減少させることが要求
される。
【0006】また、上下の配線層間の問題の他、寸法精
度の微細化に伴い同一平面上に形成された配線間での浮
遊容量増大も問題となる。半導体集積回路の微細化は、
配線太さの減少と同時に配線間隔の微細化をも要求し、
やがて配線間隔は配線太さと同等になると予想されてい
る。このように配線間隔が小さくなる場合、同一配線層
内の配線間浮遊容量が重大な問題となる。高集積化の要
求からは配線間隔を広げることはできないので、層間絶
縁膜を厚くすることも不可能ではない上下配線層間より
も、同一層に配置された配線間での配線遅延やクロスト
ークの問題は深刻である。
【0007】なお、本明細書では、上述したような上下
の配線層間の絶縁膜,配線層とシリコン基板間の絶縁膜
及び同一層の配線間に設置する絶縁膜を全て含めて“層
間絶縁膜”と呼ぶことにする。
【0008】こうした技術的背景に沿って、比誘電率
(εr)の小さい絶縁性薄膜の開発が行われている。これ
は、同一構造の場合の節電容量は電極間絶縁物の比誘電
率に比例し、また、一般に配線遅延は絶縁材料の比誘電
率の平方根に比例することから、低誘電率の材料を層間
絶縁膜として用いることにより、配線間の浮遊容量を低
減し、配線遅延を小さくすることが可能となるという理
由による。このため、LSI技術で広く使用される絶縁
膜である“Si3N4(εr=7)”“Si02(εr=3.9)”など
に替えて、例えば、比誘電率(εr)が3以下の低誘電率
材料を層間絶縁膜として用いれば、層間絶縁膜の膜厚を
厚くして加工を困難にするなどの問題を回避しつつ、配
線遅延やクロストーク等の問題を解決することができ
る。
【0009】低誘電率材料の使用法としては、層間絶縁
膜の全体を低誘電率材料で構成する方法以外に、層間絶
縁膜の一部に低誘電率材料を使用する方法がある。例え
ば、層間絶縁膜を2層構造とし、下層を低誘電率材料
膜,上層を従来用いられているSiO2等の絶縁材料で構成
する方法である。この方法を採用する場合、同一層配線
間などの配線間容量が最も深刻となる部分に低誘電率絶
縁膜を使用することで、浮遊容量やクロストークの問題
を解決し、かつ、上層にSiO2等の加工性に優れた材料を
使用することで、平坦化が容易になるなどの利点を持
つ。(この場合の上層の絶縁膜を以下では“平坦化絶縁
膜”と呼ぶ。)このような積層構造における上下層間の
容量は、低誘電率膜による容量と平坦化絶縁膜による容
量の直列接続となるが、これらの膜厚比を調整すること
により、層間絶縁膜全体としての実効的な比誘電率を目
的の値に調整することが可能である。
【0010】上記のような目的で用いられる低誘電率材
料の一つとして、非晶質弗化炭素膜(a−C:F)が知ら
れている(特開平8-83842号公報,特開平8-222557号公
報,特開平8-236517号公報など参照)。そして、非晶質
弗化炭素は、その製法及び弗素含有量に応じて比誘電率
(εr)を“2”近くまで小さくすることが可能であり、
さらに400℃以上の耐熱温度が得られるなど、LSI
プロセスとの整合性も良く、上記問題を解決する低誘電
率材料として期待されている。
【0011】この非晶質弗化炭素膜を多層配線間の層間
絶縁膜に適用した例として、本願と同一出願人による先
願明細書(特願平8-321694号明細書)に開示されている半
導体装置(以下“先願例”と呼ぶ)を、図8を参照して、
説明する。先願例では、図8に示すように、層間絶縁膜
を「非晶質弗化炭素膜42からなる低誘電率層間絶縁膜
4と平坦化絶縁膜5」との2層より構成した多層配線半
導体装置が示されている。(なお、図8において、1は
シリコン基板,2は絶縁膜,3は第1配線層,4は低誘
電率層間絶縁膜,7はビアプラグ,8は第2配線層,4
1および43は密着層,42は非晶質弗化炭素膜を示
す。)
【0012】
【発明が解決しようとする課題】先に述べたように、非
晶質弗化炭素は、低い誘電率(εr)を有するため、層間
絶縁膜材料としての期待が大きいが、化学的に活性な弗
素を含有するため、配線金属や上下層を接続するコンタ
クトホール,ビアホールを形成する技術に関して問題が
残り、実用化を阻んでいる。すなわち、非晶質弗化炭素
膜と配線金属が接触している場合、その後の熱処理過程
において非晶質弗化炭素膜中の弗素と金属が反応してし
まうという問題である。
【0013】例えば、図9は、非晶質弗化炭素膜とチタ
ン(Ti)膜を積層した単純な構造において、熱処理を加
えた際の弗素の拡散を調べたものである。加熱処理条件
は、真空中において“200℃から350℃で30分”とし、加
熱処理を行った後、非晶質弗化炭素膜とTiの界面近傍
での弗素組成をX線光電子分光法(XPS)により測定し
ている。この図9より、200℃以上の熱処理を加えるこ
とにより非晶質弗化炭素膜中の弗素がTi中に拡散して
いることがわかり、Tiと弗素が反応することがうかが
われる。
【0014】このように非晶質弗化炭素膜中の弗素が金
属と反応すると、以下に述べるような問題を引き起こ
す。まず、非晶質弗化炭素膜中の弗素含有比が低下する
のに伴って、膜の比誘電率が上昇し、この結果、配線間
容量が増大する。また、弗素との反応で生成した金属弗
化物は一般に金属よりも高い抵抗率を持つため、配線抵
抗が増大する。これら配線間容量や配線抵抗の増大は、
ともに配線遅延の増大につながる。さらに、弗素と反応
して生成した金属弗化物が比較的低い沸点を持つため、
熱処理工程により気化し、ガスが発生するという問題が
ある。例えば、Tiが弗素と反応して生成するTiF4
の沸点は284℃であり、これは300℃程度の熱処理で容易
に気化してしまう。この結果、弗素が拡散した領域のT
iが消失して配線抵抗の増大をもたらし、回路動作を妨
げるだけでなく、気泡の発生によりその周辺や上部に形
成した構造に膨れや剥がれを発生させ、半導体装置の不
良原因となっていた。
【0015】これらの問題は、非晶質弗化炭素と接触す
る金属がTiの場合に限られない。例えば、WやAl、
銅(Cu)、あるいは、これらの金属を含有する合金材料を
配線金属として用いる場合においても、弗素との反応が
問題となる。また、上記のような単純な構造の場合に限
られず、金属と非晶質弗化炭素が接触する構造を有する
限り、いかなる半導体装置においても発生する。例え
ば、前記図8に示した先願例の多層配線構造において
も、ビアホール側壁において配線金属と非晶質弗化炭素
膜が接触しているなど、改善の余地がある。つまり、半
導体装置の構造や接触場所、さらには金属の種類を問わ
ず、金属と非晶質弗化炭素の接触部が存在し、その後に
熱処理を行う限り、必ず上記の問題が発生して不良原因
となっていた。非晶質弗化炭素膜の形成後に加熱を伴う
処理を全く行わないことは、プロセス上非常に困難な制
限となるため、加熱処理を行っても、上記反応を抑制す
る構造が期待されていた。
【0016】このような金属と弗素との反応を防止する
手段として、その界面にシリコン酸化膜やシリコン窒化
膜などの絶縁膜を緩衝層として挿入する構造が開示され
ている(特開平8−264648号公報)。前述した図8の先願
例においても、非晶質弗化炭素膜42を上下で挟む密着
層41及び43は、それぞれシリコン過剰酸化膜(SiO)
とダイヤモンドライクカーボン(DLC)膜からなってお
り、非晶質弗化炭素膜42とその周囲との密着性向上と
ともに、AlSiCuからなる第1配線層3の側壁を弗
素との反応から保護する役割を担っている。
【0017】しかしながら、このような絶縁膜により金
属を保護する構造を、コンタクトホールやビアホールの
側壁保護に適用するのは困難である。なぜなら、絶縁膜
をホール内壁に配置することは、埋込配線金属の断面積
を減少させ、抵抗値の上昇を伴うという問題があり、ま
た、ホール側壁保護の目的で絶縁膜を成膜した場合、上
下配線層接続のためには必ずホール底面の絶縁膜を除去
する必要があり、作製プロセスが非常に困難なものとな
るためである。
【0018】ここに本発明の目的は、上記のような問題
に鑑み、低い誘電率を持つ層間絶縁膜として非晶質弗化
炭素を用いる場合の弗素と配線金属の反応を防止し、配
線遅延の増大や構造の破損などの問題を解決し、ひいて
は、非晶質弗化炭素の低誘電率であるという特徴を生か
した、より実用的な半導体装置の構造及び製造方法を提
供することにある。
【0019】
【課題を解決するための手段】本発明の半導体装置は、
絶縁性材料の少なくとも一部が非晶質弗化炭素膜よりな
る半導体装置において、非晶質弗化炭素膜と金属または
合金析料との界面に窒素含有高融点金属膜を含む膜を有
することを特徴とする。この窒素含有高融点金属膜は、
必ずしも非晶質弗化炭素膜と金属または合金材料との全
ての界面に設置する必要はない。
【0020】また、本発明の半導体装置に用いられる非
晶質弗化炭素膜は、多層配線構造における層間絶縁膜の
少なくとも一部を形成することが出来る。さらに、この
場合の窒素含有高融点金属膜を含む膜は、ビアホールま
たはコンタクトホールの側壁における非晶質弗化炭素膜
と金属または合金材料との界面に設置することが有効で
ある。
【0021】また、本発明の窒素含有高融点金属膜は、
導電性であることが好ましい。
【0022】また、上記窒素含有高融点金属膜として
は、窒素含有チタンが有効であり、特にチタンと窒素の
構成比がおおむね1対1の窒化チタンである場合に最も
高い効果が得られる。
【0023】本発明の半導体装置の製造方法は、少なく
とも一部に非晶質弗化炭素膜を含む絶縁膜を形成する工
程と、該絶縁膜を選択的にエッチングする工程と、該絶
縁膜上に導電性の窒素含有高融点金属膜を成膜する工程
と、続いて配線金属を成膜する工程を有し、かつ少なく
とも窒素含有高融点金属膜の成膜後に加熱工程を含むこ
とを特徴とする。前記配線金属としては、アルミニウ
ム,チタン,タングステン,銅,シリコンの内より選ば
れた金属、または、少なくともこれらの金属の一つを含
む合金であることができる。
【0024】また、本発明の他の半導体装置の製造方法
は、少なくとも一部に非晶質弗化炭素膜を含む絶縁膜を
形成する工程と、該絶縁膜を選択的にエッチングする工
程と、該絶縁膜上に導電性の窒素含有高融点金属膜を成
膜する工程と、該窒素含有高融点金属膜上にチタン膜を
成膜する工程と、続いてアルミニウムまたはアルミニウ
ムを含む合金からなる配線金属を成膜する工程を有し、
かつ少なくとも窒素含有高融点金属膜の成膜後に加熱工
程を含むことを特徴とする。
【0025】以上の半導体装置の製造方法における加熱
工程の温度が200℃以上であり、かつ400℃以下であるこ
とが望ましい。
【0026】また、これらの製造方法において用いる導
電性窒素含有高融点金属膜は、窒素含有チタン膜である
ことが望ましく、特にチタンと窒素の構成比がおおむね
1対1の窒化チタンであることが有効である。
【0027】(作用)本発明者は、非晶質弗化炭素膜と
金属の界面に、窒素を含有させた高融点金属膜を設置す
ることが、熱処理の際の非晶質弗化炭素膜から金属中へ
の弗素の拡散及び反応防止に有効であることを新たに発
見した。この目的に用いる高融点金属としては、チタン
やタンクル,タングステンなどが使用できるが、特にチ
タンを用いた場合に効果が高い。さらに、チタンと窒素
の構成比がほぼ1対1である場合、すなわち通常のTi
N膜を用いた場合に、弗素の拡散防止膜として最も有効
であることを見出した。
【0028】この窒素含有高融点金属膜による拡散防止
効果、すなわち金属中への弗素の拡散,反応を防止する
効果は、以下の理由によるものと考えられる。窒化チタ
ンのような高融点金属の窒化物においては、金属原子と
窒素原子が極めて強い結合で結ばれており、熱的,化学
的に非常に安定であるという性質を示す。従って、高融
点金属窒化物が弗素などと反応するためには、まず金属
一窒素結合を切る必要があり、このような反応は非常に
起こりにくいものとなる。また、この結果として、高融
点金属窒化物内への弗素の拡散も起こらない。
【0029】このように熱的,化学的に安定な高融点金
属窒化物の薄膜を非晶質弗化炭素膜のような弗素含有膜
と金属の界面に設置した場合、弗素の反応及び拡散が高
融点金属窒化膜において防止される結果、金属内への弗
素の拡散および反応を防止することが出来るようにな
る。また、高融点金属窒化物においては、その高融点金
属と窒素の構成比が化学量論組成の時に最も安定とな
る。このため、窒素含有チタンにおいては、その化学量
論組成である構成比1対1の場合に弗素拡散防止効果が
最も高くなるものと考えられる。これは他の高融点金属
においても同様であり、窒素含有タングステン及び窒素
含有タンクルにおいても、それぞれの化学量論組成であ
るWN及びTaNにおいて弗素拡散防止効果が最も高く
なる。
【0030】このような効果を持つ窒素含有高融点金属
膜であるが、これが電気的に導電性である場合、半導体
装置の構造及びその製造方法において頼著な効果が得ら
れる。すなわち、従来シリコン酸化膜やシリコン窒化膜
など主にシリコン系絶縁物の弗素拡散防止効果が知られ
ており、前記図8の先願例に示したように、配線層保護
に用いられていた。しかし、弗素拡散防止効果を有する
導電性物質は知られていなかったため、ビアホールやコ
ンタクトホールに埋め込む金属の側壁保護が困難となっ
ていたのである。ここに本発明に開示する導電性の窒素
含有高融点金属膜、例えば窒化チタンをホールの側壁保
護に適用する場合、ホール底面に導電膜が存在しても上
下層の電気的接続に問題が無い。従って、その形成プロ
セスは、ホールに配線金属を埋め込む前に導電性窒素含
有高融点金属膜を全面に形成するだけでよく、その後の
加工等は配線金属材料と一体として行うことが可能であ
る。つまり、工程をほとんど増加させることなく弗素拡
散防止効果が得られる。さらに、このような導電性物質
を用いる場合、ホール内壁に保護膜を形成しても、絶縁
性物質を用いる場合に比較して、抵抗値増加の問題が少
ない。
【0031】つまり、非晶質弗化炭素膜を絶縁膜として
用いる半導体装置において、非晶質弗化炭素膜と金属材
料が接触するような箇所には、従来知られていたシリコ
ン系絶縁膜と本発明が開示する窒素含有高融点金属膜の
うちのいずれかを選んで、その界面に設置することによ
り金属と弗素の反応を防止することが可能となる。この
際、構造上またはプロセス上絶縁膜であることが望まし
い箇所にはシリコン系絶縁膜を、逆に導電膜であること
が望ましい箇所には導電性の窒素含有高融点金属膜を設
置すればよいのである。
【0032】さらに、配線金属又は合金と非晶質弗化炭
素膜の界面に窒素含有高融点金属膜を挿入する構造を採
用することにより、非晶質弗化炭素膜を成膜後のプロセ
スにおいても加熱工程を取り入れることが出来るように
なり、より実用的なLSIプロセスが完成する。すなわ
ち、従来取り入れることが出来なかった200℃以上の基
板加熱を伴う成膜プロセスや、素子性能向上のためのア
ニール工程などを採用することが可能となり、プロセス
の自由度が大幅に向上する。
【0033】以上述べた本発明の構造及び製造方法を用
いることにより、非晶質弗化炭素膜を用いる場合の加熱
処理時の弗素の拡散,反応が防止される結果、非晶質弗
化炭素膜における弗素含有量の低下や金属中での弗化物
の形成及びそれに伴う抵抗値増加や膜の膨れや剥がれな
どを防止することが可能となり、非晶質弗化炭素膜が低
誘電率であるという特徴を生かした信頼性,生産性の高
い高集積半導体装置の製造が可能となるのである。
【0034】
【発明の実施の形態】以下、図面を交えながら発明の実
施の形態を詳細に説明する。
【0035】(実施例1)図1から図4を用いて、2層
構造の多層配線を有する半導体装置の実施例を説明す
る。以下に述べる技術を繰り返し用いるならば、いかな
る多層配線をも実現できることは言うまでもない。図1
は本実施例の最終断面構造を示し、図2から図4は図1
の構造の形成過程を示している。
【0036】まず、図1の最終断面構造を説明してお
く。拡散層などの図示しない素子領域が形成されたシリ
コン基板1上に、絶縁膜2を介して、第1配線層3が設
けられている。その上に上下を密着層41及び43で挟
んだ非晶質弗化炭素膜42が設けられ、これらにより低
誘電率層間絶縁膜4を形成している。この密着層41及
び43は、いずれも“シリコン過剰膜/DLC膜”の2
層構造の絶縁膜であり、それぞれの非晶質弗化炭素膜4
2側にDLC膜を有している。低誘電率層間絶縁膜4の
上部には平坦化絶縁膜5が設けられ、両者併せて層間絶
縁膜としての役割を果たす。平坦化絶縁膜5の上部及び
開孔部には本発明の主要構成である窒素含有高融点金属
膜6が全面に設置され、さらにその上に第2配線層8が
設けられ、ビアホール底面において第1配線層3と電気
的に接続している。
【0037】次に、図2から図4のプロセス工程断面図
を用いて、図1の構造の製造方法を説明する。
【0038】まず、図2(a)の段階を説明する。この半
導体装置における多層配線構造は、あらかじめ素子形成
領域である拡散層等(図示せず)が形成されたシリコン基
板1上に通常のCVD法等で形成した絶縁膜2上に形成
される。絶縁膜2には、まずシリコン基板1上の拡散層
等の半導体素子領域への接続孔(コンタクトホール:図
示せず)が通常の方法で形成される。次に、最下層の第
1配線層3として、全面にTiNを数nm〜数10nm,
AlSiCuを600nm,続いて再びTiNを数nm〜
数10nm,それぞれスパッタ法で形成した[図2(a)で
は、この“TiN/AlSiCu/TiN構造”を一体
化して示した]。
【0039】次いで、通常のリソグラフィー技術を用い
て選択エッチング用レジストマスクを形成し、これを通
常のドライエッチングを施すことで、最下層の第1配線
層3を図2(b)のようにパターン化して配線とする。
【0040】次に、レジストマスクを除去した後、密着
層41,非晶質弗化炭素膜42,密着層43よりなる低
誘電率層間絶縁膜4を形成に移る[図2(c)]。前述の
ように、密着層41及び43は、それぞれ“DLC/シ
リコン過剰膜”の2層構造であるため、低誘電率層間絶
縁膜4全体では、下から“シリコン過剰膜/DLC/非
晶質弗化炭素膜42/DLC/シリコン過剰膜”という
多層構造を持つ。本実施例では、これらの全てをプラズ
マCVDにより成膜した。
【0041】シリコン過剰膜としては、プラズマCVD
の原料に用いるシラン(SiH4)と酸素の供給量を調節する
ことにより、シリコンと酸素の構成比がほぼ1対1の酸
化膜(SiO)を成膜した。次に、DLC膜の成膜において
は、膜中に適切な水素濃度を持たせることにより、膜に
強度と密着性を持たせることができる。本実施例では、
DLC成膜の原料としてはCH4を用い、プラズマCV
Dによる成膜時の基板へのバイアス印加により膜中の水
素濃度を調節した。
【0042】次に、CF4,CH4を原料として非晶質弗
化炭素膜を成膜する。その後、DLCの成膜,シリコン
過剰膜の成膜を繰り返し、密着層41(シリコン過剰膜
/DLC)/非晶質弗化炭素膜42/密着層43(DLC
/シリコン過剰膜)からなる低誘電率層間絶縁膜4の形
成が完成する[図2(c)]。シリコン過剰膜とDLCか
らなる密着層41,43は、上下層や第1配線層との密
着性向上の他に、第1配線層のAlを弗素による腐食か
ら保護する役目も兼ねることになる。これらの目的のた
めには、シリコン過剰膜,DLC膜は、それぞれ5nm
程度以上の厚さがあればよい。本実施例では、シリコン
過剰膜及びDLC膜の膜厚はそれぞれ50nm、従って上
下の密着層41,43の厚さはそれぞれ100nmとし
た。また、非晶質弗化炭素膜42の膜厚は600nmとし
た。
【0043】なお、本実施例では、非晶質弗化炭素膜4
2成膜の原料ガスとしてCF4とCH4を用いたが、この他に
CF4,C2F6,C3F8,C4F8,CHF3等の弗素を含有するガス
を原料として使用可能であり、また、これらに水素(H2)
または炭化水素(CH4,C2H6,C3H8,C2H4,C2H2等)を混
合して原料ガスとして用いても良いことは言うまでもな
い。また、特開平8−236517号公報に開示されているよ
うに、非晶質弗化炭素膜42に窒素またはシリコンを添
加して耐熱性向上をはかることも、なんら本発明の効果
を減ずるものではない。
【0044】次に、低誘電率層間絶縁膜4の形成に引き
続き、平坦化絶縁膜5を成膜する。本実施例では、平坦
化絶縁膜5として膜厚約2μmのSiO2をプラズマCV
Dにより成膜した[図3(d)]。ここに厚い平坦化絶縁
膜5が得られたが、表面には第1配線層3の高さ程度の
凹凸が残存しており、これをCMPにより平坦化する。
CMPによる平坦化には通常のアルカリ性スラリーを用
い、平坦化絶縁膜5を800nm研磨することで完全に平
坦化できた[図3(e)]。
【0045】引き続きビアホールの開孔工程に移る。ま
ず、通常のレジスト工程にてビアホール開孔のためのレ
ジストマスク10を形成する。次に、平坦化絶縁膜5で
あるSiO2膜をCF4ガス等を用いた通常のドライエッ
チングによりSiO2膜の中で止まるように選択エッチ
ングし、引き続き、非晶質弗化炭素膜42を含む低誘電
率層間絶縁膜4を酸素を用いるエッチングにより選択エ
ッチングする[図3(f)]。
【0046】次に、レジストマスク10を通常の酸素プ
ラズマ中での灰化処理で取り除き、ビアホールが開孔す
る[図4(g)]。
【0047】ビアホールが完全に開孔した後、本発明の
主要部分である窒素含有高融点金属膜6を形成する。本
実施例においては、窒素含有高融点金属膜6として窒化
チタンをスパッタ法により全面に形成した[図4
(h)]。成膜時の基仮温度は200℃,膜厚は100nmとし
た。ただし、スパッタ法による成膜では平坦部とホール
側壁部の膜厚が大きく異なっており、本実施例の場合
は、平坦部では100nmの膜厚であるのに対し、ビアホ
ール側壁部の膜厚は約10nmであった。
【0048】なお、窒化チタンの成膜をスパッタ法以外
の成膜法により行ってもよいことは言うまでもない。特
に、熱CVD法やプラズマCVD法などの手法では、上
記のような場所による膜厚差の少ない、コンフォーマル
な成膜が可能である点で有利である。
【0049】最後に、埋め込み第2配線層8を形成す
る。本実施例では、AlSiCu層を基板温度を200℃
に設定して熱CVD法にて全面に形成することにより、
第2配線層8とし[図4(i)]、2層配線構造を完成し
た。
【0050】以上で、非晶質弗化炭素膜42を中心とす
る低誘電率層間絶縁膜4及び弗素拡散防止膜としての窒
素含有高融点金属膜6を有する2層配線構造が実現した
が、さらに多層化を進めようとするならば、図2(b)以
降のプロセスを繰り返せば良い。
【0051】以上のプロセスで完成した図1に示す本実
施例の構造において、加熱処理を行って窒素含有高融点
金属膜6の弗素拡散防止効果を調べた。熱処理として
は、真空中で200℃から350℃の加熱を30分間行い、その
後の弗素の拡散や構造の変化を調べた。図5は、図1に
示す本実施例の構造に熱処理を加えた後、非晶質弗化炭
素膜42と窒化チタンからなる窒素含有高融点金属膜6
の界面近傍の弗素組成をXPSにより測定した結果を示
している。図5に示すように、窒化チタンからなる窒素
含有高融点金属膜6を有する本発明の構造においては、
弗素の拡散は認められず、弗素の拡散及び反応が防止さ
れたことが分かる。また、熱処理前後の断面構造を走査
電子顕微鏡で観察しても、膨れや剥がれなどは一切観察
されず、熱処理前後で構造上の差異は認められなかっ
た。以上の試験により、図1に示す窒素含有高融点金属
膜を有する本発明の構造では、熱処理の際の金属と弗素
の反応を防止できることが確認できた。ただし、アルミ
ニウム系合金を配線に用いる場合、配線材料の耐熱性を
考慮すると、熱処理の加熱温度は400℃以下に抑えるこ
とが望ましい。
【0052】また、熱処理を行った際でもTiNと非晶
質弗化炭素膜の界面に剥がれ等が見られないことから、
この両者の密着性は良好であることが分かる。つまり、
TiN膜を用いる場合、弗素拡散防止効果とともに密着
性向上ももたらすという副次的効果が得られる。
【0053】次に、図1の構造において窒素含有高融点
金属膜として用いる窒化チタンの膜厚を変化させ、前述
と同様の実験により弗素拡散防止効果を調べた。その結
果、上記の熱処理条件では、窒化チタンの膜厚が5nm
以上であれば、十分な拡散防止効果が得られることが明
らかとなった。この必要な膜厚の下限は加熱処理の条件
によって変化するが、一般に温度を高く、時間を長くす
る場合に膜厚を厚くする必要があることは自明であろ
う。また、膜厚の上限は特には規定されないが、微細化
したビアホールやコンタクトホールヘの埋込性やその後
の第2配線層の加工性を考慮すると、最大50nm程度以
下の範囲で出来るだけ薄膜化することが望ましい。
【0054】更に、第2配線層8に用いる配線材料をA
lSiCu合金からAl,W,Ti,さらに多結晶シリ
コンに変更して同様の試験を行ったが、AlSiCuの
場合と同様、これらの配線金属内への弗素の拡散は観測
されず、また、膨れなどの問題も生じなかった。これら
より、本発明の構造による弗素の拡散防止効果は、配線
材料として用いる金属の材質によらないことが確認でき
た。
【0055】また、図1の構造において、窒素含有高融
点金属膜6として用いる材料を、窒化チタンから窒素を
含有させたタングステン及び窒素を含有させたタンタル
に変更した場合においても、同様に弗素の拡散防止に有
効であることを確認した。
【0056】(実施例2)次に、図6及び図7を用いて
第2の実施例を説明する。
【0057】図6は、本実施例の完成後の断面構造を示
す図である。本実施例の特徴は、弗素拡散防止のための
窒素含有高融点金属膜6(TiN)と第2配線層8の間に
チタン膜9を挿入している点にある。このチタン膜9の
存在により、その上部にアルミニウム合金膜をスパッタ
成膜する際のホール内への埋め込み性を改善する、いわ
ゆるアルミニウムのリフローが容易となることが知られ
ている(例えば、H.Nishimuraet.al. Proc. VLSI Multi
level Interconnection Conf.,p170,1991に記載)。
【0058】図7は、本実施例の主要工程の断面図を示
している。ただし本実施例は、第1の実施例と第2配線
層の構造が異なるのみであり、製造工程も窒素含有高融
点金属膜の成膜工程まで[図2(a)から図4(h)までに
対応]は、第1の実施例の製造工程と同一であるので、
それ以降の工程のみを示している。本実施例では、窒化
チタンからなる窒素含有高融点金属膜6の成膜に引き続
き、基板温度200℃にてチタン膜9をスパッタ法により
約10nmの厚さだけ成膜する。その後に、基板温度350
℃においてAlSiCuをスパッタ成膜して第2配線層
8とし、図6に示す多層配線構造を完成した。
【0059】本実施例の第2配線層AlSiCuの成膜
温度が第1の実施例よりも高温となっているのは、Al
合金に流動性を持たせてホールヘの埋込を行う、いわゆ
るAlのリフローのためであり、また、チタン膜9を下
地として用いることによりAl合金と下地との界面エネ
ルギーが低下し、成膜の際の凝集を防ぐことが出来る。
これらの結果として、本実施例では、図6に示すよう
に、第2配線層8に用いたAlSiCuのビアホールヘ
の埋め込み性を改善し、ビア抵抗が低抵抗化でき、図1
に示した第1の実施例と比べて、より信頼性の高い配線
構造が提供できる。
【0060】本実施例においては、窒素含有高融点金属
膜6の形成後に、350℃の加熱工程を含むAlSiCu
のスパッタ成膜を行っている。しかし、窒素含有高融点
金属膜6の弗素拡散防止効果は、第1の実施例と全く同
様であった。すなわち、熱処理の後もTi及びAlSi
Cu内への弗素の拡散は認められず、また、膨れや膜の
剥がれなどの問題は一切生じなかった。
【0061】また、実施例では、第1配線層3と第2配
線層8との間の層間絶縁膜は、低誘電率層間絶縁膜4と
平坦化絶縁膜5からなるが、これを低誘電率層間絶縁膜
4のみで形成することも可能である。この場合、窒素含
有高融点金属膜6として用いるTiNが非晶質弗化炭素
膜42と良好な密着性を有することから、上側の密着層
43を設置する必要がなくなるという効果も得られる。
【0062】さらに、実施例では、絶縁膜2として通常
の絶縁膜PSGを用いたが、この絶縁膜2を非晶質弗化
炭素膜42を主構成とする低誘電率層間絶縁膜4を含む
膜で構成することももちろん可能である。この場合、シ
リコン基板1と第1配線層3を接続するコンタクトホー
ルに埋め込む配線金属の側壁保護に、窒素含有高融点金
属膜を用いればよいことは言うまでもない。
【0063】(実施例3)次に、図10を用いて第3の
実施例を説明する。本実施例の特徴は、第1配線層3に
銅を適用した事例である。銅の比抵抗は“1.8程度”で
あり、アルミニウムの“2.9”に比較して30%程度低
いことから、配線抵抗を下げることが効果的である。一
般に、シリコンを含有する絶縁膜に用いる場合、銅の拡
散を抑制するために窒素含有高融点金属膜6(TiN)を
用いることが知られている(International Erectron De
vice Meeting,p.769,1997)。本実施例において、層間
膜は、非晶質弗化炭素膜4上にシリコン酸化膜の平坦化
絶縁膜5を形成し、さらに、窒素含有高融点金属膜6
(TiN)を層間膜と第1配線層3の間に形成する構造で
ある。
【0064】この事例において、窒素含有高融点金属膜
6(TiN)の役割は、非晶質弗化炭素膜4と配線金属と
の反応を抑制する効果と、銅が平坦化絶縁膜5に拡散を
抑制する効果と二つである。このとき、非晶質弗化炭素
膜4と配線金属との反応を抑制するのに必要な膜厚は5
nm程度であったが、平坦化絶縁膜5への銅の拡散を抑
制するのに必要な膜厚は10nm程度と厚い。この理由
は、窒素含有高融点金属膜6(TiN)は、 シリコン酸
化膜との反応により有効膜厚が減少するからである。一
般にスパッタ法などで成膜した膜の被覆性によると、配
線底部近傍の側壁における金属膜厚がもっとも薄くな
る。
【0065】本発明の構造では、窒素含有高融点金属膜
6(TiN)が最小膜厚となる配線底部近傍の側壁におい
て、非晶質弗化炭素膜4が露出する。一方、非晶質弗化
炭素膜4は銅が拡散しない。したがって、配線底部近傍
の窒素含有高融点金属膜6(TiN)は、弗素拡散防止の
ためのみに目的が減るために、必要な窒素含有高融点金
属膜6の最小膜厚を5nm程度に薄くできる。その効果
として、図11に図示するように、0.1μm程度の微細
な線幅をもつ銅配線の配線抵抗を低下できる効果を有す
る。
【0066】この実施例の製造方法を次に図12を用い
て説明する。まず、シリコン基板1上に絶縁膜2を成膜
する[図12(a)]。続いて、非晶質弗化炭素膜4を6
0nm程度の膜厚で成膜したのちに、シリコン酸化膜か
らなる平坦化絶縁膜5を20nm程度成膜する[図12
(b)]。
【0067】続いて、レジストを用いたリソグラフィー
技術を用いて、反転パターンにてレジストマスク10を
形成し、酸化膜エッチングと非晶質弗化炭素膜4をエッ
チングして、溝が形成する[図12(c)]。次に、レジ
ストマスク10を除去したのちに、窒素含有高融点金属
膜6(TiN)を20nm程度の膜厚で成膜し、続いて、
銅11を1μm程度の膜厚で成膜する[図12(d)]。
その後、CMPで銅11と窒素含有高融点金属膜6(T
iN)をエッチバックして図12(e)に示す構造が実現
できる。
【0068】なお、実施例1,実施例2及び実施例3で
は、ビアホールに埋め込む金属材料と第2配線層として
用いる金属材料を一体として構成したが、これをビアプ
ラグと第2配線層とで別個に構成しても良い。例えば、
ビアプラグとしてWを埋め込んだ後、第2配線層として
Al合金を形成しても良い。この場合でも、本発明の窒
素含有高融点金属膜による弗素拡散防止効果には何ら変
わりはない。
【0069】また、実施例1,実施例2及び実施例3に
おいて、平坦化絶縁膜5としてシリコン酸化膜を用いた
が、これをシリコン窒化膜またはシリコンオキシナイト
ライド膜に置き換えてもよいことは言うまでもない。
【0070】
【発明の効果】課題で述べたように、非晶質弗化炭素膜
は、誘電率が低く、層間絶縁膜としての期待が大きいも
のの、膜中に含まれる弗素と金属との反応性が高いこと
が原因で、耐熱性が悪く、現実のプロセスヘの適用が困
難であった。しかし、配線金属又は合金と非晶質弗化炭
素膜の界面に窒素含有高融点金属膜を挿入することによ
り、熱処理時の弗素の拡散,反応が防止され、非晶質炭
素膜における弗素含有量の低下や金属中での弗化物の形
成を抑えることが可能となった。
【0071】特に、この窒素含有高融点金属膜が導電性
である場合、コンタクトホールやビアホールに埋め込む
金属の保護膜として効果があり、プロセスを複雑にする
ことなく金属を弗素との反応から保護する構造が得られ
る。
【0072】この結果、非晶質弗化炭素膜を絶縁膜とし
て用いる半導体装置において、非晶質弗化炭素膜と金属
材料が接触するような箇所には、従来知られていたシリ
コン系絶縁膜と本発明が開示する窒素含有高融点金属膜
のうちのいずれかを選んで、その界面に設置することに
より、金属と弗素の反応を防止することが可能となっ
た。つまり、非晶質弗化炭素膜一金属界面の内、構造上
またはプロセス上絶縁膜であることが望ましい箇所には
シリコン系絶縁膜を、逆に導電膜であることが望ましい
箇所には導電性の窒素含有高融点金属膜を、設置すれば
よいことになり、構造上の自由度が大幅に向上した。も
ちろん、比較的弗素に腐食されにくい金属あるいは腐食
されても素子性能への影響の少ない箇所の界面にこれら
の弗素拡散防止膜を設置しないことは、設計的事項に属
する。
【0073】以上の通り、金属と非晶質弗化炭素膜の界
面に窒素含有高融点金属膜を配置することにより、金属
と弗素との反応やそれに起因する抵抗値の増大、プロセ
ス中での各種膜の剥がれなど問題が皆無となった。この
本発明の構造を用いることにより、初めて非晶質弗化炭
素膜を層間絶縁膜として用いる半導体装置において、実
用的な構造及び製造プロセスが完成し、非晶質弗化炭素
膜の低誘電率であるという特徴を生かした高集積化が可
能となったのである。
【0074】また、このような目的で用いる窒化チタン
膜には、非晶質弗化炭素膜の密着性を向上させるという
効果もある。
【0075】また、この窒素含有高融点金属膜を実施例
のように上部配線層の下地として用いる場合には、LS
Iプロセスの中では異質な材料である炭素と弗素の含ま
れた材料がウエーハ表面に露呈することを防ぐという効
果もあわせ持っている。すなわち、窒素含有高融点金属
膜が弗素拡散防止効果を持つ結果、プロセスラインにウ
エーハをとおす場合に炭素や弗素で現在のラインを汚染
する心配がないわけである。
【0076】さらに、実施例においては、非晶質弗化炭
素膜を層間絶縁膜に用いた多層配線構造におけるビアホ
ールの埋込金属保護に窒素含有高融点金属膜を用いる場
合を説明したが、本発明の効果はこの構造に限定される
ものではない。すなわち、いかなる半導体装置の構造に
おいても、非晶質弗化炭素膜と金属材料との界面に窒素
含有高融点金属膜を挿入することによって、同様の弗素
拡散防止効果が得られる。
【0077】なお、本発明における窒素含有高融点金属
における弗素拡散防止効果は、弗素含有膜が非晶質弗化
炭素である場合に限らず得られるであろう。つまり、半
導体装置に他の弗素含有材料を採用する場合において
も、その材料と金属との界面に窒素含有高融点金属膜を
配することで弗素含有材料の耐熱性向上と金属材料を保
護する効果が期待できる。
【図面の簡単な説明】
【図1】本発明の第1の実施例で得られる多層配線構造
の完成断面図である。
【図2】本発明の第1の実施例の製造方法の(a)〜(c)
の主要製造工程順の断面図である。
【図3】図2の(c)の工程に続く(d)〜(f)の主要製造
工程順の断面図である。
【図4】図3の(f)の工程に続く(g)〜(i)の主要製造
工程順の断面図である。
【図5】本発明の第1の実施例における窒化チタンと非
晶質弗化炭素膜の界面近傍における弗素分布の熱処理温
度依存性を示す図である。
【図6】本発明の第2の実施例で得られる多層配線構造
の完成断面図である。
【図7】本発明の第2の実施例の製造方法の主要製造工
程での断面図である。
【図8】非晶質弗化炭素膜を用いる多層配線構造の従来
例の断面図である。
【図9】従来例におけるチタンと非晶質弗化炭素膜の界
面近傍における弗素分布の熱処理温度依存性を示す図で
ある。
【図10】本発明の第3の実施例で得られる多層配線構
造の断面図である。
【図11】本発明の第3の実施例における配線幅と配線
抵抗率を示すグラフである。
【図12】本発明の第3の実施例の製造方法の主要製造
工程での断面図である。
【符号の説明】
1 シリコン基板 2 絶縁膜 3 第1配線層 4 低誘電率層間絶縁膜 5 平坦化絶縁膜 6 窒素含有高融点金属膜 7 ビアプラグ 8 第2配線層 9 チタン膜 10 レジストマスク 41 密着層 42 非晶質弗化炭素膜 43 密着層

Claims (13)

    【特許請求の範囲】
  1. 【請求項1】 絶縁性材料の少なくとも一部が非晶質弗
    化炭素膜よりなる半導体装置において、該非晶質弗化炭
    素膜と金属または合金材料との界面の少なくとも一部に
    窒素含有高融点金属膜を含む膜を有することを特徴とす
    る半導体装置。
  2. 【請求項2】 前記非晶質弗化炭素膜が多層配線構造に
    おける層間絶縁膜の少なくとも一部として用いられるこ
    とを特徴とする請求項1に記載の半導体装置。
  3. 【請求項3】 前記非晶質弗化炭素膜が多層配線構造に
    おける層間絶縁膜の少なくとも一部として用いられる半
    導体装置において、少なくともビアホールまたはコンタ
    クトホールの側壁における該非晶質弗化炭素膜と金属ま
    たは合金材料との界面に窒素含有高融点金属膜を含む膜
    を有することを特徴とする半導体装置。
  4. 【請求項4】 前記窒素含有高融点金属膜が導電性窒素
    含有高融点金属膜であることを特徴とする請求項1から
    請求項3のいずれかに記載の半導体装置。
  5. 【請求項5】 前記窒素含有高融点金属膜が窒素含有チ
    タン膜であることを特徴とする請求項1から請求項3の
    いずれかに記載の半導体装置。
  6. 【請求項6】 前記窒素含有高融点金属膜がチタンと窒
    素の構成比がおおむね1対1の窒化チタンであることを
    特徴とする請求項1から請求項3のいずれかに記載の半
    導体装置。
  7. 【請求項7】 前記金属または合金材料が、アルミニウ
    ム、チタン、タングステン、銅、シリコンの内より選ば
    れた金属または少なくともこれらの金属の一つを含む合
    金であることを特徴とする請求項1から請求項6のいず
    れかに記載の半導体装置。
  8. 【請求項8】 少なくとも一部に非晶質弗化炭素膜を含
    む絶縁膜を形成する工程と、該絶縁膜を選択的にエッチ
    ングする工程と、該絶縁膜上に導電性の窒素含有高融点
    金属膜を成膜する工程と、続いて配線金属を成膜する工
    程を有し、少なくとも窒素含有高融点金属膜の成膜後に
    加熱工程を含むことを特徴とする半導体装置の製造方
    法。
  9. 【請求項9】 前記配線金属がアルミニウム、チタン、
    タングステン、銅、シリコンの内より選ばれた金属また
    は少なくともこれらの金属の一つを含む合金であること
    を特徴とする請求項8に記載の半導体装置の製造方法。
  10. 【請求項10】 少なくとも一部に非晶質弗化炭素膜を
    含む絶縁膜を形成する工程と、該絶縁膜を選択的にエッ
    チングする工程と、該絶縁膜上に導電性の窒素含有高融
    点金属膜を成膜する工程と、該窒素含有高融点金属膜上
    にチタン膜を成膜する工程と、続いてアルミニウムまた
    はアルミニウムを含む合金からなる配線金属を成膜する
    工程を有し、少なくとも窒素含有高融点金属膜の成膜後
    に加熱工程を含むことを特徴とする半導体装置の製造方
    法。
  11. 【請求項11】 前記加熱工程の温度が200℃以上であ
    り、かつ400℃以下であること特徴とする請求項8から
    請求項10のいずれかに記載の半導体装置の製造方法。
  12. 【請求項12】 前記導電性窒素含有高融点金属膜が窒
    素含有チタン膜であることを特徴とする請求項8から請
    求項11のいずれかに記載の半導体装置の製造方法。
  13. 【請求項13】 前記導電性窒素含有高融点金属膜がチ
    タンと窒素の構成比がおおむね1対1の窒化チタンであ
    ることを特徴とする請求項8から請求項11のいずれか
    に記載の半導体装置の製造方法。
JP8877298A 1997-04-02 1998-04-01 半導体装置及び半導体装置の製造方法 Pending JPH10335461A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8877298A JPH10335461A (ja) 1997-04-02 1998-04-01 半導体装置及び半導体装置の製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP9-83773 1997-04-02
JP8377397 1997-04-02
JP8877298A JPH10335461A (ja) 1997-04-02 1998-04-01 半導体装置及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH10335461A true JPH10335461A (ja) 1998-12-18

Family

ID=26424812

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8877298A Pending JPH10335461A (ja) 1997-04-02 1998-04-01 半導体装置及び半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH10335461A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999035684A1 (fr) * 1998-01-10 1999-07-15 Tokyo Electron Limited Dispositif a semi-conducteurs presentant une couche isolante constituee d'un film de carbone fluore et procede de production dudit dispositif
WO1999057760A1 (fr) * 1998-05-07 1999-11-11 Tokyo Electron Limited Dispositif a semiconducteurs
US6104092A (en) * 1997-04-02 2000-08-15 Nec Corporation Semiconductor device having amorphous carbon fluoride film of low dielectric constant as interlayer insulation material
US6586838B2 (en) 2001-02-26 2003-07-01 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
JP2005101597A (ja) * 2003-09-04 2005-04-14 Seiko Epson Corp 半導体装置およびその製造方法
JP2010226410A (ja) * 2009-03-24 2010-10-07 Oki Electric Ind Co Ltd コプレーナ線路

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6104092A (en) * 1997-04-02 2000-08-15 Nec Corporation Semiconductor device having amorphous carbon fluoride film of low dielectric constant as interlayer insulation material
WO1999035684A1 (fr) * 1998-01-10 1999-07-15 Tokyo Electron Limited Dispositif a semi-conducteurs presentant une couche isolante constituee d'un film de carbone fluore et procede de production dudit dispositif
WO1999057760A1 (fr) * 1998-05-07 1999-11-11 Tokyo Electron Limited Dispositif a semiconducteurs
US6720659B1 (en) 1998-05-07 2004-04-13 Tokyo Electron Limited Semiconductor device having an adhesion layer
US6586838B2 (en) 2001-02-26 2003-07-01 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
JP2005101597A (ja) * 2003-09-04 2005-04-14 Seiko Epson Corp 半導体装置およびその製造方法
JP2010226410A (ja) * 2009-03-24 2010-10-07 Oki Electric Ind Co Ltd コプレーナ線路

Similar Documents

Publication Publication Date Title
US7514354B2 (en) Methods for forming damascene wiring structures having line and plug conductors formed from different materials
JP2814972B2 (ja) 半導体装置の製造方法
US7002252B2 (en) Wiring structure of a semiconductor integrated circuit and a method of forming the wiring structure
US8368220B2 (en) Anchored damascene structures
US7443029B2 (en) Adhesion of copper and etch stop layer for copper alloy
US20060205209A1 (en) Enhanced barrier liner formation for vias
US6495448B1 (en) Dual damascene process
KR100295380B1 (ko) 층간절연물질로서저유전율의비정질탄소불화물막을가질수있는반도체장치및그제조방법
US6248665B1 (en) Delamination improvement between Cu and dielectrics for damascene process
US20080299718A1 (en) Damascene process having retained capping layer through metallization for protecting low-k dielectrics
JP4558272B2 (ja) 低誘電率技術における銅バイア用のクロム接着層
JP2004179588A (ja) 半導体装置の製造方法
JPH10335461A (ja) 半導体装置及び半導体装置の製造方法
JP2004014828A (ja) 半導体装置の製造方法
US20080057707A1 (en) Method for forming contacts of semiconductor device
TW201123346A (en) Interconnect structure having air gap and manufacturing method thereof
JP2009158657A (ja) 配線構造の製造方法および配線構造
KR100546940B1 (ko) 반도체 소자의 구리 배선 형성 방법
JP4006720B2 (ja) 半導体装置及びその製造方法
KR20000056181A (ko) 반도체 장치의 비아 및 그 제조 방법
JP4967207B2 (ja) 半導体装置の製造方法
TWI717346B (zh) 阻擋層的去除方法和半導體結構的形成方法
JP2006140373A (ja) 半導体装置の製造方法
JPH11163127A (ja) 多層配線およびその製造方法
KR20010011196A (ko) 반도체 장치의 비아 형성방법