JPH09162281A - 平坦化多層配線およびその製造方法 - Google Patents

平坦化多層配線およびその製造方法

Info

Publication number
JPH09162281A
JPH09162281A JP31519195A JP31519195A JPH09162281A JP H09162281 A JPH09162281 A JP H09162281A JP 31519195 A JP31519195 A JP 31519195A JP 31519195 A JP31519195 A JP 31519195A JP H09162281 A JPH09162281 A JP H09162281A
Authority
JP
Japan
Prior art keywords
aluminum
layer
plug
barrier metal
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP31519195A
Other languages
English (en)
Inventor
Takao Amasawa
敬生 天沢
Eiichi Yamamoto
栄一 山本
Mutsunobu Arita
睦信 有田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP31519195A priority Critical patent/JPH09162281A/ja
Publication of JPH09162281A publication Critical patent/JPH09162281A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 微細なホール接続において十分に小さなプラ
グ抵抗および高い信頼性が得られ、また、深さの異なる
コンタクト,ビアホールの埋め込みおよび選択性劣化な
どを一挙に解決する。 【解決手段】 絶縁性基板1上には、アルミニウム合金
層2の下部,上部をバリアメタル層3,4で挟まれて構
成された積層系の下層配線パターン5が形成され、この
下層配線パターン5上を覆って開口状のビアホール6を
有する層間絶縁膜7が堆積され、このビアホール6には
表面が平坦化されたアルミニウムプラグ9が形成され、
このアルミニウムプラグ9上にはアルミニウム合金層1
0の下部,上部をバリアメタル層11,12で挟まれて
構成された積層系の上層配線パターン13が形成されて
いる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置に適用
される平坦化多層配線およびその製造方法に係わり、特
にアルミニウムの選択成長を用いて微細なコンタクトお
よびビアホールを埋め込み、平滑で高歩留まり,高信頼
性が得られる多層配線を形成する平坦化多層配線および
その製造方法に関するものである。
【0002】
【従来の技術】上下配線層間のコンタクト/ビアホール
を金属で埋め込んで接続する技術として、多くの検討が
なされている。現在、最も広く用いられている技術とし
ては、タングステンをブランケットCVD法によりホー
ル部も含めて基板全面に堆積した後、反応性イオンエッ
チング法によりエッチバックしてホール内にのみタング
ステンを残す方法である。この他にタングステンの選択
CVD法によりホール内にのみタングステンを成長させ
る方法,高温に加熱して流動させながら、アルミニウム
合金をスパッタ堆積してホール内を埋め込むフロースパ
ッタ法,スパッタ堆積後に高温または高圧でホールを埋
め込む法,アルミニウムや銅のブランケットCVD法や
選択CVD法などによる方法がある。
【0003】アルミニウムの選択成長法に関しては、特
願昭61−175251号でその基本概念が開示されて
いるようにアルミニウムの有機化合物を含む気体を加熱
された基板上に導入し、基板の導電性材料上にのみアル
ミニウムを堆積するものである。アルミニウムの選択成
長を用いれば、0.1μm径レベル以下の微細なホール
に対しても確実な埋め込みが可能となる。
【0004】
【発明が解決しようとする課題】将来、半導体装置の高
速大容量化を実現するためには、コンタクト/ビアホー
ルの微細化が必須となる。しかしながら、微細化ととも
にコンタクト/ビアプラグの急激な抵抗増大およびエレ
クトロマイグレーション耐性などの信頼性低下が重大な
問題となることが予測されている。当然のことかなが
ら、微細なホールを確実に埋め込むこと自体も、より一
層厳しくなってくる。このような全ての要求を満足する
プラグ技術は、現在のところ全く無いといってよい。
【0005】タングステンプラグを用いるものは、1/
4μm径以下になると、プラグ抵抗が大幅に増大して半
導体装置の高速化を妨げることとなり、不適当である。
ブランケットCVD法やスパッタ堆積法を利用する技術
は、全てシード層や接着層と呼ばれる高融点金属薄膜を
全面に堆積してからプラグ埋め込み金属を堆積するプロ
セスをとる。このため、ホール側壁に数10nm以上の
高抵抗層が存在することになり、微細ホールでは、大き
な抵抗増大をもたらすほか、側壁からの膜成長によって
ホール内にボイドと呼ばれる穴が発生して歩留まりが得
られなくなる。
【0006】銅を用いる場合にも、ホール側壁に銅の拡
散を防ぐための高融点姻族バリア層が必要となる。以上
の事情から、将来のプラグ技術の候補としては、低抵抗
のアルミニウムを用い、かつ微細ホールでもボイドの発
生の無い、アルミニウムの選択成長技術が最も有力とな
る。
【0007】しかしながら、従来のアルミニウム選択成
長技術の場合、いくつかの大きな問題があった。第1の
問題は、コンタクト/ビアホールの深さが場所に異なっ
ている場合、全てのホールを1回の選択成長で丁度良い
レベルに埋め込むことができなかった。より深いホール
に合わせて選択成長すると、浅いホールでは突出し、逆
に浅いホールに合わせると、深いホールは埋まりきらな
い凹状となってしまう。
【0008】第2の問題は、例えホールの深さが一定で
あったとしても、選択成長したアルミニウム膜自体は結
晶性を有しており、様々な角度のファセットが形成され
ることから、ホール表面に対してある程度の凹凸が形成
されてしまい、確実に平坦化することは困難であった。
また、この凹凸のために上層配線の被覆性が低下して十
分な信頼性が得られないという問題があった。
【0009】前述した第1の問題および第2の問題は、
多層配線を構成する場合のコンタクト/ビア上に上層の
ビアホールが重なって位置するような直上ビア構造を実
現するうえでも重大な障害となる。下層のコンタクト/
ビアプラグに凹凸がある場合、その上のビアホール開口
工程において十分な開口ができなかったり、ホール底部
に傾斜が発生するために歩留まりや信頼性が低下するこ
とになってしまう。
【0010】従来の半導体装置では、このような直上ビ
ア構成は避けるような設計を行っていたが、今後の高密
度,高集積化に対応するためには必須の構成と考えら
れ、ビアプラグの確実な平坦化が重要となる。
【0011】また、従来の選択成長の第3の問題は、選
択成長固有の問題としての選択性劣化の現象である。ホ
ールが深い場合や基板表面が汚染されている場合などで
は、ホール以外の本来成長しない部分にもアルミニウム
の核が発生していわゆる選択破れが生じることがある。
この上にスパッタ法などを用いて全面に金属膜を堆積
し、パターニングして配線を構成する場合に選択破れが
あると、その部分が凸状になり、線間リークや層間リー
クの原因となるばかりでなく、配線の信頼性の劣化を引
き起こすことになる。
【0012】アルミニウム選択成長を微細プラグに適用
するための第4の問題として高電流密度に対するエレク
トロマイグレーション耐性の強化がある。エレクトロマ
イグレーション現象の生じ易い低融点のアルミニウムプ
ラグにとって微細径への大電流通電は極めて厳しいもの
となる。特に発明者らの最近の検討の結果、アルミニウ
ムプラグとそれを上層,下層の配線が全てアルミニウム
またはその合金からなる構成においては、プラグを貫い
て下層配線から上層配線に至る結晶粒界が発生する場合
があることが明かとなった。この1つの原因としてビア
ホール底部に下層配線の結晶粒界が存在した場合にその
上に堆積されたビアプラグがその結晶粒界を引き継ぎ、
さらにその上の上層配線にも延びることが考えられる。
【0013】従来は、アルミニウムプラグは単結晶であ
り、エレクトロマイグレーション耐性の十分に高いもの
と考えられていたが、このような結晶粒界が存在する
と、粒界を通したマイグレーションパスが形成されたこ
とになり、これを断ち切ってエレクトロマイグレーショ
ン耐性をより強くする必要がでてくる。
【0014】したがって本発明は、前述した従来の課題
を解決するためになされたものであり、その目的は、微
細なホール接続において十分に小さなプラグ抵抗および
高い信頼性が得られる平坦化多層配線およびその製造方
法を提供することにある。また、本発明の他の発明は、
深さの異なるコンタクト/ビアホールの埋め込みおよび
選択性劣化などを一挙に解決することができる平坦化多
層配線およびその製造方法を提供することにある。
【0015】
【課題を解決するための手段】このような目的を達成す
るために本発明による平坦化多層配線は、あらゆる深さ
の接続ホールに対して上面で平滑となるようなアルミニ
ウムプラグを用い、かつ上部および下部の少なくとも一
方にバリアメタル層を有する構造を用いる。このとき、
プラグの側壁部にはプラグの抵抗を高めるような高融点
材料を置かない構造とすることにより、微細ホールに対
して低抵抗かつ高信頼性のプラグ接続を実現することが
できる。特にバリア層の構造や厚さを適当に変えること
によって通常のアルミニウム合金のみでは達成できない
極めて高いエレクトロマイグレーション耐性を得ること
が可能となる。
【0016】また、本発明による平坦化多層配線の製造
方法は、アルミニウムの選択成長と研磨技術とを組み合
わせて用いる。すなわち、最も深いコンタクト/ビアホ
ールが確実に埋め込まれる程度にまで十分にアルミニウ
ムを選択成長し、次いで研磨を用いて基板から突出した
部分を除去,平坦化する。研磨した基板の表面は、研磨
剤や削られた絶縁膜などで汚染されており、特にアルミ
ニウムは軟らかい金属であるために表面から少なくとも
10nm以上の深さまで絶縁性の物質が侵入しているこ
とから、研磨した後の表面汚染層の清浄化が必須とな
る。研磨後の基板表面には、シリコン酸化膜などの絶縁
性の材料とアルミニウムとが露出しているが、両者を同
程度の厚さだけ、しかも汚染が混入しないように除去す
る方法として本発明では、塩素や三塩化硼素などの塩素
系のガスと不活性ガスとの混合ガスによる反応性イオン
エッチング法が特に有効であった。これにより、アルミ
ニウムとシリコン酸化膜とのエッチング速度差を小さく
抑えることができ、平坦化したコンタクト/ビアプラグ
部分に再び段差を発生させることなく、汚染層を除去す
ることが可能となった。
【0017】プラグ上部または下部へのバリアメタル層
形成に関しては、通常のスパッタ法を用いた積層金属堆
積により行う。下層,上層配線のいずれに対しても、バ
リアメタルで挟んだアルミニウム合金の積層金属膜を堆
積すれば、自動的にプラグにもバリア層が形成されるこ
とになる。ただし、プラグ上部が研磨などによって十分
に平坦化されていない場合にはバリア層が有効に作用し
なくなり、本構造が実現できなくなる。
【0018】一方、前述した構造を実現するために選択
成長ではなく、ブランケットCVD法やスパッタ法など
を用いて基板全面にアルミニウムを堆積し、しかる後に
研磨を行ってホール内にのみアルミニウムを埋め込む方
法に考えられる。しかしながら、このような方法では、
シード層や接着層としての高融点金属層を用いないで全
面堆積すると、ボイドが発生して実際上、良好な埋め込
みが不可能となる。逆にシード層などを用いた場合に
は、プラグ側壁に高抵抗層が形成されて本発明の低抵抗
プラグ構造ができなくなる。また、仮にボイド無く埋め
込みが可能であったとしても、全面に堆積されたアルミ
ニウムを研磨するうえで、均一性や厚いアルミニウムの
終点判定,研磨材料の消耗など再現性,均一性の観点か
ら多くの困難がある。これに対し、選択成長後に研磨す
る方法では、広い絶縁膜のごく一部に突出したアルミニ
ウムのみを研磨すればよく、研磨されるアルミニウム量
は桁違いに少なく、実際上、アルミニウムの研磨という
よりは、一般に広く用いられている絶縁膜の研磨技術を
用いることができる。
【0019】したがって、通常知られているような金属
専用の研磨剤を用いる必要がなく、絶縁膜用の研磨剤で
十分である。また、研磨装置は、設置面積が大きく、高
額であるため、1つの生産ラインに多種の専用装置を設
置することは難しいが、選択成長アルミニウムの研磨の
場合には、研磨剤も含めて絶縁膜平坦化用の研磨装置を
そのまま兼用することが可能となる。この場合の研磨量
も絶縁膜の厚さにして10nmから50nm程度と通常
の研磨量に対して1/10以下でよく、再現性,均一性
などの制御が極めて容易である。
【0020】また、このような製造方法においては、ア
ルミニウム選択成長後に研磨,清浄化を行うので、異な
る深さのコンタクト/ビアホールに対しても平坦に埋め
ることができ、選択成長アルミニウム膜の結晶性に起因
する凹凸も確実に防止できる。これによってコンタクト
/ビア上に上層のビアホールが重なって位置するような
直上ビア構造についても、なんら問題無く実現すること
ができる。また、従来の選択成長の他の問題である選択
性劣化についても、絶縁膜上に発生したアルミニウム核
をも研磨で除去することができ、問題とならなくなる。
【0021】
【発明の実施の形態】以下、図面を用いて本発明の実施
の形態について詳細に説明する。 (実施の形態の1)図1(a)〜(e)は、本発明によ
る平坦化多層配線の一実施の形態による構成を説明する
半導体装置の配線形成工程における各工程の断面図を示
したものである。まず、図1(a)に示すように絶縁性
基板1上には、アルミニウム合金層2の下部,上部をそ
れぞれバリアメタル層3,4で挟まれて構成された積層
系の下層配線パターン5が形成され、この下層配線パタ
ーン5上を覆って開口状に形成されたビアホール6を有
する層間絶縁膜7が堆積されている。また、絶縁性基板
1上の下層配線パターン5以外の領域は絶縁性材料によ
り覆われている。
【0022】なお、バリアメタル層3,4としては、窒
化チタン,タングステン,チタンタングステン合金,窒
化タングステンまたは硼化チタンなどの単層金属や合金
またはチタンなどの他の金属も含めた積層構造のバリア
層などを用いることができる。ここでは、一例として下
部バリアメタル層3をチタン/窒化チタン/チタンから
なる3層構造を、上部バリアメタル層4として窒化チタ
ン/チタン/窒化チタン/チタンの4層構造をそれぞれ
用いた場合について説明する。なお、前述した積層構造
において、/記号の左側の金属層が上部に位置すること
を表している。
【0023】これら多層構造のそれぞれの膜厚に関して
は、およそ5nm〜数100nmの範囲で可変である
が、多層配線を微細化する上で膜厚を必要以上厚くする
ことは障害となり得ることもあることから、通常は50
nm程度以下に設定することが望ましい。ただし、窒化
チタンの膜厚については、バリア性を確保する上で最低
でも10〜20nm以上が必要である。
【0024】エレクトロマイグレーション耐性を向上さ
せるためには、バリアメタル層上下のアルミニウムまた
はアルミニウム合金同士の結晶粒界の連続性を可能な限
り遮断するか、または連続している粒界があった場合に
は、その部分におけるアルミニウム原子の拡散を抑制す
る必要がある。窒化チタン層を厚くすることによってよ
り大きな前述した遮断性を確保することができるが、逆
に厚くし過ぎた場合には、タングステンビアプラグで知
られているようなブロッキング効果が現れてエレクトロ
マイグレーション耐性が大幅に低下してしまう。なお、
ブロッキング効果とは、アルミニウム原子の流れを完全
に遮断したときに流れの下流側のビアプラグ界面に空孔
が集まり、ボイドが発生して断線に至る現象である。
【0025】窒化チタンの結晶粒界には、数原子層以上
の隙間があると言われており、タングステンのように完
全に遮断するほどの強いバリア性はないが、厚くし過ぎ
た場合には、その危険性が増大する。ただし、粒界間の
隙間は、窒化チタンの形成条件に大きく依存するために
定量的に規定することは困難である。チタンの膜厚に関
しては、アルミニウム合金やシリコンと接する層として
用いる場合には、これらとの反応を防ぐために5〜20
nm程度とやや薄く設定することが望ましいが、バリア
メタル層4に用いられている2つのチタン層のうち上方
のチタン層については、30〜100nm程度と厚く設
定する必要がある。
【0026】これは、アルミニウムプラグを形成する際
のビアホール底部露出表面をチタン層とするためにビア
ホール開口時の層間絶縁膜のエッチングおよびアルミニ
ウムプラグ形成前のクリーニングにおけるオーバーエッ
チングのマージンを十分に取ってチタン層で止められる
ようにするためである。ビアホール底部表面が窒化チタ
ンの場合には、プロセス中に窒化チタン内部に酸素など
の汚染が混入し、この酸素がその上に形成されるアルミ
ニウムプラグとの界面でごく薄い絶縁層を形成してビア
コンタクト特性が低下する場合がしばしば見られる。こ
のため、ビアホール開口のための層間絶縁膜エッチング
は、窒化チタンに対するエッチング選択比の十分に高い
条件を用い、上部バリアメタル層4の最上層の窒化チタ
ンがほとんどエッチングされないように行い、その後に
最上層の窒化チタンをエッチング除去してチタンを露出
させる(図1(b))。
【0027】窒化チタンのエッチングは、ビア開口のエ
ッチングに引き続いて同一のエッチング装置内で行って
もよいが、アルミニウム選択成長のプリクリーニングに
含め、窒化チタンのエッチング除去,チタンのクリーニ
ング,アルミニウム選択成長をCVD装置内で真空一貫
プロセスで行ってもよい。このときのエッチングおよび
クリーニングは、塩素や三塩化硼素とアルゴンとの混合
ガスおよびアルゴンガス中での反応性イオンエッチング
により実現される。この後にアルミニウム選択成長を行
い、ビアホール6をアルミニウムビアプラグ8で埋め込
むが、埋め込むビアホールの深さが異なるときでも確実
に充填されるように最も深いビアホールでも突出するよ
うに堆積することが重要である(図1(c))。アルミ
ニウム選択成長は、既に知られているトリイソブチルア
ルミニウムやジメチルアルミニウムハイドライドなどの
ガスを用いた一般的な方法を用いることができる。
【0028】次にビアホール6の開口表面から飛び出し
たアルミニウムビアプラグ8を研磨により図1(d)に
示すように除去,平坦化し、表面が平坦化されたアルミ
ニウムビアプラグ9を形成する。この研磨の条件は、ア
ルミニウム専用の研磨剤を用いてもよいが、一般に用い
られている絶縁膜の研磨剤と研磨装置とをそのまま利用
することができる。この場合、アルミニウムビアプラグ
9以外の絶縁膜7の研磨膜厚が僅かであることから、絶
縁膜7の研磨速度を10〜50nm/分程度まで落とし
た方が制御が容易となる。研磨速度を落とす方法として
は、半導体基板1に加わる圧力を下げるなどの僅かな工
夫があればよい。
【0029】本実施の形態では、約1分間の研磨を行
い、この間に30〜40nmのシリコン酸化膜からなる
層間絶縁膜7が除去され、これによって凸状のアルミニ
ウムビアプラグ8は確実に平坦化された。研磨量をこれ
より1/3程度にまでに減らした場合には、十分に平坦
化されないで凸部を残したままのプラグも見られた。一
方、研磨量を多くすると、層間絶縁膜7の膜厚が薄くな
って半導体装置としての動作速度を低下させる結果とな
ることから、100〜200nm以上の絶縁膜減少がな
いように研磨条件を定める必要がある。ただし、絶縁膜
7に段差が生じている基板では、凸部の絶縁膜の研磨速
度が他の部分より大きいために段差が軽減され、ビアプ
ラグと同時に絶縁膜についても平坦化されることにな
る。これは長所とも言えるが、絶縁膜の膜厚減少量は場
所によって異なるので、注意が必要である。
【0030】研磨後の基板表面は、研磨剤や研磨された
シリコン酸化膜などで汚染されており、このままの状態
で上層配線の形成を行うと、コンタクトプラグやビアプ
ラグを介した上下配線間の接続歩留まりが低下すること
になる。そこでアルゴンに塩素を数%混合したガス雰囲
気中で反応性イオンエッチングすることにより、アルミ
ニウムビアプラグ9の表面のポストクリーニングを行っ
た。良好な特性を得るためのエッチング量は、シリコン
酸化膜相当で10nm程度以上必要であり、望ましくは
30〜50nmであった。
【0031】代表的なエッチング条件としては、塩素濃
度5%,圧力5mTorr,RFパワー200W,エッ
チング時間2分としたが、それ以外に塩素濃度1〜10
%程度,圧力0.5〜50mTorr,RFパワー10
0〜500W,エッチング時間30秒から5分程度の範
囲で可変しても問題無く処理できる。これらの条件は、
アルミニウムビアプラグ9と層間絶縁膜7との間でエッ
チング速度に大きな差異が生じないように選択される。
また、エッチング開始時点では、アルミニウム表面のア
ルミナ層を除去するためにアルゴンのみのエッチングを
行い、一方、終了時にもアフターコロージョンを防止す
るためにアルゴンのみとした。
【0032】これらのアルゴンエッチングは、いずれも
15秒から3分の範囲とし、塩素ガスを用いない点以外
は混合ガスによるエッチングとほぼ同様な条件とした
が、RFパワーをより高くした方が効率は改善されるこ
とになる。塩素ガスの代わりに三塩化硼素を用いても、
ほぼ同様の結果を得ることができる。また、アルミニウ
ムビアプラグ8の研磨において、アルミニウム専用の研
磨剤を用いた場合には、塩素ガスを用いないで、アルゴ
ンエッチングのみでも良好な特性が得られる場合もあ
る。
【0033】アルミニウムビアプラグ8の平坦化法とし
て研磨を用いない方法もある。アルミニウムビアプラグ
8を十分オーバーに堆積した後、全面にレジストなど塗
布し、ベークしてアルミニウムビアプラグ8の突出部と
レジストとをほぼ等速となるような条件で反応性イオン
エッチングする。このときに用いるガスとしては各種あ
るが、例えば塩素とCHF3 との混合ガスなどが有効で
あった。レジストのエッチングが終了して下地の層間絶
縁膜が現れた時点でエッチングを停止すれば、ビアプラ
グの突出部もエッチングされて平坦化されることにな
る。
【0034】最後に図1(e)に示すようにアルミニウ
ムビアプラグ9が形成された層間絶縁膜7上にアルミニ
ウム合金層10の下部,上部をバリアメタル層11,1
2で挟まれて構成された積層系の上層配線パターン13
を形成する。この配線パターン13の構成は、前述した
下層配線パターン5と全く同様でよいが、上層配線パタ
ーン13を堆積する直前に真空一貫でアルミニウムビア
プラグ9の表面をプリクリーニングすることは言うまで
もない。
【0035】これは、前工程におけるポストクリーニン
グの後に半導体基板1を大気に晒したときにアルミニウ
ムビアプラグ9の表面に瞬時に形成される自然酸化層を
除去するために行うものである。エッチング条件は、一
般に用いられているアルゴンによる反応性イオンエッチ
ングと同様である。もちろん、アルミニウムビアプラグ
9の研磨後、上層配線形成用のスパッタ装置の中で前述
したポストクリーニングとその後の上層配線パターン1
3の堆積とを真空一貫で実行できるような構成であれ
ば、プリクリーニングは省略できる。
【0036】多層配線を組み上げる場合には、図1
(e)の構造の上にさらに層間絶縁膜を形成して平坦化
した後、ビアホール開口からなる図1(a)〜(e)の
工程を繰り返すことになる。
【0037】以上、説明した実施の形態では、ビアプラ
グの上下ともバリアメタル層で挟む構造とした場合につ
いて説明したが、ビアプラグ上部にのみバリア層を形成
する場合には、各配線層の上部バリアメタル層4,12
として例えば膜厚10〜50nmの窒化チタンの下層に
膜厚5〜20nm程度のチタン層を重ねた2層構造の薄
いバリアメタル層を用い、また、ビアホール形成の後に
ビア底部のバリアメタル層を全て除去してからアルミニ
ウム選択成長を行えばよい。この場合には、ビアホール
底部にアルミニウム合金表面が露出することから、この
状態で水洗を行うと、アルミニウム表面にボイドが形成
されてビア抵抗のばらつきや歩留まり低下を来すことに
なる点に注意が必要である。これを防ぐためにアルミニ
ウム選択成長の前処理として真空一貫プロセスでバリア
メタルを除去するプロセスが有利である。
【0038】(実施の形態の2)図2は、本発明による
平坦化多層配線の他の実施の形態による構成を説明する
半導体装置の要部断面図である。図2において、シリコ
ン基板21上には、絶縁分離領域22,MOS型トラン
ジスタのソース・ドレイン領域23およびゲート電極2
4が形成されており、さらにこれらのソース・ドレイン
領域23およびゲート電極24の表面には張り付け金属
膜25が形成されている。また、張り付け金属膜25の
一部からはコンタクトプラグ26を介して上下をバリア
メタルで挟まれたアルミニウム合金からなる第1層配線
パターン27へ電気的接続がなされている。
【0039】ここで、コンタクトプラグ26の高さは、
ゲート電極24上に比べてソース・ドレイン領域23上
の方が高く、場所によって大幅に異なっている。また、
第1層配線パターン27上には、同様な構造の第2層配
線パターン29,第3層配線パターン31,第4層配線
パターン33が形成され、これらの各配線層はそれぞれ
第1ビアプラグ28,第2ビアプラグ30,第3ビアプ
ラグ32を介して接続されている。そして、これらの導
電部分以外の領域は絶縁性の材料で充填されている。
【0040】また、図2において、コンタクトプラグ2
6は、本発明によるアルミニウムビアプラグからなり、
その上部は平坦化されており、かつ第1層配線パターン
27のバリアメタル層で覆われる構造となっている。ま
た、コンタクトプラグ26の下部は、張り付け金属膜2
5に接しているが、この張り付け金属膜25としては、
選択成長タングステンのようなバリアメタルの他にチタ
ンシリサイドやコバルトシリサイドのようなバリア性の
小さい金属などが用いられる。いずれにおいても、コン
タクトプラグ26の上部にバリアメタル層があるために
大電流に対して高い信頼性が得られる。
【0041】また、ビアプラグ28,30,32に関し
ては、前述した実施の形態1で説明したものと同様の上
下をバリアメタル層で挟まれたアルミニウムビアプラグ
を用いている。また、バリアメタル層の材料なども実施
の形態1と同様である。
【0042】前述した構造を実現する手段についても実
施の形態の1で示したプロセスと殆ど変わらないが、コ
ンタクトプラグ26に関しては、一部異なるプロセスを
用いている。コンタクトホールの深さは、前述したよう
にソース・ドレイン領域23上とゲート電極24上とで
大きく異なることから、コンタクトホール開口は2回に
分け、リソグラフィおよびエッチングはコンタクトホー
ルの深いものと浅いものとで別々に実施した方が有利で
ある。
【0043】しかし、その後のプリクリーニング,アル
ミニウム選択成長,プラグ研磨およびポストクリーニン
グは、一度にまとめて行う。アルミニウム選択成長前の
プリクリーニングは、コンタクトホール底部の材料がタ
ングステンであってもシリサイド材料であっても、ビア
プラグと同様のアルゴンガスと塩素系ガスとの混合ガス
を用いた反応性イオンエッチングを用いることができ
る。
【0044】さらに図2における各配線パターンにおけ
るアルミニウム合金の代わりに銅または銅合金を用いて
もよい。ただし、アルミニウムプラグと銅とが直接接す
ると、相互拡散してしまうので、これらの間には必ずバ
リアメタル層が必要である。
【0045】
【発明の効果】以上、説明したように本発明によれば、
アルミニウムプラグまたはアルミニウム合金プラグを用
いてコンタクトホールやビアプラグを埋め込む多層配線
構成において、プラグ上部および下部の少なくとも一方
がバリアメタル層に接し、かつ側壁部にはバリアメタル
層を有しないプラグ構造とすることによって将来の微細
なホール接続においても十分に小さなプラグ抵抗および
極めて高い信頼性を得ることが可能となる。
【0046】また、このような構造を実現する方法とし
てアルミニウム選択成長後に研磨・清浄化を行うプロセ
スを用いれば、従来のアルミニウム選択成長のみを用い
たコンタクト/ビアホールを埋め込み技術のいくつかの
問題点、すなわち深さの異なるホール埋め込みや選択性
劣化などを一挙に解決することができる。これによって
コンタクト/ビア上に上層のビアホールが重なって位置
するような直上ビア構造についても、何等問題なく実現
することができる。
【図面の簡単な説明】
【図1】 本発明の第1の実施の形態を説明する要部断
面図である。
【図2】 本発明の第2の実施の形態を説明する要部断
面図である。
【符号の説明】
1…絶縁性基板、2…アルミニウム合金層、3…下部バ
リアメタル層、4…上部バリアメタル層、5…下層配線
パターン、6…ビアホール、7…層間絶縁膜、8…アル
ミニウムビアプラグ、9…研磨されたアルミニウムビア
プラグ、10…アルミニウム合金層、11…下部バリア
メタル層、12…上部バリアメタル層、13…上層配線
パターン、21…シリコン基板、22…絶縁分離領域、
23…ソース・ドレイン領域、24…ゲート電極、25
…張り付け金属膜、26…コンタクトプラグ、27…第
1層配線パターン、28…第1ビアプラグ、29…第2
層配線パターン、30…第2ビアプラグ、31…第3層
配線パターン、32…第3ビアプラグ、33…第4層配
線パターン。

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 上部および下部の少なくとも一方がバリ
    アメタル層に接し、かつ側壁部にはバリアメタル層を有
    しない平坦化されたアルミニウムプラグまたはアルミニ
    ウム合金プラグを有することを特徴とする平坦化多層配
    線。
  2. 【請求項2】 請求項1において、前記バリアメタル層
    が少なくともチタン層と窒化チタン層とを含むことを特
    徴とする平坦化多層配線。
  3. 【請求項3】 コンタクトホールまたはビアホールを有
    する基板上にアルミニウムまたはアルミニウム合金をホ
    ール表面よりも突出するように選択成長する工程と、 前記突出したアルミニウムまたはアルミニウム合金プラ
    グを研磨して基板表面とほぼ同一レベルにまで平坦化す
    る工程と、 前記基板全面の汚染層をポストクリーニングする工程
    と、 前記基板上に少なくとも下部にバリアメタル層を有する
    積層金属からなる上層配線パターンを形成する工程と、 を含むことを特徴とする平坦化多層配線の製造方法。
  4. 【請求項4】 請求項3において、前記ポストクリーニ
    ングとして塩素系ガスを含む反応性イオンエッチングを
    用いることを特徴とする平坦化多層配線の製造方法。
JP31519195A 1995-12-04 1995-12-04 平坦化多層配線およびその製造方法 Pending JPH09162281A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31519195A JPH09162281A (ja) 1995-12-04 1995-12-04 平坦化多層配線およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31519195A JPH09162281A (ja) 1995-12-04 1995-12-04 平坦化多層配線およびその製造方法

Publications (1)

Publication Number Publication Date
JPH09162281A true JPH09162281A (ja) 1997-06-20

Family

ID=18062516

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31519195A Pending JPH09162281A (ja) 1995-12-04 1995-12-04 平坦化多層配線およびその製造方法

Country Status (1)

Country Link
JP (1) JPH09162281A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5970377A (en) * 1996-12-27 1999-10-19 Hyundai Electronics Industries Co., Ltd. Method of forming a metal interconnection line for semiconductor device
KR100410981B1 (ko) * 2001-05-18 2003-12-12 삼성전자주식회사 저저항을 갖는 반도체 소자의 금속배선구조 및 그의형성방법
KR100486108B1 (ko) * 1997-12-19 2005-08-31 매그나칩 반도체 유한회사 반도체장치의다층배선형성방법
US7075704B2 (en) 2003-03-19 2006-07-11 Seiko Epson Corporation Test-element-provided substrate, method of manufacturing the same, substrate for electro-optical device, electro-optical device, and electronic apparatus
US7095550B2 (en) 2003-03-13 2006-08-22 Seiko Epson Corporation Substrate having a planarization layer and method of manufacture therefor, substrate for electro-optical device, electro-optical device, and electronic apparatus
JP2009038393A (ja) * 2008-10-06 2009-02-19 Seiko Epson Corp 半導体装置および半導体装置の製造方法
JP2010141314A (ja) * 2008-12-09 2010-06-24 Magnachip Semiconductor Ltd キャパシタ構造体
JP2013258245A (ja) * 2012-06-12 2013-12-26 Renesas Sp Drivers Inc Sram

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5970377A (en) * 1996-12-27 1999-10-19 Hyundai Electronics Industries Co., Ltd. Method of forming a metal interconnection line for semiconductor device
KR100486108B1 (ko) * 1997-12-19 2005-08-31 매그나칩 반도체 유한회사 반도체장치의다층배선형성방법
KR100410981B1 (ko) * 2001-05-18 2003-12-12 삼성전자주식회사 저저항을 갖는 반도체 소자의 금속배선구조 및 그의형성방법
US7095550B2 (en) 2003-03-13 2006-08-22 Seiko Epson Corporation Substrate having a planarization layer and method of manufacture therefor, substrate for electro-optical device, electro-optical device, and electronic apparatus
CN1327271C (zh) * 2003-03-13 2007-07-18 精工爱普生株式会社 基板及其制造方法、电光装置用基板、电光装置和电子设备
US7075704B2 (en) 2003-03-19 2006-07-11 Seiko Epson Corporation Test-element-provided substrate, method of manufacturing the same, substrate for electro-optical device, electro-optical device, and electronic apparatus
JP2009038393A (ja) * 2008-10-06 2009-02-19 Seiko Epson Corp 半導体装置および半導体装置の製造方法
JP2010141314A (ja) * 2008-12-09 2010-06-24 Magnachip Semiconductor Ltd キャパシタ構造体
JP2013258245A (ja) * 2012-06-12 2013-12-26 Renesas Sp Drivers Inc Sram
CN103489867A (zh) * 2012-06-12 2014-01-01 瑞萨Sp驱动器公司 Sram
US9390765B2 (en) 2012-06-12 2016-07-12 Synaptics Display Devices Gk SRAM with via displacement
CN103489867B (zh) * 2012-06-12 2017-12-05 辛纳普蒂克斯日本合同会社 Sram

Similar Documents

Publication Publication Date Title
KR100346004B1 (ko) 반도체 장치 및 그 제조 방법
US5910020A (en) Method for fabricating a semiconductor device having a refractory metal pillar for electrical connection
US6787460B2 (en) Methods of forming metal layers in integrated circuit devices using selective deposition on edges of recesses and conductive contacts so formed
JP4049978B2 (ja) メッキを用いた金属配線形成方法
JPH06260441A (ja) 半導体装置の製造方法
JPH08204005A (ja) 半導体装置及びその製造方法
JP2000323479A (ja) 半導体装置およびその製造方法
US20010045657A1 (en) Semiconductor device and method of fabricating the same
KR20000012027A (ko) 반도체장치의제조방법
JPH09162281A (ja) 平坦化多層配線およびその製造方法
US6503828B1 (en) Process for selective polishing of metal-filled trenches of integrated circuit structures
JP3391933B2 (ja) 半導体素子とその製造方法
US7238606B2 (en) Semiconductor devices and method for fabricating the same
JP2008071980A (ja) 半導体装置の製造方法
US6780760B2 (en) Methods for manufacturing semiconductor devices
JP2001176965A (ja) 半導体装置及びその製造方法
JPH09167768A (ja) 半導体装置の製造方法
US5948705A (en) Method of forming interconnection line
JP3521200B2 (ja) 配線構造およびその形成方法
KR100875169B1 (ko) 반도체 소자의 금속배선 형성방법
JPH11111842A (ja) 多層配線構造およびその製造方法
JP3939270B2 (ja) 配線構造の形成方法
JP2004356315A (ja) 半導体装置及びその製造方法
KR100532749B1 (ko) 반도체 소자의 다층 금속 배선의 제조 방법
JP4605995B2 (ja) 配線構造の形成方法