JPH08222630A - 多層配線形成方法 - Google Patents

多層配線形成方法

Info

Publication number
JPH08222630A
JPH08222630A JP7047775A JP4777595A JPH08222630A JP H08222630 A JPH08222630 A JP H08222630A JP 7047775 A JP7047775 A JP 7047775A JP 4777595 A JP4777595 A JP 4777595A JP H08222630 A JPH08222630 A JP H08222630A
Authority
JP
Japan
Prior art keywords
film
insulating film
interlayer insulating
opening
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7047775A
Other languages
English (en)
Other versions
JP3318813B2 (ja
Inventor
Junichi Sato
淳一 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP04777595A priority Critical patent/JP3318813B2/ja
Priority to KR1019960003229A priority patent/KR960032684A/ko
Publication of JPH08222630A publication Critical patent/JPH08222630A/ja
Priority to US08/895,324 priority patent/US5907787A/en
Application granted granted Critical
Publication of JP3318813B2 publication Critical patent/JP3318813B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

(57)【要約】 【目的】 メタルプラグ形成時のオーバーエッチングに
よる凹部形成の問題を解消し層間絶縁膜を平坦化して上
層の配線のカバレージを改善し信頼性の高いデバイスを
得ることができる多層配線形成方法を提供する。 【構成】 下層配線１０１上に層間絶縁膜１０２を形成
し、該層間絶縁膜に前記下層配線層に連通する開口部１
０３を形成する工程と；前記開口部１０３を含んで前記
層間絶縁膜１０２上全面にメタル膜１０５を形成して該
開口部を該メタル膜材料で埋設する工程と；エッチング
により前記開口部内のメタル１０５を残して前記層間絶
縁膜上のメタル膜１０５を除去する工程と；前記層間絶
縁膜１０２の上面から化学的機械研磨処理を施して表面
を平坦化する工程と；前記層間絶縁膜上に前記開口部内
のメタル膜材料に接続する上層配線１０８を形成する工
程とを含む。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置製造過程にお
ける多層配線形成方法に関し、特に上層配線と下層配線
とを連結するコンタクトホールまたはビアホールを有し
ここにブランケットメタル技術によりメタルプラグを形
成した多層配線の形成方法に関するものである。
【０００２】
【従来の技術】半導体デバイスの高密度化に伴って配線
パターンも高密度化し、配線形成技術はますます微細化
および多層化の方向に進み、半導体集積回路の製造プロ
セスにおける多層配線形成技術の占める比重はますます
大きくなっている。
【０００３】このような多層配線を形成する場合、例え
ばシリコン基板上に形成したトランジスタ等の能動素子
部上に、電極を介して第１層のアルミニウム配線パター
ンを形成し、この第１層配線上に層間絶縁膜を介して第
２層のアルミニウム配線パターンが形成される。第１層
および第２層の配線パターン同士は、層間絶縁膜に形成
したコンタクトホールやビアホール等の開口部に金属材
料を埋設してプラグを形成し、この金属プラグを介して
相互に電気的に導通させる。また、３層以上の多層配線
構造においては、パターンの簡素化や配線抵抗の減少等
のために、上下のコンタクトホールの位置を一致させて
プラグ位置を重ね合わせたスタックコンタクト構造が用
いられている。
【０００４】
【発明が解決しようとする課題】しかしながら、下層配
線上に層間絶縁膜を形成すると、この層間絶縁膜に下層
配線パターンの形状に従って段差が形成され、この段差
が、配線の微細化と多層化の進展によって、大きくなり
且つ急峻となって上層の配線パターンの加工精度やパタ
ーニングの信頼性を低下させる原因となっていた。特に
アルミニウム配線において、このような段差に対処した
被覆性の大幅な改善ができない現在、層間絶縁膜の平坦
性を向上させる必要がある。この平坦性向上の必要性
は、リソグラフィーの短波長化に伴う焦点深度の低下の
点からも重要であり、段差形成の問題は高精度、高品
質、高信頼性の半導体装置を製造するために重要な解決
すべき問題点となる。
【０００５】もう一つの問題は、微細化されアスペクト
比の大きい（即ち縦長の）コンタクトホールやビアホー
ルに対し、信頼性の高いメタルプラグを形成することが
難しいという点である。この点に関し、これまでに各種
の絶縁膜の形成技術や平坦化技術およびメタルプラグ技
術が開発されてきた。その中でも特に、微細化されたコ
ンタクトホール等に配線材料を埋め込む技術としてメタ
ルプラグ技術が多層配線技術のキーテクノロジーとして
注目されている。このメタルプラグ技術としては、例え
ば、ブランケットＷ（タングステン）、選択成長メタル
技術、高温アルミスパッター技術、アルミリフロー技術
等が開発されている。このうち特にブランケットＷ等の
ブランケットメタル技術はプロセスは多少複雑になるも
のの安定な技術として量産現場でも実用化されている。
このブランケットメタル技術は、コンタクトホールを含
む層間絶縁膜全面にタングステン膜等のメタル膜を形成
しこれをエッチバック等によりコンタクトホール部分を
残して除去しコンタクトホール内にメタルプラグを形成
するものである。
【０００６】このブランケットメタル技術に関して、コ
ンタクトホール部分に凹部が形成され段差が生ずるプラ
グロスと呼ばれる問題が生じる。このプラグロスの問題
について、図６を参照して以下に説明する。まず図６
（ａ）に示すように、基板（図示しない）上に下層配線
１０１が形成され、その上に層間絶縁膜１０２が形成さ
れる。この層間絶縁膜１０２にコンタクトホールとなる
開口部１０３が形成され、その内面および層間絶縁膜１
０２上にオーミック層（例えばＴｉ）とバリア層（例え
ばＴｉＮ）とからなる密着層１０４が形成される。この
密着層１０４上にタングステン等のメタル材料がブラン
ケットメタル層１０５として全面に形成される。次に図
６（ｂ）に示すように、イオンエッチング（ＲＩＥ）等
により層間絶縁膜１０２上のブランケットメタル層１０
５および密着層１０４をエッチバックして除去し、開口
部１０３内に残されたメタル材料（１０５）によりメタ
ルプラグ１０６を形成する。このエッチバック処理にお
いて、除去すべき層１０４、１０５の膜厚の不均一性や
エッチングの不均一性をカバーして層間絶縁膜１０２上
の全面を完全にエッチング除去するために、いわゆるオ
ーバーエッチングを行って層間絶縁膜１０２が露出した
後も幾分エッチングを続ける。このため開口部１０３の
上面がエッチングされ凹部１０９となって段差１０７が
形成される。
【０００７】このような段差１０７を有する層間絶縁膜
１０２上に上層配線１０８を形成すると、図６（ｃ）に
誇張して示すように、段差１０７の部分の上層配線１０
８に凹み１１０が形成される。このような凹み１１０に
より上層配線のカバレージが悪化し、配線抵抗を増加さ
せたり接続の信頼性を低下させる等の不具合を生ずる。
特に前述のスタックコンタクト構造においては、コンタ
クトホール部分が上下に重ね合わされるため、このプラ
グロスの問題は顕著になりデバイス自体の信頼性に大き
く影響することが考えられる。
【０００８】本発明は上記従来技術の問題点に鑑みなさ
れたものであって、メタルプラグ形成時のオーバーエッ
チングによる凹部形成の問題を解消し層間絶縁膜を平坦
化して上層の配線のカバレージを改善し信頼性の高いデ
バイスを得ることができる多層配線形成方法の提供を目
的とする。
【０００９】
【課題を解決するための手段】前記目的を達成するた
め、本発明においては、下層配線層上に層間絶縁膜を形
成し、該層間絶縁膜に前記下層配線層に連通する開口部
を形成する工程と；前記開口部を含んで前記層間絶縁膜
上全面にメタル膜を形成して該開口部を該メタル膜材料
で埋設する工程と；エッチングにより前記開口部内のメ
タルを残して前記層間絶縁膜上のメタル膜を除去する工
程と；前記層間絶縁膜の上面から化学的機械研磨処理を
施して表面を平坦化する工程と；前記層間絶縁膜上に前
記開口部内のメタル膜材料に接続する上層配線層を形成
する工程と；を含むことを特徴とする多層配線形成方法
を提供する。
【００１０】本発明の好ましい実施例において、前記開
口部形成後に該開口部内面および前記層間絶縁膜上全面
に密着層を形成し、該密着層形成後に前記メタル膜形成
工程を行うことを特徴としている。
【００１１】さらに好ましい実施例においては、前記メ
タル膜材料は、タングステン、モリブデン、アルミニウ
ム、チタン、それらの合金またはそれらのシリサイドで
あることを特徴としている。
【００１２】
【作用】下層配線上に形成した層間絶縁膜にビアホール
（またはコンタクトホール）となる開口部を形成し、こ
の開口部に必要に応じ密着層を形成し、その後ブランケ
ットメタルを全面形成し、このブランケットメタルをエ
ッチバックして開口部にメタルプラグを形成する。この
エッチバック処理により開口部上部に段差が形成され
る。この段差は、エッチバック処理後に化学的機械研磨
（ＣＭＰ）処理を施すことにより消滅し層間絶縁膜上面
の平坦化が図られる。
【００１３】
【実施例】図１は本発明の実施例に係る多層配線形成方
法のフローチャートであり、図２は各別のステップにお
ける配線構造の要部断面図である。まず、図示しない基
板上に第１層（下層）の例えばアルミニウム配線１０１
がパターン形成される（ステップＳ１）。次に、この下
層配線１０１上に例えば酸化シリコン等の絶縁材からな
る層間絶縁膜１０２がＣＶＤ等により形成される（ステ
ップＳ２）。続いて、ステップＳ３において、層間絶縁
膜１０２にコンタクトホールとなる開口部１０３がパタ
ーン形成される。この後、この開口部１０３の内面およ
び層間絶縁膜１０２の上面に、オーミック層（例えばＴ
ｉ）およびバリヤ層（例えばＴｉＮ）からなる密着層１
０４が、例えばスパッタリング法やＣＶＤ法等の方法に
より形成される。この後、開口部１０３内を含み層間絶
縁膜１０２の上面全面に例えばタングステンからなるメ
タル膜１０５を、減圧ＣＶＤ法等の方法により形成する
（ステップＳ４）。ここまでの積層状態は図２（ａ）に
示されている。なお、メタル膜１０５としては、タング
ステンに限らず、モリブデン（Ｍｏ）、アルミニウム
（Ａｌ）、アルミニウム合金、チタン（Ｔｉ）あるいは
それらのシリサイドを用いることができる。
【００１４】次に、ステップＳ５において、ＲＩＥ等に
よるエッチングバックにより、開口部１０３内にメタル
材（１０５）を残し、層間絶縁膜１０２上のメタル膜１
０５および密着層１０４を除去して、開口部１０３内に
タングステンからなるメタルプラグ１０６を形成する。
このエッチバック処理におけるオーバーエッチングによ
り、図２（ｂ）に示すように、メタルプラグ１０６上に
段差１０７を有する凹部１０９が形成される。
【００１５】次に、ステップＳ６において、上記段差１
０７を消滅させるために化学的機械研磨処理を層間絶縁
膜１０２の上面から施す。これにより、図２（ｃ）に示
すように、層間絶縁膜１０２の上面が平坦化する。
【００１６】この化学的機械研磨処理に用いる研磨装置
の基本構成を図５に示す。研磨処理すべきウエハ５はキ
ャリヤ６にセットされ機械的チャック手段（図示しな
い）により固定される。キャリヤ６にセットされたウエ
ハ５は研磨プレート３の上面のパッド（研磨布）９に対
向して配置される。パッド９上にはスラリータンク１０
からスラリー２が矢印Ａのように供給される。スラリー
２は模式的に図示してあるが、適当な研磨粉を液体に混
濁させたものである。
【００１７】研磨処理を行う場合には、スラリー２を矢
印Ａのようにパッド９上に供給した状態で、研磨プレー
ト３を矢印４のように回転させかつキャリヤ６を矢印７
のように回転させながら、キャリヤにセットしたウエハ
５を矢印８のように所定の押圧力でパッド９に押し付け
てウエハ表面を研磨する。研磨プレート３の回転数およ
びキャリヤ６の回転数と押し付け力を調整することによ
り、ウエハ５に対応した最適のあるいは所望の研磨条件
で研磨が行われる。
【００１８】このようにして、化学的機械研磨処理によ
り表面を平坦化した層間絶縁膜１０２上に、図４に示す
ように、第２層（上層）の配線１０８が形成される。こ
の場合、図２（ｂ）の段差１０７が研磨処理によりなく
なっているため、上層配線１０８のカバレージは良好と
なり、信頼性の高い上層配線が形成される。
【００１９】上記実施例のプロセスに従って実際に行っ
た具体的な研磨処理条件を示せば以下のとおりである。
スラリーは、塩基性の雰囲気で研磨を行うために、ＫＯ
Ｈ／水／アルコールに混濁させたものを用いた。
【００２０】研磨プレート回転数 ：５０ｒｐｍ キャリヤ回転数 ：１７ｒｐｍ 研磨圧力 ：８ｐｓｉ 研磨パッド温度 ：３０〜４０℃ スラリー流量 ：２２５ｍｌ／ｍｉｎ このような研磨条件で化学的機械研磨処理を行い、メタ
ルプラグと層間絶縁膜の上面を研磨することにより、段
差のない平坦な絶縁膜表面が得られた。
【００２１】図３は本発明の別の実施例の各別のプロセ
スにおける積層構造の要部断面図である。この実施例に
おいては、図１のフローチャートのステップＳ５でのエ
ッチバック工程において、図２の実施例と異なり、密着
層１０４を残してメタル膜１０５のみをエッチバックし
て除去したものである。この場合、密着層１０４を残し
てエッチバック処理を行うことは、密着層１０４とメタ
ル膜１０５とのエッチング選択比を変えることにより容
易に実行可能である。このように密着層１０４を残して
エッチバックを行うことにより、メタルプラグを形成す
る際に密着層のトレンチングが防止され、より安定な形
状を得ることができる。その他のプロセスおよび作用効
果は前記図２の実施例の場合と同様である。また、化学
的機械研磨の研磨条件についても前記図２の実施例の場
合と同様である。
【００２２】なお化学的機械研磨処理について、密着層
は酸性の雰囲気で行い、層間絶縁膜は塩基性の雰囲気で
行ってもよい。また、上記フローにおける各ステップの
具体的方法としては、公知のリソグラフィー技術や、Ｃ
ＶＤ、スパッターおよびＲＩＥ等の技術を適宜用いるこ
とができる。
【００２３】
【発明の効果】以上説明したように、本発明において
は、基板全面に形成したブランケットメタルのエッチバ
ック処理のオーバーエッチングにより必然的に形成され
る段差を化学的機械研磨処理により削除しているため、
層間絶縁膜上に均一な平坦面が形成される。従って、上
層配線のカバレージが向上し、安定して信頼性の高い配
線構造が得られ、高品質で信頼性の高い半導体デバイス
が得られる。特にスタックコンタクト構造の多層配線構
造に適用すれば、各コンタクトホール部分のメタルロス
が防止されるため顕著な効果が得られる。
【図面の簡単な説明】
【図１】 本発明方法のフローチャートである。
【図２】 本発明の実施例に係る多層配線形成方法の各
ステップを順番に示す積層構造の要部断面図である。
【図３】 本発明の別の実施例に係る多層配線形成方法
の各ステップを順番に示す積層構造の要部断面図であ
る。
【図４】 本発明方法により形成した多層配線構造の要
部断面図である。
【図５】 本発明方法を実施するための化学的機械研磨
装置の要部構成図である。
【図６】 従来の多層配線形成方法の各ステップを順番
に示す積層構造の要部断面図である。
【符号の説明】
１０１：下層配線、 １０２：層間絶縁膜、 １０３：
開口部、 １０４：密着層、 １０５：メタル膜、 １
０６：メタルプラグ、 １０７：段差、 １０８：上層
配線、 １０９：凹部。

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 下層配線層上に層間絶縁膜を形成し、該
    層間絶縁膜に前記下層配線層に連通する開口部を形成す
    る工程と；前記開口部を含んで前記層間絶縁膜上全面に
    メタル膜を形成して該開口部を該メタル膜材料で埋設す
    る工程と；エッチングにより前記開口部内のメタルを残
    して前記層間絶縁膜上のメタル膜を除去する工程と；前
    記層間絶縁膜の上面から化学的機械研磨処理を施して表
    面を平坦化する工程と；前記層間絶縁膜上に前記開口部
    内のメタル膜材料に接続する上層配線層を形成する工程
    と；を含むことを特徴とする多層配線形成方法。
  2. 【請求項２】 前記開口部形成後に該開口部内面および
    前記層間絶縁膜上全面に密着層を形成し、該密着層形成
    後に前記メタル膜形成工程を行うことを特徴とする請求
    項１に記載の多層配線形成方法。
  3. 【請求項３】 前記メタル膜材料は、タングステン、モ
    リブデン、アルミニウム、チタン、それらの合金または
    それらのシリサイドであることを特徴とする請求項１ま
    たは２に記載の多層配線形成方法。
JP04777595A 1995-02-13 1995-02-13 多層配線形成方法 Expired - Fee Related JP3318813B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP04777595A JP3318813B2 (ja) 1995-02-13 1995-02-13 多層配線形成方法
KR1019960003229A KR960032684A (ko) 1995-02-13 1996-02-10 다층배선형성방법
US08/895,324 US5907787A (en) 1995-02-13 1997-07-16 Process for fabricating multilayer connection

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04777595A JP3318813B2 (ja) 1995-02-13 1995-02-13 多層配線形成方法

Publications (2)

Publication Number Publication Date
JPH08222630A true JPH08222630A (ja) 1996-08-30
JP3318813B2 JP3318813B2 (ja) 2002-08-26

Family

ID=12784761

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04777595A Expired - Fee Related JP3318813B2 (ja) 1995-02-13 1995-02-13 多層配線形成方法

Country Status (3)

Country Link
US (1) US5907787A (ja)
JP (1) JP3318813B2 (ja)
KR (1) KR960032684A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6248660B1 (en) * 1997-01-27 2001-06-19 Matsushita Electronics Corporation Method for forming metallic plug
KR100338272B1 (ko) * 1998-08-20 2002-05-24 가네꼬 히사시 매립 금속배선의 형성방법
US6424042B1 (en) 1999-07-28 2002-07-23 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and manufacturing method thereof

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09283751A (ja) * 1996-04-11 1997-10-31 Toshiba Corp 半導体装置およびその製造方法
JP3607424B2 (ja) * 1996-07-12 2005-01-05 株式会社東芝 半導体装置及びその製造方法
US6727170B2 (en) * 1998-02-16 2004-04-27 Renesas Technology Corp. Semiconductor device having an improved interlayer conductor connections and a manufacturing method thereof
US6232174B1 (en) * 1998-04-22 2001-05-15 Sharp Kabushiki Kaisha Methods for fabricating a semiconductor memory device including flattening of a capacitor dielectric film
TW519722B (en) * 1999-04-07 2003-02-01 Taiwan Semiconductor Mfg Method for producing metal plug
US6228687B1 (en) * 1999-06-28 2001-05-08 Micron Technology, Inc. Wafer-level package and methods of fabricating
US7423336B2 (en) 2002-04-08 2008-09-09 Micron Technology, Inc. Bond pad rerouting element, rerouted semiconductor devices including the rerouting element, and assemblies including the rerouted semiconductor devices
JP2005203476A (ja) * 2004-01-14 2005-07-28 Oki Electric Ind Co Ltd 半導体装置の配線構造及びその製造方法
US20050233563A1 (en) * 2004-04-15 2005-10-20 Texas Instruments Incorporated Recess reduction for leakage improvement in high density capacitors
CN117373997A (zh) * 2022-06-30 2024-01-09 长鑫存储技术有限公司 一种半导体结构及其制作方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2214709A (en) * 1988-01-20 1989-09-06 Philips Nv A method of enabling connection to a substructure forming part of an electronic device
US5244534A (en) * 1992-01-24 1993-09-14 Micron Technology, Inc. Two-step chemical mechanical polishing process for producing flush and protruding tungsten plugs
US5288665A (en) * 1992-08-12 1994-02-22 Applied Materials, Inc. Process for forming low resistance aluminum plug in via electrically connected to overlying patterned metal layer for integrated circuit structures
US5286675A (en) * 1993-04-14 1994-02-15 Industrial Technology Research Institute Blanket tungsten etchback process using disposable spin-on-glass
US5442235A (en) * 1993-12-23 1995-08-15 Motorola Inc. Semiconductor device having an improved metal interconnect structure

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6248660B1 (en) * 1997-01-27 2001-06-19 Matsushita Electronics Corporation Method for forming metallic plug
KR100338272B1 (ko) * 1998-08-20 2002-05-24 가네꼬 히사시 매립 금속배선의 형성방법
US6424042B1 (en) 1999-07-28 2002-07-23 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
KR960032684A (ko) 1996-09-17
JP3318813B2 (ja) 2002-08-26
US5907787A (en) 1999-05-25

Similar Documents

Publication Publication Date Title
JPH08288389A (ja) 半導体装置の製造方法
JPH1041390A (ja) 電子マイクロ回路の上の孔および接触体プラグの充填方法
JPH05206064A (ja) 半導体装置の製造方法
JP2000106396A (ja) 半導体装置の製造方法
JP3318813B2 (ja) 多層配線形成方法
JPH09283523A (ja) 半導体素子の多層配線の形成方法
JP3206578B2 (ja) 多層配線構造をもつ半導体装置の製造方法
KR100350111B1 (ko) 반도체 장치의 배선 및 이의 제조 방법
JP3348327B2 (ja) 多層配線形成方法および構造
US6884713B2 (en) Method for forming metal line of semiconductor device
JP2003110108A (ja) 半導体装置の製造方法及びその構造
JPH08222631A (ja) 多層配線形成方法
JPH08203900A (ja) 多層配線形成方法
JP3353524B2 (ja) 接続孔を形成する工程を有する半導体装置の製造方法
JP2005150682A (ja) 半導体素子の金属配線の形成方法
JPH09162288A (ja) 配線構造およびその形成方法
JP3376965B2 (ja) 半導体装置及びその製造方法
JP3353539B2 (ja) 半導体装置の製造方法
JPH10209279A (ja) 金属プラグの形成方法
JPS62118539A (ja) 多層配線の形成方法
KR100292154B1 (ko) 반도체소자의금속플러그형성방법
JPH04167448A (ja) 半導体素子の製造方法
US6426297B1 (en) Differential pressure chemical-mechanical polishing in integrated circuit interconnects
JPH07147225A (ja) 半導体装置およびその製造方法
JPH05251441A (ja) 半導体集積回路装置の製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080621

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090621

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090621

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100621

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100621

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110621

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120621

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees