JPH04167448A - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法Info
- Publication number
- JPH04167448A JPH04167448A JP29198590A JP29198590A JPH04167448A JP H04167448 A JPH04167448 A JP H04167448A JP 29198590 A JP29198590 A JP 29198590A JP 29198590 A JP29198590 A JP 29198590A JP H04167448 A JPH04167448 A JP H04167448A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- tungsten
- grown
- contact holes
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 239000004065 semiconductor Substances 0.000 title claims description 5
- 238000000034 method Methods 0.000 claims abstract description 32
- 239000004020 conductor Substances 0.000 claims abstract description 3
- 229910052751 metal Inorganic materials 0.000 claims description 16
- 239000002184 metal Substances 0.000 claims description 16
- 238000005530 etching Methods 0.000 claims description 9
- 238000005498 polishing Methods 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 abstract description 27
- 229910052721 tungsten Inorganic materials 0.000 abstract description 27
- 239000010937 tungsten Substances 0.000 abstract description 27
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 13
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 13
- 238000005229 chemical vapour deposition Methods 0.000 abstract description 5
- 238000004544 sputter deposition Methods 0.000 abstract description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 229930091051 Arenine Natural products 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 241000257465 Echinoidea Species 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
この発明は半導体素子の製造方法、特に２層以上の金属
配線いわゆる多層配線工程に関するものである。
配線いわゆる多層配線工程に関するものである。
（従来技術）
第２図は従来の半導体素子の製造方法における多層配線
工程を示すものである。以下第２図を用いて説明する。
工程を示すものである。以下第２図を用いて説明する。
従来の製造方法により、第１層目の金属配線回路（８０
００Ｘ）Ｊ２まで製造したのが第２図（ａ）である。通
常金属配線にはＡｔ−Ｓｔ合金（Ｓｉｌｖｔ係程度）中
程度 −Ｓｔ −Ｃｕ合金（Ｃｕ Ｏ，５ｖｔ％程度）
といった材料が用いられる。次にプラズマ化学気相成長
法によりシリコン醸化膜（ｐ −ｓｓｏ ） Ｊ ｓを
２ｏｏｏｉ成長させ、続いて５ＯＧ（Ｓｐｉｎ ｏｎＧ
ｌａｍｓ）１４を５０００え塗布すると、ＳＯＧの表面
張力によυ第２図（ｂ）のようになる。その後ｐ −ｓ
ｔｏ、５を５０００に成長させ、層間の電気的導通を得
るための孔（コンタクトホール）を通常のホトリソ／ｆ
ターニング、エツチング工程により得ると第２図（ｅ）
のようになる。その後ｐ −Ｓｔ、、５を５０００え成
長させ、層間の電気的導通を得るための孔（コンタクト
ホール）を通常のホトリソパターニング、エツチング工
程により得ると第２図（ｅ）のようになる。そして減圧
化学気相成長法により選択的にタングステン１６を成長
させ（第２図（ｄ） ） 、第２層金属配線を９０００
に成長させると第２図（ｅ）のようになる。あるいはコ
ンタクトホールを得た後に１ｏｏｏｉの密着層ＴｉＮを
成長させ、全面的にタングステンを成長した後にエッチ
バックし、第２層金属配線を成長させる方法でもよい。
００Ｘ）Ｊ２まで製造したのが第２図（ａ）である。通
常金属配線にはＡｔ−Ｓｔ合金（Ｓｉｌｖｔ係程度）中
程度 −Ｓｔ −Ｃｕ合金（Ｃｕ Ｏ，５ｖｔ％程度）
といった材料が用いられる。次にプラズマ化学気相成長
法によりシリコン醸化膜（ｐ −ｓｓｏ ） Ｊ ｓを
２ｏｏｏｉ成長させ、続いて５ＯＧ（Ｓｐｉｎ ｏｎＧ
ｌａｍｓ）１４を５０００え塗布すると、ＳＯＧの表面
張力によυ第２図（ｂ）のようになる。その後ｐ −ｓ
ｔｏ、５を５０００に成長させ、層間の電気的導通を得
るための孔（コンタクトホール）を通常のホトリソ／ｆ
ターニング、エツチング工程により得ると第２図（ｅ）
のようになる。その後ｐ −Ｓｔ、、５を５０００え成
長させ、層間の電気的導通を得るための孔（コンタクト
ホール）を通常のホトリソパターニング、エツチング工
程により得ると第２図（ｅ）のようになる。そして減圧
化学気相成長法により選択的にタングステン１６を成長
させ（第２図（ｄ） ） 、第２層金属配線を９０００
に成長させると第２図（ｅ）のようになる。あるいはコ
ンタクトホールを得た後に１ｏｏｏｉの密着層ＴｉＮを
成長させ、全面的にタングステンを成長した後にエッチ
バックし、第２層金属配線を成長させる方法でもよい。
以下、上述の方法をＳＯＧ法とする。
次に別の方法を用いた製造方法を説明する。
０３とＴＥ０１を用いた常圧化学気相成長法である。
この０３− ＴＥＯＳシリコン酸化膜は段差被覆性が非
常に良いので、これまで述べたＳＯＧを使う必要がない
。第１層配線は通常通シで、続いてＰ −Ｓ ｉＯ、Ｂ
を２０００λ成長させ、その後０．− ＴＥＯＳシリコ
ン酸化膜１９を８０００λ成長させる。そしてＳＯＧ法
同様にコンタクトホールを形成し、選択的にタングステ
ンを成長させるか、あるいはス・やツタリングで成長さ
せたＴｉをナイトライドし、１０００λの密着層Ｔ ｓ
Ｎｔ。を得た後に全面的にタングステン２１を成長さ
せると第２図（ｆ）のようになる。そしてタングステン
をエッチ／ぐツクした後に第２層金属配線をスノぞツタ
リングによって９０００に成長させる。この方法を以下
０３− ＴＥ０１法とする。
常に良いので、これまで述べたＳＯＧを使う必要がない
。第１層配線は通常通シで、続いてＰ −Ｓ ｉＯ、Ｂ
を２０００λ成長させ、その後０．− ＴＥＯＳシリコ
ン酸化膜１９を８０００λ成長させる。そしてＳＯＧ法
同様にコンタクトホールを形成し、選択的にタングステ
ンを成長させるか、あるいはス・やツタリングで成長さ
せたＴｉをナイトライドし、１０００λの密着層Ｔ ｓ
Ｎｔ。を得た後に全面的にタングステン２１を成長さ
せると第２図（ｆ）のようになる。そしてタングステン
をエッチ／ぐツクした後に第２層金属配線をスノぞツタ
リングによって９０００に成長させる。この方法を以下
０３− ＴＥ０１法とする。
また以上説明した方法では第２図（ｅ） 、 （ｆ）に
示すように表面の平坦化がなされていない。そこで第２
図（ｅ）１３，１４，１５．第２図（ｆ）１８．１９で
構成される絶縁膜を形成した後に、平坦化用レノストを
用いた全面エッチ／ぐツクをした後に、コンタクトホー
ルを形成し、コンタクトホールをタングステンで埋め込
む方法（１）又は絶縁膜形成後コンタクトホールを形成
し、タングステ、ンで埋め込んだ後に、平坦化用レノス
トを用いた全面エッチバックをする方法（２）がある。
示すように表面の平坦化がなされていない。そこで第２
図（ｅ）１３，１４，１５．第２図（ｆ）１８．１９で
構成される絶縁膜を形成した後に、平坦化用レノストを
用いた全面エッチ／ぐツクをした後に、コンタクトホー
ルを形成し、コンタクトホールをタングステンで埋め込
む方法（１）又は絶縁膜形成後コンタクトホールを形成
し、タングステ、ンで埋め込んだ後に、平坦化用レノス
トを用いた全面エッチバックをする方法（２）がある。
（発明が解決しようとする課題）
従来技術ではＳＯＧ法を用いても０３− ＴＥ０１法を
用いても、コンタクトホールにタングステンを選択的に
成長させる場合には、 ■ タングステン成長の制御が難しく、コンタクトホー
ルからはみ出てしまったシ、埋シきらなかったシしてし
まう。
用いても、コンタクトホールにタングステンを選択的に
成長させる場合には、 ■ タングステン成長の制御が難しく、コンタクトホー
ルからはみ出てしまったシ、埋シきらなかったシしてし
まう。
■ コンタクトホールの深さが、第２図（ｄ）のＥ。
Ｆのように異なる場合に、コンタクトホール部に高低段
差が出来てしまう。
差が出来てしまう。
■ ウニく・内のすべてのコンタクトホールに均＝に成
長させるのは困難である。
長させるのは困難である。
■ 選択性が完全でないと、シリコン酸化膜上にタング
ステンが成長してしまう。
ステンが成長してしまう。
などの問題点がある。また、タングステンを全面的に成
長させる場合には、 ■ エッチバックの制御が難しく、シリコン酸化膜上に
タングステンあるいは密着層ＴｉＮが残りてしまう可能
性がある。
長させる場合には、 ■ エッチバックの制御が難しく、シリコン酸化膜上に
タングステンあるいは密着層ＴｉＮが残りてしまう可能
性がある。
■ 第２図Ｇ部のように、狭い範囲に高低段差があると
、エッチパックが均一に行えず、低い部分にタングステ
ンが残ってしまう。
、エッチパックが均一に行えず、低い部分にタングステ
ンが残ってしまう。
■ タングステンと密着層のエッチレートに差があるた
め、コンタクトホールの深さとタングステンの高さが異
なってしまう。
め、コンタクトホールの深さとタングステンの高さが異
なってしまう。
■ タングステンは表面モホロジーが太きく、エッチバ
ックした時にシリコン酸化膜上にモホロジーが出来てし
まう。
ックした時にシリコン酸化膜上にモホロジーが出来てし
まう。
などの問題点がある。
これらの問題点により、シリコン酸化膜表面及びコンタ
クトホール周辺で高低段差が生じ、第２層金属配線が断
線する原因となる。また第２層配線のホトリソパターニ
ングにおけろ微細加工の制限要因となる。
クトホール周辺で高低段差が生じ、第２層金属配線が断
線する原因となる。また第２層配線のホトリソパターニ
ングにおけろ微細加工の制限要因となる。
さらに平坦化用レノストを用いて全面エッチパックする
方法（１）を行っても、上記■〜■の選択的あるいは全
面的にタングステンを埋め込んだときの問題点は解決さ
れない。また、方法（２）を用いたとしても、全面エッ
チパックを行う際に■ レジスト、絶縁膜、タングステ
ンのエッチレートを等しくしなくてはならない。
方法（１）を行っても、上記■〜■の選択的あるいは全
面的にタングステンを埋め込んだときの問題点は解決さ
れない。また、方法（２）を用いたとしても、全面エッ
チパックを行う際に■ レジスト、絶縁膜、タングステ
ンのエッチレートを等しくしなくてはならない。
■ ウェハ内で均一なエッチバック技術が要求されると
いつ九問題点がある。
いつ九問題点がある。
これらの問題については例えば” Ｐｒｏｃｅｅｄｉｎ
ｇｓ ｏｆｔｈｅ １９８５Ｗｏｒｋａｈｏｐ Ｔｕｎ
ｇｓｔｅｎ ａｎｄ ＯｔｈｅｒＲｅｆｒａｃｔｏｒｙ
Ｍｅｔａｌｓ ｆｏｒ ＶＬＳＩ Ａｐｐｌｉｃａｔ
ｉｏｎｓ ”ｐｐ、２１−３２ ＋１９８５または′
″Ｐｒｏｃｅｅｄｉｎｇ ｏｆ １０ｔｈ Ｉｎｔｅｒ
ｎａｔｉｏｎａｌＣｏｎｆｅｒｅｎｃｅ ｏｆ Ｃ
ＶＤ”ｖｏｌ、８７−８ ＋ Ｐ ６２５ （１９８７
）をｔ照されたい。
ｇｓ ｏｆｔｈｅ １９８５Ｗｏｒｋａｈｏｐ Ｔｕｎ
ｇｓｔｅｎ ａｎｄ ＯｔｈｅｒＲｅｆｒａｃｔｏｒｙ
Ｍｅｔａｌｓ ｆｏｒ ＶＬＳＩ Ａｐｐｌｉｃａｔ
ｉｏｎｓ ”ｐｐ、２１−３２ ＋１９８５または′
″Ｐｒｏｃｅｅｄｉｎｇ ｏｆ １０ｔｈ Ｉｎｔｅｒ
ｎａｔｉｏｎａｌＣｏｎｆｅｒｅｎｃｅ ｏｆ Ｃ
ＶＤ”ｖｏｌ、８７−８ ＋ Ｐ ６２５ （１９８７
）をｔ照されたい。
この発明は以上述べたシリコン醪化膜表面及びコンタク
トホール周辺で高低段差が生ずるといった問題点を除去
するために、コンタクトホールをタングステンで選択的
にあるいは全面的に埋めた後に機械的研磨法によりリコ
ン酸化膜表面を平坦化した後に第２層金属配線を施すこ
とによって、■ コンタクトホールを埋める工程を容易
にし、■ シリコン酸化膜表面の十分な平坦性を得るこ
とを目的としたものである。
トホール周辺で高低段差が生ずるといった問題点を除去
するために、コンタクトホールをタングステンで選択的
にあるいは全面的に埋めた後に機械的研磨法によりリコ
ン酸化膜表面を平坦化した後に第２層金属配線を施すこ
とによって、■ コンタクトホールを埋める工程を容易
にし、■ シリコン酸化膜表面の十分な平坦性を得るこ
とを目的としたものである。
（課題を解決するための手段）
この発明は半導体素子の製造方法特に多層配線工程にお
いて、第１層金属配線回路が形成した後に、プラズマ化
学気相成長法によりリコン酸化膜を厚く成長させ、通常
のホトリソ・エツチング加工にて得たコンタクトホール
な、タングステンのスパッタリングにより選択的にある
いは全面的に埋めた後に機械的研磨によって表面を平坦
化する。その後に第２層金属配線を成長させる。
いて、第１層金属配線回路が形成した後に、プラズマ化
学気相成長法によりリコン酸化膜を厚く成長させ、通常
のホトリソ・エツチング加工にて得たコンタクトホール
な、タングステンのスパッタリングにより選択的にある
いは全面的に埋めた後に機械的研磨によって表面を平坦
化する。その後に第２層金属配線を成長させる。
（作用）
その結果、コンタクトホールを埋める工程を容易にし、
またシリコン酸化膜表面の十分な平坦性が得られる。
またシリコン酸化膜表面の十分な平坦性が得られる。
（実施例）
第１図はこの発明の実施例を示す図である。以下この図
を用いて説明する。
を用いて説明する。
通常の工程により第１層金属配ｍ２ｉで形成すると第１
図（−）のようになる。第１層配線の厚さは８０００に
とした。次にプラズマ化学気相成長法によりシリコン酸
化膜３を１．５μｍ成長させる。そして従来技術と同様
にコンタクトホールを得ると第１図（ｂ）のようになる
。その後、減圧化学気相成長法により選択的にタングス
テン４でコンタクトホールを埋めると第１図（Ｃ）のよ
うになる。この時、全面的にタングステンを成長させて
も良い。
図（−）のようになる。第１層配線の厚さは８０００に
とした。次にプラズマ化学気相成長法によりシリコン酸
化膜３を１．５μｍ成長させる。そして従来技術と同様
にコンタクトホールを得ると第１図（ｂ）のようになる
。その後、減圧化学気相成長法により選択的にタングス
テン４でコンタクトホールを埋めると第１図（Ｃ）のよ
うになる。この時、全面的にタングステンを成長させて
も良い。
続いて機械的研磨により膜表面の平坦化を図り、シリコ
ン酸化膜厚を８０００にとする。これを第１図（ｄ）に
示す。その後通常のスパッタリングにより第２層金属配
線５を９０００に成長させると第１図（ｅ）のようにな
る。その後の工程は３層以上の多層配線であれば（ｂ）
→（ｅ）→（ｄ）→（ｅ）を繰り返して行えば良い。配
線終了後の工程は通常速シである。
ン酸化膜厚を８０００にとする。これを第１図（ｄ）に
示す。その後通常のスパッタリングにより第２層金属配
線５を９０００に成長させると第１図（ｅ）のようにな
る。その後の工程は３層以上の多層配線であれば（ｂ）
→（ｅ）→（ｄ）→（ｅ）を繰り返して行えば良い。配
線終了後の工程は通常速シである。
ここで第１図（ｅ）のＣ，Ｄ部の形状が従来技術と比較
して改善されているのは、コンタクトホールを埋めた後
に機械的研磨により平坦化を行った結果、それ以前の工
程によって出来た高低段差Ａ、Ｂ部がなくなったためで
ある・ なお、本実施例における機械的研磨は、米国ＷＥＳＴＥ
ＣＨＳＹＳＴＥＭＳ ＩＮＣ製Ｍｏｄｅｌ ３７２ Ａ
ｕｔｏｍａｔｉｃＷａｆｅｒ Ｐｏ１ｉｓｈｅｒを用い
て行った。本装置は前述の機械的研磨と同時に薬剤を使
用した化学的研磨も行えるが、本実施例では化学的研磨
は行わなかった。
して改善されているのは、コンタクトホールを埋めた後
に機械的研磨により平坦化を行った結果、それ以前の工
程によって出来た高低段差Ａ、Ｂ部がなくなったためで
ある・ なお、本実施例における機械的研磨は、米国ＷＥＳＴＥ
ＣＨＳＹＳＴＥＭＳ ＩＮＣ製Ｍｏｄｅｌ ３７２ Ａ
ｕｔｏｍａｔｉｃＷａｆｅｒ Ｐｏ１ｉｓｈｅｒを用い
て行った。本装置は前述の機械的研磨と同時に薬剤を使
用した化学的研磨も行えるが、本実施例では化学的研磨
は行わなかった。
また、本実施例ではコンタクトホールの埋め込みにタン
グステンを用いたが導電性材料ならば何でも良く、膜質
の違いにより本研究の効果が影響を受けることはない。
グステンを用いたが導電性材料ならば何でも良く、膜質
の違いにより本研究の効果が影響を受けることはない。
（発明の効果）
以上説明したように、この発明によれば、コンタクトホ
ールを埋めた後に機械的研磨で表面平坦化を行うので、 ■ シリコン酸化膜形成のときの表面平坦性が厳密に求
められることがない ■ コンタクトホールを埋める工程において微細な精度
が要求されない ■ 表面の高低段差が完全になくなる という効果が期待できる。
ールを埋めた後に機械的研磨で表面平坦化を行うので、 ■ シリコン酸化膜形成のときの表面平坦性が厳密に求
められることがない ■ コンタクトホールを埋める工程において微細な精度
が要求されない ■ 表面の高低段差が完全になくなる という効果が期待できる。
第１図（−） −（＝）は本発明の方法を示す工程図、
第２図（−） −（ｆ）は従来の方法を示す工程図であ
る。 １・・・基体、２・・・第１層金属配線、３・・・シリ
コン酸膜、４・・・タングステン層、５・・・第２層金
属配線。 第１図−（２） 第２図−（１）
第２図（−） −（ｆ）は従来の方法を示す工程図であ
る。 １・・・基体、２・・・第１層金属配線、３・・・シリ
コン酸膜、４・・・タングステン層、５・・・第２層金
属配線。 第１図−（２） 第２図−（１）
Claims (1)
- 【特許請求の範囲】 １、下記工程を含むことを特徴とする半導体素子におけ
る多層配線製造方法。 ａ）第１層金属配線を形成する工程 ｂ）絶縁膜を成長する工程 ｃ）コンタクトホールを形成した後に、導電性物質でコ
ンタクトホールを埋める工程 ｄ）機械的研磨により表面の平坦化を行う工程 ｅ）第２層配線材料を成長させ、通常のホトリソパター
ニング、エッチングで配線形成を行う工程。 ２、前記工程（ｅ）に続いて前記工程（ｂ）、（ｃ）、
（ｄ）、（ｅ）を繰り返すことにより３層以上の配線を
形成することを特徴とする請求項１記載の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29198590A JPH04167448A (ja) | 1990-10-31 | 1990-10-31 | 半導体素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29198590A JPH04167448A (ja) | 1990-10-31 | 1990-10-31 | 半導体素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04167448A true JPH04167448A (ja) | 1992-06-15 |
Family
ID=17776023
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29198590A Pending JPH04167448A (ja) | 1990-10-31 | 1990-10-31 | 半導体素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04167448A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5786275A (en) * | 1996-06-04 | 1998-07-28 | Nec Corporation | Process of fabricating wiring structure having metal plug twice polished under different conditions |
| US6361708B1 (en) | 1997-05-14 | 2002-03-26 | Nec Corporation | Method and apparatus for polishing a metal film |
-
1990
- 1990-10-31 JP JP29198590A patent/JPH04167448A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5786275A (en) * | 1996-06-04 | 1998-07-28 | Nec Corporation | Process of fabricating wiring structure having metal plug twice polished under different conditions |
| US6361708B1 (en) | 1997-05-14 | 2002-03-26 | Nec Corporation | Method and apparatus for polishing a metal film |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3326698B2 (ja) | 集積回路装置の製造方法 | |
| JPH05206064A (ja) | 半導体装置の製造方法 | |
| JP2874486B2 (ja) | ポリッシュ工程を備えたトレンチアイソレーションの形成方法及び半導体装置の製造方法 | |
| CN101599477A (zh) | 半导体装置及制造该半导体装置的方法 | |
| JP2952574B2 (ja) | 金属配線の形成方法 | |
| JPH09107028A (ja) | 半導体装置の素子分離方法 | |
| JP4810074B2 (ja) | 超電導デバイス用多層配線の製造方法 | |
| JP3318813B2 (ja) | 多層配線形成方法 | |
| JPH04229625A (ja) | 半導体装置の製造方法 | |
| JP2573621B2 (ja) | 電気的相互接続部の製造方法 | |
| JPH03295239A (ja) | 半導体装置の製造方法 | |
| JP3348327B2 (ja) | 多層配線形成方法および構造 | |
| JPH04167448A (ja) | 半導体素子の製造方法 | |
| JP3274324B2 (ja) | 半導体装置の製造方法 | |
| JPS61208241A (ja) | 半導体装置の製造方法 | |
| JP2950029B2 (ja) | 半導体装置の製造方法 | |
| JPS59136934A (ja) | 半導体装置の製造方法 | |
| JP2768294B2 (ja) | 半導体装置の製造方法 | |
| JPH08203901A (ja) | 半導体装置の配線層形成方法 | |
| JPH09172075A (ja) | 半導体装置の多層配線における層間接続孔の製造方法 | |
| JP2001176872A (ja) | 半導体装置の製造方法 | |
| JPH0653189A (ja) | 成膜層の平坦化方法 | |
| KR100458589B1 (ko) | 반도체 소자 제조 방법 | |
| JPS62118539A (ja) | 多層配線の形成方法 | |
| KR100568417B1 (ko) | 반도체 소자의 인덕터 형성방법 |